KR20220022335A - 구동 회로와 이를 이용한 표시장치 - Google Patents

구동 회로와 이를 이용한 표시장치 Download PDF

Info

Publication number
KR20220022335A
KR20220022335A KR1020200103392A KR20200103392A KR20220022335A KR 20220022335 A KR20220022335 A KR 20220022335A KR 1020200103392 A KR1020200103392 A KR 1020200103392A KR 20200103392 A KR20200103392 A KR 20200103392A KR 20220022335 A KR20220022335 A KR 20220022335A
Authority
KR
South Korea
Prior art keywords
voltage
refresh rate
driving
bias
refresh
Prior art date
Application number
KR1020200103392A
Other languages
English (en)
Inventor
정문수
상우규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200103392A priority Critical patent/KR20220022335A/ko
Priority to TW110126086A priority patent/TWI794890B/zh
Priority to US17/379,876 priority patent/US11468839B2/en
Priority to CN202410181461.7A priority patent/CN118015997A/zh
Priority to CN202410183195.1A priority patent/CN118015998A/zh
Priority to CN202410181379.4A priority patent/CN118015996A/zh
Priority to CN202110912520.XA priority patent/CN114078445B/zh
Priority to EP21191057.5A priority patent/EP3958246A1/en
Priority to JP2021133197A priority patent/JP7387682B2/ja
Publication of KR20220022335A publication Critical patent/KR20220022335A/ko
Priority to US17/944,930 priority patent/US11817055B2/en
Priority to US18/486,090 priority patent/US20240038172A1/en
Priority to JP2023194579A priority patent/JP2024020418A/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시는 VRR(가변 리프레쉬 레이트: variable refresh rate) 모드를 이용하는 전계발광 표시장치에 관한 것으로서, 리프레쉬 레이트 변경 시점에서 휘도 차이가 발생하는 것을 저감하여 시청자가 리프레쉬 레이트가 변동되는 것을 인지하지 못하게 하는 것을 목적으로 한다.

Description

구동 회로와 이를 이용한 표시장치{DRIVING CIRCUIT AND DISPLAY DEVICE USING THE SAME}
본 개시는 VRR(가변 리프레쉬 레이트: variable refresh rate) 모드를 이용하는 전계발광 표시장치에 관한 것으로서, 데이터 전압이 갱신되는 리프레쉬 레이트 변경 시점에서 휘도 차이가 발생하는 것을 저감하기 위한 것이다.
유기발광 다이오드와 같은 발광 소자를 이용하는 전계발광 표시장치는, 다양한 구동 주파수에 의해 구동될 수 있다.
최근에는 표시 장치에 요구되는 다양한 기능 중 하나로서, VRR(가변 리프레쉬 레이트: Variable Refresh Rate)가 요구되기도 한다. VRR이란 일정한 주파수로 구동하다가, 고속 구동이 필요한 시점에서는 리프레쉬 레이트를 증가시켜서 화소를 동작시키는 기술이다. 그리고 소비 전력을 낮추거나 저속 구동이 필요한 시점에서는 리프레쉬 레이트(refresh rate)를 낮춰서 화소를 동작시키는 기술이다.
VRR에 따라 데이터 전압이 갱신되는 리프레쉬 레이트가 변동되는 경우, 시청자에게 리프레쉬 레이트가 변동되는 것이 부자연스럽게 인지될 수 있다. 이에 따라, 시청자가 리프레쉬 레이트가 변동되는 것을 인지하지 못하게 하는 것이 요구되고 있다.
본 개시는 VRR(가변 리프레쉬 레이트: variable refresh rate) 모드를 이용하는 전계발광 표시장치에 관한 것으로서, 리프레쉬 레이트 변경 시점에서 휘도 차이가 발생하는 것을 저감하여 시청자가 리프레쉬 레이트가 변동되는 것을 인지하지 못하게 하는 것을 목적으로 한다.
본 개시는 전술한 과제를 해결하기 위한 수단으로서, 다음과 같은 실시예를 가진다.
실시예에 따른 표시 장치는 화소 전극 및 캐소드 전극을 포함하는 발광 소자와, 상기 발광 소자를 구동하도록 구성된 화소 회로를 구비하는 화소; 및 상기 화소 회로를 구동시키기 위한 신호들을 생성하도록 구성된 드라이버; 를 포함하고, 상기 화소는 리프레쉬 프레임 기간 및 홀드 프레임 기간을 통해 구동되고, 상기 화소 회로는 소스 전극, 드레인 전극 및 게이트 전극을 갖고, 상기 발광 소자에 구동 전류를 공급하는 구동 트랜지스터; 상기 드라이버로부터 공급받는 제1 스캔 신호에 따라 상기 구동 트랜지스터의 상기 드레인 전극과 상기 게이트 전극을 연결하도록 구성된 보상 트랜지스터; 상기 드라이버로부터 공급받는 제2 스캔 신호에 따라 상기 구동 트랜지스터의 상기 드레인 전극에 제1 바이어스 전압을 인가하도록 구성된 제1 바이어스 트랜지스터; 및 상기 드라이버로부터 공급받는 상기 제2 스캔 신호에 따라 상기 발광 소자의 상기 화소 전극에 제2 바이어스 전압을 인가하도록 구성된 제2 바이어스 트랜지스터; 를 포함하고, 상기 제1 바이어스 전압은 제1 전압과, 상기 제1 전압보다 큰 제2 전압을 가지며, 상기 보상 트랜지스터가 오프 동작할 때, 상기 제2 전압이 상기 구동 트랜지스터의 상기 드레인 전극에 인가되고, 상기 제1, 2 바이어스 트랜지스터가 온 동작하며, 상기 제1 리프레쉬 레이트에서 상기 상기 제1 리프레쉬 레이트 보다 리프레쉬 레이트가 낮은 제2 리프레쉬 레이트로 전환하는 시점 전후에서 상기 제1 바이어스 전압의 제2 전압 또는 상기 제2 바이어스 전압이 동적으로 조정되는 것을 특징으로 한다.
실시예에 따른 표시 장치는 발광 소자; 상기 발광 소자에 구동 전류를 공급하도록 구성되는 구동 트랜지스터; 및 제1 리프레쉬 레이트에서 제2 리프레쉬 레이트로 전환하는 시점 전후에서, 상기 제1 바이어스 전압 및 상기 제2 바이어스 전압을 동적으로 조절하는 구동 드라이버;를 포함하고, 상기 제1 바이어스 전압은 상기 구동 트랜지스터에 인가되는 전압이고, 상기 제2 바이어스 전압은 상기 발광 소자에 인가되는 전압인 것을 특징으로 한다.
실시예에 따른 디스플레이 구동 드라이버는 화소 전극 및 캐소드 전극을 포함하는 발광 소자와 연결된 화소 회로를 구동하기 위한 디스플레이 구동 드라이버로서, 상기 디스플레이 구동 드라이버는 제1 리프레쉬 레이트와 상기 제1 리프레쉬 레이트 보다 리프레쉬 레이트가 낮은 제2 리프레쉬 레이트 사이에서 전환 가능하게 상기 화소 회로를 구동시키기 위한 신호들을 생성하도록 구성되고, 상기 화소는 리프레쉬 프레임 기간 및 홀드 프레임 기간을 통해 구동되고, 상기 화소 회로는 소스 전극, 드레인 전극 및 게이트 전극을 갖고, 상기 발광 소자에 구동 전류를 공급하는 구동 트랜지스터; 상기 드라이버로부터 공급받는 제1 스캔 신호에 따라 상기 구동 트랜지스터의 상기 드레인 전극과 상기 게이트 전극을 연결하도록 구성된 보상 트랜지스터; 상기 드라이버로부터 공급받는 제2 스캔 신호에 따라 상기 구동 트랜지스터의 상기 드레인 전극에 제1 바이어스 전압을 인가하도록 구성된 제1 바이어스 트랜지스터; 및 상기 드라이버로부터 공급받는 상기 제2 스캔 신호에 따라 상기 발광 소자의 상기 화소 전극에 제2 바이어스 전압을 인가하도록 구성된 제2 바이어스 트랜지스터; 를 포함하고, 상기 제1 바이어스 전압은 제1 전압과, 온 바이어스 스트레스 페이즈에서 상기 제1 전압보다 큰 제2 전압을 가지며, 상기 온 바이어스 스트레스 페이즈에서 상기 보상 트랜지스터가 오프 동작하고, 상기 제1, 2 바이어스 트랜지스터가 온 동작하며, 상기 제1 리프레쉬 레이트에서 상기 제2 리프레쉬 레이트로 전환 전후에서 상기 제1 바이어스 전압의 제2 전압 또는 상기 제2 바이어스 전압이 동적으로 조정되는 것을 특징으로 한다.
실시예에 따른 디스플레이 구동 드라이버는 하나의 프레임은 데이터 전압을 기입하는 리프레쉬 구간과 상기 리프레쉬 구간에서 기입된 데이터 전압을 유지하는 홀드 구간으로 나누어 구동되고, 상기 프레임이 제1 리프레쉬 레이트에서 제2 리프레쉬 레이트로 전환하는 시점 전후에서, 제1 바이어스 전압 및 제2 바이어스 전압을 동적으로 조절하고, 상기 제1 바이어스 전압은 상기 구동 트랜지스터의 상기 드레인 전극에 인가되는 전압이고, 상기 제2 바이어스 전압은 상기 발광 소자의 화소 전극에 인가되는 전압인 것을 특징으로 한다.
상기 제1 바이어스 전압의 제2 전압은 상기 제2 리프레쉬 레이트로 전환 후 첫 리프레쉬 프레임 기간에서 제1 레벨만큼 더 큰 전압으로 조정되는 것을 특징으로 한다.
상기 제1 바이어스 전압의 제2 전압은 상기 제2 리프레쉬 레이트로 전환 후 첫번째 이후의 리프레쉬 프레임 기간에서 상기 제1 레벨 보다 작은 제2 레벨만큼 더 큰 전압으로 조정되는 것을 특징으로 한다.
상기 제2 바이어스 전압은 상기 제2 리프레쉬 레이트로 전환 후 첫 리프레쉬 프레임 기간에서 상기 제1 레벨만큼 작은 전압으로 조정되는 것을 특징으로 한다.
상기 제1 바이어스 전압의 제2 전압은 상기 제2 리프레쉬 레이트로 전환 후 홀드 프레임 기간에서 제1 레벨만큼 더 작은 전압으로 조정되는 것을 특징으로 한다.
상기 제2 바이어스 전압은 상기 제2 리프레쉬 레이트로 전환 후 홀드 프레임 기간에서 상기 제1 레벨만큼 더 큰 전압으로 조정되는 것을 특징으로 한다.
상기 제2 바이어스 전압은 상기 제2 리프레쉬 레이트로 전환 직전의 홀드 프레임 기간에서 상기 제1 레벨만큼 더 큰 전압으로 조정되는 것을 특징으로 한다.
상기 제1 바이어스 전압의 제2 전압은 상기 제2 리프레쉬 레이트로 전환 후, 리프레쉬 프레임 기간에서 제1 레벨만큼 더 큰 전압으로 조정되고, 홀드 프레임 기간에서 상기 제1 레벨만큼 작은 전압으로 조정되는 것을 특징으로 한다.
상기 제2 바이어스 전압은 상기 제2 리프레쉬 레이트로 전환 후 홀드 프레임 기간에서 상기 제1 레벨만큼 더 큰 전압으로 조정되는 것을 특징으로 한다.
본 개시는 VRR(가변 리프레쉬 레이트: variable refresh rate) 모드를 이용하는 전계발광 표시장치에 관한 것으로서, 휘도 편차 보상 구동의 제1 내지 제4 방법에 의하면 높은 리프레쉬 레이트(예를 들면 60Hz)에서 낮은 리프레쉬 레이트(예를 들면 1Hz)로 리프레쉬 레이트를 가변하여 구동할 경우 발생되는 구동 트랜지스터(DT)의 바이어스 스트레스의 양의 편차를 해소할 수 있다.
그 결과 리프레쉬 레이트 변경 시점에서 휘도 차이 발생이 저감되고 시청자는 리프레쉬 레이트가 변동되는 것을 인지하지 못한다.
도 1은 실시예에 따른 전계 발광 표시 장치를 개략적으로 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 화소 회로의 예시적인 회로도이다.
도 3은 도 2에 도시된 표시 장치의 화소 회로에서 리프레쉬 프레임의 화소 회로 및 발광 소자의 구동을 설명하는 도면이다.
도 4는 도 2에 도시된 표시 장치의 화소 회로에서 홀드 프레임의 화소 회로 및 발광 소자의 구동을 설명하는 도면이다.
도 5는 VRR 모드를 이용할 때, 리프레쉬 레이트를 60Hz에서 1Hz로 전환시 휘도차이가 발생하는 문제를 설명하기 위한 도면이다.
도 6은 휘도 편차 보상 구동의 제1 방법을 설명하기 위한 도면이다.
도 7은 휘도 편차 보상 구동의 제2 방법을 설명하기 위한 도면이다.
도 8은 휘도 편차 보상 구동의 제3 방법을 설명하기 위한 도면이다.
도 9는 휘도 편차 보상 구동의 제4 방법을 설명하기 위한 도면이다.
본 개시의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 개시는 이하의 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 개시의 개시가 완전하도록 하며, 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 개시의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 개시는 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 구성 요소가 다른 구성 요소와 "연결된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 구성 요소와 직접 연결 또는 커플링된 경우 또는 중간에 다른 구성 요소를 개재한 경우를 모두 포함한다. 반면, 하나의 구성 요소가 다른 구성 요소와 "직접 연결된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 구성 요소를 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
본 개시에서 사용된 용어들은 실시 예들을 설명하기 위한 것이며 본 개시를 제한하고자 하는 것은 아니다. 본 개시에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 본 개시에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성 요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
비록 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다.
따라서, 이하에서 언급되는 제 1 구성 요소는 본 개시의 기술적 사상 내에서 제 2 구성 요소 일 수도 있음은 물론이다. 다른 정의가 없다면, 본 개시에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 개시에서 사용되는 '부' 또는 '모듈'이라는 용어는 소프트웨어 또는 FPGA또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '부' 또는 '모듈'은 어떤 역할들을 수행한다. 그렇지만 '부' 또는 '모듈'은 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '부' 또는 '모듈'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '부' 또는 '모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성 요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함할 수 있다. 구성요소들과 '부' 또는 '모듈'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '부' 또는 '모듈'들로 결합되거나 추가적인 구성요소들과 '부' 또는 '모듈'들로 더 분리될 수 있다.
본 개시의 몇몇 실시 예들과 관련하여 설명되는 방법 또는 알고리즘의 단계는 프로세서에 의해 실행되는 하드웨어, 소프트웨어 모듈, 또는 그 2 개의 결합으로 직접 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 착탈형 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 기록 매체에 상주할 수도 있다. 예시적인 기록 매체는 프로세서에 커플링되며, 그 프로세서는 기록 매체로부터 정보를 판독할 수 있고 저장 매체에 정보를 기입할 수 있다. 다른 방법으로, 기록 매체는 프로세서와 일체형일 수도 있다. 프로세서 및 기록 매체는 주문형 집적회로(ASIC) 내에 상주할 수도 있다. ASIC는 사용자 단말기 내에 상주할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 전계 발광 표시 장치를 개략적으로 나타내는 블록도이다.
도 1을 참조하면, 전계 발광 표시 장치(100)는 복수의 화소를 포함하는 표시 패널(110), 복수의 화소 각각에 게이트 신호를 공급하는 게이트 드라이버(130), 복수의 화소 각각에 데이터 신호를 공급하는 데이터 드라이버(140), 복수의 화소 각각에 발광 신호를 공급하는 활성 제어 신호 생성부(150) 및 타이밍 컨트롤러(120)를 포함한다.
타이밍 컨트롤러(120)는 외부로부터 입력되는 영상 데이터(RGB)를 표시 패널(110)의 크기 및 해상도에 적합하게 처리하여 데이터 드라이버(140)에 공급한다. 타이밍 컨트롤러(120)는 외부로부터 입력되는 동기 신호(SYNC)들, 예를 들어, 도트 클럭신호(CLK), 데이터 인에이블 신호(DE), 수평 동기신호(Hsync), 수직 동기신호(Vsync)를 이용해 다수의 게이트, 데이터, 발광 제어신호(GCS, DCS, ECS)를 생성한다. 생성된 다수의 게이트, 데이터, 발광 제어신호(GCS, DCS, ECS)를 게이트 드라이버(130), 데이터 드라이버(140), 발광 신호 생성부(150)에 각각 공급함으로써, 게이트 드라이버(130), 데이터 드라이버(140) 및 발광 신호 생성부(150)를 제어한다.
타이밍 컨트롤러(120)는 실장되는 디바이스에 따라 다양한 프로세서, 예를 들어, 마이크로 프로세서, 모바일 프로세서, 어플리케이션 프로세서 등과 결합되어 구성될 수도 있다.
타이밍 컨트롤러(120)는 화소가 다양한 리프레시 레이트로 구동될 수 있도록 신호를 생성한다. 즉, 타이밍 컨트롤러(120)는 가변적인 리프레시 레이트(VRR) 모드로 또는 제1 리프레시 레이트와 제2 리프레시 레이트 사이에서 전환 가능하게 화소가 구동되도록 구동과 연관된 신호들을 생성한다. 예를 들어, 타이밍 컨트롤러(120)는 단순히 클럭 신호의 속도를 변경하거나, 수평 블랭크(Horizontal Blank) 또는 수직 블랭크(Vertical Blank)가 생기도록 동기신호를 생성하거나, 또는 게이트 드라이버(130)를 마스크 방식으로 구동시킴으로써 다양한 리프레시 레이트로 화소를 구동시킬 수 있다.
또한, 타이밍 컨트롤러(120)는 화소 구동 회로를 제1 리프레시 레이트로 구동시키기 위한 다양한 신호들을 생성하고, 특히 제1 리프레시 레이트로 구동될 때에는 발광 신호 생성부(150)가 제1 듀티비를 가지는 발광 신호(EM)를 생성하도록 발광 제어 신호(ECS)를 생성한다. 이후, 타이밍 컨트롤러(120)는 화소 구동 회로를 제2 리프레시 레이트로 구동시키도록 동작하고, 이를 위해 제2 리프레시 레이트로 구동시키기 위한 다양한 신호들을 생성하고, 특히 제2 리프레시 레이트로 구동될 때에는 발광 신호 생성부(150)가 제1 듀티비와는 상이한 제2 듀티비를 가지는 발광 신호(EM)를 생성하도록 발광 제어 신호(ECS)를 생성한다.
게이트 드라이버(130)는 타이밍 컨트롤러(120)로부터 공급된 게이트 제어 신호(GCS)에 따라 게이트 라인(GL)에 스캔 신호(SC)를 공급한다. 도 1에서는 게이트 드라이버(130)가 표시 패널(110)의 일 측에 이격되어 배치된 것으로 도시되었으나, 게이트 드라이버(130)의 수와 배치 위치는 이에 제한되지 않는다. 즉, 게이트 드라이버(130)는 GIP(Gate In Panel) 방식으로 표시 패널(110)의 일측 또는 양측에 배치될 수도 있다.
데이터 드라이버(140)는 타이밍 컨트롤러(120)로부터 공급된 데이터 제어 신호(DCS)에 따라 영상 데이터(RGB)를 데이터 전압(Vdata)으로 변환하고, 변환된 데이터 전압(Vdata)을 데이터 라인(DL)을 통해 화소에 공급한다.
표시 패널(110)에서 복수의 게이트 라인(GL)과 복수의 발광 라인(EL) 및 복수의 데이터 라인(DL)이 서로 교차되고, 복수의 화소 각각은 게이트 라인(GL), 발광 라인(EL) 및 데이터 라인(DL)에 연결된다. 구체적으로, 하나의 화소는 게이트 라인(GL)을 통해 게이트 드라이버(130)로부터 게이트 신호를 공급받고, 데이터 라인(DL)을 통해 데이터 드라이버(140)로부터 데이터 신호를 공급받으며, 발광 라인(EL)을 통해 발광 신호(EM)를 공급받으며, 전원 공급 라인을 통해 다양한 전원을 공급받는다. 여기서, 게이트 라인(GL)은 스캔 신호(SC)를 공급하고, 발광 라인(EL)은 발광 신호(EM)를 공급하고, 데이터 라인(DL)은 데이터 전압 (Vdata)을 공급한다. 그러나, 다양한 실시예에 따라 게이트 라인(GL)은 복수의 스캔 신호 라인을 포함할 수 있으며, 데이터 라인(DL)은 복수의 전원 공급 라인(VL)을 추가로 포함할 수 있다. 또한, 발광 라인(EL)도 복수의 발광 신호 라인을 포함할 수도 있다. 또한, 하나의 화소는 고전위 전압(ELVDD)과 저전위 전압(ELVSS)을 수신한다. 또한, 하나의 복수의 전원 공급 라인(VL)을 통하여 제1, 제2 바이어스 전압(V1,V2)를 공급받을 수 있다.
또한, 화소 각각은 전계 발광 소자 및 전계 발광 소자의 구동을 제어하는 화소 구동 회로를 포함한다. 여기서, 전계 발광 소자는 애노드, 캐소드, 및 애노드와 캐소드 사이의 유기 발광층으로 이루어진다. 화소 구동 회로는 복수의 스위칭 소자, 구동 스위칭 소자 및 커패시터를 포함한다. 여기서, 스위칭 소자는 TFT로 구성될 수 있으며, 화소 구동 회로에서 구동 TFT는 커패시터에 충전된 데이터 전압 및 기준 전압의 차이에 따라 전계 발광 소자에 공급되는 전류량을 제어하여 전계 발광 소자의 발광량을 조절한다. 또한, 복수의 스위칭 TFT는 게이트 라인(GL)을 통해 공급되는 스캔 신호(SC) 및 발광 라인(EL)을 통해 공급되는 발광 신호(EM)를 수신하여 데이터 전압(Vdata)을 커패시터에 충전한다.
본 발명의 일 실시예에 따른 전계 발광 표시 장치(100)는 복수의 화소를 포함하는 표시 패널(110)을 구동하기 위한 게이트 드라이버(130), 데이터 드라이버(140), 발광 신호 생성부(150) 및 이들을 제어하는 타이밍 컨트롤러(120)를 포함한다. 여기서, 발광 신호 생성부(150)는 발광 신호(EM)의 듀티비를 조정 가능하도록 구성된다. 예를 들어 발광 신호 생성부(150)는 발광 신호(EM)의 듀티비를 조정하기 위한 시프트 레지스터(shift register)와 래치(latch) 등을 포함할 수 있다. 발광 신호 생성부(150)는 타이밍 컨트롤러(120)가 생성하는 발광 제어 신호(ECS)에 따라 화소 구동 회로가 제1 리프레시 레이트로 구동될 때 제1 듀티비를 가지는 발광 신호를 생성하여 화소 구동 회로에 공급하고, 제2 리프레시 레이트로 구동될 때 제1 듀티비와는 상이한 제2 듀티비를 가지는 발광 신호를 생성하여 화소 구동 회로에 공급하도록 구성될 수 있다.
도 2는 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 화소 회로의 예시적인 회로도이다.
도 2는 설명을 위해 화소 구동 회로를 예시적으로 나타낼 뿐이고, 발광 신호(EM)가 인가되어 발광 소자(ELD)의 발광을 제어할 수 있는 구조라면 제한되지 않는다. 예를 들어, 화소 구동 회로는 추가적인 스캔 신호 및 이에 연결된 스위칭 TFT, 추가적인 초기화 전압이 인가되는 스위칭 TFT를 포함할 수 있으며, 스위칭 소자의 연결 관계나 커패시터의 연결위치도 다양하게 배치될 수 있다. 즉, 발광 신호(EM)의 듀티비 변경에 따라 발광 소자(ELD)의 발광이 제어되어, 리프레시 레이트에 따라 발광이 제어될 수 있는 설계이면 다양한 구조의 화소 구동 회로가 사용될 수 있다. 예를 들어, 3T1C, 4T1C, 6T1C, 7T1C, 7T2C 등의 다양한 화소 구동 회로가 사용될 수 있다. 이하에서는 설명의 편의를 위해 도 2의 7T1C의 화소 구동 회로를 갖는 전계 발광 표시 장치를 설명한다.
도 2a를 참조하면, 복수의 화소(P) 각각은 구동 트랜지스터(DT)를 갖는 화소 회로(PC), 및 화소 회로(PC)에 연결된 발광 소자(ELD)를 포함할 수 있다.
화소 회로(PC)는 발광 소자(ELD)에 흐르는 구동 전류(Id)를 제어하여 발광 소자(ELD)를 구동할 수 있다. 화소 회로(PC)는 구동 트랜지스터(DT), 제1 내지 제6 트랜지스터들(T1 내지 T6) 및 저장 커패시터(Cst)를 포함할 수 있다. 트랜지스터들(DT, T1 내지 T6) 각각은 제1 전극, 제2 전극 및 게이트 전극을 포함할 수 있다. 제1 전극 및 제2 전극 중 하나는 소스 전극이고, 제1 전극 및 제2 전극 중 다른 하나는 드레인 전극일 수 있다.
트랜지스터들(DT, T1 내지 T6) 각각은 PMOS 트랜지스터 또는 NMOS 트랜지스터일 수 있다. 도 2a 및 2b의 실시예에서는 제1 트랜지스터(T1)는 NMOS 트랜지스터이고, 그외 나머지 트랜지스터들(DT, T2 내지 T6)은 PMOS 트랜지스터인 것으로 구성되어 있다. 그리고 도 2c의 실시예에서는 제1 트랜지스터(T1) 또한 PMOS 트랜지스터로 구성되어 있다.
이하에서는, 제1 트랜지스터(T1)는 NMOS 트랜지스터이고, 그외 나머지 트랜지스터들(DT, T2 내지 T6)은 PMOS 트랜지스터인 것으로 예시하여 설명한다. 따라서 제1 트랜지스터(T1)는 하이 전압이 인가되어 턴온 동작하고, 그외 나머지 트랜지스터들(DT, T2 내지 T6)은 로우 전압이 인가되어 턴온 동작한다.
일 예에 따르면, 화소 회로(PC)를 구성하는 제1 트랜지스터(T1)는 보상 트랜지스터, 제2 트랜지스터(T2)는 데이터 공급 트랜지스터, 제3 및 제4 트랜지스터(T3,T4)는 발광 제어 트랜지스터, 제5, 6 트랜지스터(T5, T6)는 바이어스 트랜지스터로 기능할 수 있다.
발광 소자(ELD)는 화소 전극(혹은 애노드 전극) 및 캐소드 전극을 포함할 수 있다. 발광 소자(ELD)의 화소 전극은 제5 노드(N5)에 연결되고, 캐소드 전극은 제2 전원전압(ELVSS)에 연결될 수 있다.
구동 트랜지스터(DT)는 제2 노드(N2)에 연결되는 제1 전극, 제3 노드(N3)에 연결되는 제2 전극 및 제1 노드(N1)에 연결되는 게이트 전극을 포함할 수 있다. 구동 트랜지스터(DT)는 제1 노드(N1)의 전압(또는, 후술하는 커패시터(Cst)에 저장된 데이터 전압)에 기초하여 구동 전류(Id)를 발광 소자(ELD)에 제공할 수 있다.
제1 트랜지스터(T1)는 제1 노드(N1)에 연결되는 제1 전극, 제3 노드(N3)에 연결되는 제2 전극, 및 제1 스캔 신호(SC1)를 수신하는 게이트 전극을 포함할 수 있다. 제1 트랜지스터(T1)는 제1 스캔 신호(SC1)에 응답하여 턴온되고, 데이터 신호(Vdata)를 제1 노드(N1)로 전달할 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1) 및 제3 노드(N3) 사이에 다이오드 연결됨으로써 구동 트랜지스터(DT)의 문턱 전압(Vth)을 샘플링 할 수 있다. 이러한 제1 트랜지스터(T1)는 보상 트랜지스터일 수 있다.
커패시터(Cst)는 제1 노드(N1)와 제4 노드(N4) 사이에 연결되거나 형성될 수 있다. 커패시터(Cst)는 제공되는 데이터 신호(Vdata)를 저장하거나 유지시킬 수 있다.
제2 트랜지스터(T2)는 데이터선(DL)에 연결되는(또는, 데이터 신호(Vdata)를 수신하는) 제1 전극, 제2 노드(N2)에 연결되는 제2 전극, 및 제3 스캔 신호(SC3)를 수신하는 게이트 전극을 포함할 수 있다. 제2 트랜지스터(T2)는 제3 스캔 신호(SC3)에 응답하여 턴온되고, 데이터 신호(Vdata)를 제2 노드(N2)에 전달할 수 있다. 이러한 제2 트랜지스터(T2)는 데이터 공급 트랜지스터일 수 있다.
제3 트랜지스터(T3) 및 제4 트랜지스터(T4)(또는, 제1 및 제2 발광 제어 트랜지스터들)는 제1 전원전압(ELVDD) 및 발광 소자(ELD) 사이에 연결되고, 구동 트랜지스터(DT)에 의해 생성되는 구동 전류(Id)가 이동하는 전류 이동 경로를 형성할 수 있다.
제3 트랜지스터(T3)는 제4 노드(N4)에 연결되어 제1 전원전압(ELVDD)를 수신하는 제1 전극, 제2 노드(N2)에 연결되는 제2 전극, 및 발광 제어 신호(EM)를 수신하는 게이트 전극을 포함할 수 있다.
유사하게, 제4 트랜지스터(T4)는 제3 노드(N3)에 연결되는 제1 전극, 제4 노드(N5)(또는, 발광 소자(ELD)의 화소 전극)에 연결되는 제2 전극, 및 발광 제어 신호(EM)를 수신하는 게이트 전극을 포함할 수 있다.
제3 및 제4 트랜지스터들(T3, T4)은 발광 제어 신호(EM)에 응답하여 턴온되고, 이 경우, 구동 전류(Id)가 발광 소자(ELD)에 제공되며, 발광 소자(ELD)는 구동 전류(Id)에 대응하는 휘도를 가지고 발광할 수 있다.
제5 트랜지스터(T5)는 제3 노드(N3)에 연결되는 제1 전극, 제1 바이어스 전압(V1)을 수신하는 제2 전극, 및 제2 스캔 신호(SC2)를 수신하는 게이트 전극을 포함할 수 있다.
제6 트랜지스터(T6)는 제5 노드(N5)에 연결되는 제1 전극, 제2 바이어스 전압(V2)을 수신하는 제2 전극, 및 제2 스캔 신호(SC2)를 수신하는 게이트 전극을 포함할 수 있다. 도 2a에서 제5, 6 트랜지스터(T5, T6)의 게이트 전극은 제2 스캔 신호(SC2)를 공통으로 수신하는 것으로 구성되어 있다. 그러나 반드시 이에 한정되는 것은 아니고, 도 2b, 2c와 같이 제5, 제6 트랜지스터(T5, T6)의 게이트 전극은 별개의 스캔 신호를 수신하여 각각 독립적으로 제어되도록 구성될 수 있다.
제6 트랜지스터(T6)는 제5 노드(N5)에 연결되는 제1 전극, 제2 바이어스 전압(V2)에 연결되는 제2 전극, 및 제2 스캔 신호(SC2)를 수신하는 게이트 전극을 포함할 수 있다. 제6 트랜지스터(T6)는, 발광 소자(ELD)가 발광하기 전에(또는, 발광 소자(ELD)가 발광한 이후에), 제2 스캔 신호(SC2)에 응답하여 턴온되고, 제2 바이어스 전압(V2)을 이용하여 발광 소자(ELD)의 화소 전극(또는 애노드 전극)을 초기화시킬 수 있다. 발광 소자(ELD)는 화소 전극과 캐소드 전극 사이에 형성되는 기생 커패시터를 가질 수 있다. 그리고 발광 소자(ELD)가 발광하는 동안 기생 커패시터가 충전되어 발광 소자(ELD)의 화소 전극이 특정 전압을 가질 수 있다. 따라서, 제6 트랜지스터(T6)를 통해 제2 바이어스 전압(V2)을 발광 소자(ELD)의 화소 전극에 인가함으로써 발광 소자(ELD)에 축적된 전하량을 초기화시킬 수 있다.
본 개시는 VRR(가변 리프레쉬 레이트: variable refresh rate) 모드를 이용하는 전계발광 표시장치에 관한 것이다. VRR이란 일정한 주파수로 구동하다가, 고속 구동이 필요한 시점에서는 데이터 전압(Vdata)이 갱신되는 리프레쉬 레이트를 증가시켜서 화소를 동작시키는 기술이다. 그리고 소비 전력을 낮추거나 저속 구동이 필요한 시점에서는 리프레쉬 레이트(refresh rate)를 낮춰서 화소를 동작시키는 기술이다
복수의 화소(P)각각은 1초 내에서 리프레쉬(Refresh) 프레임 및 홀드(hold) 프레임의 조합을 통해 구동될 수 있다. 본 명세서에서 하나의 세트는 데이터 전압(Vdata)이 갱신되는 리프레쉬 프레임이 반복되는 것으로 정의한다. 그리고 하나의 세트 기간은 데이터 전압(Vdata)이 갱신되는 리프레쉬 프레임이 반복되는 주기가 된다.
리프레쉬 레이트를 120Hz로 구동하는 경우 리프레쉬 프레임만으로 구동될 수 있다. 즉 1초 내에서 리프레쉬 프레임이 120번 구동될 수 있다. 하나의 리프레쉬 프레임 기간은 1/120= 8.33ms이고, 하나의 세트 기간 역시 8.33ms가 된다.
리프레쉬 레이트를 60Hz로 구동하는 경우 리프레쉬 프레임과 홀드 프레임이 교번하여 구동될 수 있다. 즉 1초 내에서 리프레쉬 프레임과 홀드 프레임이 각각 60회씩 교번하여 구동될 수 있다. 하나의 리프레쉬 프레임 기간 및 하나의 홀드 프레임 각각의 기간은 0.5/60= 8.33ms이고, 하나의 세트 기간은 16.66ms가 된다.
리프레쉬 레이트를 1Hz로 구동하는 경우 하나의 프레임은 하나의 리프레쉬 프레임과, 하나의 리프레쉬 프레임에 이후에 119개의 홀드 프레임으로 구동될 수 있다. 하나의 리프레쉬 프레임 기간 및 하나의 홀드 프레임 각각의 기간은 1/120= 8.33ms이고, 하나의 세트는 1s가 된다.
도 3은 도 2에 도시된 표시 장치의 화소 회로에서 리프레쉬 프레임의 화소 회로 및 발광 소자의 구동을 설명하는 도면이다.
도 4는 도 2에 도시된 표시 장치의 화소 회로에서 홀드 프레임의 화소 회로 및 발광 소자의 구동을 설명하는 도면이다.
리프레쉬 프레임은 새로운 데이터 신호(Vdata)를 충전하여 구동 트랜지스터(DT)의 게이트 전극에 새로운 데이터 신호(Vdata)가 인가되는 반면에, 홀드 프레임은 이전 프레임의 데이터 신호(Vdata)를 그대로 유지하여 사용한다. 한편, 홀드 프레임은 구동 트랜지스터(DT)의 게이트 전극에 새로운 데이터 신호(Vdata)가 인가되는 과정이 생략된다는 의미에서 스킵(Skip) 프레임으로도 부른다.
복수의 화소(P) 각각은 리프레쉬(Refresh) 기간 동안 화소 회로(PC) 내에 충전되거나 잔존하는 전압을 초기화할 수 있다. 구체적으로, 복수의 화소(P) 각각은 리프레쉬 프레임에서 이전 프레임(Frame)에서 저장된 데이터 전압(Vdata) 및 구동 전압(VDD)의 영향을 제거할 수 있다. 따라서, 복수의 화소(P) 각각은 홀드(Hold) 기간에서 새로운 데이터 전압(Vdata)에 대응되는 영상을 표시할 수 있다.
복수의 화소(P) 각각은 홀드(Hold) 프레임 기간 동안 데이터 전압(Vdata)에 대응되는 구동 전류(Id)를 발광 소자(ELD)에 제공하여 영상을 표시하고, 발광 소자(ELD)의 턴-온 상태를 유지할 수 있다.
먼저 도 3을 참고하여 리프레쉬 프레임의 화소 회로 및 발광 소자의 구동을 설명한다. 리프레쉬 프레임은 적어도 하나의 바이어스 구간, 초기화 구간, 샘플링 구간, 발광 구간을 포함하여 동작할 수 있지만, 이는 일 실시예일 뿐 반드시 이러한 순서에 구속되는 것은 아니다.
도 3a 내지 도 3c는 제1 바이어스 구간이다.
도 3a에서 제1 바이어스 전압 V1이 제1 전압에서 제2 전압으로 바뀌는 구간이며, 발광 제어 신호(EM)는 하이 전압이며, 제3, 4 트랜지스터(T3, T4)는 오프 동작한다. 제1 전압은 V1_L이고, 제2 전압은 V1_H이다. V1_H는 V1_L보다 큰 전압이고 또한 V1_H는 데이터 전압(Vdata) 보다 큰 것이 바람직하다. 제1 스캔 신호(SC1)는 로우 전압이며 제1 트랜지스터(T1)는 오프 동작한다. 제2, 3 스캔 신호(SC2, SC3)는 하이 전압이며 제2, 5, 6 트랜지스터(T2, T5, T6)는 오프 동작한다. 제1 노드(N1)에 연결된 구동 트랜지스터(DT)의 게이트 전극의 전압은 이전 프레임(n-1)의 데이터 전압(Vdata(n-1))과 구동 트랜지스터(DT)의 문턱 전압(Vth)의 차이 값인 Vdata(n-1) - |Vth|이 된다.
도 3b에서 제2 스캔 신호(SC2)는 로우가 입력되며, 제5, 6 트랜지스터(T5, T6)는 턴온된다. 제5 트랜지스터(T5)가 턴온 됨에 따라 제1 바이어스 전압 V1(V1_H)이 제2 노드(N2)에 연결된 구동 트랜지스터(DT)의 제1 전극에 인가된다. 제2 노드(N2)에 연결된 구동 트랜지스터(DT)의 제1 전극의 전압은 V1_H 전압으로 상승한다. 구동 트랜지스터(DT)는 PMOS 트랜지스터일 수 있으며, 이때 제1 전극은 소스 전극일 수 있다. 이때 구동 트랜지스터(DT)의 게이트 소스간 전압 Vgs는
Vgs = Vdata(n-1) - |Vth| - V1_H가 된다.
여기에서 제1 바이어스 전압(V1=V1_H)은 구동 트랜지스터(DT)의 드레인 전극인 제3 노드(N3)에 공급됨으로써, 발광 기간에서 발광 소자(ELD)의 애노드 전극인 제5 노드(N5) 전압의 충전 시간 또는 충전 지연을 감소시킬 수 있다. 구동 트랜지스터(DT)는 더 강한 포화(Saturation) 상태를 유지하게 된다. 예를 들어 제1 바이어스 전압(V1=V1_H)이 커질 수록 구동 트랜지스터(DT)의 드레인 전극인 제3 노드(N3)의 전압이 커질 수 있고, 구동 트랜지스터(DT)의 게이트-소스 전압 또는 드레인-소스 전압이 감소할 수 있다. 따라서 제1 바이어스 전압 V1_H는 적어도 데이터 전압(Vdata) 보다 큰 것이 바람직하다. 이때 구동 트랜지스터(DT)를 통과하는 드레인 소스 전류(Id)의 크기가 감소할 수 있고, 포지티브 바이어스 스트레스 상황에서 구동 트랜지스터(DT)의 스트레스를 저감시켜 제3 노드(N3) 전압의 충전 지연을 해소할 수 있다. 다시 말하면 구동 트랜지스터(DT)의 문턱 전압(Vth)을 샘플링하기 전에 구동 트랜지스터(DT)의 Vsg를 Vdata로 바이어스를 수행하는 것은 구동 트랜지스터(DT)의 히스테리시스를 완화시킬 수 있다. 따라서, 온 바이어스 스트레스는 비 발광 기간들 동안 적합한 바이어스 전압(예를 들면 V1=V1_H)을 직접 구동 트랜지스터(DT)에 인가하는 동작으로서 정의될 수 있다.
또한 제1 바이어스 구간에서 제6 트랜지스터(T6)가 턴온됨에 따라 제5 노드(N5)에 연결된 발광 소자(ELD)의 화소 전극(또는 애노드 전극)은 제2 바이어스 전압(V2)으로 초기화된다. 다만, 제5, 제6 트랜지스터(T5, T6)의 게이트 전극은 별개의 스캔 신호를 수신하여 각각 독립적으로 제어되도록 구성될 수 있다. 즉, 제1 바이어스 구간에서 구동 트랜지스터(DT)의 소스 전극과 발광 소자(ELD)의 화소 전극에 바이어스 전압을 반드시 동시에 인가하도록 요구되는 것은 아니다.
도 3c에서 제2 스캔 신호(SC2)는 하이가 입력되는 구간이며, 제1 바이어스 전압 V1이 V1_H에서 V1_L 전압으로 바뀌는 구간이다. 제2 스캔 신호(SC2)가 하이로 입력됨에 따라 제5, 6 트랜지스터(T5, T6)가 턴오프 된다.
도 3d는 초기화 구간이다. 초기화 구간은 구동 트랜지스터(DT)의 게이트 전극의 전압을 초기화하는 구간이다.
도 3d에서 제1 스캔 신호(SC1)는 하이 전압이며 제1 트랜지스터(T1)는 턴온 동작한다. 제2스캔 신호(SC2)는 로우 전압이며 제5, 6 트랜지스터(T5, T6)는 턴온 동작한다. 제1, 5 트랜지스터(T1, T5)가 턴온 동작함에 따라 제1 노드(N1)에 연결된 구동 트랜지스터(DT)의 게이트 전극의 전압은 V1_L 전압으로 초기화 된다. 그리고 제6 트랜지스터(T6)가 턴온 동작함에 따라 발광 소자(ELD)의 화소 전극(또는 애노드 전극)은 제2 바이어스 전압(V2)으로 초기화된다. 다만, 전술한바와 같이 제5, 제6 트랜지스터(T5, T6)의 게이트 전극은 별개의 스캔 신호를 수신하여 각각 독립적으로 제어되도록 구성될 수 있다. 즉, 제1 바이어스 구간에서 구동 트랜지스터(DT)의 소스 전극과 발광 소자(ELD)의 화소 전극에 바이어스 전압을 반드시 동시에 인가하도록 요구되는 것은 아니다.
도 3e 내지 도 3g는 샘플링 구간이다. 샘플링 구간은 구동 트랜지스터(DT)의 문턱 전압(Vth)과 데이터 전압을 샘플링 하여 제1 노드(N1)에 저장하는 구간이다.
도 3e에서 제2 스캔 신호(SC2)는 하이가 입력되고, 제5, 6 트랜지스터(T5, T6)는 턴오프 동작한다. 제1 트랜지스터(T1)은 온상태를 유지한다.
도 3f에서 제3 스캔 신호(SC3)는 로우가 입력되고, 제2 트랜지스터(T2)는 턴온 동작한다. 제2 트랜지스터(T2)가 턴온됨에 따라 현재 프레임(n)의 Vdata(n)의 전압은 제2 노드(N2)에 연결된 구동 트랜지스터(DT)의 소스 전극에 Vdata(n)가 인가된다. 그리고 제1 트랜지스터(T1)은 온상태를 유지한다. 제1 트랜지스터(T1)가 온상태에서 구동 트랜지스터(DT)는 다이오드 연결 상태이므로 제1 노드(N1)에 연결된 구동 트랜지스터(DT)의 게이트 전극 전압은 Vdata(n) - |Vth|가 된다. 즉, 제1 트랜지스터(T1)는 제1 노드(N1) 및 제3 노드(N3) 사이에 다이오드 연결됨으로써 구동 트랜지스터(DT)의 문턱 전압(Vth)을 샘플링 할 수 있다.
도 3g에서 제3 스캔 신호(SC3)는 하이가 입력되고 제2 트랜지스터(T2)는 턴오프 동작한다.
도 3h 내지 도 3j는 제2 바이어스 구간이다.
제2 바이어스 구간에서 구동 파형은 제1 바이어스 구간과 동일하므로 상세한 내용은 생략한다.
도 3h에서 제1 바이어스 전압 V1은 V1_L에서 V1_H 전압으로 바뀐다.
도 3i에서 제5 트랜지스터(T5)가 턴온됨에 따라 제2 노드(N2)에 연결된 구동 트랜지스터(DT)의 제1 전극의 전압은 V1_H 전압으로 상승한다. 이때 구동 트랜지스터(DT)의 게이트 소스간 전압 Vgs는 Vgs = Vdata(n) - |Vth| - V1_H가 된다. 즉 구동 트랜지스터(DT)는 더 강한 포화(Saturation) 상태를 유지하게 된다. 또한 제6 트랜지스터(T6)가 턴온됨에 따라 발광 소자(ELD)의 화소 전극(또는 애노드 전극)은 제2 바이어스 전압(V2)으로 초기화된다. 제1 노드(N1)에 연결된 구동 트랜지스터(DT)의 게이트 전극 전압은 Vdata(n) - |Vth|을 유지한다.
도 3j에서 제2 스캔 신호(SC2)는 하이가 입력되는 구간이며, 제1 바이어스 전압 V1이 V1_H에서 V1_L 전압으로 바뀌는 구간이다. 제2 스캔 신호(SC2)가 하이로 입력됨에 따라 제5, 6 트랜지스터(T5, T6)가 턴오프 된다. 제1 노드(N1)에 연결된 구동 트랜지스터(DT)의 게이트 전극 전압은 Vdata(n) - |Vth|을 유지한다.
도 3k는 발광 구간이다. 발광 구간은 샘플링 된 문턱 전압(Vth)을 상쇄하고 샘플링 된 데이터 전압에 상응하는 구동 전류로 발광 소자(ELD)를 발광시키는 구간이다.
도 3k에서 발광 제어 신호(EM)는 로우 전압이며, 제3, 4 트랜지스터(T3, T4)는 턴온 동작한다.
제3 트랜지스터(T3)가 온 동작함에 따라 제4 노드(N4)에 연결된 제1 전원전압(ELVDD)은 제3 트랜지스터(T3)를 통하여 제2 노드(N2)에 연결된 구동 트랜지스터(DT)의 소스 전극에 인가된다. 구동 트랜지스터(DT)가 제4 트랜지스터(T4)를 경유하여 발광 소자(ELD)에 공급하는 구동 전류(Id)는 구동 트랜지스터(DT)의 문턱 전압(Vth)의 값에 무관하게 되어, 구동 트랜지스터(DT)의 문턱 전압(Vth)이 보상되어 동작한다.
다음으로 도 4를 참고하여, 홀드 프레임의 화소 회로 및 발광 소자의 구동을 설명한다. 홀드 프레임은 적어도 하나의 바이어스 구간, 발광 구간을 포함할 수 있다.
전술한 바와 같이 리프레쉬 프레임은 새로운 데이터 신호(Vdata)를 충전하여 구동 트랜지스터(DT)의 게이트 전극에 새로운 데이터 신호(Vdata)가 인가되는 반면에, 홀드 프레임은 이전 프레임의 데이터 신호(Vdata)를 그대로 유지하여 사용한다는 점에서 차이가 있다. 따라서 홀드 프레임은 리프레쉬 프레임의 경우와 달리 초기화 및 샘플링 구간이 불필요하다.
도 4a, 4b는 제1, 2바이어스 구간이고, 도 4c는 발광 구간이다.
홀드 프레임의 동작에서 바이어스 구간은 하나로도 충분할 수 있다. 다만 본 실시예에서는 구동회로의 편의를 위해서 제2 스캔 신호(SC2)를 리프레쉬 프레임의 제2 스캔 신호(SC2)와 동일하게 구동하였으며, 이로 인하여 바어이스 구간이 2개 존재한다.
도 3을 참조하여 설명한 리프레쉬 프레임에서의 구동과, 도 4에서의 홀드 프레임의 구동 신호의 차이는 제1, 3 스캔 신호(SC1, SC3)에 있다. 홀드 프레임에서는 초기화 및 샘플링 구간이 불필요하기 때문에 리프레쉬 프레임의 경우와 달리 제1 스캔 신호(SC1)는 항상 로우 이고, 제3 스캔 신호(SC3)는 항상 하이 이다. 즉 제1, 2 트랜지스터(T1, T2)는 항상 오프 동작한다.
도 5는 VRR 모드를 이용할 때, 리프레쉬 레이트를 60Hz에서 1Hz로 전환시 휘도차이가 발생하는 문제를 설명하기 위한 도면이다.
도 5에서 (a)는 리프레쉬 레이트가 60Hz이고, (b)는 리프레쉬 레이트가 1Hz인 경우를 도시한 것이다. 각각의 리프레쉬 프레임과 홀드 프레임 기간은 각각 1/120초 (=8.33ms)이다. 리프레쉬 레이트를 60Hz로 구동하는 경우 하나의 세트 기간은 1/60초(=16.66ms)이고, 리프레쉬 레이트를 1Hz로 구동하는 경우 하나의 세트 기간은 1초(=1s)이다.
도 5 (a)에 도시된 바와 같이 리프레쉬 레이트를 60Hz로 구동하는 경우 리프레쉬 프레임과 홀드 프레임이 교번하여 구동된다. 따라서 홀드 프레임에서 인가되는 바이어스 전압은 리프레쉬 프레임의 초기화 구간에 의해서 축적되지 않고 리셋될 수 있다.
그러나 도 5 (b)에 도시된 바와 같이 리프레쉬 레이트를 1Hz로 구동하는 경우 리프레쉬 프레임 다음에 홀드 프레임이 계속하여 이어진다. 따라서 홀드 프레임에서 인가되는 바이어스 전압이 구동 트랜지스터(DT)의 스트레스 전압으로 축적된다. 구동 트랜지스터(DT)에 바이어스 전압이 인가되는 횟수가 증가될수록 구동 트랜지스터(DT)의 전하가 증가되어 포화(saturation)된다. 즉, 60Hz의 구동과 1Hz의 구동에서 구동 트랜지스터(DT)의 특성이 변경되어 휘도 차이를 유발하게 된다.
이와 같이 구동 트랜지스터(DT)의 특성이 60Hz 구동과 1Hz의 구동에서 차이가 발생하는 것은 하나의 세트 내에서 바이어스 스트레스의 양의 차이에서 기인한다. 즉 리프레쉬 레이트를 60Hz로 구동하는 경우 하나의 세트 내에서 홀드 프레임이 한개이므로 바어어스 스트레스는 1회이지만, 리프레쉬 레이트를 1Hz로 구동하는 경우 하나의 세트 내에서 홀드 프레임이 119개이므로 바어어스 스트레스는 119회가 되어 바이어스 스트레스의 양의 차이가 발생한다. 이는 결과적으로 구동 트랜지스터(DT)의 특성을 변경시키고 휘도 차이를 발생시킨다. 다시 말하면 높은 리프레쉬 레이트(예를 들면 60Hz)에서 낮은 리프레쉬 레이트(예를 들면 1Hz)로 리프레쉬 레이트를 가변하여 구동할 경우, 구동 트랜지스터(DT)의 바이어스 스트레스의 양의 차이가 발생하고 이는 구동 트랜지스터(DT)의 특성을 변경하여 구동 전류(Id)의 크기를 감소시킨다. 그 결과 높은 리프레쉬 레이트에서 낮은 리프레쉬 레이트로 리프레쉬 레이트를 가변하여 구동할 경우, 구동 전류(Id)의 감소로 인하여 발광 소자(ELD)의 휘도가 낮아진다. 이는 시청자에게 리프레쉬 레이트가 가변되는 시점에 플리커로 인식된다.
본 개시가 제시하는 표시장치는 제1 리프레쉬 레이트와, 제1 리프레쉬 레이트 보다 리프레쉬 레이트가 낮은 제2 리프레쉬 레이트로 전환되어 화소 회로가 구동될 수 있다.
이하에서는 리프레쉬 레이트를 가변하는 시점 전후에서 제1 바이어스 전압의 제2 전압(V1_H) 또는 2 바이어스 전압(V2)을 조절하여, 휘도 차이가 발생하는 것을 방지하는 방법을 제안한다.
<제1 실시예>
도 6은 휘도 편차 보상 구동의 제1 방법을 설명하기 위한 도면이다.
예를 들면 제1 리프레쉬 레이트(RR1)는 60Hz이고, 제2 리프레쉬 레이트(RR2)는 1Hz일 수 있다. 제1 리프레쉬 레이트(RR1)구간에서 제1 리프레쉬 레이트(RR1)의 플래그 값은 1의 값을 가지고, 제2 리프레쉬 레이트(RR2)의 플래그 값은 0의 값을 가질 수 있다. 또한 제2 리프레쉬 레이트(RR2)구간에서 제1 리프레쉬 레이트(RR1)의 플래그 값은 0의 값을 가지고, 제2 리프레쉬 레이트(RR2)의 플래그 값은 1의 값을 가질 수 있다.
제1 바이어스 전압(V1)의 제2 전압(V1_H)은 상기 제2 리프레쉬 레이트(RR2)로 전환 후 첫 리프레쉬 프레임 기간(1 SET의 R0 프레임)에서 기준전압(Ref)보다 제1 레벨만큼 더 큰 전압으로 조정될 수 있다. 예를 들면 제1 레벨은 기준전압(Ref) 대비 5% 값일 수 있다.
제2 리프레쉬 레이트(RR2)로 전환 후 첫 리프레쉬 프레임 기간(1 SET의 R0 프레임)에서 제1 바이어스 전압(V1)의 제2 전압(V1_H)의 조정은 이 구간에서의 휘도 변동을 보완하기 위함이다. 제1 바이어스 전압(V1)의 제2 전압(V1_H)을 높이면 구동 트랜지스터(DT)의 채널의 전압이 게이트 전압 대비 높아져서 구동 전류(Id)를 증가시킬 수 있다. 그 결과 발광 소자(ELD)의 휘도가 높아져서 보상되므로, 높은 리프레쉬 레이트에서 낮은 리프레쉬 레이트로 리프레쉬 레이트를 가변하여 구동할 경우 리프레쉬 레이트가 가변되는 시점에 플리커가 발생하는 문제를 해소할 수 있게 된다.
제1 바이어스 전압(V1)의 제2 전압(V1_H)은 상기 제2 리프레쉬 레이트(RR2)로 전환 후 첫번째 이후의 리프레쉬 프레임 기간(2 SET의 R0 프레임)에서 상기 기준전압(Ref)보다 제2 레벨만큼 더 큰 전압으로 조정될 수 있다. 예를 들면 제2 레벨은 기준전압(Ref) 대비 3% 값일 수 있다. 구동 트랜지스터(DT)의 특성 변화는 제2 리프레쉬 레이트(RR2)로 전환 직 후에 가장 크게 변화되고 구동 전류(Id)의 감소 량도 가장 크다. 따라서 첫번째 이후의 리프레쉬 프레임 기간에서는 발광 소자(ELD)의 휘도 보상을 더 작게 할 필요가 있다. 따라서 제2 레벨은 제1 레벨보다 작은 것이 바람직하다
제2 바이어스 전압(V2)은 상기 제2 리프레쉬 레이트(RR2)로 전환 후 첫 리프레쉬 프레임 기간에서 상기 제1 레벨만큼 작은 전압으로 조정될 수 있다. 제1 레벨은 기준전압(Ref) 대비 5% 값일 수 있다. 제2 바이어스 전압(V2)는 발광 소자(ELD)의 화소 전극을 초기화 하는 전압이다. 제1 바이어스 전압(V1)의 제2 전압(V1_H)전 초기화 전압을 낮추면 발광 소자(ELD)의 최종 휘도가 낮아지게 되므로, 리프레쉬 프레임과 홀드 프레임의 휘도 편차를 방지할 수 있다.
<제2 실시예>
도 7은 휘도 편차 보상 구동의 제2 방법을 설명하기 위한 도면이다.
제1 리프레쉬 레이트 구동과 제2 리프레쉬 레이트 구동에서 구동 트랜지스터(DT)의 특성 차이가 발생하는 것을 앞서 설명하였다. 구동 트랜지스터(DT)의 특성 차이의 발생 이유는 하나의 세트 내에서 바이어스 스트레스의 양의 차이에서 기인하기 때문이다. 제2 실시예는 구동 트랜지스터(DT)의 특성 차이의 발생 이유인 바이어스 스트레스 양의 편차를 제거하는 방법이다.
제2 리프레쉬 레이트 구동에서의 바이어스 스트레스 양을 저감하기 위하여 홀드 프레임 기간에서 제1 바이어스 전압(V1)의 제2 전압(V1_H)를 낮출 필요가 있다. 구체적으로 제1 바이어스 전압(V1)의 제2 전압(V1_H)은 상기 제2 리프레쉬 레이트(RR2)로 전환 후 홀드 프레임 전체 기간에서 제1 레벨만큼 더 작은 전압으로 조정하여 바이어스 스트레스 양의 편차를 제거할 수 있다. 예를 들면 제1 레벨은 기준전압(Ref) 대비 5% 값일 수 있다.
한편, 홀드 프레임 기간에서 제1 바이어스 전압(V1)의 제2 전압(V1_H)를 낮춘 것으로 인하여, 리프레쉬 프레임과 홀드 프레임간의 휘도 편차가 발생할 수 있다. 따라서 리프레쉬 프레임과 홀드 프레임간의 휘도 편차를 제거하기 위하여 제2 바이어스 전압(V2)을 홀드 프레임 기간에서 상승시켜 휘도를 보정할 필요가 있다. 구체적으로 제2 바이어스 전압(V2)은 상기 제2 리프레쉬 레이트(RR2)로 전환 후 홀드 프레임 전체 기간에서 상기 제1 레벨만큼 더 큰 전압으로 조정한다. 또한, 상기 제2 바이어스 전압(V2)은 상기 제2 리프레쉬 레이트(RR2)로 전환 직전의 홀드 프레임 기간(H1)에서 상기 제1 레벨만큼 더 큰 전압으로 조정한다. 예를 들면 제1 레벨은 기준전압(Ref) 대비 5% 값일 수 있다.
<제3 실시예>
도 8은 휘도 편차 보상 구동의 제3 방법을 설명하기 위한 도면이다.
제3 실시예는 제1,2 실시예와 달리, 제2 바이어스 전압(V2)의 조절이 없고, 제1 바이어스 전압(V1)의 제2 전압(V1_H)만 조절하여 구동한다는데 특징이 있다.
먼저 제2 리프레쉬 레이트 구동에서의 바이어스 스트레스 양을 저감하기 위하여 홀드 프레임 기간에서 제1 바이어스 전압(V1)의 제2 전압(V1_H)를 낮춘다. 구체적으로 제1 바이어스 전압(V1)의 제2 전압(V1_H)은 상기 제2 리프레쉬 레이트(RR2)로 전환 후, 리프레쉬 프레임 기간에서 제1 레벨만큼 더 큰 전압으로 조정한다.
그리고 리프레쉬 프레임과 홀드 프레임간의 휘도 편차를 제거하기 위하여 제1 바이어스 전압(V1)의 제2 전압(V1_H) 을 홀드 프레임 기간에서 상승시켜 휘도를 보정한다. 구체적으로 홀드 프레임 기간에서 상기 제1 레벨만큼 작은 전압으로 조정한다. 제1 레벨은 기준전압(Ref) 대비 5% 값일 수 있다.
제3 실시예에서 제1 바이어스 전압(V1)의 제2 전압(V1_H)은 기준전압(Ref), 제1 레벨만큼 증가한 제1 변경 전압, 및 제1 레벨만큼 감소한 제2 변경 전압 세개의 전압 레벨을 가진다는데 특징이 있다.
<제4 실시예>
도 9는 휘도 편차 보상 구동의 제2 방법을 설명하기 위한 도면이다.
제4 실시예는 제3 실시예와 달리, 제1 바이어스 전압(V1)의 제2 전압(V1_H)이 기준전압(Ref)과 제1 레벨만큼 감소한 변경 전압 두개의 전압 레벨을 가진다는데 특징이 있다.
제1 리프레쉬 레이트 구동과 제2 리프레쉬 레이트 구동에서 구동 트랜지스터(DT)의 특성 차이가 발생하는 것을 앞서 설명하였다. 구동 트랜지스터(DT)의 특성 차이의 발생 이유는 하나의 세트 내에서 바이어스 스트레스의 양의 차이에서 기인하기 때문이다. 제4 실시예는 구동 트랜지스터(DT)의 특성 차이의 발생 이유인 바이어스 스트레스 양의 편차를 제거하는 방법으로, 제2 리프레쉬 레이트(RR2)로 전환 직전의 홀드 프레임 기간에서 제1 바이어스 전압(V1)의 제2 전압(V1_H)을 상승시켜 바이어스 스트레스 양의 편차를 제거한다.
본 개시의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 개시는 이하의 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 개시의 개시가 완전하도록 하며, 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 개시의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 개시는 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 구성 요소가 다른 구성 요소와 "연결된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 구성 요소와 직접 연결 또는 커플링된 경우 또는 중간에 다른 구성 요소를 개재한 경우를 모두 포함한다. 반면, 하나의 구성 요소가 다른 구성 요소와 "직접 연결된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 구성 요소를 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
본 개시에서 사용된 용어들은 실시 예들을 설명하기 위한 것이며 본 개시를 제한하고자 하는 것은 아니다. 본 개시에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 본 개시에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성 요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
비록 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다.
따라서, 이하에서 언급되는 제 1 구성 요소는 본 개시의 기술적 사상 내에서 제 2 구성 요소 일 수도 있음은 물론이다. 다른 정의가 없다면, 본 개시에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 개시에서 사용되는 '부' 또는 '모듈'이라는 용어는 소프트웨어 또는 FPGA또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '부' 또는 '모듈'은 어떤 역할들을 수행한다. 그렇지만 '부' 또는 '모듈'은 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '부' 또는 '모듈'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '부' 또는 '모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성 요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함할 수 있다. 구성요소들과 '부' 또는 '모듈'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '부' 또는 '모듈'들로 결합되거나 추가적인 구성요소들과 '부' 또는 '모듈'들로 더 분리될 수 있다.
본 개시의 몇몇 실시 예들과 관련하여 설명되는 방법 또는 알고리즘의 단계는 프로세서에 의해 실행되는 하드웨어, 소프트웨어 모듈, 또는 그 2 개의 결합으로 직접 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 착탈형 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 기록 매체에 상주할 수도 있다. 예시적인 기록 매체는 프로세서에 커플링되며, 그 프로세서는 기록 매체로부터 정보를 판독할 수 있고 저장 매체에 정보를 기입할 수 있다. 다른 방법으로, 기록 매체는 프로세서와 일체형일 수도 있다. 프로세서 및 기록 매체는 주문형 집적회로(ASIC) 내에 상주할 수도 있다. ASIC는 사용자 단말기 내에 상주할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 전계 발광 표시 장치를 개략적으로 나타내는 블록도이다.
도 1을 참조하면, 전계 발광 표시 장치(100)는 복수의 화소를 포함하는 표시 패널(110), 복수의 화소 각각에 게이트 신호를 공급하는 게이트 드라이버(130), 복수의 화소 각각에 데이터 신호를 공급하는 데이터 드라이버(140), 복수의 화소 각각에 발광 신호를 공급하는 활성 제어 신호 생성부(150) 및 타이밍 컨트롤러(120)를 포함한다.
타이밍 컨트롤러(120)는 외부로부터 입력되는 영상 데이터(RGB)를 표시 패널(110)의 크기 및 해상도에 적합하게 처리하여 데이터 드라이버(140)에 공급한다. 타이밍 컨트롤러(120)는 외부로부터 입력되는 동기 신호(SYNC)들, 예를 들어, 도트 클럭신호(CLK), 데이터 인에이블 신호(DE), 수평 동기신호(Hsync), 수직 동기신호(Vsync)를 이용해 다수의 게이트, 데이터, 발광 제어신호(GCS, DCS, ECS)를 생성한다. 생성된 다수의 게이트, 데이터, 발광 제어신호(GCS, DCS, ECS)를 게이트 드라이버(130), 데이터 드라이버(140), 발광 신호 생성부(150)에 각각 공급함으로써, 게이트 드라이버(130), 데이터 드라이버(140) 및 발광 신호 생성부(150)를 제어한다.
타이밍 컨트롤러(120)는 실장되는 디바이스에 따라 다양한 프로세서, 예를 들어, 마이크로 프로세서, 모바일 프로세서, 어플리케이션 프로세서 등과 결합되어 구성될 수도 있다.
타이밍 컨트롤러(120)는 화소가 다양한 리프레시 레이트로 구동될 수 있도록 신호를 생성한다. 즉, 타이밍 컨트롤러(120)는 가변적인 리프레시 레이트(VRR) 모드로 또는 제1 리프레시 레이트와 제2 리프레시 레이트 사이에서 전환 가능하게 화소가 구동되도록 구동과 연관된 신호들을 생성한다. 예를 들어, 타이밍 컨트롤러(120)는 단순히 클럭 신호의 속도를 변경하거나, 수평 블랭크(Horizontal Blank) 또는 수직 블랭크(Vertical Blank)가 생기도록 동기신호를 생성하거나, 또는 게이트 드라이버(130)를 마스크 방식으로 구동시킴으로써 다양한 리프레시 레이트로 화소를 구동시킬 수 있다.
또한, 타이밍 컨트롤러(120)는 화소 구동 회로를 제1 리프레시 레이트로 구동시키기 위한 다양한 신호들을 생성하고, 특히 제1 리프레시 레이트로 구동될 때에는 발광 신호 생성부(150)가 제1 듀티비를 가지는 발광 신호(EM)를 생성하도록 발광 제어 신호(ECS)를 생성한다. 이후, 타이밍 컨트롤러(120)는 화소 구동 회로를 제2 리프레시 레이트로 구동시키도록 동작하고, 이를 위해 제2 리프레시 레이트로 구동시키기 위한 다양한 신호들을 생성하고, 특히 제2 리프레시 레이트로 구동될 때에는 발광 신호 생성부(150)가 제1 듀티비와는 상이한 제2 듀티비를 가지는 발광 신호(EM)를 생성하도록 발광 제어 신호(ECS)를 생성한다.
게이트 드라이버(130)는 타이밍 컨트롤러(120)로부터 공급된 게이트 제어 신호(GCS)에 따라 게이트 라인(GL)에 스캔 신호(SC)를 공급한다. 도 1에서는 게이트 드라이버(130)가 표시 패널(110)의 일 측에 이격되어 배치된 것으로 도시되었으나, 게이트 드라이버(130)의 수와 배치 위치는 이에 제한되지 않는다. 즉, 게이트 드라이버(130)는 GIP(Gate In Panel) 방식으로 표시 패널(110)의 일측 또는 양측에 배치될 수도 있다.
데이터 드라이버(140)는 타이밍 컨트롤러(120)로부터 공급된 데이터 제어 신호(DCS)에 따라 영상 데이터(RGB)를 데이터 전압(Vdata)으로 변환하고, 변환된 데이터 전압(Vdata)을 데이터 라인(DL)을 통해 화소에 공급한다.
표시 패널(110)에서 복수의 게이트 라인(GL)과 복수의 발광 라인(EL) 및 복수의 데이터 라인(DL)이 서로 교차되고, 복수의 화소 각각은 게이트 라인(GL), 발광 라인(EL) 및 데이터 라인(DL)에 연결된다. 구체적으로, 하나의 화소는 게이트 라인(GL)을 통해 게이트 드라이버(130)로부터 게이트 신호를 공급받고, 데이터 라인(DL)을 통해 데이터 드라이버(140)로부터 데이터 신호를 공급받으며, 발광 라인(EL)을 통해 발광 신호(EM)를 공급받으며, 전원 공급 라인을 통해 다양한 전원을 공급받는다. 여기서, 게이트 라인(GL)은 스캔 신호(SC)를 공급하고, 발광 라인(EL)은 발광 신호(EM)를 공급하고, 데이터 라인(DL)은 데이터 전압 (Vdata)을 공급한다. 그러나, 다양한 실시예에 따라 게이트 라인(GL)은 복수의 스캔 신호 라인을 포함할 수 있으며, 데이터 라인(DL)은 복수의 전원 공급 라인(VL)을 추가로 포함할 수 있다. 또한, 발광 라인(EL)도 복수의 발광 신호 라인을 포함할 수도 있다. 또한, 하나의 화소는 고전위 전압(ELVDD)과 저전위 전압(ELVSS)을 수신한다. 또한, 하나의 복수의 전원 공급 라인(VL)을 통하여 제1, 제2 바이어스 전압(V1,V2)를 공급받을 수 있다.
또한, 화소 각각은 전계 발광 소자 및 전계 발광 소자의 구동을 제어하는 화소 구동 회로를 포함한다. 여기서, 전계 발광 소자는 애노드, 캐소드, 및 애노드와 캐소드 사이의 유기 발광층으로 이루어진다. 화소 구동 회로는 복수의 스위칭 소자, 구동 스위칭 소자 및 커패시터를 포함한다. 여기서, 스위칭 소자는 TFT로 구성될 수 있으며, 화소 구동 회로에서 구동 TFT는 커패시터에 충전된 데이터 전압 및 기준 전압의 차이에 따라 전계 발광 소자에 공급되는 전류량을 제어하여 전계 발광 소자의 발광량을 조절한다. 또한, 복수의 스위칭 TFT는 게이트 라인(GL)을 통해 공급되는 스캔 신호(SC) 및 발광 라인(EL)을 통해 공급되는 발광 신호(EM)를 수신하여 데이터 전압(Vdata)을 커패시터에 충전한다.
본 발명의 일 실시예에 따른 전계 발광 표시 장치(100)는 복수의 화소를 포함하는 표시 패널(110)을 구동하기 위한 게이트 드라이버(130), 데이터 드라이버(140), 발광 신호 생성부(150) 및 이들을 제어하는 타이밍 컨트롤러(120)를 포함한다. 여기서, 발광 신호 생성부(150)는 발광 신호(EM)의 듀티비를 조정 가능하도록 구성된다. 예를 들어 발광 신호 생성부(150)는 발광 신호(EM)의 듀티비를 조정하기 위한 시프트 레지스터(shift register)와 래치(latch) 등을 포함할 수 있다. 발광 신호 생성부(150)는 타이밍 컨트롤러(120)가 생성하는 발광 제어 신호(ECS)에 따라 화소 구동 회로가 제1 리프레시 레이트로 구동될 때 제1 듀티비를 가지는 발광 신호를 생성하여 화소 구동 회로에 공급하고, 제2 리프레시 레이트로 구동될 때 제1 듀티비와는 상이한 제2 듀티비를 가지는 발광 신호를 생성하여 화소 구동 회로에 공급하도록 구성될 수 있다.
도 2는 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 화소 회로의 예시적인 회로도이다.
도 2는 설명을 위해 화소 구동 회로를 예시적으로 나타낼 뿐이고, 발광 신호(EM)가 인가되어 발광 소자(ELD)의 발광을 제어할 수 있는 구조라면 제한되지 않는다. 예를 들어, 화소 구동 회로는 추가적인 스캔 신호 및 이에 연결된 스위칭 TFT, 추가적인 초기화 전압이 인가되는 스위칭 TFT를 포함할 수 있으며, 스위칭 소자의 연결 관계나 커패시터의 연결위치도 다양하게 배치될 수 있다. 즉, 발광 신호(EM)의 듀티비 변경에 따라 발광 소자(ELD)의 발광이 제어되어, 리프레시 레이트에 따라 발광이 제어될 수 있는 설계이면 다양한 구조의 화소 구동 회로가 사용될 수 있다. 예를 들어, 3T1C, 4T1C, 6T1C, 7T1C, 7T2C 등의 다양한 화소 구동 회로가 사용될 수 있다. 이하에서는 설명의 편의를 위해 도 2의 7T1C의 화소 구동 회로를 갖는 전계 발광 표시 장치를 설명한다.
도 2a를 참조하면, 복수의 화소(P) 각각은 구동 트랜지스터(DT)를 갖는 화소 회로(PC), 및 화소 회로(PC)에 연결된 발광 소자(ELD)를 포함할 수 있다.
화소 회로(PC)는 발광 소자(ELD)에 흐르는 구동 전류(Id)를 제어하여 발광 소자(ELD)를 구동할 수 있다. 화소 회로(PC)는 구동 트랜지스터(DT), 제1 내지 제6 트랜지스터들(T1 내지 T6) 및 저장 커패시터(Cst)를 포함할 수 있다. 트랜지스터들(DT, T1 내지 T6) 각각은 제1 전극, 제2 전극 및 게이트 전극을 포함할 수 있다. 제1 전극 및 제2 전극 중 하나는 소스 전극이고, 제1 전극 및 제2 전극 중 다른 하나는 드레인 전극일 수 있다.
트랜지스터들(DT, T1 내지 T6) 각각은 PMOS 트랜지스터 또는 NMOS 트랜지스터일 수 있다. 도 2a 및 2b의 실시예에서는 제1 트랜지스터(T1)는 NMOS 트랜지스터이고, 그외 나머지 트랜지스터들(DT, T2 내지 T6)은 PMOS 트랜지스터인 것으로 구성되어 있다. 그리고 도 2c의 실시예에서는 제1 트랜지스터(T1) 또한 PMOS 트랜지스터로 구성되어 있다.
이하에서는, 제1 트랜지스터(T1)는 NMOS 트랜지스터이고, 그외 나머지 트랜지스터들(DT, T2 내지 T6)은 PMOS 트랜지스터인 것으로 예시하여 설명한다. 따라서 제1 트랜지스터(T1)는 하이 전압이 인가되어 턴온 동작하고, 그외 나머지 트랜지스터들(DT, T2 내지 T6)은 로우 전압이 인가되어 턴온 동작한다.
일 예에 따르면, 화소 회로(PC)를 구성하는 제1 트랜지스터(T1)는 보상 트랜지스터, 제2 트랜지스터(T2)는 데이터 공급 트랜지스터, 제3 및 제4 트랜지스터(T3,T4)는 발광 제어 트랜지스터, 제5, 6 트랜지스터(T5, T6)는 바이어스 트랜지스터로 기능할 수 있다.
발광 소자(ELD)는 화소 전극(혹은 애노드 전극) 및 캐소드 전극을 포함할 수 있다. 발광 소자(ELD)의 화소 전극은 제5 노드(N5)에 연결되고, 캐소드 전극은 제2 전원전압(ELVSS)에 연결될 수 있다.
구동 트랜지스터(DT)는 제2 노드(N2)에 연결되는 제1 전극, 제3 노드(N3)에 연결되는 제2 전극 및 제1 노드(N1)에 연결되는 게이트 전극을 포함할 수 있다. 구동 트랜지스터(DT)는 제1 노드(N1)의 전압(또는, 후술하는 커패시터(Cst)에 저장된 데이터 전압)에 기초하여 구동 전류(Id)를 발광 소자(ELD)에 제공할 수 있다.
제1 트랜지스터(T1)는 제1 노드(N1)에 연결되는 제1 전극, 제3 노드(N3)에 연결되는 제2 전극, 및 제1 스캔 신호(SC1)를 수신하는 게이트 전극을 포함할 수 있다. 제1 트랜지스터(T1)는 제1 스캔 신호(SC1)에 응답하여 턴온되고, 데이터 신호(Vdata)를 제1 노드(N1)로 전달할 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1) 및 제3 노드(N3) 사이에 다이오드 연결됨으로써 구동 트랜지스터(DT)의 문턱 전압(Vth)을 샘플링 할 수 있다. 이러한 제1 트랜지스터(T1)는 보상 트랜지스터일 수 있다.
커패시터(Cst)는 제1 노드(N1)와 제4 노드(N4) 사이에 연결되거나 형성될 수 있다. 커패시터(Cst)는 제공되는 데이터 신호(Vdata)를 저장하거나 유지시킬 수 있다.
제2 트랜지스터(T2)는 데이터선(DL)에 연결되는(또는, 데이터 신호(Vdata)를 수신하는) 제1 전극, 제2 노드(N2)에 연결되는 제2 전극, 및 제3 스캔 신호(SC3)를 수신하는 게이트 전극을 포함할 수 있다. 제2 트랜지스터(T2)는 제3 스캔 신호(SC3)에 응답하여 턴온되고, 데이터 신호(Vdata)를 제2 노드(N2)에 전달할 수 있다. 이러한 제2 트랜지스터(T2)는 데이터 공급 트랜지스터일 수 있다.
제3 트랜지스터(T3) 및 제4 트랜지스터(T4)(또는, 제1 및 제2 발광 제어 트랜지스터들)는 제1 전원전압(ELVDD) 및 발광 소자(ELD) 사이에 연결되고, 구동 트랜지스터(DT)에 의해 생성되는 구동 전류(Id)가 이동하는 전류 이동 경로를 형성할 수 있다.
제3 트랜지스터(T3)는 제4 노드(N4)에 연결되어 제1 전원전압(ELVDD)를 수신하는 제1 전극, 제2 노드(N2)에 연결되는 제2 전극, 및 발광 제어 신호(EM)를 수신하는 게이트 전극을 포함할 수 있다.
유사하게, 제4 트랜지스터(T4)는 제3 노드(N3)에 연결되는 제1 전극, 제4 노드(N5)(또는, 발광 소자(ELD)의 화소 전극)에 연결되는 제2 전극, 및 발광 제어 신호(EM)를 수신하는 게이트 전극을 포함할 수 있다.
제3 및 제4 트랜지스터들(T3, T4)은 발광 제어 신호(EM)에 응답하여 턴온되고, 이 경우, 구동 전류(Id)가 발광 소자(ELD)에 제공되며, 발광 소자(ELD)는 구동 전류(Id)에 대응하는 휘도를 가지고 발광할 수 있다.
제5 트랜지스터(T5)는 제3 노드(N3)에 연결되는 제1 전극, 제1 바이어스 전압(V1)을 수신하는 제2 전극, 및 제2 스캔 신호(SC2)를 수신하는 게이트 전극을 포함할 수 있다.
제6 트랜지스터(T6)는 제5 노드(N5)에 연결되는 제1 전극, 제2 바이어스 전압(V2)을 수신하는 제2 전극, 및 제2 스캔 신호(SC2)를 수신하는 게이트 전극을 포함할 수 있다. 도 2a에서 제5, 6 트랜지스터(T5, T6)의 게이트 전극은 제2 스캔 신호(SC2)를 공통으로 수신하는 것으로 구성되어 있다. 그러나 반드시 이에 한정되는 것은 아니고, 도 2b, 2c와 같이 제5, 제6 트랜지스터(T5, T6)의 게이트 전극은 별개의 스캔 신호를 수신하여 각각 독립적으로 제어되도록 구성될 수 있다.
제6 트랜지스터(T6)는 제5 노드(N5)에 연결되는 제1 전극, 제2 바이어스 전압(V2)에 연결되는 제2 전극, 및 제2 스캔 신호(SC2)를 수신하는 게이트 전극을 포함할 수 있다. 제6 트랜지스터(T6)는, 발광 소자(ELD)가 발광하기 전에(또는, 발광 소자(ELD)가 발광한 이후에), 제2 스캔 신호(SC2)에 응답하여 턴온되고, 제2 바이어스 전압(V2)을 이용하여 발광 소자(ELD)의 화소 전극(또는 애노드 전극)을 초기화시킬 수 있다. 발광 소자(ELD)는 화소 전극과 캐소드 전극 사이에 형성되는 기생 커패시터를 가질 수 있다. 그리고 발광 소자(ELD)가 발광하는 동안 기생 커패시터가 충전되어 발광 소자(ELD)의 화소 전극이 특정 전압을 가질 수 있다. 따라서, 제6 트랜지스터(T6)를 통해 제2 바이어스 전압(V2)을 발광 소자(ELD)의 화소 전극에 인가함으로써 발광 소자(ELD)에 축적된 전하량을 초기화시킬 수 있다.
본 개시는 VRR(가변 리프레쉬 레이트: variable refresh rate) 모드를 이용하는 전계발광 표시장치에 관한 것이다. VRR이란 일정한 주파수로 구동하다가, 고속 구동이 필요한 시점에서는 데이터 전압(Vdata)이 갱신되는 리프레쉬 레이트를 증가시켜서 화소를 동작시키는 기술이다. 그리고 소비 전력을 낮추거나 저속 구동이 필요한 시점에서는 리프레쉬 레이트(refresh rate)를 낮춰서 화소를 동작시키는 기술이다
복수의 화소(P)각각은 1초 내에서 리프레쉬(Refresh) 프레임 및 홀드(hold) 프레임의 조합을 통해 구동될 수 있다. 본 명세서에서 하나의 세트는 데이터 전압(Vdata)이 갱신되는 리프레쉬 프레임이 반복되는 것으로 정의한다. 그리고 하나의 세트 기간은 데이터 전압(Vdata)이 갱신되는 리프레쉬 프레임이 반복되는 주기가 된다.
리프레쉬 레이트를 120Hz로 구동하는 경우 리프레쉬 프레임만으로 구동될 수 있다. 즉 1초 내에서 리프레쉬 프레임이 120번 구동될 수 있다. 하나의 리프레쉬 프레임 기간은 1/120= 8.33ms이고, 하나의 세트 기간 역시 8.33ms가 된다.
리프레쉬 레이트를 60Hz로 구동하는 경우 리프레쉬 프레임과 홀드 프레임이 교번하여 구동될 수 있다. 즉 1초 내에서 리프레쉬 프레임과 홀드 프레임이 각각 60회씩 교번하여 구동될 수 있다. 하나의 리프레쉬 프레임 기간 및 하나의 홀드 프레임 각각의 기간은 0.5/60= 8.33ms이고, 하나의 세트 기간은 16.66ms가 된다.
리프레쉬 레이트를 1Hz로 구동하는 경우 하나의 프레임은 하나의 리프레쉬 프레임과, 하나의 리프레쉬 프레임에 이후에 119개의 홀드 프레임으로 구동될 수 있다. 하나의 리프레쉬 프레임 기간 및 하나의 홀드 프레임 각각의 기간은 1/120= 8.33ms이고, 하나의 세트는 1s가 된다.
도 3은 도 2에 도시된 표시 장치의 화소 회로에서 리프레쉬 프레임의 화소 회로 및 발광 소자의 구동을 설명하는 도면이다.
도 4는 도 2에 도시된 표시 장치의 화소 회로에서 홀드 프레임의 화소 회로 및 발광 소자의 구동을 설명하는 도면이다.
리프레쉬 프레임은 새로운 데이터 신호(Vdata)를 충전하여 구동 트랜지스터(DT)의 게이트 전극에 새로운 데이터 신호(Vdata)가 인가되는 반면에, 홀드 프레임은 이전 프레임의 데이터 신호(Vdata)를 그대로 유지하여 사용한다. 한편, 홀드 프레임은 구동 트랜지스터(DT)의 게이트 전극에 새로운 데이터 신호(Vdata)가 인가되는 과정이 생략된다는 의미에서 스킵(Skip) 프레임으로도 부른다.
복수의 화소(P) 각각은 리프레쉬(Refresh) 기간 동안 화소 회로(PC) 내에 충전되거나 잔존하는 전압을 초기화할 수 있다. 구체적으로, 복수의 화소(P) 각각은 리프레쉬 프레임에서 이전 프레임(Frame)에서 저장된 데이터 전압(Vdata) 및 구동 전압(VDD)의 영향을 제거할 수 있다. 따라서, 복수의 화소(P) 각각은 홀드(Hold) 기간에서 새로운 데이터 전압(Vdata)에 대응되는 영상을 표시할 수 있다.
복수의 화소(P) 각각은 홀드(Hold) 프레임 기간 동안 데이터 전압(Vdata)에 대응되는 구동 전류(Id)를 발광 소자(ELD)에 제공하여 영상을 표시하고, 발광 소자(ELD)의 턴-온 상태를 유지할 수 있다.
먼저 도 3을 참고하여 리프레쉬 프레임의 화소 회로 및 발광 소자의 구동을 설명한다. 리프레쉬 프레임은 적어도 하나의 바이어스 구간, 초기화 구간, 샘플링 구간, 발광 구간을 포함하여 동작할 수 있지만, 이는 일 실시예일 뿐 반드시 이러한 순서에 구속되는 것은 아니다.
도 3a 내지 도 3c는 제1 바이어스 구간이다.
도 3a에서 제1 바이어스 전압 V1이 제1 전압에서 제2 전압으로 바뀌는 구간이며, 발광 제어 신호(EM)는 하이 전압이며, 제3, 4 트랜지스터(T3, T4)는 오프 동작한다. 제1 전압은 V1_L이고, 제2 전압은 V1_H이다. V1_H는 V1_L보다 큰 전압이고 또한 V1_H는 데이터 전압(Vdata) 보다 큰 것이 바람직하다. 제1 스캔 신호(SC1)는 로우 전압이며 제1 트랜지스터(T1)는 오프 동작한다. 제2, 3 스캔 신호(SC2, SC3)는 하이 전압이며 제2, 5, 6 트랜지스터(T2, T5, T6)는 오프 동작한다. 제1 노드(N1)에 연결된 구동 트랜지스터(DT)의 게이트 전극의 전압은 이전 프레임(n-1)의 데이터 전압(Vdata(n-1))과 구동 트랜지스터(DT)의 문턱 전압(Vth)의 차이 값인 Vdata(n-1) - |Vth|이 된다.
도 3b에서 제2 스캔 신호(SC2)는 로우가 입력되며, 제5, 6 트랜지스터(T5, T6)는 턴온된다. 제5 트랜지스터(T5)가 턴온 됨에 따라 제1 바이어스 전압 V1(V1_H)이 제2 노드(N2)에 연결된 구동 트랜지스터(DT)의 제1 전극에 인가된다. 제2 노드(N2)에 연결된 구동 트랜지스터(DT)의 제1 전극의 전압은 V1_H 전압으로 상승한다. 구동 트랜지스터(DT)는 PMOS 트랜지스터일 수 있으며, 이때 제1 전극은 소스 전극일 수 있다. 이때 구동 트랜지스터(DT)의 게이트 소스간 전압 Vgs는
Vgs = Vdata(n-1) - |Vth| - V1_H가 된다.
여기에서 제1 바이어스 전압(V1=V1_H)은 구동 트랜지스터(DT)의 드레인 전극인 제3 노드(N3)에 공급됨으로써, 발광 기간에서 발광 소자(ELD)의 애노드 전극인 제5 노드(N5) 전압의 충전 시간 또는 충전 지연을 감소시킬 수 있다. 구동 트랜지스터(DT)는 더 강한 포화(Saturation) 상태를 유지하게 된다. 예를 들어 제1 바이어스 전압(V1=V1_H)이 커질 수록 구동 트랜지스터(DT)의 드레인 전극인 제3 노드(N3)의 전압이 커질 수 있고, 구동 트랜지스터(DT)의 게이트-소스 전압 또는 드레인-소스 전압이 감소할 수 있다. 따라서 제1 바이어스 전압 V1_H는 적어도 데이터 전압(Vdata) 보다 큰 것이 바람직하다. 이때 구동 트랜지스터(DT)를 통과하는 드레인 소스 전류(Id)의 크기가 감소할 수 있고, 포지티브 바이어스 스트레스 상황에서 구동 트랜지스터(DT)의 스트레스를 저감시켜 제3 노드(N3) 전압의 충전 지연을 해소할 수 있다. 다시 말하면 구동 트랜지스터(DT)의 문턱 전압(Vth)을 샘플링하기 전에 구동 트랜지스터(DT)의 Vsg를 Vdata로 바이어스를 수행하는 것은 구동 트랜지스터(DT)의 히스테리시스를 완화시킬 수 있다. 따라서, 온 바이어스 스트레스는 비 발광 기간들 동안 적합한 바이어스 전압(예를 들면 V1=V1_H)을 직접 구동 트랜지스터(DT)에 인가하는 동작으로서 정의될 수 있다.
또한 제1 바이어스 구간에서 제6 트랜지스터(T6)가 턴온됨에 따라 제5 노드(N5)에 연결된 발광 소자(ELD)의 화소 전극(또는 애노드 전극)은 제2 바이어스 전압(V2)으로 초기화된다. 다만, 제5, 제6 트랜지스터(T5, T6)의 게이트 전극은 별개의 스캔 신호를 수신하여 각각 독립적으로 제어되도록 구성될 수 있다. 즉, 제1 바이어스 구간에서 구동 트랜지스터(DT)의 소스 전극과 발광 소자(ELD)의 화소 전극에 바이어스 전압을 반드시 동시에 인가하도록 요구되는 것은 아니다.
도 3c에서 제2 스캔 신호(SC2)는 하이가 입력되는 구간이며, 제1 바이어스 전압 V1이 V1_H에서 V1_L 전압으로 바뀌는 구간이다. 제2 스캔 신호(SC2)가 하이로 입력됨에 따라 제5, 6 트랜지스터(T5, T6)가 턴오프 된다.
도 3d는 초기화 구간이다. 초기화 구간은 구동 트랜지스터(DT)의 게이트 전극의 전압을 초기화하는 구간이다.
도 3d에서 제1 스캔 신호(SC1)는 하이 전압이며 제1 트랜지스터(T1)는 턴온 동작한다. 제2스캔 신호(SC2)는 로우 전압이며 제5, 6 트랜지스터(T5, T6)는 턴온 동작한다. 제1, 5 트랜지스터(T1, T5)가 턴온 동작함에 따라 제1 노드(N1)에 연결된 구동 트랜지스터(DT)의 게이트 전극의 전압은 V1_L 전압으로 초기화 된다. 그리고 제6 트랜지스터(T6)가 턴온 동작함에 따라 발광 소자(ELD)의 화소 전극(또는 애노드 전극)은 제2 바이어스 전압(V2)으로 초기화된다. 다만, 전술한바와 같이 제5, 제6 트랜지스터(T5, T6)의 게이트 전극은 별개의 스캔 신호를 수신하여 각각 독립적으로 제어되도록 구성될 수 있다. 즉, 제1 바이어스 구간에서 구동 트랜지스터(DT)의 소스 전극과 발광 소자(ELD)의 화소 전극에 바이어스 전압을 반드시 동시에 인가하도록 요구되는 것은 아니다.
도 3e 내지 도 3g는 샘플링 구간이다. 샘플링 구간은 구동 트랜지스터(DT)의 문턱 전압(Vth)과 데이터 전압을 샘플링 하여 제1 노드(N1)에 저장하는 구간이다.
도 3e에서 제2 스캔 신호(SC2)는 하이가 입력되고, 제5, 6 트랜지스터(T5, T6)는 턴오프 동작한다. 제1 트랜지스터(T1)은 온상태를 유지한다.
도 3f에서 제3 스캔 신호(SC3)는 로우가 입력되고, 제2 트랜지스터(T2)는 턴온 동작한다. 제2 트랜지스터(T2)가 턴온됨에 따라 현재 프레임(n)의 Vdata(n)의 전압은 제2 노드(N2)에 연결된 구동 트랜지스터(DT)의 소스 전극에 Vdata(n)가 인가된다. 그리고 제1 트랜지스터(T1)은 온상태를 유지한다. 제1 트랜지스터(T1)가 온상태에서 구동 트랜지스터(DT)는 다이오드 연결 상태이므로 제1 노드(N1)에 연결된 구동 트랜지스터(DT)의 게이트 전극 전압은 Vdata(n) - |Vth|가 된다. 즉, 제1 트랜지스터(T1)는 제1 노드(N1) 및 제3 노드(N3) 사이에 다이오드 연결됨으로써 구동 트랜지스터(DT)의 문턱 전압(Vth)을 샘플링 할 수 있다.
도 3g에서 제3 스캔 신호(SC3)는 하이가 입력되고 제2 트랜지스터(T2)는 턴오프 동작한다.
도 3h 내지 도 3j는 제2 바이어스 구간이다.
제2 바이어스 구간에서 구동 파형은 제1 바이어스 구간과 동일하므로 상세한 내용은 생략한다.
도 3h에서 제1 바이어스 전압 V1은 V1_L에서 V1_H 전압으로 바뀐다.
도 3i에서 제5 트랜지스터(T5)가 턴온됨에 따라 제2 노드(N2)에 연결된 구동 트랜지스터(DT)의 제1 전극의 전압은 V1_H 전압으로 상승한다. 이때 구동 트랜지스터(DT)의 게이트 소스간 전압 Vgs는 Vgs = Vdata(n) - |Vth| - V1_H가 된다. 즉 구동 트랜지스터(DT)는 더 강한 포화(Saturation) 상태를 유지하게 된다. 또한 제6 트랜지스터(T6)가 턴온됨에 따라 발광 소자(ELD)의 화소 전극(또는 애노드 전극)은 제2 바이어스 전압(V2)으로 초기화된다. 제1 노드(N1)에 연결된 구동 트랜지스터(DT)의 게이트 전극 전압은 Vdata(n) - |Vth|을 유지한다.
도 3j에서 제2 스캔 신호(SC2)는 하이가 입력되는 구간이며, 제1 바이어스 전압 V1이 V1_H에서 V1_L 전압으로 바뀌는 구간이다. 제2 스캔 신호(SC2)가 하이로 입력됨에 따라 제5, 6 트랜지스터(T5, T6)가 턴오프 된다. 제1 노드(N1)에 연결된 구동 트랜지스터(DT)의 게이트 전극 전압은 Vdata(n) - |Vth|을 유지한다.
도 3k는 발광 구간이다. 발광 구간은 샘플링 된 문턱 전압(Vth)을 상쇄하고 샘플링 된 데이터 전압에 상응하는 구동 전류로 발광 소자(ELD)를 발광시키는 구간이다.
도 3k에서 발광 제어 신호(EM)는 로우 전압이며, 제3, 4 트랜지스터(T3, T4)는 턴온 동작한다.
제3 트랜지스터(T3)가 온 동작함에 따라 제4 노드(N4)에 연결된 제1 전원전압(ELVDD)은 제3 트랜지스터(T3)를 통하여 제2 노드(N2)에 연결된 구동 트랜지스터(DT)의 소스 전극에 인가된다. 구동 트랜지스터(DT)가 제4 트랜지스터(T4)를 경유하여 발광 소자(ELD)에 공급하는 구동 전류(Id)는 구동 트랜지스터(DT)의 문턱 전압(Vth)의 값에 무관하게 되어, 구동 트랜지스터(DT)의 문턱 전압(Vth)이 보상되어 동작한다.
다음으로 도 4를 참고하여, 홀드 프레임의 화소 회로 및 발광 소자의 구동을 설명한다. 홀드 프레임은 적어도 하나의 바이어스 구간, 발광 구간을 포함할 수 있다.
전술한 바와 같이 리프레쉬 프레임은 새로운 데이터 신호(Vdata)를 충전하여 구동 트랜지스터(DT)의 게이트 전극에 새로운 데이터 신호(Vdata)가 인가되는 반면에, 홀드 프레임은 이전 프레임의 데이터 신호(Vdata)를 그대로 유지하여 사용한다는 점에서 차이가 있다. 따라서 홀드 프레임은 리프레쉬 프레임의 경우와 달리 초기화 및 샘플링 구간이 불필요하다.
도 4a, 4b는 제1, 2바이어스 구간이고, 도 4c는 발광 구간이다.
홀드 프레임의 동작에서 바이어스 구간은 하나로도 충분할 수 있다. 다만 본 실시예에서는 구동회로의 편의를 위해서 제2 스캔 신호(SC2)를 리프레쉬 프레임의 제2 스캔 신호(SC2)와 동일하게 구동하였으며, 이로 인하여 바어이스 구간이 2개 존재한다.
도 3을 참조하여 설명한 리프레쉬 프레임에서의 구동과, 도 4에서의 홀드 프레임의 구동 신호의 차이는 제1, 3 스캔 신호(SC1, SC3)에 있다. 홀드 프레임에서는 초기화 및 샘플링 구간이 불필요하기 때문에 리프레쉬 프레임의 경우와 달리 제1 스캔 신호(SC1)는 항상 로우 이고, 제3 스캔 신호(SC3)는 항상 하이 이다. 즉 제1, 2 트랜지스터(T1, T2)는 항상 오프 동작한다.
도 5는 VRR 모드를 이용할 때, 리프레쉬 레이트를 60Hz에서 1Hz로 전환시 휘도차이가 발생하는 문제를 설명하기 위한 도면이다.
도 5에서 (a)는 리프레쉬 레이트가 60Hz이고, (b)는 리프레쉬 레이트가 1Hz인 경우를 도시한 것이다. 각각의 리프레쉬 프레임과 홀드 프레임 기간은 각각 1/120초 (=8.33ms)이다. 리프레쉬 레이트를 60Hz로 구동하는 경우 하나의 세트 기간은 1/60초(=16.66ms)이고, 리프레쉬 레이트를 1Hz로 구동하는 경우 하나의 세트 기간은 1초(=1s)이다.
도 5 (a)에 도시된 바와 같이 리프레쉬 레이트를 60Hz로 구동하는 경우 리프레쉬 프레임과 홀드 프레임이 교번하여 구동된다. 따라서 홀드 프레임에서 인가되는 바이어스 전압은 리프레쉬 프레임의 초기화 구간에 의해서 축적되지 않고 리셋될 수 있다.
그러나 도 5 (b)에 도시된 바와 같이 리프레쉬 레이트를 1Hz로 구동하는 경우 리프레쉬 프레임 다음에 홀드 프레임이 계속하여 이어진다. 따라서 홀드 프레임에서 인가되는 바이어스 전압이 구동 트랜지스터(DT)의 스트레스 전압으로 축적된다. 구동 트랜지스터(DT)에 바이어스 전압이 인가되는 횟수가 증가될수록 구동 트랜지스터(DT)의 전하가 증가되어 포화(saturation)된다. 즉, 60Hz의 구동과 1Hz의 구동에서 구동 트랜지스터(DT)의 특성이 변경되어 휘도 차이를 유발하게 된다.
이와 같이 구동 트랜지스터(DT)의 특성이 60Hz 구동과 1Hz의 구동에서 차이가 발생하는 것은 하나의 세트 내에서 바이어스 스트레스의 양의 차이에서 기인한다. 즉 리프레쉬 레이트를 60Hz로 구동하는 경우 하나의 세트 내에서 홀드 프레임이 한개이므로 바어어스 스트레스는 1회이지만, 리프레쉬 레이트를 1Hz로 구동하는 경우 하나의 세트 내에서 홀드 프레임이 119개이므로 바어어스 스트레스는 119회가 되어 바이어스 스트레스의 양의 차이가 발생한다. 이는 결과적으로 구동 트랜지스터(DT)의 특성을 변경시키고 휘도 차이를 발생시킨다. 다시 말하면 높은 리프레쉬 레이트(예를 들면 60Hz)에서 낮은 리프레쉬 레이트(예를 들면 1Hz)로 리프레쉬 레이트를 가변하여 구동할 경우, 구동 트랜지스터(DT)의 바이어스 스트레스의 양의 차이가 발생하고 이는 구동 트랜지스터(DT)의 특성을 변경하여 구동 전류(Id)의 크기를 감소시킨다. 그 결과 높은 리프레쉬 레이트에서 낮은 리프레쉬 레이트로 리프레쉬 레이트를 가변하여 구동할 경우, 구동 전류(Id)의 감소로 인하여 발광 소자(ELD)의 휘도가 낮아진다. 이는 시청자에게 리프레쉬 레이트가 가변되는 시점에 플리커로 인식된다.
본 개시가 제시하는 표시장치는 제1 리프레쉬 레이트와, 제1 리프레쉬 레이트 보다 리프레쉬 레이트가 낮은 제2 리프레쉬 레이트로 전환되어 화소 회로가 구동될 수 있다.
이하에서는 리프레쉬 레이트를 가변하는 시점 전후에서 제1 바이어스 전압의 제2 전압(V1_H) 또는 2 바이어스 전압(V2)을 조절하여, 휘도 차이가 발생하는 것을 방지하는 방법을 제안한다.
<제1 실시예>
도 6은 휘도 편차 보상 구동의 제1 방법을 설명하기 위한 도면이다.
예를 들면 제1 리프레쉬 레이트(RR1)는 60Hz이고, 제2 리프레쉬 레이트(RR2)는 1Hz일 수 있다. 제1 리프레쉬 레이트(RR1)구간에서 제1 리프레쉬 레이트(RR1)의 플래그 값은 1의 값을 가지고, 제2 리프레쉬 레이트(RR2)의 플래그 값은 0의 값을 가질 수 있다. 또한 제2 리프레쉬 레이트(RR2)구간에서 제1 리프레쉬 레이트(RR1)의 플래그 값은 0의 값을 가지고, 제2 리프레쉬 레이트(RR2)의 플래그 값은 1의 값을 가질 수 있다.
제1 바이어스 전압(V1)의 제2 전압(V1_H)은 상기 제2 리프레쉬 레이트(RR2)로 전환 후 첫 리프레쉬 프레임 기간(1 SET의 R0 프레임)에서 기준전압(Ref)보다 제1 레벨만큼 더 큰 전압으로 조정될 수 있다. 예를 들면 제1 레벨은 기준전압(Ref) 대비 5% 값일 수 있으며 이에 한정 되지 않는다.
제2 리프레쉬 레이트(RR2)로 전환 후 첫 리프레쉬 프레임 기간(1 SET의 R0 프레임)에서 제1 바이어스 전압(V1)의 제2 전압(V1_H)의 조정은 이 구간에서의 휘도 변동을 보완하기 위함이다. 제1 바이어스 전압(V1)의 제2 전압(V1_H)을 높이면 구동 트랜지스터(DT)의 채널의 전압이 게이트 전압 대비 높아져서 구동 전류(Id)를 증가시킬 수 있다. 그 결과 발광 소자(ELD)의 휘도가 높아져서 보상되므로, 높은 리프레쉬 레이트에서 낮은 리프레쉬 레이트로 리프레쉬 레이트를 가변하여 구동할 경우 리프레쉬 레이트가 가변되는 시점에 플리커가 발생하는 문제를 해소할 수 있게 된다.
제1 바이어스 전압(V1)의 제2 전압(V1_H)은 상기 제2 리프레쉬 레이트(RR2)로 전환 후 첫번째 이후의 리프레쉬 프레임 기간(2 SET의 R0 프레임)에서 상기 기준전압(Ref)보다 제2 레벨만큼 더 큰 전압으로 조정될 수 있다. 예를 들면 제2 레벨은 기준전압(Ref) 대비 3% 값일 수 있으며 이에 한정 되지 않는다. 구동 트랜지스터(DT)의 특성 변화는 제2 리프레쉬 레이트(RR2)로 전환 직 후에 가장 크게 변화되고 구동 전류(Id)의 감소 량도 가장 크다. 따라서 첫번째 이후의 리프레쉬 프레임 기간에서는 발광 소자(ELD)의 휘도 보상을 더 작게 할 필요가 있다. 따라서 제2 레벨은 제1 레벨보다 작은 것이 바람직하다
제2 바이어스 전압(V2)은 상기 제2 리프레쉬 레이트(RR2)로 전환 후 첫 리프레쉬 프레임 기간에서 상기 제1 레벨만큼 작은 전압으로 조정될 수 있다. 예를 들면 제1 레벨은 기준전압(Ref) 대비 5% 값일 수 있으며 이에 한정 되지 않는다. 제2 바이어스 전압(V2)는 발광 소자(ELD)의 화소 전극을 초기화 하는 전압이다. 제1 바이어스 전압(V1)의 제2 전압(V1_H)전 초기화 전압을 낮추면 발광 소자(ELD)의 최종 휘도가 낮아지게 되므로, 리프레쉬 프레임과 홀드 프레임의 휘도 편차를 방지할 수 있다.
<제2 실시예>
도 7은 휘도 편차 보상 구동의 제2 방법을 설명하기 위한 도면이다.
제1 리프레쉬 레이트 구동과 제2 리프레쉬 레이트 구동에서 구동 트랜지스터(DT)의 특성 차이가 발생하는 것을 앞서 설명하였다. 구동 트랜지스터(DT)의 특성 차이의 발생 이유는 하나의 세트 내에서 바이어스 스트레스의 양의 차이에서 기인하기 때문이다. 제2 실시예는 구동 트랜지스터(DT)의 특성 차이의 발생 이유인 바이어스 스트레스 양의 편차를 제거하는 방법이다.
제2 리프레쉬 레이트 구동에서의 바이어스 스트레스 양을 저감하기 위하여 홀드 프레임 기간에서 제1 바이어스 전압(V1)의 제2 전압(V1_H)를 낮출 필요가 있다. 구체적으로 제1 바이어스 전압(V1)의 제2 전압(V1_H)은 상기 제2 리프레쉬 레이트(RR2)로 전환 후 홀드 프레임 전체 기간에서 제1 레벨만큼 더 작은 전압으로 조정하여 바이어스 스트레스 양의 편차를 제거할 수 있다. 예를 들면 제1 레벨은 기준전압(Ref) 대비 5% 값일 수 있으며 이에 한정 되지 않는다.
한편, 홀드 프레임 기간에서 제1 바이어스 전압(V1)의 제2 전압(V1_H)를 낮춘 것으로 인하여, 리프레쉬 프레임과 홀드 프레임간의 휘도 편차가 발생할 수 있다. 따라서 리프레쉬 프레임과 홀드 프레임간의 휘도 편차를 제거하기 위하여 제2 바이어스 전압(V2)을 홀드 프레임 기간에서 상승시켜 휘도를 보정할 필요가 있다. 구체적으로 제2 바이어스 전압(V2)은 상기 제2 리프레쉬 레이트(RR2)로 전환 후 홀드 프레임 전체 기간에서 상기 제1 레벨만큼 더 큰 전압으로 조정한다. 또한, 상기 제2 바이어스 전압(V2)은 상기 제2 리프레쉬 레이트(RR2)로 전환 직전의 홀드 프레임 기간(H1)에서 상기 제1 레벨만큼 더 큰 전압으로 조정한다. 예를 들면 제1 레벨은 기준전압(Ref) 대비 5% 값일 수 있으며 이에 한정 되지 않는다.
<제3 실시예>
도 8은 휘도 편차 보상 구동의 제3 방법을 설명하기 위한 도면이다.
제3 실시예는 제1,2 실시예와 달리, 제2 바이어스 전압(V2)의 조절이 없고, 제1 바이어스 전압(V1)의 제2 전압(V1_H)만 조절하여 구동한다는데 특징이 있다.
먼저 제2 리프레쉬 레이트 구동에서의 바이어스 스트레스 양을 저감하기 위하여 홀드 프레임 기간에서 제1 바이어스 전압(V1)의 제2 전압(V1_H)를 낮춘다. 구체적으로 제1 바이어스 전압(V1)의 제2 전압(V1_H)은 상기 제2 리프레쉬 레이트(RR2)로 전환 후, 리프레쉬 프레임 기간에서 제1 레벨만큼 더 큰 전압으로 조정한다.
그리고 리프레쉬 프레임과 홀드 프레임간의 휘도 편차를 제거하기 위하여 제1 바이어스 전압(V1)의 제2 전압(V1_H) 을 홀드 프레임 기간에서 상승시켜 휘도를 보정한다. 구체적으로 홀드 프레임 기간에서 상기 제1 레벨만큼 작은 전압으로 조정한다. 예를 들면 제1 레벨은 기준전압(Ref) 대비 5% 값일 수 있으며 이에 한정 되지 않는다.
제3 실시예에서 제1 바이어스 전압(V1)의 제2 전압(V1_H)은 기준전압(Ref), 제1 레벨만큼 증가한 제1 변경 전압, 및 제1 레벨만큼 감소한 제2 변경 전압 세개의 전압 레벨을 가진다는데 특징이 있다.
<제4 실시예>
도 9는 휘도 편차 보상 구동의 제4 방법을 설명하기 위한 도면이다.
제4 실시예는 제3 실시예와 달리, 제1 바이어스 전압(V1)의 제2 전압(V1_H)이 기준전압(Ref)과 제1 레벨만큼 감소한 변경 전압 두개의 전압 레벨을 가진다는데 특징이 있다.
제1 리프레쉬 레이트 구동과 제2 리프레쉬 레이트 구동에서 구동 트랜지스터(DT)의 특성 차이가 발생하는 것을 앞서 설명하였다. 구동 트랜지스터(DT)의 특성 차이의 발생 이유는 하나의 세트 내에서 바이어스 스트레스의 양의 차이에서 기인하기 때문이다. 제4 실시예는 구동 트랜지스터(DT)의 특성 차이의 발생 이유인 바이어스 스트레스 양의 편차를 제거하는 방법으로, 제2 리프레쉬 레이트(RR2)로 전환 직전의 홀드 프레임 기간에서 제1 바이어스 전압(V1)의 제2 전압(V1_H)을 상승시켜 바이어스 스트레스 양의 편차를 제거한다.
구체적으로 제1 바이어스 전압(V1)의 제2 전압(V1_H)은 상기 제2 리프레쉬 레이트(RR2)로 전환 직전의 홀드 프레임 기간에서 제1 레벨만큼 더 큰 전압으로 조정한다. 예를 들면 제1 레벨은 기준전압(Ref) 대비 5% 값일 수 있으며 이에 한정 되지 않는다.
이와 같은 휘도 편차 보상 구동의 제1 내지 제4 방법에 의하면 높은 리프레쉬 레이트(예를 들면 60Hz)에서 낮은 리프레쉬 레이트(예를 들면 1Hz)로 리프레쉬 레이트를 가변하여 구동할 경우 발생되는 휘도 편차를 해소할 수 있다.
본 개시는 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 표시 장치
110: 표시 패널
120: 타이밍 컨트롤러
130: 게이트 드라이버
140: 데이터 드라이버
150: 제어 신호 생성부

Claims (20)

  1. 화소 전극 및 캐소드 전극을 포함하는 발광 소자와, 상기 발광 소자를 구동하도록 구성된 화소 회로를 구비하는 화소; 및
    상기 화소 회로를 구동시키기 위한 신호들을 생성하도록 구성된 드라이버; 를 포함하고,
    상기 화소는 리프레쉬 프레임 기간 및 홀드 프레임 기간을 통해 구동되고,
    상기 화소 회로는
    소스 전극, 드레인 전극 및 게이트 전극을 갖고, 상기 발광 소자에 구동 전류를 공급하는 구동 트랜지스터;
    상기 드라이버로부터 공급받는 제1 스캔 신호에 따라 상기 구동 트랜지스터의 상기 드레인 전극과 상기 게이트 전극을 연결하도록 구성된 보상 트랜지스터;
    상기 드라이버로부터 공급받는 제2 스캔 신호에 따라 상기 구동 트랜지스터의 상기 드레인 전극에 제1 바이어스 전압을 인가하도록 구성된 제1 바이어스 트랜지스터; 및
    상기 드라이버로부터 공급받는 상기 제2 스캔 신호에 따라 상기 발광 소자의 상기 화소 전극에 제2 바이어스 전압을 인가하도록 구성된 제2 바이어스 트랜지스터; 를 포함하고,
    상기 제1 바이어스 전압은 제1 전압과, 상기 제1 전압보다 큰 제2 전압을 가지며,
    상기 보상 트랜지스터가 오프 동작할 때, 상기 제2 전압이 상기 구동 트랜지스터의 상기 드레인 전극에 인가되고, 상기 제1, 2 바이어스 트랜지스터가 온 동작하며,
    상기 제1 리프레쉬 레이트에서 상기 상기 제1 리프레쉬 레이트 보다 리프레쉬 레이트가 낮은 제2 리프레쉬 레이트로 전환하는 시점 전후에서 상기 제1 바이어스 전압의 제2 전압 또는 상기 제2 바이어스 전압이 동적으로 조정되는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 제1 바이어스 전압의 제2 전압은 상기 제2 리프레쉬 레이트로 전환 후 첫 리프레쉬 프레임 기간에서 제1 레벨만큼 더 큰 전압으로 조정되는 것을 특징으로 하는 표시 장치.
  3. 제2항에 있어서,
    상기 제1 바이어스 전압의 제2 전압은 상기 제2 리프레쉬 레이트로 전환 후 첫번째 이후의 리프레쉬 프레임 기간에서 상기 제1 레벨 보다 작은 제2 레벨만큼 더 큰 전압으로 조정되는 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서,
    상기 제2 바이어스 전압은 상기 제2 리프레쉬 레이트로 전환 후 첫 리프레쉬 프레임 기간에서 상기 제1 레벨만큼 작은 전압으로 조정되는 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서,
    상기 제1 바이어스 전압의 제2 전압은 상기 제2 리프레쉬 레이트로 전환 후 홀드 프레임 기간에서 제1 레벨만큼 더 작은 전압으로 조정되는 것을 특징으로 하는 표시 장치.
  6. 제5항에 있어서,
    상기 제2 바이어스 전압은 상기 제2 리프레쉬 레이트로 전환 후 홀드 프레임 기간에서 상기 제1 레벨만큼 더 큰 전압으로 조정되는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서,
    상기 제2 바이어스 전압은 상기 제2 리프레쉬 레이트로 전환 직전의 홀드 프레임 기간에서 상기 제1 레벨만큼 더 큰 전압으로 조정되는 것을 특징으로 하는 표시 장치.
  8. 제1항에 있어서,
    상기 제1 바이어스 전압의 제2 전압은 상기 제2 리프레쉬 레이트로 전환 후, 리프레쉬 프레임 기간에서 제1 레벨만큼 더 큰 전압으로 조정되고, 홀드 프레임 기간에서 상기 제1 레벨만큼 작은 전압으로 조정되는 것을 특징으로 하는 표시 장치.
  9. 제1항에 있어서,
    상기 제1 바이어스 전압의 제2 전압은 상기 제2 리프레쉬 레이트로 전환 직전의 홀드 프레임 기간에서 제1 레벨만큼 더 큰 전압으로 조정되는 것을 특징으로 하는 표시 장치.
  10. 화소 전극 및 캐소드 전극을 포함하는 발광 소자와 연결된 화소 회로를 구동하기 위한 디스플레이 구동 드라이버로서,
    상기 디스플레이 구동 드라이버는 제1 리프레쉬 레이트와 상기 제1 리프레쉬 레이트 보다 리프레쉬 레이트가 낮은 제2 리프레쉬 레이트 사이에서 전환 가능하게 상기 화소 회로를 구동시키기 위한 신호들을 생성하도록 구성되고,
    상기 화소는 리프레쉬 프레임 기간 및 홀드 프레임 기간을 통해 구동되고,
    상기 화소 회로는
    소스 전극, 드레인 전극 및 게이트 전극을 갖고, 상기 발광 소자에 구동 전류를 공급하는 구동 트랜지스터;
    상기 드라이버로부터 공급받는 제1 스캔 신호에 따라 상기 구동 트랜지스터의 상기 드레인 전극과 상기 게이트 전극을 연결하도록 구성된 보상 트랜지스터;
    상기 드라이버로부터 공급받는 제2 스캔 신호에 따라 상기 구동 트랜지스터의 상기 드레인 전극에 제1 바이어스 전압을 인가하도록 구성된 제1 바이어스 트랜지스터; 및
    상기 드라이버로부터 공급받는 상기 제2 스캔 신호에 따라 상기 발광 소자의 상기 화소 전극에 제2 바이어스 전압을 인가하도록 구성된 제2 바이어스 트랜지스터; 를 포함하고,
    상기 제1 바이어스 전압은 제1 전압과, 온 바이어스 스트레스 페이즈에서 상기 제1 전압보다 큰 제2 전압을 가지며,
    상기 온 바이어스 스트레스 페이즈에서 상기 보상 트랜지스터가 오프 동작하고, 상기 제1, 2 바이어스 트랜지스터가 온 동작하며,
    상기 제1 리프레쉬 레이트에서 상기 제2 리프레쉬 레이트로 전환 전후에서 상기 제1 바이어스 전압의 제2 전압 또는 상기 제2 바이어스 전압이 동적으로 조정되는 것을 특징으로 하는 디스플레이 구동 드라이버.
  11. 제10항에 있어서,
    상기 제1 바이어스 전압의 제2 전압은 상기 제2 리프레쉬 레이트로 전환 후 첫 리프레쉬 프레임 기간에서 제1 레벨만큼 더 큰 전압으로 조정되는 것을 특징으로 하는 디스플레이 구동 드라이버.
  12. 제11항에 있어서,
    상기 제1 바이어스 전압의 제2 전압은 상기 제2 리프레쉬 레이트로 전환 후 첫번째 이후의 리프레쉬 프레임 기간에서 상기 제1 레벨 보다 작은 제2 레벨만큼 더 큰 전압으로 조정되는 것을 특징으로 하는 디스플레이 구동 드라이버.
  13. 제10항에 있어서,
    상기 제2 바이어스 전압은 상기 제2 리프레쉬 레이트로 전환 후 첫 리프레쉬 프레임 기간에서 상기 제1 레벨만큼 작은 전압으로 조정되는 것을 특징으로 하는 디스플레이 구동 드라이버.
  14. 제10항에 있어서,
    상기 제1 바이어스 전압의 제2 전압은 상기 제2 리프레쉬 레이트로 전환 후 홀드 프레임 기간에서 제1 레벨만큼 더 작은 전압으로 조정되는 것을 특징으로 하는 디스플레이 구동 드라이버.
  15. 제14항에 있어서,
    상기 제2 바이어스 전압은 상기 제2 리프레쉬 레이트로 전환 후 홀드 프레임 기간에서 상기 제1 레벨만큼 더 큰 전압으로 조정되는 것을 특징으로 하는 디스플레이 구동 드라이버.
  16. 제15항에 있어서,
    상기 제2 바이어스 전압은 상기 제2 리프레쉬 레이트로 전환 직전의 홀드 프레임 기간에서 상기 제1 레벨만큼 더 큰 전압으로 조정되는 것을 특징으로 하는 디스플레이 구동 드라이버.
  17. 제10항에 있어서,
    상기 제1 바이어스 전압의 제2 전압은 상기 제2 리프레쉬 레이트로 전환 후, 리프레쉬 프레임 기간에서 제1 레벨만큼 더 큰 전압으로 조정되고, 홀드 프레임 기간에서 상기 제1 레벨만큼 작은 전압으로 조정되는 것을 특징으로 하는 디스플레이 구동 드라이버.
  18. 제10항에 있어서,
    상기 제1 바이어스 전압의 제2 전압은 상기 제2 리프레쉬 레이트로 전환 직전의 홀드 프레임 기간에서 제1 레벨만큼 더 큰 전압으로 조정되는 것을 특징으로 하는 디스플레이 구동 드라이버.

  19. 발광 소자;
    상기 발광 소자에 구동 전류를 공급하도록 구성되는 구동 트랜지스터; 및,
    제1 리프레쉬 레이트에서 제2 리프레쉬 레이트로 전환하는 시점 전후에서, 상기 제1 바이어스 전압 및 상기 제2 바이어스 전압을 동적으로 조절하는 구동 드라이버;를 포함하고,
    상기 제1 바이어스 전압은 상기 구동 트랜지스터에 인가되는 전압이고,
    상기 제2 바이어스 전압은 상기 발광 소자에 인가되는 전압인 것을 특징으로 하는,
    표시 장치.
  20. 하나의 프레임은 데이터 전압을 기입하는 리프레쉬 구간과 상기 리프레쉬 구간에서 기입된 데이터 전압을 유지하는 홀드 구간으로 나누어 구동되고,
    상기 프레임이 제1 리프레쉬 레이트에서 제2 리프레쉬 레이트로 전환하는 시점 전후에서, 제1 바이어스 전압 및 제2 바이어스 전압을 동적으로 조절하고,
    상기 제1 바이어스 전압은 상기 구동 트랜지스터의 상기 드레인 전극에 인가되는 전압이고,
    상기 제2 바이어스 전압은 상기 발광 소자의 화소 전극에 인가되는 전압인 것을 특징으로 하는,
    디스플레이 구동 드라이버.
KR1020200103392A 2020-08-18 2020-08-18 구동 회로와 이를 이용한 표시장치 KR20220022335A (ko)

Priority Applications (12)

Application Number Priority Date Filing Date Title
KR1020200103392A KR20220022335A (ko) 2020-08-18 2020-08-18 구동 회로와 이를 이용한 표시장치
TW110126086A TWI794890B (zh) 2020-08-18 2021-07-15 驅動電路及使用該驅動電路的顯示裝置
US17/379,876 US11468839B2 (en) 2020-08-18 2021-07-19 Driving circuit and display device using the same
CN202410181379.4A CN118015996A (zh) 2020-08-18 2021-08-10 显示装置
CN202410183195.1A CN118015998A (zh) 2020-08-18 2021-08-10 显示装置
CN202410181461.7A CN118015997A (zh) 2020-08-18 2021-08-10 显示装置
CN202110912520.XA CN114078445B (zh) 2020-08-18 2021-08-10 驱动电路和使用该驱动电路的显示装置
EP21191057.5A EP3958246A1 (en) 2020-08-18 2021-08-12 Driving circuit and display device using the same
JP2021133197A JP7387682B2 (ja) 2020-08-18 2021-08-18 駆動回路およびそれを用いたディスプレイ装置
US17/944,930 US11817055B2 (en) 2020-08-18 2022-09-14 Driving circuit and display device using the same
US18/486,090 US20240038172A1 (en) 2020-08-18 2023-10-12 Driving Circuit and Display Device Using the Same
JP2023194579A JP2024020418A (ja) 2020-08-18 2023-11-15 駆動回路およびそれを用いたディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200103392A KR20220022335A (ko) 2020-08-18 2020-08-18 구동 회로와 이를 이용한 표시장치

Publications (1)

Publication Number Publication Date
KR20220022335A true KR20220022335A (ko) 2022-02-25

Family

ID=77316905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200103392A KR20220022335A (ko) 2020-08-18 2020-08-18 구동 회로와 이를 이용한 표시장치

Country Status (6)

Country Link
US (3) US11468839B2 (ko)
EP (1) EP3958246A1 (ko)
JP (2) JP7387682B2 (ko)
KR (1) KR20220022335A (ko)
CN (4) CN118015996A (ko)
TW (1) TWI794890B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117198198A (zh) * 2020-10-15 2023-12-08 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
CN117995090A (zh) * 2020-10-15 2024-05-07 厦门天马微电子有限公司 显示面板及其驱动方法以及显示装置
KR20220051905A (ko) * 2020-10-19 2022-04-27 삼성디스플레이 주식회사 가변 프레임 모드를 지원하는 표시 장치, 및 표시 장치의 구동 방법
KR20230096565A (ko) * 2021-12-23 2023-06-30 엘지디스플레이 주식회사 표시 장치
CN114694579B (zh) * 2022-03-18 2023-10-31 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
CN117136401A (zh) * 2022-03-25 2023-11-28 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
TWI802386B (zh) * 2022-04-25 2023-05-11 大陸商北京歐錸德微電子技術有限公司 畫素電路、oled顯示裝置及資訊處理裝置
US11557253B2 (en) * 2022-05-10 2023-01-17 Google Llc Image retention mitigation via voltage biasing for organic lighting-emitting diode displays
CN114927101B (zh) * 2022-05-26 2023-05-09 武汉天马微电子有限公司 一种显示装置及其驱动方法
WO2024000325A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN115273737A (zh) * 2022-08-25 2022-11-01 厦门天马显示科技有限公司 像素电路及其驱动方法、显示面板和显示装置
WO2024053003A1 (ja) * 2022-09-07 2024-03-14 シャープディスプレイテクノロジー株式会社 表示装置およびその駆動方法
CN115331609B (zh) * 2022-10-12 2023-01-10 昆山国显光电有限公司 像素电路及其驱动方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4694890B2 (ja) * 2005-05-25 2011-06-08 シャープ株式会社 液晶表示装置及び液晶表示パネル駆動方法
JP4172504B2 (ja) * 2006-06-22 2008-10-29 ソニー株式会社 画像処理装置、撮像装置、および方法
JP5868065B2 (ja) * 2011-08-05 2016-02-24 キヤノン株式会社 撮像装置
KR20130127631A (ko) * 2012-05-15 2013-11-25 삼성전자주식회사 디스플레이장치 및 그 제어방법
US9952323B2 (en) * 2014-04-07 2018-04-24 Samsung Electronics Co., Ltd. High resolution, high frame rate, low power image sensor
KR20170049735A (ko) 2015-10-28 2017-05-11 삼성디스플레이 주식회사 표시 장치
KR102594294B1 (ko) * 2016-11-25 2023-10-25 엘지디스플레이 주식회사 전계 발광 표시 장치 및 이의 구동 방법
KR102549692B1 (ko) 2018-05-25 2023-06-30 삼성전자 주식회사 표시 영역에 의해 둘러싸인 공백 영역이 형성된 디스플레이 패널을 구동하는 주사 구동 회로를 포함하는 디스플레이 장치
CN109087610A (zh) * 2018-08-20 2018-12-25 武汉华星光电半导体显示技术有限公司 Amoled像素驱动电路、驱动方法及显示面板
KR102593537B1 (ko) 2018-12-27 2023-10-26 삼성디스플레이 주식회사 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
KR20210114578A (ko) * 2020-03-10 2021-09-24 삼성디스플레이 주식회사 화소 회로
CN111383596A (zh) * 2020-03-25 2020-07-07 昆山国显光电有限公司 像素电路、显示面板和像素电路的驱动方法
CN111489646B (zh) * 2020-04-23 2022-07-19 京东方科技集团股份有限公司 一种补偿电路、像素驱动电路及显示装置

Also Published As

Publication number Publication date
US11817055B2 (en) 2023-11-14
JP7387682B2 (ja) 2023-11-28
CN118015996A (zh) 2024-05-10
CN118015997A (zh) 2024-05-10
CN114078445B (zh) 2024-03-08
JP2024020418A (ja) 2024-02-14
US20220059030A1 (en) 2022-02-24
CN114078445A (zh) 2022-02-22
US20240038172A1 (en) 2024-02-01
TWI794890B (zh) 2023-03-01
TW202209281A (zh) 2022-03-01
US20230005427A1 (en) 2023-01-05
JP2022034553A (ja) 2022-03-03
US11468839B2 (en) 2022-10-11
EP3958246A1 (en) 2022-02-23
CN118015998A (zh) 2024-05-10

Similar Documents

Publication Publication Date Title
KR20220022335A (ko) 구동 회로와 이를 이용한 표시장치
US11545083B2 (en) Driving circuit and display device using the same
US10269294B2 (en) Organic light emitting diode display device and method for driving the same
US9105213B2 (en) Organic light emitting diode display and method of driving the same
KR102450894B1 (ko) 전계 발광 표시장치와 그 구동 방법
KR102461361B1 (ko) 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치
US7623102B2 (en) Active matrix type display device
US11114033B2 (en) Pixel and display device including the same
US10943528B2 (en) Pixel circuit, method of driving the same and display using the same
KR101681210B1 (ko) 유기 전계발광 표시장치
KR20210148475A (ko) 표시 장치
CN112313732A (zh) 显示设备
US11605353B2 (en) Display driver and display device using the same
KR20150019322A (ko) 화소, 화소 구동 방법, 및 화소를 포함하는 표시 장치
KR20230103342A (ko) 표시 장치
US20220180800A1 (en) Electroluminescence Display Apparatus
KR102390477B1 (ko) Oled 표시 장치 및 그의 구동 방법
KR20220068778A (ko) 유기 발광 표시 장치
KR20220094952A (ko) 화소 회로 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal