JP7387682B2 - 駆動回路およびそれを用いたディスプレイ装置 - Google Patents

Description

［関連出願の相互参照］
本出願は、２０２０年８月１８日に出願された韓国特許出願第１０－２０２０－０１０３３９２に対する利益を主張するものであり、上記特許出願の内容全体を、それらが本明細書に完全に記載されているかのように、あらゆる目的のために参照により本明細書に援用する。

本開示は、可変リフレッシュレート（ＶＲＲ）モードを用いるエレクトロルミネッセンスディスプレイ装置に関し、リフレッシュレート変化時における輝度差の発生を低減するように設計されている。

有機発光ダイオードなどのエレクトロルミネッセンス素子を用いるエレクトロルミネッセンスディスプレイ装置は、様々な駆動周波数により駆動することができる。

最近、ディスプレイ装置に必要な様々な機能の１つとして、可変リフレッシュレート（ＶＲＲ）も必要になっている。ＶＲＲは、一定の周波数でディスプレイ装置を駆動し、高速駆動が必要な場合にはリフレッシュレートを上げて画素をアクティブにし、消費電力を削減する必要がある場合、または低速駆動が必要な場合にはリフレッシュレートレートを下げて画素を駆動する技術である。

ＶＲＲに応じてデータ電圧が更新されるリフレッシュレートが変化すると、視聴者がリフレッシュレートの変化を不自然に感じることがある。したがって、視聴者がリフレッシュレートの変化を感知することを防止する必要がある。

特開２０１６－１１８６６４号公報

本開示は、可変リフレッシュレート（ＶＲＲ）モードを用いるエレクトロルミネッセンスディスプレイ装置に関し、本開示の目的は、リフレッシュレート変化時における輝度差の発生を低減し、それによって視聴者がリフレッシュレートの変化を感知することを防止することにある。

本開示は、上述の問題を解決するための手段を提供し、以下の実施形態を有する。

一実施形態は、画素電極およびカソード電極を含むエレクトロルミネッセンス素子と、前記エレクトロルミネッセンス素子を駆動するように構成された画素回路とを含む画素と、前記画素回路を駆動するための信号を生成するように構成されたドライバと、を含むディスプレイ装置を開示する。前記画素は、リフレッシュフレーム周期およびホールドフレーム周期を通して駆動される。前記画素回路は、ソース電極、ドレイン電極、およびゲート電極を有し、前記エレクトロルミネッセンス素子に駆動電流を供給する駆動トランジスタと、前記ドライバから供給される第１走査信号に従って、前記駆動トランジスタの前記ドレイン電極と前記ゲート電極を接続するように構成された補償トランジスタと、前記ドライバから供給される第２走査信号に従って、前記駆動トランジスタの前記ドレイン電極に第１バイアス電圧を印加するように構成された第１バイアストランジスタと、前記ドライバから供給される前記第２走査信号に従って、前記エレクトロルミネッセンス素子の前記画素電極に第２バイアス電圧を印加するように構成された第２バイアストランジスタと、を含む。前記第１バイアス電圧は、第１電圧と、前記第１電圧よりも高い第２電圧を有する。前記補償トランジスタがオフ動作を実行すると、前記駆動トランジスタの前記ドレイン電極に前記第２電圧が印加され、前記第１および前記第２バイアストランジスタがオン動作を実行する。第１リフレッシュレートから前記第１リフレッシュレートよりも低い第２リフレッシュレートに切り替える前後に、前記第１バイアス電圧の前記第２電圧または前記第２バイアス電圧は動的に制御される。

他の実施形態は、エレクトロルミネッセンス素子と、前記エレクトロルミネッセンス素子に駆動電流を供給するように構成された駆動トランジスタと、第１リフレッシュレートから第２リフレッシュレートに切り替える前後に、第１バイアス電圧および第２バイアス電圧を動的に制御する駆動ドライバと、を含むディスプレイ装置を開示する。前記第１バイアス電圧は前記駆動トランジスタに印加され、前記第２バイアス電圧は前記エレクトロルミネッセンス素子に印加される。

さらに他の実施形態は、画素電極およびカソード電極を含むエレクトロルミネッセンス素子に接続された画素回路を駆動するためのディスプレイ駆動ドライバを開示する。前記ディスプレイ駆動ドライバは、第１リフレッシュレートと、前記第１リフレッシュレートよりも低い第２リフレッシュレートとの間で切り替えることができるように、前記画素回路を駆動するための信号を生成するように構成される。前記画素は、リフレッシュフレーム周期およびホールドフレーム周期を通して駆動される。前記画素回路は、ソース電極、ドレイン電極、およびゲート電極を有し、前記エレクトロルミネッセンス素子に駆動電流を供給する駆動トランジスタと、前記ドライバから供給される第１走査信号に従って、前記駆動トランジスタの前記ドレイン電極と前記ゲート電極を接続するように構成された補償トランジスタと、前記ドライバから供給される第２走査信号に従って、前記駆動トランジスタの前記ドレイン電極に第１バイアス電圧を印加するように構成された第１バイアストランジスタと、前記ドライバから供給される前記第２走査信号に従って、前記エレクトロルミネッセンス素子の前記画素電極に第２バイアス電圧を印加するように構成された第２バイアストランジスタと、を含む。前記第１バイアス電圧は、第１電圧と、オンバイアスストレス相において前記第１電圧よりも高い第２電圧を有する。前記オンバイアスストレス相において、前記補償トランジスタはオフ動作を実行し、前記第１および第２バイアストランジスタはオン動作を実行する。前記第１リフレッシュレートから前記第２リフレッシュレートに切り替える前後に、前記第１バイアス電圧の前記第２電圧または前記第２バイアス電圧は動的に制御される。

また他の実施形態は、ディスプレイ駆動ドライバを開示する。１つのフレームは、データ電圧が書き込まれるリフレッシュ区間と、前記リフレッシュ区間に書き込まれた前記データ電圧が維持されるホールド区間に分割される。前記フレームは、第１リフレッシュレートから第２リフレッシュレートに切り替える前後に、第１バイアス電圧および第２バイアス電圧を動的に制御する。前記第１バイアス電圧は、駆動トランジスタのドレイン電極に印加される。前記第２バイアス電圧は、エレクトロルミネッセンス素子の画素電極に印加される。

前記第１バイアス電圧の前記第２電圧は、前記第２リフレッシュレートに切り替えた後の第１リフレッシュフレーム周期において第１レベルだけ高い電圧に制御される。

前記第１バイアス電圧の前記第２電圧は、前記第２リフレッシュレートに切り替えた後の前記第１リフレッシュフレーム周期の後のリフレッシュ周期において、前記第１レベルよりも低い第２レベルだけ高い電圧に制御される。

前記第２バイアス電圧は、前記第２リフレッシュレートに切り替えた後の第１リフレッシュフレーム周期において第１レベルだけ低い電圧に制御される。

前記第１バイアス電圧の前記第２電圧は、前記第２リフレッシュレートに切り替えた後の前記ホールドフレーム周期において第１レベルだけ低い電圧に制御される。

前記第２バイアス電圧は、前記第２リフレッシュレートに切り替えた後の前記ホールドフレーム周期において前記第１レベルだけ高い電圧に制御される。

前記第２バイアス電圧は、前記第２リフレッシュレートに切り替える直前の前記ホールドフレーム周期において前記第１レベルだけ高い電圧に制御される。

前記第２リフレッシュレートに切り替えた後、前記第１バイアス電圧の前記第２電圧は、前記リフレッシュフレーム周期において第１レベルだけ高い電圧に制御され、前記ホールドフレーム周期において前記第１レベルだけ低い電圧に制御される。

前記第１バイアス電圧の前記第２電圧は、前記第２リフレッシュレートに切り替える直前の前記ホールドフレーム周期において第１レベルだけ高い電圧に制御される。

本発明のさらなる理解のために提供される図面は、本明細書に組み込まれ、本明細書の一部を構成する。添付図面を参照して、本発明の実施形態を示し、本発明の原理を説明する。以下、図面を説明する。

本発明の一実施形態に係るエレクトロルミネッセンスディスプレイ装置を概略的に示すブロック図である。 本発明の一実施形態に係るエレクトロルミネッセンスディスプレイ装置の画素回路の回路図である。 本発明の一実施形態に係るエレクトロルミネッセンスディスプレイ装置の画素回路の回路図である。 本発明の一実施形態に係るエレクトロルミネッセンスディスプレイ装置の画素回路の回路図である。 図２Ａ～図２Ｃに示すディスプレイ装置の画素回路におけるエレクトロルミネッセンス素子およびリフレッシュフレームの駆動を説明するための図である。 図２Ａ～図２Ｃに示すディスプレイ装置の画素回路におけるエレクトロルミネッセンス素子およびリフレッシュフレームの駆動を説明するための図である。 図２Ａ～図２Ｃに示すディスプレイ装置の画素回路におけるエレクトロルミネッセンス素子およびリフレッシュフレームの駆動を説明するための図である。 図２Ａ～図２Ｃに示すディスプレイ装置の画素回路におけるエレクトロルミネッセンス素子およびリフレッシュフレームの駆動を説明するための図である。 図２Ａ～図２Ｃに示すディスプレイ装置の画素回路におけるエレクトロルミネッセンス素子およびリフレッシュフレームの駆動を説明するための図である。 図２Ａ～図２Ｃに示すディスプレイ装置の画素回路におけるエレクトロルミネッセンス素子およびリフレッシュフレームの駆動を説明するための図である。 図２Ａ～図２Ｃに示すディスプレイ装置の画素回路におけるエレクトロルミネッセンス素子およびリフレッシュフレームの駆動を説明するための図である。 図２Ａ～図２Ｃに示すディスプレイ装置の画素回路におけるエレクトロルミネッセンス素子およびリフレッシュフレームの駆動を説明するための図である。 図２Ａ～図２Ｃに示すディスプレイ装置の画素回路におけるエレクトロルミネッセンス素子およびリフレッシュフレームの駆動を説明するための図である。 図２Ａ～図２Ｃに示すディスプレイ装置の画素回路におけるエレクトロルミネッセンス素子およびリフレッシュフレームの駆動を説明するための図である。 図２Ａ～図２Ｃに示すディスプレイ装置の画素回路におけるエレクトロルミネッセンス素子およびリフレッシュフレームの駆動を説明するための図である。 図２Ａ～図２Ｃに示すディスプレイ装置の画素回路におけるエレクトロルミネッセンス素子およびホールドフレームの画素回路の駆動を説明するための図である。 図２Ａ～図２Ｃに示すディスプレイ装置の画素回路におけるエレクトロルミネッセンス素子およびホールドフレームの画素回路の駆動を説明するための図である。 図２Ａ～図２Ｃに示すディスプレイ装置の画素回路におけるエレクトロルミネッセンス素子およびホールドフレームの画素回路の駆動を説明するための図である。 図５は、ＶＲＲモードを用いてリフレッシュレートを６０Ｈｚから１Ｈｚに切り替えるときに輝度差が発生する問題を説明する図である。 図６は、輝度偏差補償駆動の第１方法を説明する図である。 図７は、輝度偏差補償駆動の第２方法を説明する図である。 図８は、輝度偏差補償駆動の第３方法を説明する図である。 図９は、輝度偏差補償駆動の第４方法を説明する図である。

以下、詳細な実施形態および図面を参照しながら説明することによって、本発明を達成するための特徴、利点および方法がより明確になるであろう。ただし、以下に開示する実施形態に本発明が限定されるものではなく、様々な異なる形態で実施される。実施形態により本発明の完全な開示が示され、当業者が本発明の範囲を完全に理解できるようにする目的でのみ提供される。本発明は、特許請求の範囲によってのみ定義される。本開示全般において、同一の要素には同一の符号が付される。

一つのコンポーネントが他のコンポーネントに「接続」または「結合」されたとされているものは、一つのコンポーネントが他のコンポーネントに直接接続または結合されている場合と、さらに他のコンポーネントがそれらの間に介在している場合とを両方含む。一方、一つのコンポーネントが他のコンポーネントに「直接接続」または「直接結合」されているとされているものは、さらに他のコンポーネントがそれらの間に介在していないことを示す。「および／または」という用語は、言及された項目のそれぞれ、およびそれらの１つ以上のすべての組み合わせを含む。

本明細書で用いられる用語は、本発明の特定の実施形態のみを説明するために提供されるものであり、本発明を限定しようとするものではない。本発明において、単数形の表現は、特に明記しない限り、その複数形の表現を含む。本明細書で用いられる「含む」という用語は、本明細書に記載される特性、数、ステップ、動作、コンポーネント、部品またはそれらの任意の組み合わせを特定することを目的とし、他の特性、数、ステップ、動作、コンポーネント、部品またはそれらの任意の組み合わせのうちの少なくとも１つの存在または追加を排除しようとするものではない。

第１、第２などの用語は、様々なコンポーネントを説明するために用いられることができるが、上記の用語によってコンポーネントが限定されることはない。これらの用語は、１つのコンポーネントと他のコンポーネントとを区別する目的にのみ用いられる。

したがって、以下に説明する第１コンポーネントは、本発明の趣旨において第２コンポーネントであり得る。異なって定義されない限り、技術および科学用語を含む本明細書で用いられたすべての用語は、本発明が属する分野の当業者によって一般的に理解されるのと同じ意味を有する。また、辞書で定義されている一般的に用いられる用語は、本出願で明確かつ具体的に定義されない限り、理想的または角に解釈されるべきではない。

本明細書で用いられる「モジュール」または「部品」という用語は、ソフトウェアコンポーネント、または、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）などのハードウェアコンポーネントを意味することがある。「部品」または「モジュール」は、特定の機能を実行する。ただし、「部品」または「モジュール」は、ソフトウェアまたはハードウェアに限定されるものではい。「部品」または「モジュール」は、アドレス可能な記憶媒体に配置されるか、または１つ以上のプロセッサを復元するように構成されてもよい。したがって、「部品」または「モジュール」は、ソフトウェアコンポーネント、オブジェクト指向ソフトウェアコンポーネント、クラスコンポーネント、およびタスクコンポーネントなどのコンポーネントを含んでもよく、かつ、工程、機能、属性、手順、サブルーチン、プログラムコードセグメント、ドライバ、ファームウェア、回路、データ、データベース、データ構造、テーブル、アレイ、および変数を含んでもよい。「部品」または「モジュール」において提供されるコンポーネントおよび機能は、少数のコンポーネントと、「部品」または「モジュール」と組み合わされてもよく、または、追加のコンポーネントと、「部品」または「モジュール」とに分割されてもよい。

本開示のいくつかの実施形態に関して説明される方法またはアルゴリズムステップは、プロセッサによって実行されるハードウェアおよびソフトウェアモジュールによって直接実装されてもよく、またはそれらの組み合わせによって直接実装されてもよい。ソフトウェアモジュールは、ＲＡＭ、フラッシュメモリ、ＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ－ＲＯＭ、または当業者に知られている他のタイプの記録媒体上に常駐してもよい。例示的な記録媒体は、プロセッサに結合され、プロセッサは、記録媒体から情報を読み取ることができ、かつ、記録媒体に情報を記録することができる。または、記録媒体は、プロセッサと一体的に形成されてもよい。プロセッサおよび記録媒体は、特定用途向け集積回路（ＡＳＩＣ）内に常駐してもよい。ＡＳＩＣは、ユーザの端末内に常駐してもよい。

図１は、本発明の一実施形態に係るエレクトロルミネッセンスディスプレイ装置を概略的に示すブロック図である。図１を参照すると、エレクトロルミネッセンスディスプレイ装置１００は、複数の画素を含むディスプレイパネル１１０と、該複数の画素のそれぞれにゲート信号を供給するゲートドライバ１３０と、該複数の画素のそれぞれにデータ信号を供給するデータドライバ１４０と、該複数の画素のそれぞれに発光信号を供給する発光信号生成装置１５０と、タイミング制御装置１２０と、を含む。

タイミング制御装置１２０は、ディスプレイパネル１１０の大きさおよび解像度への外部からの画像データＲＧＢ入力を適切に処理し、それをデータドライバ１４０に提供する。タイミング制御装置１２０は、外部からの同期信号ＳＹＮＣ入力、例えばドットクロック信号ＣＬＫ、データイネーブル信号ＤＥ、水平同期信号Ｈｓｙｎｃ、および垂直同期信号Ｖｓｙｎｃを用いて、複数のゲート制御信号ＧＣＳ、複数のデータ制御信号ＤＣＳ、および複数の発光制御信号ＥＣＳを生成する。生成された複数の複数のゲート制御信号ＧＣＳ、複数のデータ制御信号ＤＣＳ、および複数の発光制御信号ＥＣＳを、ゲートドライバ１３０、データドライバ１４０および発光信号生成装置１５０にそれぞれ提供することにより、タイミング制御装置１２０は、ゲートドライバ１３０、データドライバ１４０および発光信号生成装置１５０を制御する。

タイミング制御装置１２０は、取り付けられた装置に応じて、様々なプロセッサ、例えば、マイクロプロセッサ、モバイルプロセッサ、アプリケーションプロセッサなどに結合されてもよい。タイミング制御装置１２０は、画素を様々なリフレッシュレートで駆動することができるように信号を生成する。すなわち、タイミング制御装置１２０は、画素を可変リフレッシュレートＶＲＲモードで駆動するか、または第１リフレッシュレートと第２リフレッシュレートとの間で切り替え可能であるように駆動するように、駆動に関する信号を生成する。例えば、タイミング制御装置１２０は、単にクロック信号の速度を変更するか、水平ブランクまたは垂直ブランクを生成するために同期信号を生成するか、またはマスク方法でゲートドライバを駆動して、様々なリフレッシュレートで画素を駆動する。

また、タイミング制御装置１２０は、第１リフレッシュレートで画素駆動回路を駆動するための様々な信号を生成する。特に、画素駆動回路が第１リフレッシュレートで駆動されるとき、タイミング制御装置１２０は、発光信号生成装置１５０に第１デューティ比を有する発光信号ＥＭを生成させるために、発光制御信号ＥＣＳを生成する。次に、タイミング制御装置１２０は、第２リフレッシュレートで画素駆動回路を駆動するように動作し、このために、第２リフレッシュレートで駆動するための様々な信号を生成する。特に、画素駆動回路が第２リフレッシュレートで駆動されるとき、発光信号生成装置１５０は、発光信号生成装置１５０に第１デューティ比とは異なる第２デューティ比を有する発光信号ＥＭを生成させるために、発光制御信号ＥＣＳを生成する。

ゲートドライバ１３０は、タイミング制御装置１２０から提供されるゲート制御信号ＧＣＳに従って、ゲートラインＧＬに走査信号ＳＣを提供する。図１において、ゲートドライバ１３０は、ディスプレイパネル１１０の一側から距離をおいて配置されている。ただし、ゲートドライバ１３０の数およびはいちいちは、これに限定されない。すなわち、ゲートドライバ１３０は、ディスプレイパネル１１０の一側または両側に、ゲートインパネル（ＧＩＰ）式で配置されてもよい。

データドライバ１４０は、タイミング制御装置１２０から提供されるデータ制御信号ＤＣＳに従って画像データＲＧＢをデータ電圧Ｖｄａｔａに変換し、変換されたデータ電圧Ｖｄａｔａを、データラインＤＬを介して画素に供給する。

ディスプレイパネル１１０において、複数のゲートラインＧＬ、複数の発光ラインＥＬ、および複数のデータラインＤＬは互いに交差し、複数の画素のそれぞれはゲートラインＧＬ、発光ラインＥＬ、データラインＤＬに接続している。具体的には、１つの画素は、ゲートドライバ１３０からゲートラインＧＬを介してゲート信号を受け、し、データドライバ１４０からデータラインＤＬを介してデータ信号を受け、発光ラインＥＬを介して発光信号ＥＭを受け、電源ラインを介して様々な電力を受ける。ここで、ゲートラインＧＬは走査信号ＳＣを提供し、発光ラインＥＬは発光信号ＥＭを提供し、データラインＤＬはデータ電圧Ｖｄａｔａを供給する。ただし、様々な実施形態によれば、ゲートラインＧＬは複数の走査信号ラインを含んでもよく、データラインＤＬは複数の電源ラインＶＬをさらに含んでもよい。また、発光ラインＥＬも複数の発光信号ラインを含んでもよい。また、一つの画素は、高電位電圧ＥＬＶＤＤおよび低電位電圧ＥＬＶＳＳを受ける。また、一つの画素は複数の電源ラインＶＬを介して第１バイアス電圧Ｖ１および第２バイアス電圧Ｖ２を受けてもしてもよい。

さらに、各画素は、エレクトロルミネッセンス素子、および該エレクトロルミネッセンス素子の駆動を制御するための画素駆動回路を含む。ここで、エレクトロルミネッセンス素子は、アノード、カソード、およびアノードとカソードとの間の有機発光層を含む。画素駆動回路は、複数のスイッチング素子、駆動スイッチング素子、およびコンデンサを含む。ここで、スイッチング素子はＴＦＴから構成されてもよい。画素駆動回路において、駆動ＴＦＴは、基準電圧とコンデンサに充電されたデータ電圧との差に応じてエレクトロルミネッセンス素子に供給する電流量を制御し、エレクトロルミネッセンス素子の発光量を制御する。また、複数のスイッチングＴＦＴは、ゲートラインＧＬを介して供給される走査信号ＳＣ、および発光ラインＥＬを介して供給される発光信号ＥＭを受け、コンデンサにおけるデータ電圧Ｖｄａｔａを充電する。

本発明の実施形態に係るエレクトロルミネッセンスディスプレイ装置１００は、複数の画素を含むディスプレイパネル１１０を駆動するためのゲートドライバ１３０、データドライバ１４０、および発光信号生成装置１５０、ならびにそれらを制御するためのタイミング制御装置１２０を含む。ここで、発光信号生成装置１５０は、発光信号ＥＭのデューティ比を制御可能に構成される。例えば、発光信号生成装置１５０は、発光信号ＥＭのデューティ比を制御するためのシフトレジスタ、ラッチなどを含んでもよい。発光信号生成装置１５０は、タイミング制御装置１２０によって生成された発光制御信号ＥＣＳに従って画素駆動回路が第１リフレッシュレートで駆動されるときに、第１デューティ比を有する発光信号を生成してそれを画素駆動回路に提供するように構成されてもよく、画素駆動回路が第２リフレッシュレートで駆動されるときに、第１デューティ比とは異なる第２デューティ比を有する発光信号を生成してそれを画素駆動回路に提供するように構成されてもよい。

図２Ａ～図２Ｃは、本発明の一実施形態に係るエレクトロルミネッセンスディスプレイ装置の画素回路の回路図である。図２Ａ～図２Ｃは、説明の目的で画素駆動回路を例示的に示しており、画素駆動回路は、発光信号ＥＭを備え、エレクトロルミネッセンス素子ＥＬＤの発光を制御することができる構造を有する限り、これに限定されない。例えば、画素駆動回路は、追加的な走査信号、該走査信号に接続されるスイッチングＴＦＴ、および追加的な初期化電圧が印加されるスイッチングＴＦＴを含んでもよい。また、スイッチング要素間の接続関係またはコンデンサの接続位置は、多様に配置されてもよい。すなわち、エレクトロルミネッセンス素子ＥＬＤの発光が発光信号ＥＭのデューティ比の変化に応じて制御されるので、リフレッシュレートに応じて発光を制御することができる限り、様々な構造を有する画素駆動回路を用いてもよい。例えば、３Ｔ１Ｃ、４Ｔ１Ｃ、６Ｔ１Ｃ、７Ｔ１Ｃ、および７Ｔ２Ｃなどのような様々な画素駆動回路を用いてもよい。以下、説明の便宜上、図２における７Ｔ１Ｃの画素駆動回路を有するエレクトロルミネッセンスディスプレイ装置について説明する。

図２Ａを参照すると、複数の画素Ｐのそれぞれは、駆動トランジスタＤＴを有する画素回路ＰＣ、および画素回路ＰＣに接続されたエレクトロルミネッセンス素子ＥＬＤを含んでもよい。

画素回路ＰＣは、エレクトロルミネッセンス素子ＥＬＤを通じて流れる駆動電流ＩＤを制御することによってエレクトロルミネッセンス素子ＥＬＤを駆動してもよい。画素回路ＰＣは、駆動トランジスタＤＴ、第１トランジスタＴ１～第６トランジスタＴ６、およびストレージコンデンサＣｓｔを含んでもよい。トランジスタＤＴとＴ１～Ｔ６のそれぞれは、第１電極、第２電極およびゲート電極を含んでもよい。第１電極と第２電極のうちの一方はソース電極であってもよく、第１電極と第２電極のうちの他方はドレイン電極であってもよい。

トランジスタＤＴとＴ１～Ｔ６は、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタであってもよい。図２Ａおよび２Ｂの実施形態において、第１トランジスタＴ１はＮＭＯＳトランジスタであり、他のトランジスタＤＴとＴ２～Ｔ６はＰＭＯＳトランジスタである。さらに、図２Ｃの実施形態において、第１トランジスタＴ１もＰＭＯＳトランジスタから構成される。

以下、実施例として、第１トランジスタＴ１はＮＭＯＳトランジスタであり、他のトランジスタＤＴとＴ２～Ｔ６はＰＭＯＳトランジスタである場合を説明する。したがって、第１トランジスタＴ１は高電圧を印加されることによってオンになり、他のトランジスタＤＴとＴ２～Ｔ６は低電圧を印加されることによってオンになる。

実施例によれば、画素回路ＰＣを構成する第１トランジスタＴ１は補償トランジスタとして機能してもよく、第２トランジスタＴ２はデータ供給トランジスタとして機能してもよく、第３トランジスタＴ３および第４トランジスタＴ４は発光制御トランジスタとして機能してもよく、第５トランジスタＴ５および第６トランジスタＴ６はバイアストランジスタとして機能してもよい。

エレクトロルミネッセンス素子ＥＬＤは、画素電極（またはアノード電極）およびカソード電極を含んでもよい。エレクトロルミネッセンス素子ＥＬＤの画素電極は第５ノードＮ５に接続してもよく、カソード電極は第２電源電圧ＥＬＶＳＳに接続してもよい。

駆動トランジスタＤＴは、第２ノードＮ２に接続する第１電極、第３ノードＮ３に接続する第２電極、および第１ノードＮ１に接続するゲート電極を含んでもよい。駆動トランジスタＤＴは、第１ノードＮ１の電圧（または、後述するコンデンサＣｓｔに格納されたデータ電圧）に基づいて、エレクトロルミネッセンス素子ＥＬＤに駆動電流Ｉｄを提供してもよい。

第１トランジスタＴ１は、第１ノードＮ１に接続する第１電極、第３ノードＮ３に接続する第２電極、および第１走査信号ＳＣ１を受けるゲート電極を含んでもよい。第１トランジスタＴ１は、第１走査信号ＳＣ１に応答してオンになってもよく、データ信号Ｖｄａｔａを第１ノードＮ１に送信してもよい。第１トランジスタＴ１は、第１ノードＮ１と第３ノードＮ３との間にダイオード接続することで、駆動トランジスタＤＴの閾値電圧Ｖｔｈをサンプリングする。第１トランジスタＴ１は、補償トランジスタであってもよい。

コンデンサＣｓｔは、第１ノードＮ１と第４ノードＮ４との間に接続されるか、または形成されてもよい。コンデンサＣｓｔは、提供されたデータ信号Ｖｄａｔａを格納するか、または維持してもよい。

第２トランジスタＴ２は、データラインＤＬ（またはデータ信号Ｖｄａｔａを受ける）第１電極、第２ノードＮ２に接続する第２電極、および第３走査信号ＳＣ３を受けるゲート電極を含んでもよい。第２トランジスタＴ２は、第３走査信号ＳＣ３に応答してオンになってもよく、データ信号Ｖｄａｔａを第２ノードＮ２に送信してもよい。第２トランジスタＴ２は、データ供給トランジスタであってもよい。

第３トランジスタＴ３および第４トランジスタＴ４（または、第１および第２発光制御トランジスタ）は、第１電源電圧ＥＬＶＤＤとエレクトロルミネッセンス素子ＥＬＤとの間に接続してもよく、エレクトロルミネッセンス素子ＥＬＤは、駆動トランジスタＤＴによって生成された駆動電流Ｉｄが移動する電流移動経路を形成してもよい。

第３トランジスタＴ３は、第４ノードＮ４に接続し、かつ第１電源電圧ＥＬＶＤＤを受ける第１電極、第２ノードＮ２に接続する第２電極、および発光信号ＥＭを受けるゲート電極を含んでもよい。

同様に、第４トランジスタＴ４は、第３ノードＮ３に接続する第１電極、第５ノードＮ５（または、エレクトロルミネッセンス素子ＥＬＤの画素電極）に接続する第２電極、および発光信号ＥＭを受けるゲート電極を含んでもよい。

第３トランジスタＴ３および第４トランジスタＴ４は、発光信号ＥＭに応答してオンになる。この場合、エレクトロルミネッセンス素子ＥＬＤに駆動電流Ｉｄが供給され、エレクトロルミネッセンス素子ＥＬＤは、駆動電流Ｉｄに対応する輝度で発光することができる。

第５トランジスタＴ５は、第３ノードＮ３に接続する第１電極、第１バイアス電圧を受ける第２電極、および第２走査信号ＳＣ２を受けるゲート電極を含んでもよい。

第６トランジスタＴ６は、第５ノードＮ５に接続する第１電極、第２バイアス電圧Ｖ２を受ける第２電極、および第２走査信号ＳＣ２を受ける受信するゲート電極を含んでもよい。図２Ａにおいて、第５トランジスタＴ５および第６トランジスタＴ６のゲート電極は、第２走査信号ＳＣ２を共通に受けるように構成される。ただし、本発明はそれに限定される必要はなく、図２Ｂおよび２Ｃに示すように、第５トランジスタＴ５および第６トランジスタＴ６のゲート電極は、別々の走査信号を受け、それぞれ独立して制御されるように構成されてもよい。

第６トランジスタＴ６は、第５ノードＮ５に接続する第１電極、第２バイアス電圧Ｖ２に接続する第２電極、および第２走査信号ＳＣ２を受ける受信するゲート電極を含んでもよい。エレクトロルミネッセンス素子ＥＬＤが発光する前（または、エレクトロルミネッセンス素子ＥＬＤが発光した後）に、第６トランジスタＴ６は、第２走査信号ＳＣ２に応答してオンになってもよく、第２バイアス電圧Ｖ２を用いてエレクトロルミネッセンス素子ＥＬＤの画素電極（または、アノード電極）を初期化してもよい。エレクトロルミネッセンス素子ＥＬＤは、画素電極とカソード電極との間に形成された寄生コンデンサを有してもよい。また、エレクトロルミネッセンス素子ＥＬＤが発光している間、エレクトロルミネッセンス素子ＥＬＤの画素電極が特定電圧を有することができるように、寄生コンデンサが充電される。したがって、第６トランジスタＴ６を介してエレクトロルミネッセンス素子ＥＬＤの画素電極に第２バイアス電圧Ｖ２を印加することによって、エレクトロルミネッセンス素子ＥＬＤに蓄積された電荷量を初期化することができる。

本開示は、可変リフレッシュレート（ＶＲＲ）を用いたエレクトロルミネッセンスディスプレイ装置に関する。ＶＲＲは、一定の周波数でディスプレイ装置を駆動し、高速駆動が必要な場合には、データ電圧Ｖｄａｔａが更新されるリフレッシュレートを上げて画素をアクティブにし、消費電力を削減する必要がある場合、または低速駆動が必要な場合にはリフレッシュレートレートを下げて画素を駆動する技術である。

複数の画素Ｐのそれぞれは、１秒以内にリフレッシュレートおよびホールドフレームの組み合わせを介して駆動されてもよい。本明細書において、１セットは、データ電圧Ｖｄａｔａが更新されるリフレッシュフレームが繰り返されることとして定義される。また、１セット周期は、データ電圧Ｖｄａｔａが更新されるリフレッシュフレームが繰り返されるサイクルである。

ディスプレイ装置が１２０Ｈｚのリフレッシュレートで駆動するとき、ディスプレイ装置はリフレッシュフレームでのみ駆動することができる。すなわち、リフレッシュフレームは、１秒内に１２０回駆動することができる。１リフレッシュフレーム周期は１／１２０＝８．３３ミリ秒であり、１セット周期もまた、８．３３ミリ秒である。

ディスプレイ装置が６０Ｈｚのリフレッシュレートで駆動するとき、リフレッシュフレームおよびホールドフレームは交互に駆動してもよい。すなわち、リフレッシュフレームおよびホールドフレームは、１秒内に６０回交互に駆動することができる。１リフレッシュフレーム周期および１ホールドフレーム周期は、それぞれ０．５／６０＝８．３３ミリ秒であり、１セット周期は１６．６６ミリ秒である。

ディスプレイ装置が１Ｈｚのリフレッシュレートで駆動するとき、１秒は１リフレッシュフレームで駆動し、１リフレッシュフレームの後に１１９ホールドフレームで駆動してもよい。１リフレッシュフレーム周期および１ホールドフレーム周期は、それぞれ１／１２０＝８．３３ミリ秒であり、１セット周期は１秒である。

図３Ａ～図３Ｋは、図２Ａ～図２Ｃに示すディスプレイ装置の画素回路におけるエレクトロルミネッセンス素子およびリフレッシュフレームの画素回路の駆動を説明するための図である。図４Ａ～図４Ｃは、図２Ａ～図２Ｃに示すディスプレイ装置の画素回路におけるエレクトロルミネッセンス素子およびホールドフレームの画素回路の駆動を説明するための図である。

一方、リフレッシュフレームでは、新しいデータ信号Ｖｄａｔａが充電されてかつ駆動トランジスタＤＴのゲート電極に印加され、ホールドフレームでは、前のフレームのデータ信号Ｖｄａｔａが維持されてかつ用いられる。一方、ホールドフレームは、駆動トランジスタＤＴのゲート電極に新しいデータ信号Ｖｄａｔａを印加するプロセスが省略されているから、スキップフレームとも呼ばれる。

複数の画素Ｐのぞれぞれは、リフレッシュ周期中に画素回路ＰＣに充電されたかまたは残っている電圧を初期化してもよい。具体的には、複数の画素Ｐのそれぞれは、リフレッシュフレームにおいて前のフレームに格納されている駆動電圧ＶＤＤおよびデータ電圧Ｖｄａｔａの影響を除去することができる。したがって、複数の画素Ｐのそれぞれは、ホールド周期において新しいデータ電圧Ｖｄａｔａに対応する画像を表示してもよい。

複数の画素Ｐのそれぞれは、ホールドフレーム周期中にエレクトロルミネッセンス素子ＥＬＤにデータ電圧Ｖｄａｔａに対応する駆動電流Ｉｄを提供することによって画像を表示してもよく、エレクトロルミネッセンス素子ＥＬＤのオン状態を維持してもよい。

まず、リフレッシュフレームにおけるエレクトロルミネッセンス素子および画素回路の駆動は、図３Ａ～３Ｋを参照しながら説明する。リフレッシュフレームは、少なくとも１つのバイアス区間、初期化区間、サンプリング区間、および発光区間を含んでもよい。ただし、これは単なる実施形態であり、必ずしもこの順に限定されるものではない。

図３Ａ～３Ｃは、第１バイアス区間を示す。図３Ａに、第１バイアス電圧Ｖ１が第１電圧から第２電圧に変化する区間が図示される。発光信号ＥＭの状態は高電圧であり、第３トランジスタＴ３および第４トランジスタＴ４はオフになっている。第１電圧はＶ１＿Ｌと表され、第２電圧はＶ１＿Ｈと表される。Ｖ１＿ＨはＶ１＿Ｌよりも高く、また、Ｖ１＿Ｈはデータ電圧Ｖｄａｔａよりも高いことが好ましい。第１走査信号ＳＣ１は低電圧であり、第１トランジスタＴ１はオフになっている。第２走査信号ＳＣ２および第３走査信号ＳＣ３は高電圧であり、第２トランジスタＴ２、第５トランジスタＴ５、および第６トランジスタＴ６は、オフになっている。第１ノードＮ１に接続した駆動トランジスタＤＴのゲート電極の電圧は、Ｖｄａｔａ（ｎ－１）－｜Ｖｔｈ｜であり、すなわち、前のフレームｎ－１のデータ電圧Ｖｄａｔａ（ｎ－１）と駆動トランジスタＤＴの閾値電圧Ｖｔｈとの間の差である。

図３Ｂにおいて、第２走査信号ＳＣ２の状態は低電圧であり、第５トランジスタＴ５および第６トランジスタＴ６はオンになっている。第５トランジスタＴ５がオンになると、第２ノードＮ２に接続した駆動トランジスタＤＴの第１電極に第１バイアス電圧Ｖ１（Ｖ１＿Ｈ）が印加される。第２ノードＮ２に接続した駆動トランジスタＤＴの第１電極の電圧は、電圧Ｖ１＿Ｈまで上昇する。駆動トランジスタＤＴはＰＭＯＳトランジスタであってもよく、その場合、第１電極はソース電極であってもよい。ここで、駆動トランジスタＤＴのゲートとソースとの間の電極Ｖｇｓは、Ｖｇｓ＝Ｖｄａｔａ（ｎ－１）－｜Ｖｔｈ｜－Ｖ１＿Ｈである。

ここで、第１バイアス電圧Ｖ１＝Ｖ１（Ｖ１＿Ｈ）は、駆動トランジスタＤＴのドレイン電極である第３ノードＮ３に供給され、それにより、エレクトロルミネッセンス素子ＥＬＤのアノード電極である第５ノードＮ５の電圧の充電時間または充電遅延は、発光区間で低減することができる。駆動トランジスタＤＴは、より強い飽和状態を維持する。例えば、第１バイアス電圧Ｖ１＝Ｖ１（Ｖ１＿Ｈ）が上昇すると、駆動トランジスタＤＴのドレイン電極である第３ノードＮ３の電圧は上昇してもよく、駆動トランジスタＤＴのゲート－ソース電圧またはドレイン－ソース電圧は低下してもよい。したがって、第１バイアス電圧Ｖ１＿Ｈは、少なくともデータ電圧Ｖｄａｔａよりも高いことが好ましい。ここで、駆動トランジスタＤＴを通過するドレイン－ソース電流Ｉｄの大きさは減少してもよく、正バイアスストレスの状況における駆動トランジスタＤＴのストレスは減少し、それにより、第３ノードＮ３の電圧の充電遅延を除去する。言い換えると、駆動トランジスタＤＴのＶｇｓは、駆動トランジスタＤＴの閾値電圧Ｖｔｈがサンプリングされる前にＶｄａｔａにバイアスされるので、駆動トランジスタＤＴのヒステリシスを減少することができる。したがって、オンバイアスストレスは、非発光期間中に駆動トランジスタＤＴに適切なバイアス電圧（例えば、Ｖ１＝Ｖ１＿Ｈ）を直接印加する動作と定義することができる。

また、第６トランジスタＴ６が第１バイアス区間でオンになると、第５ノードＮ５に接続したエレクトロルミネッセンス素子ＥＬＤの画素電極（または、アノード電極）は、第２バイアス電圧Ｖ２に初期化する。ただし、第５トランジスタＴ５および第６トランジスタＴ６のゲート電極は、別々の走査信号を受け、それぞれ独立して制御されるように構成されてもよい。すなわち、第１バイアス区間において、駆動トランジスタＤＴのソース電極およびエレクトロルミネッセンス素子ＥＬＤの画素電極にバイアス電圧を同時に印加する必要は、必ずしもない。

図３Ｃにおいて、高い第２走査信号ＳＣ２が入力され、第１バイアス電圧Ｖ１は、Ｖ１＿ＨからＶ１＿Ｌに変化する。高い第２走査信号ＳＣ２が入力されると、第５トランジスタＴ５および第６トランジスタＴ６はオフになる。

図３Ｄは、初期化区間を示す。初期化区間において、駆動トランジスタＤＴのゲート電極の電圧は初期化する。図３Ｄにおいて、第１走査信号ＳＣ１は高電圧を表し、第１トランジスタＴ１はオフになっている。第２走査信号ＳＣ２は低電圧を表し、第５トランジスタＴ５および第６トランジスタＴ６はオンになっている。第１トランジスタＴ１および第５トランジスタＴ５がオンになると、第１ノードＮ１に接続した駆動トランジスタＤＴのゲート電極の電圧は、電圧Ｖ１＿Ｌに初期化する。また、第６トランジスタＴ６がオンになると、エレクトロルミネッセンス素子ＥＬＤの画素電極（または、アノード電極）は、第２バイアス電圧Ｖ２に初期化する。ただし、上述のように、本発明はそれに限定される必要はなく、図２Ｂおよび２Ｃに示すように、第５トランジスタＴ５および第６トランジスタＴ６のゲート電極は、別々の走査信号を受け、それぞれ独立して制御されるように構成されてもよい。すなわち、初期化区間において、駆動トランジスタＤＴのゲート電極およびエレクトロルミネッセンス素子ＥＬＤの画素電極にバイアス電圧を同時に印加する必要は、必ずしもない。

図３Ｅ～３Ｇは、サンプリング区間を示す。サンプリング区間において、駆動トランジスタＤＴのデータ電圧および閾値電圧は、サンプリングされて第１ノードＮ１に格納される。図３Ｅにおいて、高い第２走査信号ＳＣ２が入力され、第５トランジスタＴ５および第６トランジスタＴ６はオフになっている。第１トランジスタＴ１は、オン状態を維持する。

図３Ｆにおいて、低い第３走査信号ＳＣ３が入力され、第２トランジスタＴ２はオフになっている。第２トランジスタＴ２がオンになると、第２ノードＮ２に接続した駆動トランジスタＤＴのソース電極に電流フレームｎのＶｄａｔａ（ｎ）の電圧が印加される。また、第１トランジスタＴ１は、オン状態を維持する。駆動トランジスタＤＴは、第１電圧Ｔ１がオンになった状態でダイオード接続しているので、第１ノードＮ１に接続した駆動トランジスタＤＴのゲート電極の電圧は、Ｖｄａｔａ（ｎ）－｜Ｖｔｈ｜である。すなわち、第１トランジスタＴ１は、第１ノードＮ１と第３ノードＮ３との間にダイオード接続することで、駆動トランジスタＤＴの閾値電圧Ｖｔｈをサンプリングする。

図３Ｇにおいて、高い第３走査信号ＳＣ３が入力され、第２トランジスタＴ２はオフになっている。

図３Ｈ～３Ｊは、第２バイアス区間を示す。第２バイアス区間の駆動波形は、第１バイアス区間の駆動波動と同じであるため、詳細な説明は省略される。

図３Ｈにおいて、第１バイアス電圧Ｖ１は、Ｖ１＿ＬからＶ１＿Ｈに変化する。図３Ｊにおいて、第５トランジスタＴ５がオンになると、第２ノードＮ２に接続した駆動トランジスタＤＴの第１電極の電圧は、電圧Ｖ１＿Ｈまで上昇する。ここで、駆動トランジスタのゲートとソースとの間の電極Ｖｇｓは、Ｖｇｓ＝Ｖｄａｔａ（ｎ）－｜Ｖｔｈ｜－Ｖ１＿Ｈである。すなわち、駆動トランジスタＤＴは、より強い飽和状態を維持する。また、第６トランジスタＴ６がオンになると、エレクトロルミネッセンス素子ＥＬＤの画素電極（または、アノード電極）は、第２バイアス電圧Ｖ２に初期化する。第１ノードＮ１に接続した駆動トランジスタＤＴのゲート電極の電圧は、Ｖｄａｔａ（ｎ）－｜Ｖｔｈ｜を維持する。

図３Ｊにおいて、高い第２走査信号ＳＣ２が入力され、第１バイアス電圧Ｖ１は、Ｖ１＿ＨからＶ１＿Ｌに変化する。高い第２走査信号ＳＣ２が入力されると、第５トランジスタＴ５および第６トランジスタＴ６はオフになる。第１ノードＮ１に接続した駆動トランジスタＤＴのゲート電極の電圧は、Ｖｄａｔａ（ｎ）－｜Ｖｔｈ｜を維持する。

図３Ｋは、発光区間を示す。発光区間において、サンプリングされた閾値電圧Ｖｔｈはキャンセルされ、エレクトロルミネッセンス素子ＥＬＤは、サンプリングされたデータ電圧に対応する駆動電流によって発光させられる。

図３Ｋにおいて、発光信号ＥＭの状態は低電圧であり、第３トランジスタＴ３および第４トランジスタＴ４はオフになっている。

第３トランジスタＴ３がオンになると、第２ノードＮ２に接続した駆動トランジスタＤＴのソース電極に、第３トランジスタＴ３を介して、第４ノードに接続した第１電源電圧ＥＬＶＤＤが印加される。駆動トランジスタＤＴによって第４トランジスタＴ４を介してエレクトロルミネッセンス素子ＥＬＤに供給される駆動電流Ｉｄは、駆動トランジスタＤＴの閾値電圧Ｖｔｈとは無関係になるので、駆動トランジスタの閾値電圧Ｖｔｈは補償される。

次に、図４Ａ～４Ｃを参照しながら、ホールドフレームのエレクトロルミネッセンス素子および画素回路の駆動について説明する。ホールドフレームは、少なくとも１つのバイアス区間、および発光区間を含んでもよい。

上記のように、リフレッシュフレームおよびホールドフレームは、リフレッシュフレームでは、新しいデータ信号Ｖｄａｔａが充電されてかつ駆動トランジスタＤＴのゲート電極に印加され、ホールドフレームでは、前のフレームのデータ信号Ｖｄａｔａが維持されてかつ用いられるという点で異なる。したがって、リフレッシュフレームとは異なり、ホールドフレームは初期化区間およびサンプリング期間を必要としない。

図４Ａおよび４Ｂは、第１バイアス区間および第２バイアス区間を示し、図４Ｃは、発光区間を示す。

ホールドフレームの動作では、１つのバイアス区間でも十分であり得る。しかし、この実施形態では、駆動回路の便宜上、第２走査信号ＳＣ２は、リフレッシュフレームの第２走査信号ＳＣ２と同じ方法で駆動されるため、２つのバイアス区間が存在する。

図３Ａ～３Ｋを参照しながら説明したリフレッシュフレームにおける駆動信号、および図４Ａ～４Ｃのホールドフレームにおける駆動信号は、第１走査信号ＳＣ１および第３走査信号ＳＣ３により異なる。ホールドフレームは、初期化区間およびサンプリング区間を必要としない。したがって、リフレッシュフレームとは異なり、第１走査信号ＳＣ１は常に低い状態にあり、第３走査信号ＳＣ３は常に高い状態にある。すなわち、第１トランジスタＴ１および第２トランジスタＴ２は、常にオフになっている。

図５は、ＶＲＲモードを用いてリフレッシュレートを６０Ｈｚから１Ｈｚに切り替えるときに輝度差が発生する問題を説明する図である。

リフレッシュレートが６０Ｈｚの場合を図５の（ａ）に示し、リフレッシュレートが１Ｈｚの場合を図５の（ｂ）に示す。各場合のリフレッシュフレーム周期およびホールドフレーム周期は、それぞれ１／１２０秒（＝８．３３ミミリ秒）である。ディスプレイ装置が６０Ｈｚのリフレッシュレートで駆動するとき、１セット周期は１／６０秒（＝１６．６６ミリ秒）であり、ディスプレイ装置が１Ｈｚのリフレッシュレートで駆動するとき、１セット周期は１秒である。

図５の（ａ）に示すように、画素が６０Ｈｚのリフレッシュレートで駆動するとき、リフレッシュフレームおよびホールドフレームは交互に駆動してもよい。したがって、ホールドフレームに印加されたバイアス電圧は、リフレッシュフレームの初期化区間によって格納されずにリセットされてもよい。

ただし、図５の（ｂ）に示すように、ディスプレイ装置が１Ｈｚのリフレッシュレートで駆動するとき、リフレッシュフレームの後にホールドフレームが続く。したがって、ホールドフレームに印加されたバイアス電圧は、駆動トランジスタＤＴのストレス電圧として格納される。駆動トランジスタＤＴにバイアス電圧を印加する回数が増加すると、駆動トランジスタＤＴの電荷が増加して、駆動トランジスタＤＴが飽和する。すなわち、画素が６０Ｈｚおよび１Ｈｚで駆動するとき、駆動トランジスタＤＴの特性が変化し、輝度差の原因となる。

６０Ｈｚでの駆動と１Ｈｚでの駆動との間の駆動トランジスタＤＴの特性の違いは、１セット内のバイアスストレス量の違いによるものである。すなわち、ディスプレイ装置が６０Ｈｚのリフレッシュレートで駆動する場合、１セットに１つのホールドフレームがあるため、バイアスストレスは１回であるが、ディスプレイ装置が１Ｈｚのリフレッシュレートで駆動する場合、１セットに１１９個のホールドフレームがあるため、バイアスストレスは１１９回ある。したがって、バイアスストレス量に差が発生する。結果的に、駆動トランジスタＤＴの特性が変化し、輝度差が発生する。言い換えると、高いリフレッシュレート（例えば、６０Ｈｚ）から低いリフレッシュレート（例えば、１Ｈｚ）に変えたリフレッシュレートでディスプレイ装置を駆動するとき、駆動トランジスタＤＴのバイアスストレス量に差が発生し、これにより、駆動トランジスタＤＴの特性が変化して、駆動電流Ｉｄの大きさが減少する。結果的に、高いリフレッシュレートから低いリフレッシュレートに変えたリフレッシュレートでディスプレイ装置を駆動するとき、駆動電流Ｉｄの減少によりエレクトロルミネッセンス素子ＥＬＤの輝度は減少する。これは、リフレッシュが変化した時点で、視聴者にちらつきとして感知される。

本開示が提供するディスプレイ装置において、画素回路は第１リフレッシュレートで駆動されてもよい。また、画素回路は、第１リフレッシュレートから、該第１リフレッシュレートより低いリフレッシュレートを有する第２リフレッシュレートに切り替えて駆動してもよい。

以下、リフレッシュレートを変更する前後において、第１バイアス電圧の第２電圧Ｖ１＿Ｈ、または第２バイアス電圧Ｖ２を制御することによって輝度差を防止する方法を開示する。

＜第１実施形態＞
図６は、輝度偏差補償駆動の第１方法を説明する図である。例えば、第１リフレッシュレートＲＲ１は６０Ｈｚであってもよく、第２リフレッシュレートＲＲ２は、１Ｈｚであってもよい。第１リフレッシュレートＲＲ１区間において、第１リフレッシュレートＲＲ１のフラグ値は値１を有してもよく、第２リフレッシュレートのフラグ値は値０を有してもよい。また、第２リフレッシュレートＲＲ２区間において、第１リフレッシュレートＲＲ１のフラグ値は値０を有してもよく、第２リフレッシュレートのフラグ値は値１を有してもよい。

第１バイアス電圧Ｖ１の第２電圧Ｖ１＿Ｈは、第２リフレッシュレートＲＲ２に切り替えた後の第１リフレッシュフレーム周期（１セットのフレームＲ０）において基準電圧Ｒｅｆより第１レベルだけ高い電圧に調整されてもよい。例えば、第１レベルは、基準電圧Ｒｅｆの５％の値を有してもよいが、これに限定されない。

第２リフレッシュレートＲＲ２に切り替えた後の第１リフレッシュフレーム周期（１セットのフレームＲ０）における第１バイアス電圧Ｖ１の第２電圧Ｖ１＿Ｈの調整は、この区間における輝度変動の補償のためである。第１バイアス電圧Ｖ１の第２電圧Ｖ１＿Ｈが上昇すると、駆動トランジスタＤＴのチャネルの電圧がゲートの電圧よりも高くなり、駆動電流Ｉｄが増加する。結果的に、エレクトロルミネッセンス素子ＥＬＤの輝度が増加して補償されるため、リフレッシュレートを高いリフレッシュレートをから低いリフレッシュレートに変えて画素を駆動すると、リフレッシュレートが変化したときのちらつきの発生の問題を解決することができる。

第１バイアス電圧Ｖ１の第２電圧Ｖ１＿Ｈは、第２リフレッシュレートＲＲ２に切り替えた後の第１リフレッシュフレーム周期の後のリフレッシュフレーム周期（２セットのフレームＲ０）において基準電圧Ｒｅｆより第２レベルだけ高い電圧に調整されてもよい。例えば、第２レベルは、基準電圧Ｒｅｆの３％の値を有してもよいが、これに限定されない。駆動トランジスタＤＴの特性は、第２リフレッシュレートＲＲ２に切り替えた直後に最も変化し、駆動電流Ｉｄの低減量も最大である。したがって、第１リフレッシュフレーム周期の後のリフレッシュフレーム周期において、エレクトロルミネッセンス素子ＥＬＤの輝度補償を小さくする必要がある。したがって、第２レベルが第１レベルより低いことが好ましい。

第２バイアス電圧Ｖ２は、第２リフレッシュレートＲＲ２に切り替えた後の第１リフレッシュフレーム周期において第１レベルだけ低い電圧に調整されてもよい。例えば、第１レベルは、基準電圧Ｒｅｆの５％の値を有してもよいが、これに限定されない。第２バイアス電圧Ｖ２は、エレクトロルミネッセンス素子ＥＬＤの画素電極を初期化する。初期化電圧を低下させることによりエレクトロルミネッセンス素子ＥＬＤの最終輝度が低下するので、リフレッシュフレームとホールドフレームとの間の輝度偏差を防止することができる。

＜第２実施形態＞
図７は、輝度偏差補償駆動の第２方法を説明する図である。上記に、駆動トランジスタＤＴの特性の違いは、第１リフレッシュレートでの駆動と第２リフレッシュレートでの駆動との間で発生することを説明した。駆動トランジスタＤＴの特性の違いは、１セット内のバイアスストレス量の違いによるものである。第２実施形態は、駆動トランジスタＤＴの特性の違いの理由となるバイアスストレス量の偏差を除去する方法を提供する。

第２リフレッシュレートでの駆動におけるバイアスストレス量を低減するために、ホールドフレーム周期における第１バイアス電圧Ｖ１の第２電圧Ｖ１＿Ｈを低下させる必要がある。具体的には、第１バイアス電圧Ｖ１の第２電圧Ｖ１＿Ｈが、第２リフレッシュレートＲＲ２に切り替えた後のホールドフレーム周期全体において第１レベルだけ低い電圧に調整されることで、バイアスストレス量の偏差を除去することができる。例えば、第１レベルは、基準電圧Ｒｅｆの５％の値を有してもよいが、これに限定されない。

一方、ホールドフレーム周期に第１バイアス電圧Ｖ１の第２電圧Ｖ１＿Ｈが低下されるため、リフレッシュフレームとホールドフレームとの間に輝度偏差が発生する可能性がある。したがって、リフレッシュフレームとホールドフレームとの間の輝度偏差を除去するために、ホールドフレーム周期に第２バイアス電圧Ｖ２を上昇させることによって輝度を補正する必要がある。具体的には、第２バイアス電圧Ｖ２は、第２リフレッシュレートＲＲ２に切り替えた後のホールドフレーム周期全体において第１レベルだけ高い電圧に調整される。また、第２バイアス電圧Ｖ２は、第２リフレッシュレートＲＲ２に切り替える直前のホールドフレーム周期Ｈ１において第１レベルだけ高い電圧に調整される。例えば、第１レベルは、基準電圧Ｒｅｆの５％の値を有してもよいが、これに限定されない。

＜第３実施形態＞
図８は、輝度偏差補償駆動の第３方法を説明する図である。第１および第２実施形態とは異なり、第３実施形態は、第２バイアス電圧Ｖ２は調整されず、第１バイアス電圧Ｖ１の第２電圧Ｖ１＿Ｈのみが調整されて駆動されることを特徴とする。

まず、第２リフレッシュレートでの駆動におけるバイアスストレス量を低減するために、ホールドフレーム周期における第１バイアス電圧Ｖ１の第２電圧Ｖ１＿Ｈが低下される。具体的には、第１バイアス電圧Ｖ１の第２電圧Ｖ１＿Ｈは、第２リフレッシュレートＲＲ２に切り替えた後のリフレッシュフレーム周期において第１レベルだけ高い電圧に調整される。

また、リフレッシュフレームとホールドフレームとの間の輝度偏差を除去するために、ホールドフレーム周期に第１バイアス電圧Ｖ１の第２電圧Ｖ１＿Ｈを低下させることによって輝度を補正する。具体的には、電圧は、ホールドフレーム周期において第１レベルだけ低い電圧に調整される。例えば、第１レベルは、基準電圧Ｒｅｆの５％の値を有してもよいが、これに限定されない。

第３実施形態は、第１バイアス電圧Ｖ１の第２電圧Ｖ１＿Ｈが３つの電圧レベル、すなわち、基準電圧Ｒｅｆ、第１レベルだけ上昇する第１変化電圧、および第１レベルだけ低下した第２変化電圧を有するという特性を有する。

＜第４実施形態＞
図９は、輝度偏差補償駆動の第４方法を説明する図である。第３実施形態とは異なり、第４実施形態は、第１バイアス電圧Ｖ１の第２電圧Ｖ１＿Ｈが２つの電圧レベル、すなわち、基準電圧Ｒｅｆ、および第１レベルだけ上昇した変化電圧を有することを特徴とする。

上記に、駆動トランジスタＤＴの特性の違いは、第１リフレッシュレートでの駆動と第２リフレッシュレートでの駆動との間で発生することを説明した。駆動トランジスタＤＴの特性の違いは、１セット内のバイアスストレス量の違いによるものである。第４実施形態は、駆動トランジスタＤＴの特性の違いの理由となるバイアスストレス量の偏差を除去する方法を提供する。バイアスストレス量の偏差は、第２リフレッシュレートＲＲ２に切り替える直前のホールドフレーム周期において第１バイアス電圧Ｖ１の第２電圧Ｖ１＿Ｈを上昇させることで除去される。

具体的には、第１バイアス電圧Ｖ１の第２電圧Ｖ１＿Ｈは、第２リフレッシュレートＲＲ２に切り替える直前のホールドフレーム周期において第１レベルだけ高い電圧に調整される。例えば、第１レベルは、基準電圧Ｒｅｆの５％の値を有してもよいが、これに限定されない。

輝度偏差補償駆動に対する第１から第４方法によると、高いリフレッシュレート（例えば、６０Ｈｚ）から低いリフレッシュレート（例えば、１Ｈｚ）に変えたリフレッシュレートで画素を駆動するときに発生する輝度偏差を除去することができる。

上記のように、本開示は、可変リフレッシュレート（ＶＲＲ）を用いたエレクトロルミネッセンスディスプレイ装置に関する。輝度偏差補償駆動に対する第１から第４方法によると、高いリフレッシュレート（例えば、６０Ｈｚ）から低いリフレッシュレート（例えば、１Ｈｚ）に変えたリフレッシュレートで画素を駆動するときに発生する駆動トランジスタＤＴのバイアスストレス量の偏差を除去することができる。結果的に、リフレッシュレートが変化するときの輝度差の発生は減少され、視聴者はリフレッシュレートが変化することを感知できない。

本開示は図示した実施形態を参照しながら説明されたが、これは単なる例示であり、当業者には、様々な修正およびそれに同等のことがなされ得ることが理解できるであろう。したがって、本開示の真の技術的範囲は、添付の特許請求の範囲の精神よって判断されるべきである。

Claims (16)

1. 画素電極およびカソード電極を含むエレクトロルミネッセンス素子に接続された画素回路を駆動するためのディスプレイドライバであって、
   前記ディスプレイドライバは、第１リフレッシュレートと、前記第１リフレッシュレートよりも低い第２リフレッシュレートとの間で切り替えるように、前記画素回路を駆動するための信号を生成するように構成され、
   画素は、リフレッシュフレーム期間およびホールドフレーム期間を通して駆動され、
   前記画素回路は、
   ソース電極、ドレイン電極、およびゲート電極を有し、前記エレクトロルミネッセンス素子に駆動電流を供給する駆動トランジスタ（ＤＴ）と、
   前記ディスプレイドライバから供給される第１走査信号に従って、前記駆動トランジスタの前記ドレイン電極と前記ゲート電極を接続するように構成された補償トランジスタ（Ｔ１）と、
   発光信号生成装置から供給される発光信号に従って、前記駆動トランジスタの前記ドレイン電極と前記エレクトロルミネッセンス素子の前記画素電極を接続するように構成された発光制御トランジスタと、
   前記ディスプレイドライバから供給される第２走査信号に従って、前記駆動トランジスタの、前記エレクトロルミネッセンス素子側の電極である前記ドレイン電極に第１バイアス電圧を印加するように構成された第１バイアストランジスタ（Ｔ５）と、
   前記ディスプレイドライバから供給される第３走査信号に従って、前記エレクトロルミネッセンス素子の前記画素電極に第２バイアス電圧を印加するように構成された第２バイアストランジスタ（Ｔ６）と
   を含み、
   前記第１バイアス電圧は、第１電圧と、前記第１電圧よりも高い第２電圧を有し、
   前記リフレッシュフレーム期間は、
   前記発光制御トランジスタをオンからオフにし、前記第１および第２バイアストランジスタをオフからオンにし、前記駆動トランジスタの前記ドレイン電極に前記第１バイアス電圧の前記第２電圧を印加し、および前記エレクトロルミネッセンス素子の前記画素電極に前記第２バイアス電圧を印加し、ついで、前記第１および第２バイアストランジスタをオンからオフにする第１バイアス期間と、
   前記補償トランジスタ、前記第１バイアストランジスタ、および前記第２バイアストランジスタをオンにし、前記発光制御トランジスタのオフ状態を維持して、前記駆動トランジスタの前記ゲート電極の電圧を前記第１電圧に初期化する初期化期間と、
   前記第１および第２バイアストランジスタをオンからオフにし、前記補償トランジスタのオン状態を維持し、前記発光制御トランジスタのオフ状態を維持し、前記駆動トランジスタの前記ソース電極にデータ電圧を一定時間印加して、前記駆動トランジスタの閾値電圧をサンプリングするサンプリング期間と、
   前記補償トランジスタをオンからオフにし、前記第１および第２バイアストランジスタをオフからオンにし、前記発光制御トランジスタのオフ状態を維持し、前記駆動トランジスタの前記ドレイン電極に前記第１バイアス電圧の前記第２電圧を印加し、および前記エレクトロルミネッセンス素子の前記画素電極に前記第２バイアス電圧を印加し、ついで、第１および第２バイアストランジスタをオンからオフにする第２バイアス期間と、
   前記発光制御トランジスタをオフからオンにして、前記エレクトロルミネッセンス素子に前記駆動電流を供給して前記エレクトロルミネッセンス素子を発光させる発光期間と
   を含み、
   前記第１リフレッシュレートから前記第２リフレッシュレートに切り替える前後に、前記第１バイアス電圧の前記第２電圧または前記第２バイアス電圧は動的に制御される
   ディスプレイドライバ。
2. 前記第２リフレッシュレートに切り替えた後の第１リフレッシュフレーム期間において前記駆動トランジスタの前記ソース電極にデータ電圧を印加しない、請求項１に記載のディスプレイドライバ。
3. 前記第１バイアス電圧の前記第２電圧は、前記第２リフレッシュレートに切り替えた後の前記第１リフレッシュフレーム期間において、第１レベルだけ高い電圧に制御される、請求項２に記載のディスプレイドライバ。
4. 前記第１バイアス電圧の前記第２電圧は、前記第２リフレッシュレートに切り替えた後の前記第１リフレッシュフレーム期間の後のリフレッシュ期間において第２レベルだけ高く、
   前記第１レベルは、前記第２電圧の５％であり、前記第２レベルは前記第２電圧の３％である、請求項３に記載のディスプレイドライバ。
5. 前記第２バイアス電圧は、前記第２リフレッシュレートに切り替えた後の前記第１リフレッシュフレーム期間において第１レベルだけ低い電圧に制御される、請求項２に記載のディスプレイドライバ。
6. 前記第１バイアス電圧の前記第２電圧は、前記第２リフレッシュレートに切り替えた後の前記ホールドフレーム期間において第１レベルだけ低い電圧に制御される、請求項１に記載のディスプレイドライバ。
7. 前記第２バイアス電圧は、前記第２リフレッシュレートに切り替えた後の前記ホールドフレーム期間において前記第１レベルだけ高い電圧に制御される、請求項６に記載のディスプレイドライバ。
8. 前記第２バイアス電圧は、前記第２リフレッシュレートに切り替える替えた後の前記、前記ホールドフレーム期間において前記第１レベルだけ高い電圧に制御される、請求項６に記載のディスプレイドライバ。
9. 前記第２リフレッシュレートに切り替えた後、前記第１バイアス電圧の前記第２電圧は、前記リフレッシュフレーム期間において第１レベルだけ高い電圧に制御され、前記ホールドフレーム期間において前記第１レベルだけ低い電圧に制御される、請求項１に記載のディスプレイドライバ。
10. 前記第１バイアス電圧の前記第２電圧は、前記第２リフレッシュレートに切り替える直前の前記ホールドフレーム期間において第１レベルだけ高い電圧に制御される、請求項１に記載のディスプレイドライバ。
11. 前記第２走査信号は、前記第３走査信号と同じである請求項１に記載のディスプレイドライバ。
12. 前記画素が前記第１リフレッシュレートで駆動されるとき、前記リフレッシュフレーム期間および前記ホールドフレーム期間が交互に駆動され、
    前記画素が前記第２リフレッシュレートで駆動されるとき、１回のリフレッシュフレーム期間と、前記１回のリフレッシュフレームに続く複数回のホールドフレーム期間が交互に駆動される、請求項１に記載のディスプレイドライバ。
13. 前記第２電圧は、前記ディスプレイドライバから供給されるデータ電圧よりも高い、請求項１に記載のディスプレイドライバ。
14. 前記画素回路は、前記ディスプレイドライバから供給される発光信号に従って、前記駆動トランジスタの前記ドレイン電極を、前記エレクトロルミネッセンス素子の前記画素電極に接続するように構成された発光制御トランジスタをさらに備える、請求項１に記載のディスプレイドライバ。
15. 請求項１に記載のディスプレイドライバを備えるディスプレイ装置。
16. エレクトロルミネッセンス素子と、
    前記エレクトロルミネッセンス素子に駆動電流を供給するように構成された画素回路と、
    前記画素回路を駆動するためのドライバと
    を含み
    前記画素回路は、
    ソース電極、ドレイン電極、およびゲート電極を有し、前記エレクトロルミネッセンス素子に駆動電流を供給する駆動トランジスタ（ＤＴ）と、
    前記ドライバから供給される第１走査信号に従って、該駆動トランジスタの該ドレイン電極と該ゲート電極を接続するように構成された補償トランジスタ（Ｔ１）と、
    発光信号生成装置から供給される発光信号に従って、前記駆動トランジスタの前記ドレイン電極と前記エレクトロルミネッセンス素子の画素電極を接続するように構成された発光制御トランジスタと、
    前記ドライバから供給される第２走査信号に従って、前記駆動トランジスタの、前記エレクトロルミネッセンス素子側の電極である前記ドレイン電極に第１バイアス電圧を印加するように構成された第１バイアストランジスタ（Ｔ５）と、
    前記ドライバから供給される第３走査信号に従って、前記エレクトロルミネッセンス素子の前記画素電極に第２バイアス電圧を印加するように構成された第２バイアストランジスタ（Ｔ６）と
    を含み、
    前記第１バイアス電圧は、第１電圧と、前記第１電圧よりも高い第２電圧を有し、
    リフレッシュフレーム期間は、
    前記発光制御トランジスタをオンからオフにし、前記第１および第２バイアストランジスタをオフからオンにし、前記駆動トランジスタの前記ドレイン電極に前記第１バイアス電圧の前記第２電圧を印加し、および前記エレクトロルミネッセンス素子の前記画素電極に前記第２バイアス電圧を印加し、ついで、前記第１および第２バイアストランジスタをオンからオフにする第１バイアス期間と、
    前記補償トランジスタ、前記第１バイアストランジスタ、および前記第２バイアストランジスタをオンにし、前記発光制御トランジスタのオフ状態を維持して、前記駆動トランジスタの前記ゲート電極の電圧を前記第１電圧に初期化する初期化期間と、
    前記第１および第２バイアストランジスタをオンからオフにし、前記補償トランジスタのオン状態を維持し、前記発光制御トランジスタのオフ状態を維持し、前記駆動トランジスタの前記ソース電極にデータ電圧を一定時間印加して、前記駆動トランジスタの閾値電圧をサンプリングするサンプリング期間と、
    前記補償トランジスタをオンからオフにし、前記第１および第２バイアストランジスタをオフからオンにし、前記発光制御トランジスタのオフ状態を維持し、前記駆動トランジスタの前記ドレイン電極に前記第１バイアス電圧の前記第２電圧を印加し、および前記エレクトロルミネッセンス素子の前記画素電極に前記第２バイアス電圧を印加し、ついで、第１および第２バイアストランジスタをオンからオフにする第２バイアス期間と、
    前記発光制御トランジスタをオフからオンにして、前記エレクトロルミネッセンス素子に前記駆動電流を供給して前記エレクトロルミネッセンス素子を発光させる発光期間と
    を含み、
    第１リフレッシュレートから前記第１リフレッシュレートよりも低い第２リフレッシュレートに切り替える前後に、前記第１バイアス電圧の前記第２電圧または前記第２バイアス電圧は動的に制御されるディスプレイ装置。

Images