KR20230060774A - 전계발광 표시장치 및 이의 구동 방법 - Google Patents

전계발광 표시장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20230060774A
KR20230060774A KR1020210145328A KR20210145328A KR20230060774A KR 20230060774 A KR20230060774 A KR 20230060774A KR 1020210145328 A KR1020210145328 A KR 1020210145328A KR 20210145328 A KR20210145328 A KR 20210145328A KR 20230060774 A KR20230060774 A KR 20230060774A
Authority
KR
South Korea
Prior art keywords
period
voltage
transistor
initialization
node
Prior art date
Application number
KR1020210145328A
Other languages
English (en)
Inventor
이동규
상우규
김형식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210145328A priority Critical patent/KR20230060774A/ko
Priority to US17/956,476 priority patent/US11769447B2/en
Priority to CN202211273073.9A priority patent/CN116052580A/zh
Publication of KR20230060774A publication Critical patent/KR20230060774A/ko
Priority to US18/231,576 priority patent/US20230386396A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes

Abstract

본 명세서의 실시예에 따른 전계발광 표시장치는 발광 소자, 발광 소자에 구동 전류를 인가하는 화소 구동 회로, 화소 구동 회로에 전원 전압을 제공하는 전원 공급부, 화소 구동 회로에 데이터 전압을 제공하는 데이터 구동 회로, 화소 구동 회로에 게이트 전압을 제공하는 게이트 구동 회로를 포함한다. 그리고, 화소 구동 회로는 소스 전극은 N1 노드에, 드레인 전극은 N2 노드에, 게이트 전극은 N3 노드에 연결된 구동 트랜지스터, 구동 트랜지스터와 발광 소자 사이에 연결된 에미션 트랜지스터, N2 노드에 연결된 초기화 트랜지스터를 포함한다. 그리고, 발광 소자가 발광하기 이전에 초기화 트랜지스터는 턴-온되어 N2 노드에 초기화 전압을 인가한다. 이에 따라, 저속 구동, 저계조 표현시 전계발광 표시장치의 화질 불량을 방지할 수 있다.

Description

전계발광 표시장치 및 이의 구동 방법{ELECTROLUMINESCENT DISPLAY DEVICE AND DRIVING METHOD FOR THE SAME}
본 명세서는 화질을 향상시킬 수 있는 화소 구동 회로를 포함한 전계발광 표시장치 및 이의 구동 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보 간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 전계발광 표시장치, 액정 표시장치, 유기발광 표시장치, 및 양자점 표시장치 등과 같은 다양한 형태의 표시장치에 대한 사용이 증가하고 있다.
이 중에서 전계발광 표시장치는 응답속도가 빠르고, 발광효율이 높으며 시야각이 큰 장점이 있다. 전계발광 표시장치는 복수의 서브화소를 포함하는 표시패널, 표시패널을 구동시키기 위한 신호를 공급하는 화소 구동 회로, 및 표시패널에 전원을 공급하는 전원 공급부 등이 포함된다. 화소 구동 회로에는 표시패널에 게이트 신호를 공급하는 게이트 구동 회로 및 표시패널에 데이터 신호를 공급하는 데이터 구동 회로 등이 포함된다.
예를 들어, 전계발광 표시장치는 서브화소에 게이트 신호 및 데이터 신호 등이 공급되면, 선택된 서브화소의 발광소자가 빛을 발광하게 됨으로써 영상을 표시할 수 있다. 발광소자는 유기물 또는 무기물을 기반으로 구현될 수 있다.
전계발광 표시장치는 서브화소 내의 발광소자로부터 생성된 빛을 기반으로 영상을 표시하므로 다양한 장점을 지니고 있으나, 영상의 질을 향상시키기 위해서는 서브화소의 발광을 제어하는 화소 구동 회로의 정확도 향상이 필요하다. 예를 들어, 화소 구동 회로에 포함된 구동 트랜지스터의 문턱전압을 보상함으로써 화소 구동 회로의 정확도를 향상시킬 수 있다.
또한, 소비전력 저감을 위해 전계발광 표시장치를 저속 구동할 수 있는데, 저속 구동하는 경우 고속 구동시 인지되지 않던 화질 불량이 발생할 수 있다. 이에 따라, 화질 불량을 방지할 수 있는 화소 구동 회로의 설계 및 구동 방법이 필요하다.
앞서 언급한 바와 같이, 전계발광 표시장치의 해상도가 증가하고 소비전력이 증가함에 따라 전계발광 표시장치의 소비전력을 감소시키기 위한 구동 기술이 개발되고 있다. 소비전력을 감소시키기 위해서 특정기간 동안에는 프레임 레이트(frame rate)를 낮추어 화소들을 저속 구동할 수 있다. 예를 들어, 모바일(mobile) 모델의 경우 실사용 모드에서는 60Hz, 120Hz 등의 주파수로 정상 구동을 하고 대기 모드에서는 1Hz 등의 주파수로 저속 구동을 함으로써 소비전력을 감소시킬 수 있다.
또한, 화소 구동 회로에 포함된 트랜지스터들을 P타입의 다결정 트랜지스터로 구현할 경우, 저속 구동시 구동 트랜지스터의 게이트 노드에서 누설 전류가 발생할 수 있다. 누설 전류의 발생은 1프레임(1Frame) 동안 발광소자가 동일 휘도를 유지하기 어렵게 만들고 데이터 업데이트 주기가 길어지기 때문에 화면 깜박임(flicker)이 보일 수 있다.
또한, 전계발광 표시장치의 구동이 지속됨에 따라, 구동 트랜지스터의 문턱전압이 변화하는 이력현상(Hysteresis)이 발생한다. 구동 트랜지스터의 이력현상을 완화하기 위해 구동 트랜지스터에 일정 스트레스를 가할 수 있다. 구동 트랜지스터에 일정 스트레스를 주는 방법은 구동 트랜지스터의 이력현상을 방지하지만, 발광 소자의 애노드 전압을 상승시킬 수 있으므로 데이터 전압이 낮은 저계조 표현에 어려움이 있다.
본 명세서의 실시예에 따른 해결 과제는 저속 구동에서 구동 트랜지스터의 이력현상을 완화하기 위한 화소 구동 회로를 포함한 전계발광 표시장치 및 이의 구동 방법을 제공하는 것이다.
본 명세서의 실시예에 따른 다른 해결 과제는 정확한 저계조 표현을 위한 화소 구동 회로를 포함한 전계발광 표시장치 및 이의 구동 방법을 제공하는 것이다.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 실시예에 따른 전계발광 표시장치에 있어서, 전계발광 표시장치는 발광 소자, 발광 소자에 구동 전류를 인가하는 화소 구동 회로, 화소 구동 회로에 전원 전압을 제공하는 전원 공급부, 화소 구동 회로에 데이터 전압을 제공하는 데이터 구동 회로, 화소 구동 회로에 게이트 전압을 제공하는 게이트 구동 회로를 포함한다. 그리고, 화소 구동 회로는 소스 전극은 N1 노드에, 드레인 전극은 N2 노드에, 게이트 전극은 N3 노드에 연결된 구동 트랜지스터, 구동 트랜지스터와 발광 소자 사이에 연결된 에미션 트랜지스터, N2 노드에 연결된 초기화 트랜지스터를 포함한다. 그리고, 발광 소자가 발광하기 이전에 초기화 트랜지스터는 턴-온되어 N2 노드에 초기화 전압을 인가한다. 이에 따라, 저속 구동, 저계조 표현시 전계발광 표시장치의 화질 불량을 방지할 수 있다.
본 명세서의 일 실시예에 따른 발광 소자 및 화소 구동 회로를 포함하는 전계발광 표시장치의 구동 방법에 있어서, 화소 구동 회로는 제1 초기화 기간, 제2 초기화 기간, OBS 기간, 샘플링 및 프로그래밍 기간, 및 발광 기간을 통해 구동된다. 제1 초기화 기간은 샘플링 및 프로그래밍 기간 이전에 구동되는 단계이고, 제2 초기화 기간은 OBS 기간과 발광 기간 사이에서 구동되는 단계이며, 제2 초기화 기간은 제1 초기화 기간, OBS 기간, 샘플링 및 프로그래밍 기간, 및 발광 기간보다 짧은 기간이다. 이에 따라, 저속 구동, 저계조 표현시 전계발광 표시장치의 화질 불량을 방지할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 실시예들에 따르면, 화소 구동 회로는 발광 기간 이전에 초기화 기간을 가짐으로써, 구동 트랜지스터의 드레인 전극과 발광 소자의 애노드 사이에 전압차를 줄이고 저계조에서 표시패널의 화질을 향상시킬 수 있다.
그리고, 본 명세서의 실시예들에 따르면, 구동 트랜지스터에 OBS 전압을 인가함으로써, 구동 트랜지스터의 이력현상을 방지하고 저속 구동시에 화면 불량을 개선할 수 있다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 본 명세서의 일 실시예에 따른 전계발광 표시장치의 블록도이다.
도 2는 도 1의 전계발광 표시장치의 저속 구동을 나타낸다.
도 3은 본 명세서의 일 실시예에 따른 화소 구동 회로 및 발광 소자의 회로도이다.
도 4는 도 3의 화소 구동 회로에 입력되는 게이트 신호들 및 전압에 대한 파형도이다.
도 5는 본 명세서의 다른 실시예에 따른 화소 구동 회로 및 발광 소자의 회로도이다.
도 6은 도 5의 화소 구동 회로에 입력되는 게이트 신호들 및 전압에 대한 파형도이다.
도 7은 본 명세서의 또 다른 실시예에 따른 화소 구동 회로 및 발광 소자의 회로도이다.
도 8은 도 7의 화소 구동 회로에 입력되는 게이트 신호들 및 전압에 대한 파형도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
본 명세서에서 전계발광 표시장치의 기판 상에 형성되는 화소 구동 회로는 N타입 또는 P타입의 트랜지스터로 구현될 수 있다. 예를 들어, 트랜지스터는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 트랜지스터로 구현될 수 있다. 트랜지스터는 게이트 전극, 소스 전극, 및 드레인 전극을 포함한 3전극 소자이다. 트랜지스터의 소스 전극과 드레인 전극은 고정된 것이 아니고, 트랜지스터의 소스 전극과 드레인 전극은 인가 전압에 따라 변경될 수 있다.
이하에서, 게이트 온 전압(gate on voltage)은 트랜지스터가 턴-온(turn-on)될 수 있는 게이트 신호의 전압이고, 게이트 오프 전압(gate off voltage)은 트랜지스터가 턴-오프(turn-off)될 수 있는 전압이다.
이하, 첨부된 도면을 참조하여 본 명세서의 일 실시예에 따른 전계발광 표시장치 및 이의 구동 방법에 대하여 설명하기로 한다.
도 1은 본 명세서의 일 실시예에 따른 전계발광 표시장치(100)의 블록도이다.
도 1을 참조하면, 본 명세서의 일 실시예에 따른 전계발광 표시장치(100)는, 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)이 배치되고 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)과 연결된 복수의 화소(PX)가 배열된 표시패널(110)과, 표시패널(110)에 구동 신호를 제공하는 구동 회로들을 포함할 수 있다.
복수의 화소(PX)는 매트릭스 형태로 배치되어 화소 어레이를 구성하는 것으로 도시하였지만, 이에 한정되지 않고 다양한 형태로 배치될 수 있다.
구동 회로는 복수의 데이터 라인(DL)에 데이터 신호를 제공하는 데이터 구동 회로(120), 복수의 게이트 라인(GL)에 게이트 신호를 제공하는 게이트 구동 회로(GD), 데이터 구동 회로(120) 및 게이트 구동 회로(GD)를 제어하는 컨트롤러(130) 등을 포함할 수 있다.
표시패널(110)은 영상이 표시되는 표시 영역(DA)과 표시 영역(DA)의 외곽 영역인 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에는 복수의 화소(PX) 및 복수의 화소(PX)에 데이터 신호를 제공하는 데이터 라인(DL) 및 게이트 신호를 제공하는 게이트 라인(GL)이 배치될 수 있다.
표시 영역(DA)에 배치된 복수의 데이터 라인(DL)은 비표시 영역(NDA)까지 연장되어, 데이터 구동 회로(120)와 전기적으로 연결될 수 있다. 데이터 라인(DL)은 열방향으로 배치된 복수의 화소(PX)와 데이터 구동 회로(120)를 전기적으로 연결시키며, 단일 배선으로 구현될 수도 있고, 또는 링크 배선을 이용하여 복수의 배선들을 컨택홀을 통해 연결시킴으로써 구현될 수도 있다.
표시 영역(DA)에 배치된 복수의 게이트 라인(GL)은 비표시 영역(NDA)까지 연장되어, 게이트 구동 회로(GD)와 전기적으로 연결될 수 있다. 게이트 라인(GL)은 행방향으로 배치된 복수의 화소(PX)와 게이트 구동 회로(GD)를 전기적으로 연결시킨다. 또한, 비표시 영역(NDA)에는 게이트 구동 회로(GD)가 다양한 게이트 신호들을 생성하거나 복수의 화소(PX)에 신호를 전달하기 위한 배선들이 배치될 수 있다. 예를 들어, 배선들은 하이 레벨 게이트 전압을 게이트 구동 회로(GD)에 공급하는 하나 이상의 하이 레벨 게이트 전압 배선과, 로우 레벨 게이트 전압을 게이트 구동 회로(GD)에 공급하는 하나 이상의 로우 레벨 게이트 전압 배선과, 복수의 클럭 신호를 게이트 구동 회로(GD)에 공급하는 복수의 클럭 배선과, 하나 이상의 스타트 신호를 게이트 구동 회로(GD)에 공급하는 하나 이상의 스타트 배선 등을 포함할 수 있다.
표시패널(110)에서 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)은 화소 어레이와 함께 배치된다. 앞서 설명한 바와 같이, 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)은 각각 행 또는 열로 배치될 수 있는데, 설명의 편의를 위해 복수의 데이터 라인(DL)은 열로 배치되고, 복수의 게이트 라인(GL)은 행으로 배치되는 것으로 가정하지만, 이에 한정되는 것은 아니다.
컨트롤러(130)는 각 프레임에서 구현하는 타이밍에 따라 데이터 신호 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동 회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동 회로(120)를 제어한다.
컨트롤러(130)는 입력 영상 데이터와 함께 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 클럭 신호 등을 포함하는 타이밍 신호들을 외부로부터 수신한다. 타이밍 신호들을 수신한 컨트롤러(130)는 데이터 구동 회로(120) 및 게이트 구동 회로(GD)를 제어하기 위한 제어 신호들을 생성하고 출력한다.
예를 들어, 컨트롤러(130)는 데이터 구동 회로(120)를 제어하기 위하여 소스 스타트 펄스, 소스 샘플링 클럭, 소스 출력 인에이블 신호 등을 포함하는 각종 데이터 제어 신호를 출력한다. 소스 스타트 펄스는 데이터 구동 회로(120)를 구성하는 하나 이상의 데이터 신호 생성 회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭은 데이터 신호 생성 회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호는 데이터 구동 회로(120)의 출력 타이밍을 제어한다.
또한, 컨트롤러(130)는 게이트 구동 회로(GD)를 제어하기 위하여, 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블 신호 등을 포함하는 게이트 제어 신호를 출력한다. 게이트 스타트 펄스는 게이트 구동 회로(GD)를 구성하는 하나 이상의 게이트 신호 생성 회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭은 하나 이상의 게이트 신호 생성 회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호는 하나 이상의 게이트 신호 생성 회로의 타이밍 정보를 지정하고 있다.
컨트롤러(130)는 통상의 표시장치 기술에서 이용되는 타이밍 컨트롤러이거나, 타이밍 컨트롤러를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어장치일 수 있다.
컨트롤러(130)는 데이터 구동 회로(120)와 별도의 부품으로 구현될 수 있고, 데이터 구동 회로(120)와 함께 통합되어 하나의 집적회로로 구현될 수도 있다.
데이터 구동 회로(120)는 하나 이상의 데이터 신호 생성 회로를 포함하여 구현될 수 있다. 데이터 신호 생성 회로는 시프트 레지스터, 래치 회로, 디지털 아날로그 컨버터, 출력 버퍼 등을 포함할 수 있다. 데이터 신호 생성 회로는 경우에 따라 아날로그 디지털 컨버터를 더 포함할 수 있다.
데이터 신호 생성 회로는 테이프 오토메티드 본딩(TAB, Tape automated bonding) 방식, 칩 온 글래스(COG, Chip on glass) 방식, 또는 칩 온 패널(COP, Chip on panel) 방식으로 표시패널(110)의 본딩 패드에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 복수의 데이터 신호 생성 회로는 표시패널(110)에 연결된 소스-회로 필름 상에 실장되는 칩 온 필름(COF, Chip on film) 방식으로 구현될 수도 있다.
게이트 구동 회로(GD)는 복수의 게이트 라인(GL)으로 게이트 신호를 순차적으로 공급함으로써, 복수의 게이트 라인(GL)에 연결된 복수의 화소(PX)를 구동시킨다. 게이트 구동 회로(GD)는 시프트 레지스터, 레벨 시프터 등을 포함할 수 있다.
게이트 구동 회로(GD)는 테이프 오토메티드 본딩(TAB, Tape automated bonding) 방식, 칩 온 글래스(COG, Chip on glass) 방식, 또는 칩 온 패널(COP, Chip on panel) 방식으로 표시패널(110)의 본딩 패드에 연결되거나, GIP 타입으로 구현되어 표시패널(110)에 직접화되어 배치될 수 있다. 또한, 복수의 게이트 신호 생성 회로는 표시패널(110)에 연결된 게이트-회로 필름 상에 실장되는 칩 온 필름(COF, Chip on film) 방식으로 구현될 수도 있다. 이하에서는 설명의 편의를 위하여, 게이트 구동 회로(GD)가 복수의 게이트 신호 생성 회로를 포함하고, 복수의 게이트 신호 생성 회로는 GIP 타입으로 구현되어 표시패널(110)의 비표시 영역(NDA)에 배치되는 경우를 예로 든다.
게이트 구동 회로(GD)는 컨트롤러(130)의 제어에 따라, 트랜지스터 턴-온 전압(또는 게이트 온 전압) 또는 트랜지스터 턴-오프 전압(또는 게이트 오프 전압)의 게이트 신호를 복수의 게이트 라인(GL)에 순차적으로 공급한다. 데이터 구동 회로(120)는 게이트 구동 회로(GD)에 의해 특정 게이트 라인에 신호가 제공되면, 컨트롤러(130)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 신호로 변환하여 복수의 데이터 라인(DL)으로 공급한다.
데이터 구동 회로(120)는 표시패널(110)의 일 측에 위치할 수 있다. 예를 들어, 표시패널(110)의 상측, 하측, 좌측, 또는 우측일 수 있다. 또한, 데이터 구동 회로(120)는 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측에 모두 위치할 수도 있다. 예를 들어, 표시패널(110)의 상측과 하측, 또는 좌측과 우측일 수 있다.
게이트 구동 회로(GD)는 표시패널(110)의 일 측에 위치할 수 있다. 예를 들어, 표시패널(110)의 상측, 하측, 좌측, 또는 우측일 수 있다. 또한, 게이트 구동 회로(GD)는 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측에 모두 위치할 수도 있다. 예를 들어, 표시패널(110)의 상측과 하측, 또는 좌측과 우측일 수 있다.
표시패널(110)에 배치된 복수의 게이트 라인(GL)이 행방향으로 배치되고 복수의 데이터 라인(DL)이 열방향으로 배치되는 것을 예로 들어 설명하고 있으므로, 데이터 구동 회로(120)는 표시패널(110)의 상측에 위치하고 게이트 구동 회로(GD)는 표시패널(110)의 좌측과 우측에 모두 위치하는 것으로 가정하여 설명한다.
표시패널(110)에 배치된 복수의 게이트 라인(GL)은 복수의 스캔 라인 및 복수의 에미션 라인 등을 포함할 수 있다. 복수의 스캔 라인 및 복수의 에미션 라인은 서로 다른 트랜지스터들의 게이트 전극으로 서로 다른 종류의 게이트 신호를 전달하는 배선들이다.
따라서, 게이트 구동 회로(GD)는 게이트 라인(GL)의 한 종류인 복수의 스캔 라인으로 스캔 신호들을 출력하는 복수의 스캔 구동 회로와, 다른 한 종류인 복수의 에미션 라인으로 에미션 신호들을 출력하는 복수의 에미션 구동 회로를 포함할 수 있다.
본 명세서의 일 실시예에 따른 전계발광 표시장치(100)는 전원 공급부를 포함할 수 있다. 전원 공급부는 전계발광 표시장치(100)의 외부로부터 전계발광 표시장치(100)에 입력된 전원을 전계발광 표시장치(100)에 포함된 구동 회로들을 구동시키는데 적합한 전원으로 변환 또는 유지시켜준다. 전원 공급부는 게이트 구동 회로(GD), 데이터 구동 회로(120), 및 타이밍 컨트롤러(130)와 별개로 구현된 반도체 집적 소자로 하나의 집적 회로로 구현될 수 있다. 그리고, 전원 공급부는 전계발광 표시장치(100)가 턴-온되면 입력 전압이 상승하며 타이밍 컨트롤러(130) 또는 표시패널(110)에 필요한 전압을 출력한다.
도 2는 도 1의 전계발광 표시장치의 저속 구동을 나타낸다.
도 2를 참조하면, 본 명세서의 일 실시예의 전계발광 표시장치(100)는 소비 전력을 줄이기 위해 저속 구동을 채용할 수 있다. 도 2의 (A)는 60Hz의 프레임 주파수인 경우이고, (B)는 프레임 주파수가 60Hz보다 작은 경우로 저속 구동을 의미하므로 (A)의 구동에 비해 데이터 전압이 기입되는 영상 프레임의 수가 작다. 60Hz 구동은 1초에 60개의 영상 프레임들이 재현되는 데, 60개의 영상 프레임들 모두에서 데이터 전압의 기입 동작이 이뤄진다. 이에 반해, (B)의 저속 구동은 60개의 영상 프레임들 중에서 일부 영상 프레임들에서만 데이터 전압의 기입 동작이 이뤄지고, 나머지 영상 프레임들에서는 앞선 영상 프레임에서 기입된 데이터 전압을 그대로 유지한다. 다시 말해, 데이터 전압이 기입되지 않는 나머지 영상 프레임들에서는 데이터 구동 회로(120)와 게이트 구동 회로(GD)의 출력 동작이 중지되므로 소비 전력이 줄어드는 효과가 있다. 저속 구동은 정지 영상 또는 영상 변화가 적은 동영상에 채용될 수 있으며, 데이터 전압의 업데이트 주기가 60Hz 구동에 비해 길다. 따라서, 화소 구동 회로에서 구동 트랜지스터의 게이트 전극과 소스 전극 간 전압이 유지되는 시간은 60Hz 구동시에 비해 저속 구동시에 더 길다. 저속 구동시에는 구동 트랜지스터의 게이트 전극과 소스 전극 간 전압을 원하는 시간만큼 유지시키는 것이 필요하며, 이를 위해 구동 트랜지스터의 게이트 전극에 직/간접적으로 연결된 스위칭 트랜지스터들은 오프 특성이 좋은 산화물 트랜지스터로 구현될 수 있다. 한편, 본 발명의 실시예는 입력 영상의 특성에 따라 60Hz 구동과 저속 구동을 선택적으로 채택할 수 있다.
도 3은 본 명세서의 일 실시예에 따른 화소 구동 회로 및 발광 소자(EL)의 회로도이고, 도 4는 도 3의 화소 구동 회로에 입력되는 게이트 신호들 및 전압에 대한 파형도이다.
앞에서 언급한 바와 같이, 복수의 화소(PX)는 각각 발광 소자(EL) 및 발광 소자(EL)에 인가되는 전류량을 제어하는 화소 구동 회로를 포함한다. 그리고, 발광 소자(EL)에 인가되는 전류량을 구동 전류라고 지칭할 수 있다.
본 명세서의 일 실시예에 따른 화소 구동 회로는 표시패널(110)의 표시 영역(DA)에서 n번째 행에 배치된 화소들에 적용될 수 있다. 발광 소자(EL)의 애노드는 N4 노드에 연결되고, 화소 구동 회로는 발광 소자(EL)와 N4 노드에서 전기적으로 연결될 수 있다. 즉, 화소 구동 회로는 N4 노드로 구동 전류를 제공한다.
도 3 및 도 4를 참조하면, 본 명세서의 일 실시예에 따른 화소 구동 회로에는 제1 스캔 신호(SN(n)), 제2 스캔 신호(SP1(n)), 제3 스캔 신호(SP2(n)), 및 에미션 신호(EM(n))의 게이트 신호들이 게이트 구동 회로(GD)를 통해 제공된다. 그리고, 데이터 전압(VDATA)이 데이터 구동 회로(120)를 통해 제공되며, 고전위 전압(VDD), 저전위 전압(VSS), 초기화 전압(VINI), 및 리셋 전압(VAR)의 전원 전압들이 전원 공급부로부터 제공된다. 이 경우, 제2 스캔 신호(SP1(n)) 및 제3 스캔 신호(SP2(n))는 P타입 트랜지스터를 제어하는 신호이고, 제1 스캔 신호(SN(n))는 N타입 트랜지스터를 제어하는 신호이다.
화소 구동 회로는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 및 커패시터(Cst)를 포함한다. 이 경우, 제1 트랜지스터(T1)는 구동 트랜지스터이다. 본 명세서의 일 실시예에 따른 화소 구동 회로에 포함된 제1 트랜지스터(T1), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7)들은 모두 P타입 트랜지스터이고, 제2 트랜지스터(T2)는 N타입 트랜지스터인 것을 예로 들어 설명한다. N타입 트랜지스터는 산화물 트랜지스터로 구현될 수 있다.
본 명세서의 일 실시예에 따른 화소 구동 회로는 제1 OBS 기간(O1), 제1 초기화 기간(I1), 샘플링 및 프로그래밍 기간(SNP), 제2 OBS 기간(O2), 제2 초기화 기간(I2), 및 발광 기간(EMI)으로 구분되어 동작할 수 있다.
제1 스캔 신호(SN(n))는 제1 초기화 기간(I1), 샘플링 및 프로그래밍 기간(SNP)에서 제2 트랜지스터(T2)를 턴-온시키기 위한 펄스를 포함한다. 제1 스캔 신호(SN(n))의 펄스는 제2 스캔 신호(SP1(n)) 및 제3 스캔 신호(SP2(n))의 펄스의 일부와 중첩할 수 있다.
제2 스캔 신호(SP1(n))는 샘플링 및 프로그래밍 기간(SNP)에서 제3 트랜지스터(T3)를 턴-온시키기 위한 펄스를 포함한다. 제2 스캔 신호(SP1(n))의 펄스는 게이트 로우 전압으로 구현된다.
제3 스캔 신호(SP2(n))는 제1 OBS 기간(O1), 제2 OBS 기간(O2), 제1 초기화 기간(I1), 및 제2 초기화 기간(I2)에서 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 턴-온시키기 위한 펄스를 포함한다. 제3 스캔 신호(SP2(n))는 제1 트랜지스터(T1)의 OBS 및 N2 노드와 N4 노드의 초기화를 위한 신호이다. 이 경우, OBS(on bias stress)란 온 바이어스 스트레스의 줄임말로 제1 트랜지스터(T1)의 문턱 전압의 변동을 방지하기 위해 제1 트랜지스터(T1)에 스트레스를 가하는 동작을 일컫는다. 시간이 지남에 따라 구동 트랜지스터의 문턱 전압이 변동되는 히스테리시스(hysteresis) 현상은 저속 구동시에 화면 불량으로 나타날 수 있다. 따라서, OBS 기간은 제1 트랜지스터(T1)의 히스테리시스를 완화시키고 프레임 응답을 개선할 수 있다.
에미션 신호(EM(n))는 발광 기간(EMI)을 제외한 제1 OBS 기간(O1), 제1 초기화 기간(I1), 샘플링 및 프로그래밍 기간(SNP), 제2 OBS 기간(O2), 제2 초기화 기간(I2)에서 제5 트랜지스터(T5)를 턴-오프시키기 위한 펄스를 포함한다. 에미션 신호(EM(n))의 펄스는 제1 스캔 신호(SN(n)), 제2 스캔 신호(SP1(n)), 및 제3 스캔 신호(SP2(n))의 펄스들과 중첩할 수 있다.
이하에서는 각각의 구동 기간에서 화소 구동 회로를 구성하는 소자들, 소자들에 입력되는 신호, 및 화소 구동 회로의 구동을 설명한다.
본 명세서의 일 실시예에 따른 화소 구동 회로의 구동은 제1 OBS 기간(O1), 제1 초기화 기간(I1), 샘플링 및 프로그래밍 기간(SNP), 제2 OBS 기간(O2), 제2 초기화 기간(I2), 및 발광 기간(EMI)으로 구분되어 이루어진다.
구동 트랜지스터(T1)는 발광 소자(EL)에 구동 전류를 제공하는 소자로써 구동 트랜지스터(T1)의 게이트 전극은 N3 노드에 연결되고, 소스 전극은 N1 노드, 드레인 전극은 N2 노드에 연결된다.
에미션 신호(EM(n))에 의해 제5 트랜지스터(T5)가 턴-오프되면서 발광 기간(EMI)이 끝나고, 제3 스캔 신호(SP2(n))에 의해 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온되는 제1 OBS 기간(O1)이 이어진다.
제6 트랜지스터(T6)의 게이트 전극은 제3 스캔 신호(SP2(n))가 제공되는 배선에 연결되고 소스 전극은 초기화 전압(VINI)이 제공되는 배선에 연결되며 드레인 전극은 N2 노드에 연결된다. 제6 트랜지스터(T6)는 초기화 트랜지스터라고 일컫을 수 있다.
제7 트랜지스터(T7)의 게이트 전극은 제3 스캔 신호(SP2(n))가 제공되는 배선에 연결되고 소스 전극은 리셋 전압(VAR)이 제공되는 배선에 연결되며 드레인 전극은 N4 노드에 연결된다.
제1 OBS 기간(O1)에서 제6 트랜지스터(T6)는 턴-온되어 초기화 전압(VINI)을 N2 노드에 인가함으로써 구동 트랜지스터(T1)를 턴-온시켜 일정 스트레스를 가한다. 제1 OBS 기간(O1)에서 초기화 전압(VINI)의 하이 전압 레벨(HVINI)은 구동 트랜지스터(T1)를 턴-온시켜 강한 포화 상태에 머무르게 하기 위해 고전위 전압(VDD)과 같거나 높다. OBS 기간(O1, O2) 동안의 초기화 전압은 OBS 전압이라고 일컫을 수도 있다.
제1 OBS 기간(O1)에서 제7 트랜지스터(T7)는 턴-온되어 리셋 전압(VAR)을 N4 노드에 인가함으로써 발광 소자(EL)의 애노드를 리셋 시킨다. 제1 OBS 기간(O1)에서 리셋 전압(VAR)의 전압 레벨(LVAR)은 발광 소자(EL)의 캐소드에 인가되는 저전위 전압(VSS)과 같거나 낮은 전압으로, 발광 소자(EL)의 동작전압보다 충분히 낮은 전압에서 설정할 수 있다. 리셋 전압(VAR)은 변하지 않는 전압으로 화소 구동 회로의 구동시 일정한 전압 레벨(LVAR)을 유지한다.
제1 OBS 기간(O1) 이후, 제3 스캔 신호(SP2(n))에 의해 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온되고, 제1 스캔 신호(SN(n))에 의해 제2 트랜지스터(T2)가 턴-온되는 제1 초기화 기간(I1)이 이어진다. 제1 초기화 기간(I1)과 제1 OBS 기간(O1) 사이에서 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-오프된다.
제2 트랜지스터(T2)의 게이트 전극은 제3 스캔 신호(SN(n))가 제공되는 배선에 연결되고 소스 전극 및 드레인 전극은 각각 N3 노드 및 N2 노드에 연결된다.
제1 초기화 기간(I1)에서 제2 트랜지스터(T2) 및 제6 트랜지스터(T6)는 턴-온되고 제6 트랜지스터(T6) 및 제2 트랜지스터(T2)를 통해 초기화 전압(VINI)이 N3 노드에 인가된다. 즉, 제1 초기화 기간(I1)에서 구동 트랜지스터(T1)의 게이트 전극 및 드레인 전극을 초기화 전압(VINI)으로 방전시킨다. 이 경우, 초기화 전압(VINI)의 로우 전압 레벨(LVINI)은 하이 전압 레벨(HVINI)보다 낮은 전압으로 구동 트랜지스터(T1)를 턴-온시키면서도 구동 트랜지스터(T1)의 게이트 전극 및 드레인 전극을 초기화할 수 있는 충분히 낮은 마이너스 전압이다.
제1 초기화 기간(I1) 이후, 제2 스캔 신호(SP1(n))에 의해 제3 트랜지스터(T3)가 턴-온되고, 제1 스캔 신호(SN(n))에 의해 제2 트랜지스터(T2)가 턴-온되는 샘플링 및 프로그래밍 기간(SNP)이 이어진다.
제3 트랜지스터(T3)의 게이트 전극은 제2 스캔 신호(SP1(n))가 제공되는 배선에 연결되고 소스 전극은 데이터 전압(VDATA)이 제공되는 배선에 연결되며 드레인 전극은 N1 노드에 연결된다.
제2 트랜지스터(T2)는 제1 초기화 기간(I1)에 이어 샘플링 및 프로그래밍 기간(SNP)에서도 턴-온 상태를 유지하여 구동 트랜지스터(T1)의 게이트 전극 및 드레인 전극을 전기적으로 연결시키고 다이오드 커넥션 상태로 만든다. 그리고, 샘플링 및 프로그래밍 기간(SNP)에서 제3 트랜지스터(T3)가 턴-온되어 데이터 전압(VDATA)이 구동 트랜지스터(T1)의 소스 전극에 인가된다.
샘플링 및 프로그래밍 기간(SNP)에서 구동 트랜지스터(T1)의 소스 전극과 드레인 전극 사이에는 전류가 흐른다. 구동 트랜지스터(T1)의 게이트 전극과 드레인 전극은 다이오드 커넥션된 상태이기 때문에, 소스스 전극에서 드레인 전극으로 흐르는 전류에 의해서 N3 노드의 전압은 구동 트랜지스터(T1)의 게이트 전극과 소스 전극 간 전압(Vgs)이 구동 트랜지스터(T1)의 문턱전압(Vth)이 될때까지 상승한다.
샘플링 및 프로그래밍 기간(SNP)에서 N3 노드의 전압은 데이터 전압(VDATA)과 구동 트랜지스터(T1)의 문턱전압(Vth)의 차에 해당하는 전압(VDATA-|Vth|)으로 충전된다.
커패시터(Cst)는 고전위 전압(VDD)이 제공되는 배선에 연결된 제1 전극과 N3 노드에 연결된 제2 전극을 포함한다. 즉, N3 노드에 인가된 전압(VDATA-|Vth|)은 발광 기간(EMI)까지 커패시터(Cst)에 저장되어 구동 트랜지스터(T1)가 일정한 구동 전류를 제공할 수 있게 한다.
샘플링 및 프로그래밍 기간(SNP) 이후, 제3 스캔 신호(SP2(n))에 의해 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온되는 제2 OBS 기간(O2)이 이어진다.
제2 OBS 기간(O2)은 제1 OBS 기간(O1)과 마찬가지로, 턴-온된 제6 트랜지스터(T6)를 통해 초기화 전압(VINI)이 N2 노드에 인가되고 구동 트랜지스터(T1)를 턴-온시킴으로써 구동 트랜지스터(T1)에 일정 스트레스를 가한다. 제2 OBS 기간(O2)에서 초기화 전압(VINI)의 하이 전압 레벨(HVINI)은 구동 트랜지스터(T1)를 턴-온시켜 강한 포화 상태에 머무르게 하기 위해 고전위 전압(VDD)과 같거나 높다. 즉, 턴-온된 제6 트랜지스터(T6)를 통해 제공되는 초기화 전압(VINI)은 구동 트랜지스터(T1)의 소스 전극을 OBS 전압으로 상승시킨다. 이 경우, Vgs 값은 (VDATA-|Vth|-HVINI)가 되어 발광 기간(EMI)에서 구동 트랜지스터(T1)의 Vgs 보다 더 큰 상태이다.
제2 OBS 기간(O2)에서 턴-온된 제7 트랜지스터(T7)를 통해 리셋 전압(VAR)이 다시 N4 노드에 인가되고 발광 소자(EL)의 애노드를 리셋 시킨다. 제2 OBS 기간(O2)에서 리셋 전압(VAR)의 전압 레벨(LVAR)은 발광 소자(EL)의 캐소드에 인가되는 저전위 전압(VSS)과 같거나 낮은 전압으로, 발광 소자(EL)의 동작전압보다 충분히 낮은 전압에서 설정할 수 있다.
제2 OBS 기간(O2) 이후, 제3 스캔 신호(SP2(n))에 의해 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온되는 제2 초기화 기간(I2)이 이어진다. 제2 초기화 기간(I2)은 제2 OBS 기간(O2)과 발광 기간(EMI) 사이에 수행되는 짧은 기간이다. 제2 초기화 기간(I2)은 다른 구동 기간들, 제1 초기화 기간(I1), 제1 OBS 기간(O1), 샘플링 및 프로그래밍 기간(SNP), 제2 OBS 기간(O2) 보다 짧은 기간이다. 제2 초기화 기간(I2)이 길면 OBS 기간을 통한 구동 트랜지스터의 이력 현상 완화의 효과를 상쇄시키기게 되므로, 특히 제2 초기화 기간(I2)은 제2 OBS 기간(O2)보다 짧은 기간이다. 예를 들어, 제2 OBS 기간(O2)의 절반 정도의 길이로 설정할 수 있지만, 이에 한정되지는 않는다.
제2 초기화 기간(I2)에서 턴-온된 제6 트랜지스터(T6)를 통해 초기화 전압(VINI)이 N2 노드에 제공된다. 이 경우, 초기화 전압(VINI)의 로우 전압 레벨(LVINI)은 제1 OBS 기간(O1)이나 제2 OBS 기간(O2) 동안의 초기화 전압(VINI)의 하이 전압 레벨(HVINI)보다 낮은 마이너스 전압이다. 결국, 제2 초기화 기간(I2)은 발광 기간(EMI) 이전에 제2 OBS 기간(O2)에서 상승한 N2 노드의 전압을 낮춰줌으로써 N2 노드와 N4 노드의 전압 차이를 줄여준다. 만약, N2 노드의 전압이 제2 OBS 기간(O2) 동안의 하이 전압 레벨(HVINI)인 상태에서 발광 기간(EMI)에 의해 제5 트랜지스터(T5)를 턴-온시키고 N2 노드와 N4 노드를 도통시킨다면, N2 노드의 높은 전압 레벨로 인해 N4 노드의 전압 레벨은 상승하게 된다. 이는, 상대적으로 약한 구동 전류를 필요로 하는 저계조를 표현하는데 어려움을 발생시킨다.
따라서, 본 명세서의 일 실시예에 따른 화소 구동 회로는 제2 OBS 기간(O2)과 발광 기간(EMI) 사이에 N2 노드를 초기화 시켜 N4 노드와의 전압차이를 줄여줌으로써, 전계발광 표시장치가 저계조를 정확히 표현할 수 있게 한다.
앞에서 간략히 언급했듯이, 제2 초기화 기간(I2) 이후에는 발광 기간(EMI)이 이어진다. 발광 기간(EMI)에서는 에미션 신호(EM(n))에 의해 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)가 턴-온된다.
제4 트랜지스터(T4)의 게이트 전극은 에미션 신호(EM(n))가 제공되는 배선에 연결되고 소스 전극은 고전위 전압(VDD)이 제공되는 배선에 연결되며 드레인 전극은 N1 노드에 연결된다.
제5 트랜지스터(T5)의 게이트 전극은 에미션 신호(EM(n))가 제공되는 배선에 연결되고 소스 전극은 N2 노드에 연결되며 드레인 전극은 N4 노드에 연결된다. 제5 트랜지스터(T5)는 에미션 트랜지스터라고 일컫을 수 있다.
발광 기간(EMI)에서 제4 트랜지스터(T4)를 통해 고전위 전압(VDD)이 구동 트랜지스터(T1)의 소스 전극에 제공되고, 제5 트랜지스터(T5)를 통해 N2 노드와 N4 노드가 도통된다. 그리고, 구동 트랜지스터(T1)는 게이트 노드에 저장된 전압에 의해 턴-온되어 구동 전류를 발광 소자(EL)에 제공한다. 이 경우, 구동 전류는 (VDD-VDATA)2에 비례하는 값이다.
도 5는 본 명세서의 다른 실시예에 따른 화소 구동 회로 및 발광 소자(EL)의 회로도이고, 도 6은 도 5의 화소 구동 회로에 입력되는 게이트 신호들 및 전압에 대한 파형도이다.
본 명세서의 다른 실시예에 따른 화소 구동 회로는 표시패널(110)의 표시 영역(DA)에서 n번째 행에 배치된 화소들에 적용될 수 있다. 발광 소자(EL)의 애노드는 화소 구동 회로와 전기적으로 연결될 수 있다. 즉, 화소 구동 회로는 발광 소자(EL)의 애노드로 구동 전류를 제공한다.
도 5 및 도 6을 참조하면, 본 명세서의 다른 실시예에 따른 화소 구동 회로에는 제1 스캔 신호(SN(n-2)), 제2 스캔 신호(SN(n)), 제3 스캔 신호(SP(n-1)), 제1 에미션 신호(EM(n-2)), 및 제2 에미션 신호(EM(n))의 게이트 신호들이 게이트 구동 회로(GD)를 통해 제공된다. 그리고, 데이터 전압(VDATA)이 데이터 구동 회로(120)를 통해 제공되며, 고전위 전압(VDD), 저전위 전압(VSS), 및 초기화 전압(VINI)의 전원 전압들이 전원 공급부로부터 제공된다. 이 경우, 제1 스캔 신호(SN(n-2)) 및 제2 스캔 신호(SN(n))는 N타입 트랜지스터를 제어하는 신호이고, 제3 스캔 신호(SP(n-1))는 P타입 트랜지스터를 제어하는 신호이다. 제1 스캔 신호(SN(n-2))는 (n-2)번째 행에 배치된 화소들에 제공되는 스캔 신호를 의미하고, 제3 스캔 신호(SP(n-1))는 (n-1)번째 행에 배치된 화소들에 제공되는 스캔 신호를 의미한다.
화소 구동 회로는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3-1 트랜지스터(T3-1), 제3-2 트랜지스터(T3-2), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제1 커패시터(Cst1), 및 제2 커패시터(Cst2)를 포함한다. 이 경우, 제1 트랜지스터(T1)는 구동 트랜지스터이다. 본 명세서의 일 실시예에 따른 화소 구동 회로에 포함된 제1 트랜지스터(T1), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6)는 모두 P타입 트랜지스터이고, 제2 트랜지스터(T2), 제3-1 트랜지스터(T3-1), 제3-2 트랜지스터(T3-2), 제2 트랜지스터(T2)는 N타입 트랜지스터인 것을 예로 들어 설명한다. N타입 트랜지스터는 산화물 트랜지스터로 구현될 수 있다.
본 명세서의 다른 실시예에 따른 화소 구동 회로는 제1 OBS 기간(O1), 초기화 및 샘플링 기간(IAS), 프로그래밍 기간(PRO), 애노드 리셋 기간(AR), 제2 OBS 기간(O2), 초기화 기간(INI), 및 발광 기간(EMI)으로 구분되어 동작할 수 있다.
제1 스캔 신호(SN(n-2))는 초기화 및 샘플링 기간(IAS)에서 제2 트랜지스터(T2) 및 제3-2 트랜지스터(T3-2)를 턴-온시키기 위한 펄스를 포함한다. 제1 스캔 신호(SN(n-2))의 펄스는 게이트 하이 전압으로 구현된다.
제2 스캔 신호(SN(n))는 프로그래밍 기간(PRO)에서 제3-1 트랜지스터(T3-1)를 턴-온시키기 위한 펄스를 포함한다. 제2 스캔 신호(SN(n))의 펄스는 게이트 하이 전압으로 구현된다.
제3 스캔 신호(SP(n-1))는 초기화 및 샘플링 기간(IAS), 애노드 리셋 기간(AR), 및 초기화 기간(INI)에서 제6 트랜지스터(T6)를 턴-온시키기 위한 펄스를 포함한다. 제3 스캔 신호(SP(n-1))의 펄스는 게이트 로우 전압으로 구현된다.
제3 스캔 신호(SP(n-1))는 제1 트랜지스터(T1)의 OBS, N2 노드 및 애노드의 초기화를 위한 신호이다. 이 경우, OBS(on bias stress)에 대한 설명은 앞선 실시예에서 언급된 설명과 동일하므로 생략한다.
제1 에미션 신호(EM(n-2))는 애노드 리셋 기간(AR) 및 발광 기간(EMI)을 제외한 제1 OBS 기간(O1), 초기화 및 샘플링 기간(IAS), 프로그래밍 기간(PRO), 제2 OBS 기간(O2), 초기화 기간(INI)에서 제5 트랜지스터(T5)를 턴-오프시키기 위한 펄스를 포함한다. 제1 에미션 신호(EM(n-2))는 제(n-2)번째 행에 배치된 화소들에 제공되는 에미션 신호를 의미한다. 제1 에미션 신호(EM(n-2))의 펄스는 제1 스캔 신호(SN(n-2)), 제2 스캔 신호(SN(n))의 펄스들과 중첩하고, 제3 스캔 신호(SP(n-1))의 일부 펄스와 중첩한다.
제2 에미션 신호(EM(n))는 제1 OBS 기간(O1), 제2 OBS 기간(O2), 및 발광 기간(EMI)을 제외한 초기화 및 샘플링 기간(IAS), 프로그래밍 기간(PRO), 애노드 리셋 기간(AR), 및 초기화 기간(INI)에서 제4 트랜지스터(T4)를 턴-오프시키기 위한 펄스를 포함한다.
이하에서는 각각의 구동 기간에서 화소 구동 회로를 구성하는 소자들, 소자들에 입력되는 신호, 및 화소 구동 회로의 구동을 설명한다.
본 명세서의 다른 실시예에 따른 화소 구동 회로의 구동은 제1 OBS 기간(O1), 초기화 및 샘플링 기간(IAS), 프로그래밍 기간(PRO), 애노드 리셋 기간(AR), 제2 OBS 기간(O2), 초기화 기간(INI), 및 발광 기간(EMI)으로 구분되어 이루어진다.
구동 트랜지스터(T1)는 발광 소자(EL)에 구동 전류를 제공하는 소자로써 구동 트랜지스터(T1)의 게이트 전극은 N3 노드에 연결되고, 소스 전극은 N1 노드, 드레인 전극은 N2 노드에 연결된다.
제1 에미션 신호(EM(n-2))에 의해 제5 트랜지스터(T5)가 턴-오프되면서 발광 기간(EMI)이 끝나고, 제2 에미션 신호(EM(n))에 의해 제4 트랜지스터(T4)가 턴-온된 제1 OBS 기간(O1)이 이어진다.
제4 트랜지스터(T4)의 게이트 전극은 제2 에미션 신호(EM(n))가 제공되는 배선에 연결되고 소스 전극은 고전위 전압(VDD)이 제공되는 배선에 연결되며 드레인 전극은 N1 노드에 연결된다.
제1 OBS 기간(O1)에서 제4 트랜지스터(T4)는 턴-온 상태를 유지하며 고전위 전압(VDD)을 N1 노드에 인가함으로써 구동 트랜지스터(T1)를 턴-온시켜 일정 스트레스를 가한다.
제1 OBS 기간(O1) 이후, 제1 스캔 신호(SN(n-2))에 의해 제2 트랜지스터(T2) 및 제3-2 트랜지스터(T3-2)가 턴-온되고, 제3 스캔 신호(SP(n-1))에 의해 제6 트랜지스터(T6)가 턴-온되는 초기화 및 샘플링 기간(IAS)이 이어진다. 제1 OBS 기간(O1)과 초기화 및 샘플링 기간(IAS) 사이에서 제4 트랜지스터(T4)는 턴-오프된다.
제2 트랜지스터(T2)의 게이트 전극은 제1 스캔 신호(SN(n-2))가 제공되는 배선에 연결되고 소스 전극 및 드레인 전극은 각각 N3 노드 및 초기화 전압(VINI)이 제공되는 배선에 연결된다.
제3-2 트랜지스터(T3-2)의 게이트 전극은 제1 스캔 신호(SN(n-2))가 제공되는 배선에 연결되고 소스 전극 및 드레인 전극은 각각 N1 노드 및 N5 노드에 연결된다.
제1 커패시터(Cst1)는 N3 노드와 연결된 제1 전극과 N5 노드와 연결된 제2 전극을 포함한다.
제6 트랜지스터(T6)의 게이트 전극은 제3 스캔 신호(SP(n-1))가 제공되는 배선에 연결되고 소스 전극 및 드레인 전극은 각각 초기화 전압(VINI)이 제공되는 배선 및 N2 노드에 연결된다. 제6 트랜지스터(T6)는 초기화 트랜지스터라고 일컫을 수 있다.
초기화 및 샘플링 기간(IAS)에서 제2 트랜지스터(T2) 및 제6 트랜지스터(T6)가 턴-온되고, 제2 트랜지스터(T2) 및 제6 트랜지스터(T6)를 통해 초기화 전압(VINI)이 N3 노드 및 N2 노드에 각각 인가된다. 초기화 및 샘플링 기간(IAS)에서 구동 트랜지스터(T1)의 게이트 전극 및 드레인 전극을 초기화 전압(VINI)으로 방전시킨다. 이 경우, 초기화 전압(VINI)은 로우 전압 레벨(LVINI)로 일정하고, 로우 전압 레벨(LVINI)은 저전위 전압(VSS)과 같거나 낮다. 또한, 구동 트랜지스터(T1)의 게이트 전극 및 드레인 전극이 초기화 전압(VINI)으로 동일해짐에 따라 구동 트랜지스터(T1)는 다이오드 커넥션 상태가 되어 구동 트랜지스터(T1)의 소스 노드는 구동 트랜지스터(T1)의 문턱 전압(Vth)이 반영된다. 즉, 구동 트랜지스터(T1)의 소스 노드인 N1 노드의 전압은 VINI-Vth가 된다.
제3-2 트랜지스터(T3-2)는 턴-온되어 N5 노드와 N1 노드를 도통시킴으로써 N5 노드의 전압은 N1 노드의 전압과 동일해진다.
초기화 및 샘플링 기간(IAS) 이후, 제2 스캔 신호(SN(n))에 의해 제3-1 트랜지스터(T3-1)가 턴-온되는 프로그래밍 기간(PRO)이 이어진다.
제3-1 트랜지스터(T3-1)의 게이트 전극은 제2 스캔 신호(SN(n))가 제공되는 배선에 연결되고 소스 전극 및 드레인 전극은 각각 N5 노드 및 데이터 전압(VDATA)이 제공되는 배선에 연결된다.
제2 커패시터(Cst2)는 N5 노드와 연결된 제1 전극와 고전위 전압(VDD)이 인가되는 배선에 연결된 제2 전극을 포함한다.
프로그래밍 기간(PRO)에서 제3-1 트랜지스터(T3-1)를 통해 N5 노드에 데이터 전압(VDATA)이 제공된다. 제1 커패시터(Cst1)의 커플링 현상에 의해 N5 노드의 전압의 변동은 N3 노드에도 영향을 미치기 때문에 N3 노드의 전압은 VDATA+Vth가 된다. 즉, 프로그래밍 기간(PRO)에서 N3 노드의 전압은 데이터 전압(VDATA)과 구동 트랜지스터(T1)의 문턱전압(Vth)의 합에 해당하는 전압으로 충전된다. 또한, 제2 커패시터(Cst2)의 제2 전극에는 고전위 전압(VDD)이 지속적으로 제공되기 때문에 프로그래밍 기간(PRO)에서 제2 커패시터(Cst2)의 제1 전극에 제공된 데이터 전압(VDATA)은 발광 기간(EMI)까지 유지될 수 있다.
프로그래밍 기간(PRO) 이후, 제1 에미션 신호(EM(n-2))에 의해 제5 트랜지스터(T5)가 턴-온되고 제3 스캔 신호(SP(n-1))에 의해 제6 트랜지스터(T6)가 턴-온되는 애노드 리셋 기간(AR)이 이어진다.
제5 트랜지스터(T5)의 게이트 전극은 제1 에미션 신호(EM(n-2))가 제공되는 배선에 연결되고 소스 전극 및 드레인 전극은 각각 N2 노드 및 발광 소자(EL)의 애노드에 연결된다. 제5 트랜지스터(T5)는 에미션 트랜지스터라고 일컫을 수 있다.
애노드 리셋 기간(AR)에서 제6 트랜지스터(T6)를 통해 초기화 전압(VINI)을 N2 노드에 인가하고 제5 트랜지스터(T5)를 통해 발광 소자(EL)의 애노드를 N2 노드와 도통시켜 발광 소자(EL)의 애노드를 초기화 전압(VINI)으로 리셋시킨다. 이 경우, 초기화 전압(VINI)은 저전위 전압(VSS)과 같거나 낮기 때문에 발광 소자(EL)는 발광하지 않는다.
애노드 리셋 기간(AR)을 통해 발광 소자(EL)의 애노드를 초기화 전압(VINI)으로 리셋시킴으로써 발광 소자(EL)가 동일한 상황에서 발광할 수 있게 하고 저계조에서 화면 플리커 현상을 방지할 수 있다.
애노드 리셋 기간(AR) 이후, 제2 에미션 신호(EM(n))에 의해 제4 트랜지스터(T4)가 턴-온되는 제2 OBS 기간(O2)이 이어진다.
제2 OBS 기간(O2)은 제1 OBS 기간(O1)과 마찬가지로, 턴-온된 제4 트랜지스터(T4)를 통해 고전위 전압(VDD)이 N1 노드에 인가되고 구동 트랜지스터(T1)를 턴-온시킴으로써 구동 트랜지스터(T1)에 일정 스트레스를 가한다. 이 경우, 제5 트랜지스터(T5)는 턴-오프 상태이므로 발광 소자(EL)가 발광하지는 않는다.
제2 OBS 기간(O2) 이후, 제3 스캔 신호(SP(n-1))에 의해 제6 트랜지스터(T6)가 턴-온되는 초기화 기간(INI)이 이어진다. 초기화 기간(INI)은 제2 OBS 기간(O2)과 발광 기간(EMI) 사이에 수행되는 짧은 기간이다. 제2 초기화 기간(I2)은 다른 구동 기간들, 제1 OBS 기간(O1), 초기화 및 샘플링 기간(IAS), 프로그래밍 기간(PRO), 애노드 리셋 기간(AR), 제2 OBS 기간(O2) 보다 짧은 기간이다. 초기화 기간(INI)이 길면 OBS 기간을 통한 구동 트랜지스터의 이력 현상 완화의 효과를 상쇄시키기게 되므로, 특히 발광 기간(EMI) 이전의 초기화 기간(INI)은 제2 OBS 기간(O2)보다 짧은 기간이다. 예를 들어, 제2 OBS 기간(O2)의 절반 정도의 길이로 설정할 수 있지만, 이에 한정되지는 않는다.
초기화 기간(INI)에서 턴-온된 제6 트랜지스터(T6)를 통해 초기화 전압(VINI)이 N2 노드에 제공된다. 초기화 기간(INI)은 발광 기간(EMI) 이전에 제2 OBS 기간(O2)에서 상승한 N2 노드의 전압을 낮춰줌으로써 N2 노드와 애노드의 전압 차이를 줄여준다. 만약, N2 노드의 전압을 초기화 전압(VINI)으로 초기화 하지 않은 상태에서 발광 기간(EMI)에 의해 제5 트랜지스터(T5)를 턴-온시키고 N2 노드와 애노드를 도통시킨다면, N2 노드의 높은 전압 레벨로 인해 애노드의 전압 레벨은 상승하게 된다. 이는, 상대적으로 약한 구동 전류를 필요로 하는 저계조를 표현하는데 어려움을 발생시킨다.
따라서, 본 명세서의 다른 실시예에 따른 화소 구동 회로는 제2 OBS 기간(O2)과 발광 기간(EMI) 사이에 N2 노드를 초기화 시켜 발광 소자(EL)의 애노드와의 전압차이를 줄여줌으로써, 전계발광 표시장치가 저계조를 정확히 표현할 수 있게 한다.
앞에서 간략히 언급했듯이, 초기화 기간(INI) 이후에는 제1 에미션 신호(EM(n-2))에 의해 제5 트랜지스터(T5)가 턴-온되고 제2 에미션 신호(EM(n))에 의해 제4 트랜지스터(T4)가 턴-온된다. 제4 트랜지스터(T4)가 턴-온되면 발광 기간(EMI)이 시작된다. 발광 기간(EMI)에서는 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)가 모두 턴-온된 상태이다.
발광 기간(EMI)에서 제4 트랜지스터(T4)를 통해 고전위 전압(VDD)이 구동 트랜지스터(T1)의 소스 전극에 제공되고, 제5 트랜지스터(T5)를 통해 N2 노드와 애노드가 도통된다. 그리고, 구동 트랜지스터(T1)는 게이트 노드에 저장된 전압에 의해 턴-온되어 구동 전류를 발광 소자(EL)에 제공한다. 이 경우, 구동 전류는 (VDD-VDATA)2에 비례하는 값이다.
도 7은 본 명세서의 또 다른 실시예에 따른 화소 구동 회로 및 발광 소자(EL)의 회로도이고, 도 8은 도 7의 화소 구동 회로에 입력되는 게이트 신호들 및 전압에 대한 파형도이다.
본 명세서의 또 다른 실시예에 따른 화소 구동 회로는 표시패널(110)의 표시 영역(DA)에서 n번째 행에 배치된 화소들에 적용될 수 있다. 발광 소자(EL)의 애노드는 N4 노드에 연결되고, 화소 구동 회로는 발광 소자(EL)와 N4 노드에서 전기적으로 연결될 수 있다. 즉, 화소 구동 회로는 N4 노드로 구동 전류를 제공한다.
도 7 및 도 8을 참조하면, 본 명세서의 또 다른 실시예에 따른 화소 구동 회로에는 제1 스캔 신호(SN1(n)), 제2 스캔 신호(SN2(n)), 제3 스캔 신호(SP(n)), 및 에미션 신호(EM(n))의 게이트 신호들이 게이트 구동 회로(GD)를 통해 제공된다. 그리고, 데이터 전압(VDATA)이 데이터 구동 회로(120)를 통해 제공되며, 고전위 전압(VDD), 저전위 전압(VSS), 초기화 전압(VINI), 및 리셋 전압(VAR)의 전원 전압들이 전원 공급부로부터 제공된다. 이 경우, 제3 스캔 신호(SP(n))는 P타입 트랜지스터를 제어하는 신호이고, 제1 스캔 신호(SN1(n)) 및 제2 스캔 신호(SN2(n))는 N타입 트랜지스터를 제어하는 신호이다.
화소 구동 회로는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3-1 트랜지스터(T3-1), 제3-2 트랜지스터(T3-2), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제1 커패시터(Cst1), 및 제2 커패시터(Cst2)를 포함한다. 이 경우, 제1 트랜지스터(T1)는 구동 트랜지스터이다. 본 명세서의 또 다른 실시예에 따른 화소 구동 회로에 포함된 제1 트랜지스터(T1), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7)들은 모두 P타입 트랜지스터이고, 제2 트랜지스터(T2), 제3-1 트랜지스터(T3-1), 및 제3-2 트랜지스터(T3-2)는 N타입 트랜지스터인 것을 예로 들어 설명한다. N타입 트랜지스터는 산화물 트랜지스터로 구현될 수 있다.
본 명세서의 또 다른 실시예에 따른 화소 구동 회로는 제1 OBS 기간(O1), 초기화 및 샘플링 기간(IAS), 프로그래밍 기간(PRO), 제2 OBS 기간(O2), 초기화 기간(I1), 및 발광 기간(EMI)으로 구분되어 동작할 수 있다.
제1 스캔 신호(SN1(n))는 제1 초기화 기간(I1)에서 제2 트랜지스터(T2) 및 제3-2 트랜지스터(T3-2)를 턴-온시키기 위한 펄스를 포함한다. 제1 스캔 신호(SN1(n))의 펄스는 제3 스캔 신호(SP(n))의 펄스와 중첩할 수 있다. 제1 스캔 신호(SN1(n))의 펄스는 게이트 하이 전압으로 구현된다.
제2 스캔 신호(SN2(n))는 프로그래밍 기간(PRO)에서 제3-1 트랜지스터(T3-1)를 턴-온시키기 위한 펄스를 포함한다. 제2 스캔 신호(SN2(n))의 펄스는 게이트 하이 전압으로 구현된다.
제3 스캔 신호(SP(n))는 제1 OBS 기간(O1), 제2 OBS 기간(O2), 초기화 및 샘플링 기간(IAS), 및 초기화 기간(INI)에서 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 턴-온시키기 위한 펄스를 포함한다. 제3 스캔 신호(SP(n))는 제1 트랜지스터(T1)의 OBS 및 N2 노드와 N4 노드의 초기화를 위한 신호이다. 제3 스캔 신호(SP(n))의 펄스는 게이트 로우 전압으로 구현된다. 앞서 설명한 바와 같이, OBS 기간은 제1 트랜지스터(T1)의 히스테리시스를 완화시키고 프레임 응답을 개선할 수 있다.
에미션 신호(EM(n))는 발광 기간(EMI)을 제외한 제1 OBS 기간(O1), 초기화 및 샘플링 기간(IAS), 프로그래밍 기간(PRO), 제2 OBS 기간(O2), 초기화 기간(INI)에서 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)를 턴-오프시키기 위한 펄스를 포함한다. 에미션 신호(EM(n))의 펄스는 게이트 하이 전압으로 구현된다. 에미션 신호(EM(n))의 펄스는 제1 스캔 신호(SN1(n)), 제2 스캔 신호(SN2(n)), 및 제3 스캔 신호(SP(n))의 펄스들과 중첩할 수 있다.
이하에서는 각각의 구동 기간에서 화소 구동 회로를 구성하는 소자들, 소자들에 입력되는 신호, 및 화소 구동 회로의 구동을 설명한다.
본 명세서의 또 다른 실시예에 따른 화소 구동 회로의 구동은 제1 OBS 기간(O1), 초기화 및 샘플링 기간(IAS), 프로그래밍 기간(PRO), 제2 OBS 기간(O2), 초기화 기간(INI), 및 발광 기간(EMI)으로 구분되어 이루어진다.
구동 트랜지스터(T1)는 발광 소자(EL)에 구동 전류를 제공하는 소자로써 구동 트랜지스터(T1)의 게이트 전극은 N3 노드에 연결되고, 소스 전극은 N1 노드, 드레인 전극은 N2 노드에 연결된다.
에미션 신호(EM(n))에 의해 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)가 턴-오프되면서 발광 기간(EMI)이 끝나고, 제3 스캔 신호(SP(n))에 의해 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온되는 제1 OBS 기간(O1)이 이어진다.
제6 트랜지스터(T6)의 게이트 전극은 제3 스캔 신호(SP(n))가 제공되는 배선에 연결되고 소스 전극은 초기화 전압(VINI)이 제공되는 배선에 연결되며 드레인 전극은 N2 노드에 연결된다. 제6 트랜지스터(T6)는 초기화 트랜지스터라고 일컫을 수 있다.
제7 트랜지스터(T7)의 게이트 전극은 제3 스캔 신호(SP(n))가 제공되는 배선에 연결되고 소스 전극은 리셋 전압(VAR)이 제공되는 배선에 연결되며 드레인 전극은 N4 노드에 연결된다.
제1 OBS 기간(O1)에서 제6 트랜지스터(T6)는 턴-온되어 초기화 전압(VINI)을 N2 노드에 인가함으로써 구동 트랜지스터(T1)를 턴-온시켜 일정 스트레스를 가한다. 제1 OBS 기간(O1)에서 초기화 전압(VINI)의 하이 전압 레벨(HVINI)은 구동 트랜지스터(T1)를 턴-온시켜 강한 포화 상태에 머무르게 하기 위해 고전위 전압(VDD)과 같거나 높다. OBS 기간(O1, O2) 동안의 초기화 전압은 OBS 전압이라고 일컫을 수도 있다.
제1 OBS 기간(O1)에서 제7 트랜지스터(T7)는 턴-온되어 리셋 전압(VAR)을 N4 노드에 인가함으로써 발광 소자(EL)의 애노드를 리셋 시킨다. 제1 OBS 기간(O1)에서 리셋 전압(VAR)의 전압 레벨(LVAR)은 발광 소자(EL)의 캐소드에 인가되는 저전위 전압(VSS)과 같거나 낮은 전압으로, 발광 소자(EL)의 동작전압보다 충분히 낮은 전압에서 설정할 수 있다. 리셋 전압(VAR)은 변하지 않는 전압으로 화소 구동 회로의 구동시 일정한 전압 레벨(LVAR)을 유지한다.
제1 OBS 기간(O1) 이후, 제3 스캔 신호(SP(n))에 의해 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온되고, 제1 스캔 신호(SN1(n))에 의해 제2 트랜지스터(T2) 및 제3-2 트랜지스터(T3-2)가 턴-온되는 초기화 및 샘플링 기간(IAS)이 이어진다. 초기화 및 샘플링 기간(IAS)과 제1 OBS 기간(O1) 사이에서 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-오프된다.
제2 트랜지스터(T2)의 게이트 전극은 제1 스캔 신호(SN1(n))가 제공되는 배선에 연결되고 소스 전극은 초기화 전압(VINI)이 제공되는 배선에 연결되며 드레인 전극은 각각 N3 노드에 연결된다.
제3-2 트랜지스터(T3-2)의 게이트 전극은 제1 스캔 신호(SN1(n))가 제공되는 배선에 연결되고 소스 전극 및 드레인 전극은 각각 N5 노드 및 N1 노드에 연결된다.
제1 커패시터(Cst1)는 N3 노드와 연결된 제1 전극과 N5 노드와 연결된 제2 전극을 포함한다.
초기화 및 샘플링 기간(IAS)에서 제2 트랜지스터(T2) 및 제6 트랜지스터(T6)가 턴-온되고, 제2 트랜지스터(T2) 및 제6 트랜지스터(T6)를 통해 초기화 전압(VINI)이 N3 노드 및 N2 노드에 각각 인가된다. 초기화 및 샘플링 기간(IAS)에서 구동 트랜지스터(T1)의 게이트 전극 및 드레인 전극을 초기화 전압(VINI)으로 방전시킨다. 이 경우, 초기화 전압(VINI)의 로우 전압 레벨(LVINI)은 하이 전압 레벨(HVINI)보다 낮은 전압으로 구동 트랜지스터(T1)를 턴-온시키면서도 구동 트랜지스터(T1)의 게이트 전극 및 드레인 전극을 초기화시킬 수 있는 충분히 낮은 마이너스 전압이다. 또한, 구동 트랜지스터(T1)의 게이트 전극 및 드레인 전극이 초기화 전압(VINI)으로 동일해짐에 따라 구동 트랜지스터(T1)는 다이오드 커넥션 상태가 되어 구동 트랜지스터(T1)의 소스 노드는 구동 트랜지스터(T1)의 문턱 전압(Vth)이 반영된다. 즉, 구동 트랜지스터(T1)의 소스 노드인 N1 노드의 전압은 VINI-Vth가 된다.
제3-2 트랜지스터(T3-2)는 턴-온되어 N5 노드와 N1 노드를 도통시킴으로써 N5 노드의 전압은 N1 노드의 전압과 동일해진다.
그리고, 초기화 및 샘플링 기간(IAS)에서 제7 트랜지스터(T7)는 턴-온되어 리셋 전압(VAR)을 N4 노드에 다시한번 인가함으로써 발광 소자(EL)의 애노드를 리셋 시킨다.
초기화 및 샘플링 기간(IAS) 이후, 제2 스캔 신호(SN2(n))에 의해 제3-1 트랜지스터(T3-1)가 턴-온되는 프로그래밍 기간(PRO)이 이어진다.
제3-1 트랜지스터(T3-1)의 게이트 전극은 제2 스캔 신호(SN2(n))가 제공되는 배선에 연결되고 소스 전극은 데이터 전압(VDATA)이 제공되는 배선에 연결되며 드레인 전극은 N1 노드에 연결된다.
제2 커패시터(Cst2)는 N5 노드와 연결된 제1 전극와 고전위 전압(VDD)이 인가되는 배선에 연결된 제2 전극을 포함한다.
프로그래밍 기간(PRO)에서 제3-1 트랜지스터(T3-1)를 통해 N5 노드에 데이터 전압(VDATA)이 제공된다. 제1 커패시터(Cst1)의 커플링 현상에 의해 N5 노드의 전압의 변동은 N3 노드에도 영향을 미치기 때문에 N3 노드의 전압은 VDATA+Vth가 된다. 즉, 프로그래밍 기간(PRO)에서 N3 노드의 전압은 데이터 전압(VDATA)과 구동 트랜지스터(T1)의 문턱전압(Vth)의 합에 해당하는 전압으로 충전된다. 또한, 제2 커패시터(Cst2)의 제2 전극에는 고전위 전압(VDD)이 지속적으로 제공되기 때문에 프로그래밍 기간(PRO)에서 제2 커패시터(Cst2)의 제1 전극에 제공된 데이터 전압(VDATA)은 발광 기간(EMI)까지 유지될 수 있다.
프로그래밍 기간(PRO) 이후, 제3 스캔 신호(SP(n))에 의해 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온되는 제2 OBS 기간(O2)이 이어진다.
제2 OBS 기간(O2)은 제1 OBS 기간(O1)과 마찬가지로, 턴-온된 제6 트랜지스터(T6)를 통해 초기화 전압(VINI)이 N2 노드에 인가되고 구동 트랜지스터(T1)를 턴-온시킴으로써 구동 트랜지스터(T1)에 일정 스트레스를 가한다. 제2 OBS 기간(O2)에서 초기화 전압(VINI)의 하이 전압 레벨(HVINI)은 구동 트랜지스터(T1)를 턴-온시켜 강한 포화 상태에 머무르게 하기 위해 고전위 전압(VDD)과 같거나 높다. 즉, 턴-온된 제6 트랜지스터(T6)를 통해 제공되는 초기화 전압(VINI)은 구동 트랜지스터(T1)의 소스 전극을 OBS 전압으로 상승시킨다. 이 경우, Vgs 값은 (VDATA-|Vth|-HVINI)가 되어 발광 기간(EMI)에서 구동 트랜지스터(T1)의 Vgs 보다 더 큰 상태이다.
제2 OBS 기간(O2)에서 턴-온된 제7 트랜지스터(T7)를 통해 리셋 전압(VAR)이 다시 N4 노드에 인가되고 발광 소자(EL)의 애노드를 리셋 시킨다. 제2 OBS 기간(O2)에서 리셋 전압(VAR)의 전압 레벨(LVAR)은 발광 소자(EL)의 캐소드에 인가되는 저전위 전압(VSS)과 같거나 낮은 전압으로, 발광 소자(EL)의 동작전압보다 충분히 낮은 전압에서 설정할 수 있다.
제2 OBS 기간(O2) 이후, 제3 스캔 신호(SP(n))에 의해 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴-온되는 초기화 기간(INI)이 이어진다. 제2 OBS 기간(O2)과 초기화 기간(INI) 사이에서 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)는 턴-오프된다. 초기화 기간(INI)은 제2 OBS 기간(O2)과 발광 기간(EMI) 사이에 수행되는 짧은 기간이다. 초기화 기간(INI)은 다른 구동 기간들, 제1 OBS 기간(O1), 초기화 및 샘플링 기간(IAS), 프로그래밍 기간(PRO), 제2 OBS 기간(O2) 보다 짧은 기간이다. 초기화 기간(INI)이 길면 OBS 기간을 통한 구동 트랜지스터의 이력 현상 완화의 효과를 상쇄시키기게 되므로, 특히 초기화 기간(INI)은 제2 OBS 기간(O2)보다 짧은 기간이다. 예를 들어, 제2 OBS 기간(O2)의 절반 정도의 길이로 설정할 수 있지만, 이에 한정되지는 않는다.
초기화 기간(INI)에서 턴-온된 제6 트랜지스터(T6)를 통해 초기화 전압(VINI)이 N2 노드에 제공된다. 이 경우, 초기화 전압(VINI)의 로우 전압 레벨(LVINI)은 제1 OBS 기간(O1)이나 제2 OBS 기간(O2) 동안의 초기화 전압(VINI)의 하이 레벨 전압(HVINI)보다 낮은 마이너스 전압이다. 도 3에서 설명한 바와 같이, 초기화 기간(INI)은 발광 기간(EMI) 이전에 제2 OBS 기간(O2)에서 상승한 N2 노드의 전압을 낮춰줌으로써 N2 노드와 N4 노드의 전압 차이를 줄여준다.
따라서, 본 명세서의 또 다른 실시예에 따른 화소 구동 회로는 제2 OBS 기간(O2)과 발광 기간(EMI) 사이에서 N2 노드를 초기화 시켜 N4 노드와의 전압차이를 줄여줌으로써, 전계발광 표시장치가 저계조를 정확히 표현할 수 있게 한다.
앞에서 간략히 언급했듯이, 초기화 기간(INI) 이후에는 발광 기간(EMI)이 이어진다. 발광 기간(EMI)에서는 에미션 신호(EM(n))에 의해 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)가 턴-온된다.
제4 트랜지스터(T4)의 게이트 전극은 에미션 신호(EM(n))가 제공되는 배선에 연결되고 소스 전극은 고전위 전압(VDD)이 제공되는 배선에 연결되며 드레인 전극은 N1 노드에 연결된다.
제5 트랜지스터(T5)의 게이트 전극은 에미션 신호(EM(n))가 제공되는 배선에 연결되고 소스 전극은 N2 노드에 연결되며 드레인 전극은 N4 노드에 연결된다. 제5 트랜지스터(T5)는 에미션 트랜지스터라고 일컫을 수 있다.
발광 기간(EMI)에서 제4 트랜지스터(T4)를 통해 고전위 전압(VDD)이 구동 트랜지스터(T1)의 소스 전극에 제공되고, 제5 트랜지스터(T5)를 통해 N2 노드와 N4 노드가 도통된다. 그리고, 구동 트랜지스터(T1)는 게이트 노드에 저장된 전압에 의해 턴-온되어 구동 전류를 발광 소자(EL)에 제공한다. 이 경우, 구동 전류는 (VDD-VDATA)2에 비례하는 값이다.
본 명세서의 실시예에 따른 전계발광 표시장치 및 전계발광 표시장치의 구동 방법은 다음과 같이 설명될 수 있다.
본 명세서의 일 실시예에 따른 전계발광 표시장치에 있어서, 전계발광 표시장치는 발광 소자, 발광 소자에 구동 전류를 인가하는 화소 구동 회로, 화소 구동 회로에 전원 전압을 제공하는 전원 공급부, 화소 구동 회로에 데이터 전압을 제공하는 데이터 구동 회로, 화소 구동 회로에 게이트 전압을 제공하는 게이트 구동 회로를 포함한다. 그리고, 화소 구동 회로는 소스 전극은 N1 노드에, 드레인 전극은 N2 노드에, 게이트 전극은 N3 노드에 연결된 구동 트랜지스터, 구동 트랜지스터와 발광 소자 사이에 연결된 에미션 트랜지스터, N2 노드에 연결된 초기화 트랜지스터를 포함한다. 그리고, 발광 소자가 발광하기 이전에 초기화 트랜지스터는 턴-온되어 N2 노드에 초기화 전압을 인가한다. 이에 따라, 저속 구동, 저계조 표현시 전계발광 표시장치의 화질 불량을 방지할 수 있다.
본 명세서의 다른 특징에 따르면, 초기화 전압은 하이 전압 레벨과 하이 전압 레벨보다 낮은 마이너스의 로우 전압 레벨을 포함하고, 에미션 트랜지스터를 통해 N2 노드에 인가된 전압은 로우 전압 레벨일 수 있다. 또한, 로우 전압 레벨의 초기화 전압이 인가되기 이전에 N2 노드는 초기화 전압의 하이 전압 레벨의 상태일 수 있다.
본 명세서의 다른 특징에 따르면, 초기화 트랜지스터를 통해 N2 노드에 제공된 전압은 에미션 트랜지스터의 소스 전극과 드레인 전극의 전압 차이를 줄여줄 수 있다.
본 명세서의 다른 특징에 따르면, 화소 구동 회로는 제1 초기화 기간, 프로그래밍 기간, OBS 기간, 제2 초기화 기간, 및 발광 기간을 포함하고, 제2 초기화 기간에서 N2 노드에 초기화 전압을 인가할 수 있다. 또한, OBS 기간에서 초기화 트랜지스터를 턴-온시켜 N2 노드에 상기 초기화 전압의 전압 레벨보다 높은 전압을 인가할 수 있다.
본 명세서의 다른 특징에 따르면, 프로그래밍 기간에서 N1 노드에 데이터 전압이 제공될 수 있다.
본 명세서의 다른 특징에 따르면, 제2 초기화 기간은 OBS 기간보다 짧은 기간일 수 있다.
본 명세서의 일 실시예에 따른 발광 소자 및 화소 구동 회로를 포함하는 전계발광 표시장치의 구동 방법에 있어서, 화소 구동 회로는 제1 초기화 기간, 제2 초기화 기간, OBS 기간, 샘플링 및 프로그래밍 기간, 및 발광 기간을 통해 구동된다. 제1 초기화 기간은 샘플링 및 프로그래밍 기간 이전에 구동되는 단계이고, 제2 초기화 기간은 OBS 기간과 발광 기간 사이에서 구동되는 단계이며, 제2 초기화 기간은 제1 초기화 기간, OBS 기간, 샘플링 및 프로그래밍 기간, 및 발광 기간보다 짧은 기간이다. 이에 따라, 저속 구동, 저계조 표현시 전계발광 표시장치의 화질 불량을 방지할 수 있다.
본 명세서의 다른 특징에 따르면, 화소 구동 회로에는 초기화 전압이 제공되고, 제1 초기화 기간과 제2 초기화 기간에서 초기화 전압의 전압 레벨은 동일하고, 초기화 전압의 전압 레벨은 OBS 기간에서 초기화 전압의 전압 레벨보다 낮을 수 있다.
본 명세서의 다른 특징에 따르면, 화소 구동 회로는 구동 트랜지스터를 포함하고, 제1 초기화 기간 및 제2 초기화 기간에서 구동 트랜지스터의 드레인 전극에 로우 전압 레벨의 초기화 전압을 인가하고, 샘플링 및 프로그래밍 기간에서 구동 트랜지스터의 문턱전압을 샘플링하고 데이터 전압을 구동 트랜지스터의 소스 전극에 인가하고, OBS 기간에서 구동 트랜지스터의 소스 전극 또는 드레인 전극에 OBS 전압을 인가하며, 발광 기간에서 구동 트랜지스터에 고전위 전압이 제공되고 구동 트랜지스터는 턴-온되어 구동 전류를 발광 소자에 제공할 수 있다.
본 명세서의 다른 특징에 따르면, OBS 전압은 고전위 전압과 같거나 높을 수 있다.
본 명세서의 다른 특징에 따르면, OBS 기간에서 구동 트랜지스터의 드레인 전극의 전압과 발광 소자의 애노드의 전압의 차이는, 제2 초기화 기간에서 구동 트랜지스터의 드레인 전극의 전압과 발광 소자의 애노드의 전압의 차이보다 클 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 전계발광 표시장치
110 : 표시패널
120 : 데이터 구동 회로
130 : 컨트롤러

Claims (13)

  1. 발광 소자;
    상기 발광 소자에 구동 전류를 인가하는 화소 구동 회로;
    상기 화소 구동 회로에 전원 전압을 제공하는 전원 공급부;
    상기 화소 구동 회로에 데이터 전압을 제공하는 데이터 구동 회로;
    상기 화소 구동 회로에 게이트 전압을 제공하는 게이트 구동 회로를 포함하고,
    상기 화소 구동 회로는,
    소스 전극은 N1 노드에, 드레인 전극은 N2 노드에, 게이트 전극은 N3 노드에 연결된 구동 트랜지스터;
    상기 구동 트랜지스터와 상기 발광 소자 사이에 연결된 에미션 트랜지스터;
    상기 N2 노드에 연결된 초기화 트랜지스터를 포함하고,
    상기 발광 소자가 발광하기 이전에 상기 초기화 트랜지스터는 턴-온되어 상기 N2 노드에 초기화 전압을 인가하는, 전계발광 표시장치.
  2. 제1항에 있어서,
    상기 초기화 전압은 하이 전압 레벨과 상기 하이 전압 레벨보다 낮은 마이너스의 로우 전압 레벨을 포함하고,
    상기 에미션 트랜지스터를 통해 상기 N2 노드에 인가된 전압은 상기 로우 전압 레벨인, 전계발광 표시장치.
  3. 제2항에 있어서,
    상기 로우 전압 레벨의 초기화 전압이 인가되기 이전에 상기 N2 노드는 상기 초기화 전압의 하이 전압 레벨의 상태인, 전계발광 표시장치.
  4. 제1항에 있어서,
    상기 초기화 트랜지스터를 통해 상기 N2 노드에 제공된 전압은 상기 에미션 트랜지스터의 소스 전극과 드레인 전극의 전압 차이를 줄여주는, 전계발광 표시장치.
  5. 제1항에 있어서,
    상기 화소 구동 회로는 제1 초기화 기간, 프로그래밍 기간, OBS 기간, 제2 초기화 기간, 및 발광 기간을 포함하고,
    상기 제2 초기화 기간에서 상기 N2 노드에 초기화 전압을 인가하는, 전계발광 표시장치.
  6. 제5항에 있어서,
    상기 OBS 기간에서 상기 초기화 트랜지스터를 턴-온시켜 상기 N2 노드에 상기 초기화 전압의 전압 레벨보다 높은 전압을 인가하는, 전계발광 표시장치.
  7. 제5항에 있어서,
    상기 프로그래밍 기간에서 상기 N1 노드에 데이터 전압이 제공되는, 전계발광 표시장치.
  8. 제5항에 있어서,
    상기 제2 초기화 기간은 상기 OBS 기간보다 짧은 기간인, 전계발광 표시장치.
  9. 발광 소자 및 화소 구동 회로를 포함하는 전계발광 표시장치에서,
    상기 화소 구동 회로는 제1 초기화 기간, 제2 초기화 기간, OBS 기간, 샘플링 및 프로그래밍 기간, 및 발광 기간을 통해 구동되고,
    상기 제1 초기화 기간은 상기 샘플링 및 프로그래밍 기간 이전에 구동되는 단계이고,
    상기 제2 초기화 기간은 상기 OBS 기간과 상기 발광 기간 사이에서 구동되는 단계이며,
    상기 제2 초기화 기간은 상기 제1 초기화 기간, 상기 OBS 기간, 상기 샘플링 및 프로그래밍 기간, 및 상기 발광 기간보다 짧은 기간인, 전계발광 표시장치의 구동 방법.
  10. 제9항에 있어서,
    상기 화소 구동 회로에는 초기화 전압이 제공되고,
    상기 제1 초기화 기간과 상기 제2 초기화 기간에서 상기 초기화 전압의 전압 레벨은 동일하고,
    상기 초기화 전압의 전압 레벨은 상기 OBS 기간에서 상기 초기화 전압의 전압 레벨보다 낮은, 전계발광 표시장치의 구동 방법.
  11. 제9항에 있어서,
    상기 화소 구동 회로는 구동 트랜지스터를 포함하고,
    상기 제1 초기화 기간 및 상기 제2 초기화 기간에서 상기 구동 트랜지스터의 드레인 전극에 로우 전압 레벨의 초기화 전압을 인가하고,
    상기 샘플링 및 프로그래밍 기간에서 상기 구동 트랜지스터의 문턱전압을 샘플링하고 데이터 전압을 상기 구동 트랜지스터의 소스 전극에 인가하고,
    상기 OBS 기간에서 상기 구동 트랜지스터의 소스 전극 또는 드레인 전극에 OBS 전압을 인가하며,
    상기 발광 기간에서 상기 구동 트랜지스터에 고전위 전압이 제공되고 상기 구동 트랜지스터는 턴-온되어 구동 전류를 상기 발광 소자에 제공하는, 전계발광 표시장치의 구동 방법.
  12. 제11항에 있어서,
    상기 OBS 전압은 상기 고전위 전압과 같거나 높은, 전계발광 표시장치의 구동 방법.
  13. 제11항에 있어서,
    상기 OBS 기간에서 상기 구동 트랜지스터의 드레인 전극의 전압과 상기 발광 소자의 애노드의 전압의 차이는,
    상기 제2 초기화 기간에서 상기 구동 트랜지스터의 드레인 전극의 전압과 상기 발광 소자의 애노드의 전압의 차이보다 큰, 전계발광 표시장치의 구동 방법.
KR1020210145328A 2021-10-28 2021-10-28 전계발광 표시장치 및 이의 구동 방법 KR20230060774A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210145328A KR20230060774A (ko) 2021-10-28 2021-10-28 전계발광 표시장치 및 이의 구동 방법
US17/956,476 US11769447B2 (en) 2021-10-28 2022-09-29 Electroluminescent display device and method of driving the same
CN202211273073.9A CN116052580A (zh) 2021-10-28 2022-10-18 电致发光显示装置及其驱动方法
US18/231,576 US20230386396A1 (en) 2021-10-28 2023-08-08 Electroluminescent display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210145328A KR20230060774A (ko) 2021-10-28 2021-10-28 전계발광 표시장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
KR20230060774A true KR20230060774A (ko) 2023-05-08

Family

ID=86118858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210145328A KR20230060774A (ko) 2021-10-28 2021-10-28 전계발광 표시장치 및 이의 구동 방법

Country Status (3)

Country Link
US (2) US11769447B2 (ko)
KR (1) KR20230060774A (ko)
CN (1) CN116052580A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230071223A (ko) * 2021-11-16 2023-05-23 엘지디스플레이 주식회사 디스플레이 장치, 구동 회로 및 디스플레이 구동 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548753B (zh) * 2017-01-20 2018-06-01 深圳市华星光电技术有限公司 Amoled像素驱动系统及amoled像素驱动方法
CN109087610A (zh) * 2018-08-20 2018-12-25 武汉华星光电半导体显示技术有限公司 Amoled像素驱动电路、驱动方法及显示面板
US11271181B1 (en) * 2018-09-21 2022-03-08 Apple Inc. Electronic display visual artifact mitigation
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
KR20210052716A (ko) * 2019-10-30 2021-05-11 삼성디스플레이 주식회사 표시장치 구동방법 및 이에 의해 작동하는 표시장치
KR20210107934A (ko) * 2020-02-24 2021-09-02 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 이의 구동 방법 장치 및 이를 포함하는 디스플레이 시스템
KR20210114578A (ko) * 2020-03-10 2021-09-24 삼성디스플레이 주식회사 화소 회로

Also Published As

Publication number Publication date
CN116052580A (zh) 2023-05-02
US20230137564A1 (en) 2023-05-04
US11769447B2 (en) 2023-09-26
US20230386396A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
KR102482335B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102632710B1 (ko) 화소 구동 회로를 포함한 전계발광 표시장치
JP5611312B2 (ja) 有機発光ダイオード表示装置及びその駆動方法
KR102636598B1 (ko) 화소 구동 회로를 포함한 전계발광 표시장치
KR20190142791A (ko) 표시 장치
KR20220068537A (ko) 표시장치와 그 구동 방법
US10692431B2 (en) Gate driver, display apparatus having the same and method of driving display panel using the same
CN114694578A (zh) 显示装置
US20230386396A1 (en) Electroluminescent display device and method of driving the same
KR20230103588A (ko) 표시 장치
US11935475B2 (en) Display device, driving circuit and display driving method
US11881170B2 (en) Light emitting display device and driving method thereof
KR20210153387A (ko) 화소 구동 회로를 포함한 전계발광 표시패널
US11929025B2 (en) Display device comprising pixel driving circuit
KR20210040727A (ko) 표시장치와 그 구동 방법
US11929026B2 (en) Display device comprising pixel driving circuit
US11972728B2 (en) Light emitting display device and driving method thereof
US20230215363A1 (en) Light emitting display device and driving method thereof
KR20220075735A (ko) 전계발광 표시장치
KR20220147762A (ko) 픽셀 및 이를 포함하는 표시 장치
KR20220075738A (ko) 전계발광 표시장치
KR20220075737A (ko) 전계발광 표시장치
CN114842782A (zh) 像素和具有像素的显示装置
KR20210063653A (ko) 표시장치, 표시패널 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination