KR20220068537A - 표시장치와 그 구동 방법 - Google Patents

표시장치와 그 구동 방법 Download PDF

Info

Publication number
KR20220068537A
KR20220068537A KR1020200155420A KR20200155420A KR20220068537A KR 20220068537 A KR20220068537 A KR 20220068537A KR 1020200155420 A KR1020200155420 A KR 1020200155420A KR 20200155420 A KR20200155420 A KR 20200155420A KR 20220068537 A KR20220068537 A KR 20220068537A
Authority
KR
South Korea
Prior art keywords
data
voltage
pixel
park
pixels
Prior art date
Application number
KR1020200155420A
Other languages
English (en)
Inventor
문명국
장해종
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200155420A priority Critical patent/KR20220068537A/ko
Priority to EP21204733.6A priority patent/EP4002339A1/en
Priority to CN202111298458.6A priority patent/CN114550658B/zh
Priority to US17/527,733 priority patent/US11688353B2/en
Publication of KR20220068537A publication Critical patent/KR20220068537A/ko
Priority to US18/314,364 priority patent/US20230274707A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H01L27/3211—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Abstract

본 발명은 표시장치와 그 구동 방법에 관한 것으로, 노멀 구동 모드에서 기준 프레임 주파수로 상기 픽셀들의 리프레시 레이트를 제어하고, 저속 구동 모드에서 상기 기준 프레임 주파수 보다 낮은 주파수로 상기 픽셀들의 리프레시 레이트를 제어한다. 저속 구동 모드에서 적어도 하나의 수직 블랭크 기간에 파크 데이터가 데이터 구동부로 전송된다.

Description

표시장치와 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시장치와 그 구동 방법에 관한 것이다.
전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 발광 다이오드 소자(Organic Light Emitting Diode, OLED"라 함)가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.
유기 발광 표시장치는 백라이트 유닛(Backlight unit)이 필요 없고, 플렉시블(flexible) 소재인 플라스틱 기판, 박형 유리 기판, 금속 기판 상에 구현될 수 있다. 따라서, 플렉시블 디스플레이는 유기 발광 표시 장치로 구현될 수 있다.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다.
특히, 본 발명은 저속 구동 모드에서 화질을 개선할 수 있는 표시장치와 그 구동 방법을 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 표시장치는 복수의 데이터 라인들, 상기 데이터 라인들과 교차되는 복수의 게이트 라인들, 및 복수의 픽셀들이 배치된 픽셀 어레이; 픽셀 데이터를 데이터 전압으로 변환하고, 파크 데이터를 파크 전압으로 변환하는 데이터 구동부; 상기 게이트 라인들에 게이트 신호를 순차적으로 공급하는 게이트 구동부; 및 노멀 구동 모드에서 기준 프레임 주파수로 상기 픽셀들의 리프레시 레이트를 제어하고, 저속 구동 모드에서 상기 기준 프레임 주파수 보다 낮은 주파수로 상기 픽셀들의 리프레시 레이트를 제어하며, 상기 저속 구동 모드에서 적어도 하나의 수직 블랭크 기간에 상기 파크 데이터를 상기 데이터 구동부로 전송하는 타이밍 콘트롤러를 포함한다.
상기 표시장치의 구동 방법은 노멀 구동 모드에서 기준 프레임 주파수로 픽셀 데이터의 리프레시 레이터를 제어하는 단계, 저속 구동 모드에서 상기 기준 프레임 주파수 보다 낮은 주파수로 상기 픽셀들의 리프레시 레이트를 제어하는 단계, 상기 저속 구동 모드에서 적어도 하나의 수직 블랭크 기간에 상기 파크 데이터를 데이터 구동부로 전송하는 단계, 및 상기 데이터 구동부에서 상기 픽셀 데이터가 데이터 전압으로 변환되고, 상기 파크 데이터가 파크 전압으로 변환되는 단계를 포함한다.
본 발명은 저속 구동 모드의 수직 블랭크 기간에 타이밍 콘트롤러로부터 발생된 파크 데이터를 데이터 구동부로 전송하여 얻어진 파크 전압을 표시패널의 데이터 라인들에 인가하여 저속 구동 모드에서 화질을 개선할 수 있다.
본 발명은 타이밍 콘트롤러로부터 파크 데이터가 데이터 구동부로 전송하기 때문에 데이터 구동부에 데이터 전압과 파크 전압을 스위칭하는 회로를 필요로 하지 않기 때문에 전원부로부터 파크 전압을 출력하는 채널과, 데이터 구동부에서 파크 전압을 스위칭하는 스위치 소자를 제거할 수 있다.
본 발명은 픽셀 어레이의 픽셀 위치와 저속 구동 모드의 프레임 주파수에 따라 파크 전압을 가변할 수 있고, 파크 전압을 픽셀 단위, 라인 단위 또는 프레임 단위로 가변할 수 있다.
본 발명은 픽셀 어레이의 스캐닝 순서에 따라 파크 전압을 다르게 인가할 수 있다.
본 발명은 입력 영상의 픽셀 데이터 분포 특성, 파크 전압이 인가되는 픽셀 위치, 픽셀들의 열화량 등을 분석하여 자동으로 최적의 파크 전압을 가변할 수 있다.
나아가, 본 발명은 스캔 신호를 제어하는 제어 노드가 원치 않게 방전되거나 디케이(decay)되는 현상을 방지함으로써 저속 구동 모드에서 플리커(flicker)를 방지하여 화질을 개선할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1 및 도 2는 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도들이다.
도 3은 1 프레임 기간을 보여 주는 도면이다.
도 4는 1 프레임 기간의 액티브 기간 동안 타이밍 콘트롤러로부터 데이터 구동부로 전송되는 데이터의 일 예를 보여 주는 도면이다.
도 5는 본 발명의 실시예에 따른 표시장치의 구동 방법을 보여 주는 순서도이다.
도 6은 노멀 구동 모드와 저속 구동 모드에서 프레임 주파수가 변경되는 일 예를 보여 주는 도면이다.
도 7은 저속 구동 모드에서 타이밍 콘트롤러로부터 데이터 구동부로 전송부로 전송되는 파크 데이터를 보여 주는 도면이다.
도 8은 본 발명의 픽셀 회로를 개략적으로 보여 주는 도면이다.
도 9는 저속 구동 모드에서 액티브 기간에 픽셀 회로의 동작을 보여 주는 회로도이다.
도 10은 저속 구동 모드에서 수직 블랭크 기간에 픽셀 회로의 동작을 보여 주는 회로도이다.
도 11은 본 발명의 제1 실시예에 따른 타이밍 콘트롤러를 보여 주는 블록도이다.
도 12는 픽셀 스캐닝 방향과 픽셀 라인들을 보여 주는 도면이다.
도 13은 본 발명의 제2 실시예에 따른 타이밍 콘트롤러를 보여 주는 블록도이다.
도 14는 본 발명의 제1 실시예에 따른 픽셀 회로를 상세히 보여 주는 회로도이다.
도 15a 내지 도 17b는 도 14에 도시된 픽셀 회로의 동작을 단계적으로 보여 주는 도면들이다.
도 18은 본 발명의 제2 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 19는 도 18에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.
도 20a 내지 도 20c는 도 18에 도시된 픽셀 회로의 구동을 단계적으로 보여 주는 회로도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서 상에서 언급된 "구비한다", "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.
구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다.
이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
본 발명의 표시장치에서 픽셀 회로와 게이트 구동 장치는 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터들은 산화물 반도체를 포함한 Oxide TFT(Thin Film Transistor), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT 등으로 구현될 수 있다. 또한, 트랜지스터들 각각은 p 채널 TFT 또는 n 채널 TFT로 구현될 수 있다. 실시예에서 픽셀 회로의 트랜지스터들이 p 채널 TFT로 구현된 예를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)한다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH/VEH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL/VEL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL/VEL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH/VEL)일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다. 도 2는 픽셀 어레이의 일부 픽셀들과 배선들을 개략적으로 보여 주는 도면이다. 도 2에서 전원 라인들은 생략되어 있다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100)과, 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터를 기입하기 위한 표시패널 구동부를 포함한다.
표시패널(100)은 화면 상에서 입력 영상을 표시하는 픽셀 어레이(AA)를 포함한다. 픽셀 어레이(AA)는 복수의 데이터 라인들(DL), 데이터 라인들(DL)과 교차되는 복수의 게이트 라인들(GL), 및 데이터 라인들(DL)과 게이트 라인들(GL)에 의해 정의된 매트릭스 형태로 배치되는 픽셀들(P)을 포함한다.
픽셀들(P) 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀들로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들 각각은 발광 소자(OLED)를 구동하는 픽셀 회로를 포함한다. 픽셀 회로는 발광 소자(OLED)와, 게이트-소스간 전압(Vgs)에 따라 발광 소자(OLED)에 흐르는 전류를 조절하여 발광 소자(OLED)를 구동하는 구동 소자, 구동 소자의 게이트 전압을 유지하는 스토리지 커패시터 등을 포함한다. 구동 소자는 트랜지스터(transistor)로 구현될 수 있다.
서브 픽셀들은 컬러 필터를 포함할 수 있으나 생략될 수 있다. 이하에서 픽셀은 서브 픽셀과 같은 의미로 해석될 수 있다.
픽셀 어레이(AA)는 복수의 픽셀 라인들(L1~Ln)을 포함한다. 픽셀 라인은 로우 라인(row line) 방향(X축 방향)을 따라 배치된 1 라인에 배치된 픽셀들을 포함한다. 픽셀 어레이의 해상도가 m*n일 때 픽셀 어레이는 n 개의 픽셀 라인들[L1~L(N)]을 포함한다. 1 픽셀 라인에 배치된 픽셀들은 게이트 라인들을 공유하고, 서로 다른 데이터 라인(DL)에 연결된다. 컬럼 방향(Y축 방향)을 따라 세로 방향으로 배치된 서브 픽셀들은 동일한 데이터 라인을 공유한다.
1 라인 데이터의 데이터 전압이 1 수평 기간(1H) 동안 1 픽셀 라인의 픽셀들에 충전되어 1 픽셀 라인의 픽셀들에 픽셀 데이터가 기입된다. 1 프레임 기간 동안, 픽셀 어레이(AA)의 모든 픽셀 라인들(L1~Ln)에 픽셀 데이터가 기입된다.
표시패널(100)의 화면 상에 터치 센서들이 배치될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.
표시패널(100)은 플라스틱 기판, 금속 기판 등의 유연한 기판 상에 픽셀들이 배치된 플렉시블 표시패널로 구현될 수 있다. 플렉시블 디스플레이는 플렉시블 표시패널을 감거나 접고 구부리는 방법으로 화면의 크기와 형태가 가변될 수 있다. 플렉시블 디스플레이는 슬라이더블 디스플레이(slidable display), 롤러블 디스플레이(rollable display), 벤더블(bendable) 디스플레이, 폴더블 디스플레이(foldable display) 등을 포함할 수 있다.
표시패널의 제조 공정에서 초래되는 공정 편차와 소자 특성 편차로 인하여 픽셀들 간에 구동 소자의 전기특성에서 차이가 있을 수 있고 이러한 차이는 픽셀들의 구동 시간이 경과됨에 따라 더 커질 수 있다. 픽셀들 간에 구동 소자의 전기적 특성 편차를 보상하기 위해, 유기 발광 표시장치에 내부 보상 기술 또는 외부 보상 기술이 적용될 수 있다.
내부 보상 기술은 픽셀들 각각에 내장된 내부 보상 회로를 이용하여 서브 픽셀별로 구동 소자의 문턱 전압을 센싱하여 그 문턱 전압만큼 구동 소자의 게이트-소스간 전압(Vgs)을 보상한다. 외부 보상 기술은 외부 보상 회로를 이용하여 구동 소자들의 전기적 특성에 따라 변하는 구동 소자의 전류 또는 전압을 실시간 센싱한다. 외부 보상 기술은 픽셀 별로 센싱된 구동 소자의 전기적 특성 편차(또는 변화) 만큼 입력 영상의 픽셀 데이터(디지털 데이터)를 변조함으로써 픽셀들 각각에서 구동 소자의 전기적 특성 편차(또는 변화)를 실시간 보상한다.
표시패널 구동부는 내부 보상 기술 및/또는 외부 보상 기술을 적용하여 픽셀들을 구동할 수 있다. 이하에서, 픽셀 회로와 표시패널 구동부는 내부 보상 기술이 적용된 예를 중심으로 설명되지만, 본 발명은 이에 한정되지 않는다.
표시패널 구동부는 입력 영상의 픽셀 데이터를 서브 픽셀들에 기입하여 표시패널(100)의 픽셀 어레이(AA) 상에 입력 영상을 재현한다. 표시패널 구동부는 데이터 구동부(110), 게이트 구동부(120), 및 타이밍 콘트롤러(130)를 포함한다. 표시패널 구동부는 데이터 구동부(110)와 데이터 라인들(DL) 사이에 배치된 디멀티플렉서(Demultiplexer, 112)를 더 포함할 수 있다. 또한, 표시패널 구동부는 터치 센서 구동부를 더 포함할 수 있다. 터치 센서 구동부는 터치 센서들을 구동하고 터치 센서들의 출력 신호를 미리 설정된 문턱값과 비교하여 터치 입력을 판단하고, 터치 입력의 좌표 데이터를 호스트 시스템으로 전송한다.
표시패널 구동부는 저속 구동 모드로 동작할 수 있다. 저속 구동 모드는 입력 영상을 분석하여 입력 영상이 미리 설정된 시간 만큼 변화가 없거나 터치 입력이 소정 시간 이상 발생하지 않을 때 표시장치의 소비 전력을 줄일 수 있다. 저속 구동 모드는 정지 영상이 일정 시간 이상 입력될 때 픽셀들의 리프레시 레이트(Refresh rate)를 낮춤으로써 픽셀들의 데이터 기입 주기를 길게 제어하여 소비 전력을 줄일 수 있다.
리프레시 레이트는 호스트 시스템(200)으로부터 타이밍 콘트롤러(130)로 전송되는 프레임 주파수와 다를 수 있다. 리프레시 레이트는 픽셀들에 새로운 픽셀 데이터가 기입되는 픽셀 구동 주파수이다. 노멀 구동 모드의 경우, 기준 프레임 주파수와 같은 리프레시 레이트로 픽셀들이 구동될 수 있다. 기준 프레임 주파수는 호스트 시스템(200)으로부터의 입력 프레임 주파수 또는 노멀 구동 모드에서 픽셀들의 구동 주파수로 미리 설정될 수 있다. 저속 구동 모드의 경우, 호스트 시스템(200)으로부터의 입력 프레임 주파수 또는 기준 프레임 주파수 보다 낮은 주파수로 픽셀들에 데이터가 기입될 수 있다. 저속 구동 모드에서 타이밍 콘트롤러는 입력 프레임 주파수 또는 기준 프레임 주파수 보다 낮은 프레임 주파수의 프레임 기간에 픽셀 데이터를 데이터 구동부(110)에 전송할 수 있다. 따라서, 저속 구동 모드에서 입력 프레임 주파수 또는 기준 프레임 주파수 보다 낮은 리프레시 레이트로 픽셀들이 구동되기 때문에 데이터 구동부(110), 게이트 구동부(120), 및 픽셀들(P)의 소비 전력이 저감된다.
저속 구동 모드는 정지 영상이 입력될 때에 한정되지 않는다. 예컨대, 표시장치가 대기 모드로 동작하거나 사용자 명령이나 입력 영상이 소정 시간 이상 표시패널 구동부에 입력되지 않을 때 표시패널 구동부는 저속 구동 모드로 동작할 수 있다.
데이터 구동부(110)는 타이밍 콘트롤러(130)로부터 수신된 데이터를 디지털-아날로그 변환기(Digital to Analog Converter, 이하 “DAC”라 함)를 이용하여 감마 보상 전압으로 변환하여 데이터 전압(Vdata)을 발생한다. 데이터는 입력 영상의 픽셀 데이터와 파크 데이터(park data)를 포함할 수 있다. 감마 보상 전압은 감마 기준 전압(GMA)을 분압하여 계조별 전압을 발생하는 분압 회로로부터 출력되어 DAC에 입력된다. 데이터 전압(Vdata)은 디멀티플렉서(112)를 통해 표시패널(100)의 데이터 라인들(DL)에 공급될 수 있다.
데이터 구동부(110)는 저속 구동 모드에서 수직 블랭크 기간 동안, 타이밍 콘트롤러(130)로부터 입력된 파크 데이터를 감마 보상 전압으로 변환하여 파크 전압(Vpark)을 출력한다. 파크 전압(Vpark)은 저속 구동 모드의 수직 블랭크 기간 동안 데이터 라인을 통해 픽셀들에 인가된다. 파크 전압(Vpark)은 파크 데이터의 데이터값에 대응하는 전압 레벨을 갖는다. 따라서, 타이밍 콘트롤러(130)는 데이터 구동부(110)로 전송되는 파크 데이터로 픽셀들에 인가되는 파크 전압(Vpark)을 서브 픽셀 단위, 픽셀 단위, 픽셀 라인 단위, 또는 프레임 단위로 가변할 수 있다.
디멀티플렉서(112)는 데이터 구동부(110)의 한 채널을 통해 출력되는 데이터 전압(Vdata)을 복수의 데이터 라인들(DL)에 시분할하여 분배한다. 디멀티플렉서(112)로 인하여 데이터 구동부(110)의 채널수가 감소될 수 있다.
게이트 구동부(120)는 게이트 신호를 표시패널(100)의 픽셀 라인들에 순차적으로 인가하여 픽셀 라인들을 순차적으로 스캐닝할 수 있다. 픽셀 라인들의 픽셀들은 게이트 신호가 인가될 때 게이트 신호에 동기되는 데이터 전압(Vdata)을 충전한다.
게이트 구동부(120)는 픽셀 어레이의 TFT 어레이와 함께 표시패널(100) 상의 베젤 영역(Bezel, BZ) 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(GL)로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(GL)에 순차적으로 공급할 수 있다. 게이트 신호의 전압은 게이트 오프 전압(VGH/VEH)과 게이트 온 전압(VGL/VEL) 사이에서 스윙(swing)한다. 게이트 신호는 스캔 신호와, 픽셀들의 발광 시간을 제어하는 발광 제어 신호(이하, “EM 신호”라 함)를 포함한다. 게이트 라인들은 스캔 신호가 인가되는 스캔 라인들과, EM 신호가 인가되는 EM 라인들(또는 발광 제어 라인들)로 나뉘어질 수 있다.
게이트 구동부(120)는 표시패널(100)의 좌우측 베젤들 각각에 배치되어 게이트 라인들(GL)에 더블 피딩(double feeding) 방식으로 게이트 신호를 공급할 수 있다. 더블 피딩 방식은 양측의 게이트 구동부(120)가 동기되어 하나의 게이트 라인의 양측 끝단에서 게이트 신호가 동시에 인가될 수 있다. 다른 실시예로, 게이트 구동부(120)는 표시패널(100)의 좌우측 베젤들 중 어느 일측에 배치되어 게이트 라인들(GL)에 싱글 피딩(single feeding) 방식으로 게이트 신호를 공급할 수 있다.
게이트 구동부(120)는 제1 게이트 구동부(121)와 제2 게이트 구동부(122)를 포함할 수 있다. 제1 게이트 구동부(121)는 스캔 신호의 펄스를 출력하고, 시프트 클럭에 따라 스캔 신호의 펄스를 시프트한다. 제2 게이트 구동부(122)는 EM 신호의 펄스를 출력하고, 시프트 클럭에 따라 EM 신호의 펄스를 시프트한다. 베젤(bezel)이 없는 모델의 경우에, 제1 및 제2 게이트 구동부들(121, 122)를 구성하는 스위치 소자들 중 적어도 일부가 픽셀 어레이 내에 분산 배치될 수 있다.
타이밍 콘트롤러(130)는 노멀 구동 모드에서 기준 프레임 주파수로 픽셀들(P)의 리프레시 레이트를 제어한다. 그리고 타이밍 콘트롤러(130)는 저속 구동 모드에서 기준 프레임 주파수 보다 낮은 주파수로 픽셀들(P)의 리프레시 레이트를 제어한다. 타이밍 콘트롤러(130)는 저속 구동 모드에서 적어도 하나의 수직 블랭크 기간에 파크 데이터를 데이터 구동부로 전송할 수 있다.
타이밍 콘트롤러(130)는 노멀 구동 모드에서 기준 프레임 주파수로 픽셀 데이터를 데이터 구동부(110)로 전송한다. 타이밍 콘트롤러(130)는 저속 구동 모드에서 기준 프레임 주파수 보다 낮은 리프레시 레이트로 픽셀 데이터를 데이터 구동부로 전송하고, 저속 구동 모드에서 적어도 하나의 수직 블랭크 기간에 파크 데이터를 데이터 구동부로 전송한다. 데이터 구동부(110)는 픽셀 데이터를 데이터 전압으로 변환하고, 파크 데이터를 파크 전압으로 변환한다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 입력 영상의 픽셀 데이터와, 픽셀 데이터와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭(CLK) 및 데이터 인에이블신호(DE) 등을 포함한다. 수직 동기신호(Vsync)의 1 주기는 1 프레임 기간이다. 수평 동기 신호(Hsync)와 데이터 인에이블 신호(DE)의 1 주기는 1 수평 기간(1H)이다. 데이터 인에이블 신호(DE)의 펄스는 1 픽셀 라인의 픽셀들에 기입될 1 라인 데이터와 동기된다. 데이터 인에이블 신호(DE)를 카운트하는 방법으로 프레임 기간과 수평 기간을 알 수 있으므로, 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync)는 생략될 수 있다.
호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 차량 시스템, 홈 시어터 시스템, 모바일 기기, 웨어러블 기기의 메인 회로 보드일 수 있다. 모바일 기기나 웨어러블 기기에서 타이밍 콘트롤러(130), 데이터 구동부(110), 및 전원부(150)는 도 2에 도시된 바와 같이 하나의 드라이브 IC(D-IC)에 집적될 수 있다. 호스트 시스템은 터치 센서 구동부로부터 입력되는 터치 입력의 좌표 데이터에 응답하여 그 터치 입력에 대응하는 어플리케이션을 실행하거나 데이터를 처리할 수 있다. 도 2에서 도면 부호 “200”은 호스트 시스템이다. 모바일 기기에서 호스트 시스템은 AP(Application Processor)로 구현될 수 있다.
타이밍 콘트롤러(130)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 표시패널 구동부(110, 112, 120)의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다. 타이밍 콘트롤러(130) 또는 호스트 시스템(200)은 저속 구동 모드에서 픽셀들의 리프레시 레이트를 낮추기 위하여 프레임 주파수를 1Hz ~ 30Hz 사이의 주파수로 낮출 수 있다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호, 디멀티플렉서(112)의 동작 타이밍을 제어하기 위한 MUX 신호, 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호를 발생한다.
게이트 타이밍 제어 신호는 스타트 펄스, 시프트 클럭 등을 포함할 수 있다. 타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어 신호의 전압 레벨은 도면에서 생략된 레벨 시프터(level shifter)를 통해 게이트 오프 전압(VGH/VEH)과 게이트 온 전압(VGL/VEL)으로 변환되어 게이트 구동부(120)에 공급될 수 있다. 레벨 시프터는 게이트 타이밍 제어 신호의 로우 레벨 전압(low level voltage)을 게이트 온 전압(VGL)으로 변환하고, 게이트 타이밍 제어 신호의 하이 레벨 전압(high level voltage)을 게이트 오프 전압(VGH)으로 변환할 수 있다.
전원부(150)는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(150)는 호스트 시스템으로부터의 직류 입력 전압을 조정하여 표시패널 구동부와 표시패널(100)의 구동에 필요한 전원을 발생한다. 전원부(150)는 감마 기준 전압(GMA), 게이트 오프 전압(VGH/VEH). 게이트 온 전압(VGL/VEL), 픽셀 구동 전압(VDD), 저전위 전원 전압(VSS), 초기화 전압(Vini), 기준 전압(Vref) 등의 직류 전압을 출력할 수 있다. 감마 기준 전압(GMA)은 데이터 구동부(110)에 공급된다. 게이트 오프 전압(VGH/VEH)과 게이트 온 전압(VGL/VEL)은 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(VDD), 저전위 전원 전압(VSS), 초기화 전압(Vini), 및 기준 전압(Vref)은 도 2에서 생략된 전원 라인들을 통해 픽셀 회로들에 공통으로 공급된다. 픽셀 구동 전압(VDD)은 저전위 전원 전압(VSS), 초기화 전압(Vini), 및 기준 전압(Vref) 보다 높은 전압으로 설정된다.
도 3은 1 프레임 기간을 보여주는 도면이다. 도 3에서 수직 동기신호(Vsync), 수평 동기신호(Vsync), 데이터 인에이블 신호(DE)는 입력 영상의 픽셀 데이터와 동기되는 타이밍 신호이다.
도 3을 참조하면, 1 프레임 기간(1 Frame)은 입력 영상의 픽셀 데이터가 픽셀들에 기입되는 액티브 기간(Active interval, AT)과, 픽셀 데이터가 없는 수직 블랭크 기간(Vertical Blank period, VB)으로 나뉘어진다.
수직 블랭크 기간(VB)은 제N-1(N은 자연수) 프레임 기간의 액티브 기간(AT)과 제N 프레임 기간의 액티브 기간(AT) 사이에서 픽셀 데이터가 타이밍 콘트롤러(130)에 수신되지 않는 블랭크 기간이다. 수직 블랭크 기간(VB)은 수직 싱크 시간(Vertical sync time, VS), 수직 프론트 포치(Vertical Front Porch, FP), 및 수직 백 포치(Vertical Back Porch, BP)을 포함한다.
수직 동기신호(Vsync)는 1 프레임 기간을 정의한다. 수평 동기신호(Hsync)와 데이터 인에이블 신호(DE)의 1 펄스 주기는 1 수평 기간(1H)이다. 데이터 인에이블 신호(DE)는 액티브 기간(AT) 동안 픽셀들에 기입될 픽셀 데이터를 포함한 유효 데이터 구간을 정의한다. 데이터 인에이블 신호(DE)의 펄스는 표시패널(100)의 1 픽셀 라인의 픽셀들에 기입될 1 라인의 픽셀 데이터와 동기된다.
타이밍 콘트롤러(130)는 클럭과 함께 데이터를 같은 배선을 통해 데이터 구동부(110)에 전송할 수 있다. 예를 들어, 타이밍 콘트롤러(130)로부터 생성된 클럭과 데이터는 EPI(Embedded　Clock Point to Point Interface) 인터페이스 프로토콜에서 정의된 데이터 포맷으로 인코딩되어 데이터 구동부(110)로 전송될 수 있다.
EPI 인터페이스에서, 데이터 구동부(110)는 타이밍 콘트롤러(130)로부터 입력된 클럭을 체배하여 클럭을 복원함으로써 데이터를 샘플링하기 위한 내부 클럭을 발생한다. 타이밍 콘트롤러(130)는 데이터 구동부(110) 내에서 복원된 클럭의 위상이 고정(lock)될 수 있도록 프리엠블(preamble) 클럭 또는 클럭 트레이닝 패턴(clock training pattern 또는 preamble) 클럭을 데이터 구동부(110)에 전송한다.
EPI 인터페이스 프로토콜에서, 타이밍 콘트롤러(130)는 프레임 기간 사이의 수직 블랭크 기간(VB)과 1 라인 데이터들 사이의 수평 블랭크 기간(HB)에 데이터 구동부(110)로 전송될 수 있다. 데이터 구동부(110)는 프리엠블 클럭을 기준으로 클럭 트레이닝(Clock training) 동작을 수행하여 데이터 타이밍 콘트롤러(130)로부터 수신된 클럭을 복원하여 데이터 샘플링을 위한 내부 클럭을 발생한다. 데이터 구동부(110)는 내부 클럭 타이밍에 맞추어 타이밍 콘트롤러(110)로부터 수신된 데이터를 샘플링하여 래치(Latch)한 후 DAC를 통해 데이터 전압으로 변환한다.
도 4는 1 프레임 기간의 액티브 기간(AT) 동안 타이밍 콘트롤러(130)로부터 데이터 구동부(110)로 전송되는 데이터의 일 예를 보여 주는 도면이다. 도 4에 도시된 EPI 인터페이스 프로토콜에서 정의된 데이터 전송 방법이다.
도 4를 참조하면, 타이밍 콘트롤러(130)는 매 프레임 기간마다 액티브 기간(AT) 동안 매 수평 기간마다 제1 단계(Phase-Ⅰ), 제2 단계(Phase-Ⅱ), 및 제3 단계(Phase-Ⅲ)에서 정의된 신호를 데이터 구동부(110)로 전송할 수 있다. 1 수평 기간(1H) 동안, 제1 단계(Phase-Ⅰ), 제2 단계(Phase-Ⅱ), 및 제3 단계(Phase-Ⅲ)의 신호가 데이터 구동부(110)에 전송될 수 있다.
타이밍 콘트롤러(130)는 1 수평 기간(1H)의 수평 블랭크(HB)에 제1 및 제2 단계(Phase-Ⅰ, Phase-Ⅱ) 신호를 데이터 구동부(130)로 전송하고, 데이터 인에이블 신호(DE)의 펄스 구간 동안 제2 단계(Phase-Ⅰ, Phase-Ⅱ) 신호를 데이터 구동부(110)로 전송한다.
타이밍 콘트롤러(130)는 제1 단계(Phase-Ⅰ)에서 소정 주파수의 프리엠블 클럭을 데이터 구동부(110)로 전송한다. 타이밍 콘트롤러(130)는 프리엠블 클럭을 출력한 후에 데이터 구동부(110)로부터 피드백 입력된 락(Lock) 신호에 응답하여 제2 단계(Phase-Ⅱ)를 실시하여 콘트롤 데이터 패킷(control data packet, CTRL)을 데이터 구동부(110)로 전송한다. 락 신호(Lock signal)는 데이터 구동부(110) 내에서 복원된 내부 클럭의 위상이 고정될 때 데이터 구동부(110)로부터 발생되어 타이밍 콘트롤러(130)로 전송된다. 콘트롤 데이터 패킷(CTRL)은 데이터 타이밍 제어 신호, MUX 신호, 게이트 타이밍 제어 신호 등을 포함할 수 있다.
타이밍 콘트롤러(130)는 제2 단계(Phase-Ⅱ)에 이어서 제3 단계(Phase-Ⅲ)를 실시하여 입력 영상의 픽셀 데이터를 포함한 픽셀 데이터 패킷(pixel data packet, RGB)을 데이터 구동부(110)로 전송한다.
타이밍 콘트롤러(130)는 저속 구동 모드에서 수직 블랭크 기간(VB) 동안 파크 데이터를 데이터 구동부(110)로 전송할 수 있다. 데이터 구동부(110)는 저속 구동 모드에서 타이밍 콘트롤러(130)로부터 입력된 파크 데이터를 DAC를 통해 데이터 전압으로 변환한다. 데이터 구동부(110)로부터 출력된 파크 데이터의 데이터 전압은 데이터 라인들(DL)을 통해 서브 픽셀들 각각의 픽셀 회로에 인가될 수 있다.
도 5는 본 발명의 실시예에 따른 표시장치의 구동 방법을 보여 주는 순서도이다. 이 구동 방법에서 호스트 시스템(200) 및/또는 타이밍 콘트롤러(130)는 입력 영상과 터치 입력을 판단하여 구동 모드를 선택한다. 이하에서 제어부는 호스트 시스템(200)의 그래픽 처리부 또는 타이밍 콘트롤러(130)로 해석될 수 있다.
도 5를 참조하면, 제어부는 입력 영상 데이터를 분석하여 정지 영상인지를 판단한다(S1 및 S2). 제어부는 메모리에 저장된 이전 프레임 데이터와 현재 입력되는 프레임 데이터가 실질적으로 동일하면 정지 영상으로 판단할 수 있다. 제어부는 정지 영상이 미리 설정된 시간 이상 지속되는지 판단한다.
제어부는 터치 센서 구동부로부터 터치 입력의 좌표 데이터를 입력 받아 터치 입력을 판단한다. 제어부는 터치 입력이 발생되지 않고, 정지 영상 데이터가 입력될 때 저속 구동 모드로 진입하여 기준 프레임 주파수 보다 낮은 주파수로 프레임 주파수를 낮춘다(S3 및 S4). 제어부는 저속 구동 모드에서 프레임 주파수를 기준으로 데이터 구동부(110)와 게이트 구동부(110)의 동작 타이밍을 제어하여 픽셀들의 리프레시 레이트를 낮춘다. 저속 구동 모드에서, 소정 시간 간격으로 픽셀 데이터가 픽셀들에 기입된 후, 픽셀들은 1 프레임 기간 이상 새로운 데이터를 입력 받지 않고 이전 데이터를 유지한다. 저속 구동 모드에서 픽셀들에 데이터가 입력되지 않는 프레임의 수직 블랭크 기간 동안 파크 데이터가 데이터 구동부(110)에 입력될 수 있다. 저속 구동 모드에서 픽셀들의 리프레시 레이트는 노멀 구동 모드의 기준 주파수 보다 낮다. 저속 구동 모드에서 수직 블랭크 기간(VB) 동안 픽셀들에 파크 전압이 인가된다(S5).
제어부는 입력 영상이 동영상이거나 터치 입력이 발생되면 노멀 구동 모드로 픽셀들의 리프레시 레이트를 제어한다(S6). 제어부는 노말 구동 모드에서 기준 프레임 주파수를 바탕으로 데이터 구동부(110)와 게이트 구동부(110)의 동작 타이밍을 제어한다. 노멀 구동 모드에서, 미 프레임 기간마다 픽셀 데이터가 픽셀들에 기입된다. 이 때, 리프레시 레이트는 기준 프레임 주파수와 같다. 따라서, 노멀 구동 모드에서 픽셀들은 매 프레임 기간마다 새로운 픽셀 데이터를 입력 받아 리프레시된다.
도 6은 노멀 구동 모드와 저속 구동 모드에서 프레임 주파수가 변경되는 일 예를 보여 주는 도면이다.
도 6을 참조하면, 노멀 구동 모드의 프레임 주파수로 설정되는 기준 프레임 주파수는 120Hz로 설정될 수 있다. 이 때, 1 프레임 기간은 1/120 (sec)이다. 노멀 구동 모드에서 매 프레임 기간마다 픽셀 데이터의 데이터 전압이 픽셀들에 인가되어 픽셀들에 픽셀 데이터가 기입된다. 이하에서, 픽셀들에 픽셀 데이터가 기입되는 프레임 기간을 도 6에 도시된 바와 같이 “리프레시 프레임(Refresh frame)”이라 한다.
저속 구동 모드의 프레임 주파수는 24Hz로 낮아질 수 있다. 이 때, 리프레시 프레임 주파수는 1/24 Hz이다. 따라서, 저속 구동 모드에서 픽셀 데이터가 픽셀들에 기입되는 리프레시 프레임들 사이에서 픽셀 데이터가 입력되지 않는 수직 블랭크 기간(VB)이 노멀 구동 모드 보다 확장되어 더 길어진다. 제N(N은 자연수) 리프레시 프레임과 제N+1 리프레시 프레임 사이의 수직 블랭크 기간(VB)은 파크 전압(Vpark)이 표시패널(100)의 데이터 라인들(DL)에 인가되는 다수의 리셋 서브 프레임으로 나뉘어질 수 있다.
저속 구동 모드에서 제N 리셋 프레임 기간에 픽셀 데이터가 픽셀들에 기입된 후, 그 이후의 수직 블랭크 기간(VB) 동안 픽셀들에 픽셀 데이터가 기입되지 않고 이전 데이터를 유지한다.
도 7은 저속 구동 모드에서 타이밍 콘트롤러로부터 데이터 구동부로 전송부로 전송되는 파크 데이터를 보여 주는 도면이다.
도 7을 참조하면, 타이밍 콘트롤러(130)는 저속 구동 모드에서 적어도 하나의 수직 블랭크 기간(VB)에 파크 데이터(Vpark value)를 데이터 구동부(110)로 전송한다. 데이터 구동부(110)의 ADC는 파크 데이터를 감마 보상 전압으로 변환하여 파크 전압(Vpark)을 출력한다. 도 7에서 “Ln-1” 및 “Ln”은 제N 리프레시 프레임 기간[FR(N)]의 마지막 픽셀 라인과 그 이전 픽셀 라인의 데이터이다. “L1” 및 “L2”은 수직 블랭크 기간(VB) 후 재개되는 제N+1 리프레시 프레임 기간[FR(N+1)] 에서 제1 및 제2 픽셀 라인의 데이터이다. “Preamble”은 프리엠블 클럭 데이터이다.
타이밍 콘트롤러(130)는 파크 데이터(DPARK) 앞에 소정의 스타트 코드(ST)를 데이터 구동부(110)에 전송할 수 있다. 데이터 구동부(110)는 저속 구동 모드의 수직 블랭크 기간(VB)에 수신되는 데이터 스트림에서 스타트 코드(ST)가 검출될 때 그 이후 수신된 파크 데이터(DPARK)를 샘플링하여 파크 전압(Vpark)으로 변환한다.
도 8은 본 발명의 픽셀 회로를 개략적으로 보여 주는 도면이다.
도 8을 참조하면, 픽셀 회로는 제1 내지 제3 회로부들(10, 20, 30)과, 제1 내지 제3 연결부들(12, 23, 13)을 포함할 수 있다. 이 픽셀 회로에서 하나 이상의 구성 요소가 생략되거나 추가될 수 있고 외부 보상 회로 또는 내부 보상 회로가 포함될 수 있다.
제1 회로부(10)는 데이터 전압(Vdata)을 구동 소자(DT)에 공급한다. 구동 소자(DT)는 게이트(DRG), 소스(DRS), 및 드레인(DRD)을 포함한 트랜지스터로 구현될 수 있다. 제2 회로부(20)는 픽셀 구동 전압(VDD)을 공급 받아 구동 소자(DT)의 게이트(DRG)에 연결된 커패시터(Cst)를 충전한다. 제3 회로부(30)는 구동 소자(DT)를 통해 흐르는 전류를 발광 소자(OLED)에 제공한다. 발광 소자(OLED)는 전류를 빛으로 전환한다. 제1 연결부(12)는 제1 회로부(10)와 제2 회로부(20)를 연결한다. 제2 연결부(23)는 제2 회로부(20)와 제3 회로부(30)를 연결한다. 제3 연결부(13)는 제3 회로부(30)와 제1 회로부(10)를 연결한다.
도 9는 저속 구동 모드에서 액티브 기간에 픽셀 회로의 동작을 보여 주는 회로도이다. 도 10은 저속 구동 모드에서 수직 블랭크 기간에 픽셀 회로의 동작을 보여 주는 회로도이다.
도 9 및 도 10을 참조하면, 픽셀 회로는 발광 소자(DT)를 구동하기 위한 구동 소자(DT), 구동 소자(DT)의 제1 전극과 데이터 라인(DL) 사이에 연결된 제1 스위치소자(S1), 및 구동 소자(DT)와 발광 소자(OLED) 사이의 전류 패스를 스위칭하는 제2 스위치(S2)를 포함한다.
제1 스위치 소자(S1)는 스캔 신호(SCAN)의 게이트 온 전압(VGL)에 응답하여 턴-온된다. 제1 스위치 소자(S1)는 스캔 신호(SCAN)의 게이트 온 전압(VGL)에 따라 턴-온되어 데이터 라인(DL)을 구동 소자(DL)의 제1 전극에 연결한다. 제2 스위치 소자(S2)는 EM 신호(EM)의 게이트 온 전압(VEL)에 따라 턴-온된다. 제2 스위치 소자(S2)는 EM 신호(EM)의 게이트 온 전압(VEL)에 따라 턴-온되어 구동 소자(DT)의 제2 전극을 발광 소자(OLED)의 애노드 전극에 연결한다.
픽셀 회로는 액티브 기간(AT) 동안, 초기화 단계, 샘플링 단계, 및 발광 단계로 구동될 수 있다. 발광 단계에서 제1 스위치 소자(S1)는 턴-오프(turn-off)되고, 제2 스위치 소자(S2)는 턴-온(turn-on)된다. 픽셀 회로는 발광 단계에서 도 9에 도시된 바와 같이 액티브 기간(AT)의 발광 단계 동안, 전류는 픽셀 구동 전압(VDD), 구동 소자(DT), 및 제2 스위치 소자(DT)를 통해 발광 소자(OLED)로 흐르게 된다. 저속 구동 모드에서 리프레시 프레임 기간 동안 데이터 라인에 픽셀 데이터의 데이터 전압(Vdata)이 인가되고, 수직 블랭크 기간(VB)에 파크 전압(Vpark)이 인가된다.
저속 구동 모드에서 적어도 하나의 수직 블랭크 기간(VB)에, 데이터 라인(DL)에 파크 전압(Vpark)이 인가된다. 수직 블랭크 기간(VB)에 제1 및 제2 스위치 소자들(S1, S2)은 오프 상태이다. 따라서, 파크 전압(Vpark)은 구동 소자(DT)와 발광 소자(OLED)에 직접 인가되지 않는다.
파크 전압(Vpark)은 도 10에 도시된 바와 같이 기생 커패시터(Cp)를 통해 구동 소자(DT)의 게이트에 인가되어 구동 소자(DT)의 게이트 전압의 변동을 억제한다. 그 결과, 본 발명은 저속 구동 모드에서 구동 소자(DT)의 게이트 전압을 안정화하여 픽셀들의 휘도가 변하는 현상을 방지할 수 있다.
도 11은 본 발명의 제1 실시예에 따른 타이밍 콘트롤러(130)를 보여 주는 블록도이다.
도 11을 참조하면, 타이밍 콘트롤러(130)는 데이터 수신부(131), 데이터 처리부(132), 프레임 주파수 판단부(133), 위치 판단부(134), 파크 데이터 발생부(135), 선택부(136), 및 데이터 송신부(137)를 포함한다. 타이밍 콘트롤러(130)는 게이트 타이밍 제어신호를 출력하는 게이트 제어부(140)를 더 포함한다.
데이터 수신부(131)는 호스트 시스템(200)으로부터 입력 영상의 픽셀 데이터(RGB DATA)와, 이 데이터(RGB DATA)와 동기되는 타이밍 신호(DE, Vsync, Hsync)를 입력 받는다. 데이터 수신부(131)는 표준 인터페이스 예를 들면, eDP(Embedded Display Port)를 통해 픽셀 데이터(RGB DATA)와 타이밍 신호(DE, Vsync, Hsync)를 수신할 수 있다.
데이터 처리부(132)는 픽셀 데이터(RGB DATA)를 선택부(136)에 공급한다. 데이터 처리부(132)는 프레임 버퍼(141)에 픽셀 데이터를 저장하고, 표시패널의 픽셀 배치와 서브 픽셀들의 컬러 배치에 따라 수신된 픽셀 데이터(RGB DATA)를 재정렬하여 선택부(136)에 공급할 수 있다.
프레임 주파수 판단부(133)는 타이밍 신호(DE, Vsync, Hsync)를 카운트하여 현재 입력되는 데이터의 프레임 주파수를 판단한다. 호스트 시스템(200)은 저속 구동 모드에서 프레임 주파수를 낮출 수 있다. 따라서, 프레임 주파수 판단부(133)는 프레임 주파수에 따라 현재의 구동 모드가 노멀 구동 모드인지 아니면 저속 구동 모드인지 판단할 수 있다. 프레임 주파수 판단부(133)는 프레임 주파수를 지시하는 신호를 출력한다.
위치 판단부(134)는 데이터 인에이블 신호(DE)를 카운트하여 현재 입력되는 픽셀 데이터가 픽셀 어레이(AA)의 어느 위치의 픽셀들에 기입되는지 판단한다. 위치 판단부(134)는 현재 입력되는 픽셀 데이터가 기입되는 픽셀 위치를 지시하는 신호를 출력한다.
파크 데이터 발생부(135)는 프레임 주파수 판단부(133)의 출력 신호와 위치 판단부(134)의 출력 신호를 입력 받는다. 파크 데이터 발생부(135)는 프레임 주파수 정보와, 픽셀 데이터가 기입되는 픽셀 위치 정보를 바탕으로 저속 구동 모드에서 파크 데이터를 결정하여 출력한다.
호스트 시스템(200)은 저속 구동 모드에서 입력 영상 데이터의 프레임 주파수를 낮추어 타이밍 콘트롤러(130)에 전송할 수 있다. 저속 구동 모드의 프레임 주파수는 기준 프레임 주파수 보다 낮은 특정 프레임 주파수일 수 있으나, 호스트 시스템(200)에 따라 그 주파수는 달라질 수 있다.
파크 데이터 발생부(135)는 저속 구동 모드에서 프레임 주파수가 높을수록 파크 데이터(DPARK)를 낮은 값으로 결정할 수 있다. 이 때, 파크 전압(Vpark)은 낮아진다.
픽셀 데이터 값이 높을수록 픽셀 회로에 인가되는 데이터 전압(Vdata)이 커진다. 파크 데이터 발생부(135)는 픽셀 데이터 값이 높을수록 파크 전압(Vpark)이 높아질 수 있도록 픽셀 데이터에 비례한 값으로 파크 데이터(DPARK)를 결정할 수 있다.
파크 데이터 발생부(135)는 도 12에 도시된 바와 같이 픽셀 스캐닝 방향에서 볼 때 픽셀 라인 번호가 증가할수록 파크 데이터(DPARK)를 높은 값으로 결정하여 스캐닝 순서가 늦은 픽셀 라인에서 픽셀 구동 전압(VDD)의 IR 드롭(drop)을 보상할 수 있다. 이 때, 제1 픽셀 라인(L1)의 픽셀들에 인가되는 파크 전압(Vpark)에 비하여 스캐닝 순서가 늦은 제n 픽셀 라인(Ln)의 픽셀들에 인가되는 파크 전압(Vpark)이 높을 수 있다.
파크 데이터 발생부(135)는 저속 구동 모드에서 모든 픽셀들에 동일한 파크 전압(Vpark)이 인가되도록 특정 전압값을 지시하는 프레임 대표값으로 파크 데이터(DPARK)를 결정할 수 있다. 프레임 대표값은 1 프레임 데이터의 평균값으로 설정될 수 있으나 이에 한정되지 않는다.
파크 데이터(DPARK)에 의해 픽셀 전압(Vpark)이 서브 픽셀 단위, 픽셀 단위, 픽셀 라인 단위 또는 프레임 단위로 가변될 수 있다. 예를 들어, 파크 데이터 발생부(135)는 픽셀 전압(Vpark)이 이전 프레임에 픽셀에 충전된 데이터 전압이나 그 보다 조금 높은 전압으로 인가될 수 있도록 파크 데이터를 픽셀들 각각에 독립적으로 결정할 수 있다. 또는, 파크 데이터는 1 픽셀 라인의 픽셀들에 기입될 라인 데이터의 평균 값을 바탕으로 픽셀 라인 단위의 대표값으로 결정될 수 있다.
선택부(136)는 선택 신호(SEL)에 응답하여 데이터 처리부(132)로부터의 픽셀 데이터(DATA')와, 파크 데이터 발생부(135)로부터의 파크 데이터(DPARK)를 선택하여 데이터 송신부(137)에 제공한다. 선택 신호(SEL)는 저속 구동 모드와 노멀 구동 모드에서 서로 다른 논리값을 갖는다. 선택 신호(SEL)는 호스트 시스템(200) 또는 프레임 주파수 판단부(133)에 의해 발생될 수 있다.
선택부(136)는 노멀 구동 모두에서 선택부(136)는 매 프레임 기간마다 액티브 기간(AT)에 데이터 처리부(132)로부터의 픽셀 데이터를 데이터 송신부(137)에 공급한다.
선택부(136)는 저속 구동 모드에서 리프레시 프레임 기간의 액티브 기간(AT)에 데이터 처리부(132)로부터의 픽셀 데이터를 데이터 송신부(137)에 공급한다. 선택부(136)는 저속 구동 모드에서 적어도 하나의 수직 블랭크 기간에 파크 데이터 발생부(135)로부터의 파크 데이터(DPARK)를 데이터 송신부(137)에 공급한다.
데이터 송신부(137)는 타이밍 콘트롤러(130)와 데이터 구동부(110) 간의 데이터 통신을 위한 인터페이스 예를 들어, EPI 인터페이스의 프로토콜에 맞는 데이터 송신 방법으로 선택부(136)로부터의 데이터(DATA', DPRAK)를 데이터 구동부(110)로 전송한다. 데이터 구동부(110)는 EPI 인터페이스를 통해 수신된 픽셀 데이터를 DAC에 입력하여, 픽셀 데이터를 데이터 전압(Vdata)으로 변환하고 파크 데이터(DPARK)를 파크 전압(Vpark)으로 변환한다.
게이트 제어부(140)는 타이밍 신호(DE, Vsync, Hsync)를 카운트하여 미리 설정된 게이트 타이밍 제어값으로 게이트 타이밍 제어 신호(GCS)를 발생한다.
도 13은 본 발명의 제2 실시예에 따른 타이밍 콘트롤러를 보여 주는 블록도이다.
도 13은 본 발명의 제2 실시예에 따른 타이밍 콘트롤러를 보여 주는 블록도이다. 도 13에서, 전술한 제1 실시예와 실질적으로 동일한 구성 요소에 대하여는 동일한 도면 부호를 붙이고 그에 대한 상세한 설명을 생략한다.
도 13을 참조하면, 타이밍 콘트롤러(130)는 데이터 수신부(131), 데이터 처리부(132), 보상부(138), 프레임 주파수 판단부(133), 위치 판단부(134), 파크 데이터 발생부(135), 선택부(136), 및 데이터 송신부(137)를 포함한다. 타이밍 콘트롤러(130)는 게이트 제어부(140)를 더 포함한다.
데이터 처리부(132)는 픽셀 데이터(RGB DATA)를 선택부(136)에 공급한다. 데이터 처리부(132)는 프레임 버퍼(141)에 픽셀 데이터를 저장하고, 표시패널의 픽셀 배치와 서브 픽셀들의 컬러 배치에 따라 수신된 픽셀 데이터(RGB DATA)를 재정렬하여 열화 보상부(139)에 공급할 수 있다.
보상부(139)는 미리 설정된 픽셀별 열화 예측 모델을 바탕으로 픽셀들 각각에 대하여 픽셀별로 픽셀 데이터를 합산한 누적값을 바탕으로 픽셀별 구동 시간의 경과에 따른 픽셀들 각각의 열화량을 판단한다. 보상부(139)는 열화 예측 모델에 의해 픽셀의 열화량을 바탕으로 미리 설정된 보상값을 픽셀 데이터에 가산하거나 곱하여 픽셀 데이터를 변조함으로써 픽셀들의 열화를 보상한다. 따라서, 표시장치의 잔상이 방지되고 표시장치의 수명이 연장될 수 있다.
보상부(138)는 픽셀별 열화량을 지시하는 열화량 데이터(DET)를 파크 데이터 발생부(135)에 제공한다.
파크 데이터 발생부(135)는 프레임 주파수 판단부(133)로부터의 프레임 주파수 정보, 위치 판단부(134)로부터의 픽셀 위치 정보, 그리고 보상부(138)로부터의 픽셀별 열화량 정보를 입력 받는다. 파크 데이터 발생부(135)는 프레임 주파수 정보, 픽셀 위치 정보, 그리고 픽셀별 열화량 정보를 바탕으로 파크 데이터(DPARK)를 결정한다.
파크 데이터 발생부(135)는 저속 구동 모드에서 프레임 주파수가 높을수록 파크 데이터(DPARK)를 낮은 값으로 결정할 수 있다. 파크 데이터 발생부(135)는 픽셀 데이터 값이 높을수록 파크 전압(Vpark)이 높아질 수 있도록 픽셀 데이터에 비례한 값으로 파크 데이터(DPARK)를 결정할 수 있다. 또한, 파크 데이터 발생부(135)는 스캐닝 순서가 빠른 픽셀 라인에 비하여 스캐닝 순서가 늦은 픽셀 라인에서 파크 전압(Vpark)을 높이기 위하여 스캐닝 순서가 늦은 픽셀 라인에 파크 데이터를 더 높은 값으로 결정할 수 있다.
저속 구동 모드에서 리프레시 프레임마다 모든 픽셀들에 픽셀 데이터가 기입된다. 리프레시 프레임에 모든 픽셀들에 대응하는 픽셀 데이터를 포함한 1 프레임 데이터가 타이밍 콘트롤러(130)에 입력된다. 파크 데이터 발생부(135)는 저속 구동 모드에서 모든 픽셀들에 동일한 파크 전압(Vpark)이 인가되도록 프레임 대표값으로 파크 데이터(DPARK)를 결정할 수 있다. 프레임 대표값은 1 프레임 데이터의 평균값으로 결정될 수 있다.
파크 데이터 발생부(135)는 픽셀 전압(Vpark)이 이전 프레임에 픽셀에 충전된 데이터 전압이나 그 보다 조금 높은 전압으로 인가될 수 있도록 파크 데이터를 픽셀들 각각에 독립적으로 결정할 수 있다. 또는, 파크 데이터는 1 픽셀 라인의 픽셀들에 기입될 라인 데이터의 평균 값을 바탕으로 픽셀 라인 단위의 대표값으로 결정될 수 있다.
파크 데이터 발생부(135)는 픽셀 열화량 정보를 바탕으로 픽셀들 각각에서 픽셀의 열화량이 증가할수록 파크 데이터 값을 높여 파크 전압(Vpark)을 높일 수 있다.
도 14는 본 발명의 제1 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 14를 참조하면, 픽셀 회로는 발광 소자(OLED), 구동 소자(DT), 복수의 스위치 소자들(M1~M6), 커패시터(Cst) 등을 포함한다. 구동 소자(DT)와 스위치 소자들(M1~M6, DT)은 p 채널 스위치 소자로 구현될 수 있다.
픽셀 구동 전압(VDD)은 VDD 라인(PL1)을 통해 픽셀 회로에 공급된다. 저전위 전원 전압(VSS)은 VSS 라인(PL2)을 통해 픽셀들의 픽셀 회로에 공통으로 공급된다. 초기화 전압(Vini)은 Vini 라인(PL3)을 통해 픽셀들의 픽셀 회로에 공통으로 공급된다. 픽셀 회로에 제N-1 스캔 신호[SCAN(N-1)], 제N 스캔 신호[SCAN(N)], 및 EM 신호[EM(N)] 등의 게이트 신호가 공급된다. 제N-1 스캔 신호[SCAN(N-1)]는 제N-1 픽셀 라인의 데이터 전압(Vdata)에 동기된다. 제N 스캔 신호[SCAN(N)]는 제N 픽셀 라인의 데이터 전압(Vdata)에 동기된다. 제N 스캔 신호[SCAN(N)]의 펄스는 제N-1 스캔 신호(SCAN(N-1))와 동일한 펄스폭으로 발생되고, 제N-1 스캔 신호[SCAN(N-1)]의 펄스 보다 늦게 발생된다.
구동 소자(DT)는 게이트-소스 간 전압(Vgs)에 따라 발광 소자(OLED)에 흐르는 전류를 조절하여 발광 소자(OLED)를 구동한다. 구동 소자(DT)는 제1 노드(n1)에 연결된 게이트 전극, 제2 노드(n2)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다. 제1 노드(n1)는 커패시터(Cst), 구동 소자(DT)의 게이트 전극, 및 제4 스위치 소자(M4)의 제1 전극에 연결된다. 제2 노드(n2)는 제1 스위치 소자(M1)의 제1 전극과, 제3 스위치 소자(M3)의 제2 전극에 연결된다. 제3 노드(n3)는 구동 소자(DT)의 제2 전극, 제4 스위치 소자(M4)의 제2 전극, 및 제2 스위치 소자(M2)의 제1 전극에 연결된다.
발광 소자(OLED)의 애노드 전극(AND)은 제4 노드(n4)에 연결되고, 캐소드 전극(CAT)은 저전위 전원 전압(VSS)이 인가되는 VSS 라인(PL2)에 연결된다. 제4 노드(n4)는 발광 소자(OLED)의 애노드 전극(AND), 제2 스위치 소자(M2)의 제2 전극, 및 제6 스위치 소자(M6)의 제2 전극에 연결된다. 발광 소자(OLED)는 애노드 전극(AND)과 캐소드 전극(CAT) 사이에 형성된 커패시터를 포함할 수 있다.
커패시터(Cst)는 VDD 라인(PL1)과 제1 노드(n1) 사이에 연결된다.
제1 스위치 소자(M1)는 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 데이터 라인(DL)을 제2 노드(n2)에 연결한다. 제1 스위치 소자(M1)는 제N 스캔 신호[SCAN(N)]가 인가되는 제2 게이트 라인(GL2)에 연결된 게이트 전극, 제2 노드(n2)에 연결된 제1 전극, 및 데이터 라인(DL)에 연결된 제2 전극을 포함한다.
제2 스위치 소자(M2)는 EM 신호[EM(N)]의 게이트 온 전압(VEL)에 따라 턴-온되어 제3 노드(n3)를 제4 노드(n4)에 연결한다. 제2 스위치 소자(M2)의 게이트 전극은 EM 신호[EM(N)]가 인가되는 제3 게이트 라인(GL3)에 연결된다. 제2 스위치 소자(M2)의 제1 전극은 제3 노드(n3)에 연결되고, 제2 스위치 소자(M2)의 제2 전극은 제4 노드(n4)에 연결된다.
제3 스위치 소자(M3)는 EM 신호[EM(N)]의 게이트 온 전압(VEL)에 따라 턴-온되어 VDD 라인(PL1)을 구동 소자(DT)의 제1 전극에 공급한다. 제3 스위치 소자(M3)는 제3 게이트 라인(GL3)에 연결된 게이트 전극, VDD 라인(PL1)에 연결된 제1 전극, 및 제2 노드(n2)에 연결된 제2 전극을 포함한다.
제4 스위치 소자(M4)는 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 제1 노드(n1)와 제3 노드(n3)를 연결한다. 제4 스위치 소자(M4)는 제2 게이트 라인(GL2)에 연결된 게이트 전극, 제1 노드(n1)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.
제4 스위치 소자(M4)는 1 프레임 기간에서 제N 스캔 신호[SCAN(N)]가 게이트 온 전압(VGL)으로 발생되는 아주 짧은 1 수평 기간(1H)만 턴-온되기 때문에 대략 1 프레임 기간 동안 오프 상태를 유지한다. 따라서, 제4 스위치 소자(M4)를 통해 누설 전류가 발생될 수 있다. 제4 스위치 소자(M4)의 누설 전류를 억제하기 위하여, 제4 스위치 소자(M4)는 두 개의 트랜지스터들이 직렬로 연결된 듀얼 게이트(dual gate) 구조의 트랜지스터로 구현될 수 있다.
제5 스위치 소자(M5)는 제N-1 스캔 신호[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 제1 노드(n1)를 Vini 라인(PL3)에 연결한다. 제5 스위치 소자(M5)는 제N-1 스캔 신호[SCAN(N-1)]가 인가되는 제1 게이트 라인(GL1)에 연결된 게이트 전극, 제1 노드(n1)에 연결된 제1 전극, 및 Vini 라인(PL3)에 연결된 제2 전극을 포함한다. 제5 스위치 소자(M5)의 누설 전류를 억제하기 위하여, 제5 스위치 소자(M5)는 두 개의 트랜지스터들이 직렬로 연결된 듀얼 게이트 구조의 트랜지스터로 구현될 수 있다.
제6 스위치 소자(M6)는 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 Vini 라인(PL3)을 제4 노드(n4)에 연결한다. 제6 스위치 소자(M6)는 제2 게이트 라인(GL2)에 연결된 게이트, Vini 라인(PL3)에 연결된 제1 전극, 및 제4 노드(n4)에 연결된 제2 전극을 포함한다.
도 15a 내지 도 17는 도 14에 도시된 픽셀 회로의 동작을 단계적으로 보여 주는 도면들이다. 도 15a는 초기화 단계(Ti)에서 픽셀 회로에 흐르는 전류 패스를 보여 주는 회로도이다. 도 16a는 샘플링 단계(Ts)에서 픽셀 회로에 흐르는 전류 패스를 보여 주는 회로도이다. 도 17a는 발광 단계(Tem)에서 픽셀 회로에 흐르는 전류 패스를 보여 주는 회로도이다. 도 15b, 도 16b 및 도 17b는 도 14에 도시된 픽셀 회로에 인가되는 게이트 신호를 보여 주는 파형도들이다. 도 15b, 도 16b 및 도 17b에서, 화살표는 픽셀 회로의 전류 흐름을 나타낸다.
도 15a 및 도 15b를 참조하면, 초기화 단계(Ti)에서 제N-1 스캔 신호[SCAN(N-1)]의 전압이 게이트 온 전압(VGL)이다. 초기화 단계(Ti)에서 제N 스캔 신호[SCAN(N)]와 EM 신호[EM(N)]는 게이트 오프 전압(VEH)이다. 제5 스위치 소자(M5)는 초기화 단계(Ti)에서 제N-1 스캔 신호[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 제1 노드(n1)를 초기화 전압(Vini)까지 방전시킨다. 이 때, 제1 노드(n1)가 초기화된다.
도 16a 및 도 16b를 참조하면, 샘플링 단계(Ts)에서 제N 스캔 신호[SCAN(N)]의 전압이 게이트 온 전압(VGL)이다. 샘플링 단계(Ts)에서 제N-1 스캔 신호[SCAN(N-1)]와 EM 신호[EM(N)]는 게이트 오프 전압(VGH/VEH)이다. 제1 및 제2 스위치 소자들(M1, M2)은 샘플링 단계(Ts)에서 제N 스캔 신호[SCAN(N)]의 전압이 게이트 온 전압(VGL)에 따라 턴-온된다. 샘플링 단계(Ts)에서, 데이터 전압(Vdata)이 제2 노드(n2)에 인가되고, 제1 노드(n1)의 전압이 Vdata+Vth으로 변한다. “Vth”는 구동 소자(DT)의 문턱 전압이다. 그 결과, 샘플링 단계(Ts)에서 구동 소자(DT)의 문턱 전압(Vth)이 샘플링되어 제1 노드(n1)에 충전된다.
도 17a 및 도 17b를 참조하면, 발광 단계(Tem)에서 EM 신호[EM(N)]의 전압이 게이트 온 전압(VGL)이다. 발광 단계(Tem)에서 제N-1 및 제N 스캔 신호들[SCAN(N-1), SCAN(N)]은 게이트 오프 전압(VGH)이다. 제3 및 제4 스위치 소자들(M3, M4)은 발광 단계(Tem)에서 EM 신호[EM(N)]의 게이트 온 전압(VEL)에 따라 턴-온된다. 발광 단계(Tem) 동안 구동 소자(DT)를 통해 발광 소자(OLED)에 전류가 흘러 발광 소자(OLED)가 발광될 수 있다. 발광 소자(OLED)에 흐르는 전류는 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 조절된다. 구동 소자(DT)의 게이트-소스간 전압(Vgs)은 발광 단계(Tem) 동안 Vgs = Vdata+Vth-VDD이다.
수직 블랭크 기간(VB) 동안, 스위치 소자들(M1~M6)은 오프 상태이다. 저속 구동 모드에서 적어도 하나의 수직 블랭크 기간(VB)에 데이터 라인(DL)에 파크 전압(Vpark)이 인가되어 구동 소자(DT)의 게이트 전압을 안정화한다.
도 18은 본 발명의 제2 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 19는 도 18에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.
도 18 및 도 19를 참조하면, 픽셀 회로는 발광 소자(OLED), 구동 소자(DT), 복수의 스위치 소자들(M1~M9), 커패시터(Cst) 등을 포함한다. 구동 소자(DT)와 스위치 소자들(M1~M9, DT)은 p 채널 스위치 소자로 구현될 수 있다.
구동 소자(DT)는 게이트-소스 간 전압(Vgs)에 따라 발광 소자(OLED)에 흐르는 전류를 조절하여 발광 소자(OLED)를 구동한다. 구동 소자(DT)는 제1 노드(n1)에 연결된 게이트 전극, 제2 노드(n2)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.
발광 소자(OLED)의 애노드 전극(AND)은 제4 노드(n4)에 연결되고, 캐소드 전극(CAT)은 저전위 전원 전압(VSS)이 인가되는 VSS 라인(PL2)에 연결된다. 발광 소자(OLED)는 애노드 전극(AND)과 캐소드 전극(CAT) 사이에 형성된 커패시터(Coled)를 포함할 수 있다.
커패시터(Cst)는 VDD 라인(PL1)과 제1 노드(n1) 사이에 연결된다.
제1 스위치 소자(M1)는 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 데이터 라인(DL)을 제2 노드(n2)에 연결한다. 제2 스위치 소자(M2)는 EM 신호[EM(N)]의 게이트 온 전압(VEL)에 따라 턴-온되어 제3 노드(n3)를 제4 노드(n4)에 연결한다. 제3 스위치 소자(M3)는 EM 신호[EM(N)]의 게이트 온 전압(VEL)에 따라 턴-온되어 VDD 라인(PL1)을 구동 소자(DT)의 제1 전극에 공급한다. EM 신호[EM(N)]는 제3 게이트 라인(GL3)을 통해 픽셀 회로에 공급된다.
제4 스위치 소자(M4)는 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 제1 노드(n1)와 제3 노드(n3)를 연결한다. 제N 스캔 신호[SCAN(N)]는 제2 게이트 라인(GL2)을 통해 픽셀들(P)에 공급된다. 제4 스위치 소자(M4)의 누설 전류를 억제하기 위하여, 제4 스위치 소자(M4)는 두 개의 트랜지스터들이 직렬로 연결된 듀얼 게이트(dual gate) 구조의 트랜지스터로 구현될 수 있다.
제5 스위치 소자(M5)는 제N-1 스캔 신호[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 제1 노드(n1)를 제1 Vini 라인(PL3)에 연결한다. 제5 스위치 소자(M5)는 제1 게이트 라인(GL1)에 연결된 게이트 전극, 제1 노드(n1)에 연결된 제1 전극, 및 Vini 라인(PL3)에 연결된 제2 전극을 포함한다. 제N-1 스캔 신호[SCAN(N-1)]는 제1 게이트 라인(GL1)을 통해 픽셀 회로에 공급된다. 제5 스위치 소자(M5)의 누설 전류를 억제하기 위하여, 제5 스위치 소자(M5)는 두 개의 트랜지스터들이 직렬로 연결된 듀얼 게이트 구조의 트랜지스터로 구현될 수 있다.
제6 스위치 소자(M6)는 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 Vini 라인(PL3)을 제4 노드(n4)에 연결한다. 제6 스위치 소자(M6)는 제2 게이트 라인(GL2)에 연결된 게이트, Vini 라인(PL3)에 연결된 제1 전극, 및 제4 노드(n4)에 연결된 제2 전극을 포함한다.
제7 스위치 소자(M7)는 EM 신호[EM(N)]의 게이트 온 전압(VEL)에 따라 턴-온되어 VDD 라인(PL1)을 제5 노드(n5)에 연결한다. 제7 스위치 소자(M7)의 게이트 전극은 EM 신호[EM(N)]가 인가되는 제3 게이트 라인(GL3)에 연결된다. 제7 스위치 소자(M7)의 제1 전극은 VDD 라인(PL1)에 연결되고, 제2 전극은 제5 노드(n5)에 연결된다. 제5 노드(n1)는 커패시터(Cst), 제7 스위치 소자(M7)의 제2 전극, 제8 스위치 소자(M8)의 제2 전극, 및 제9 스위치 소자(M9)의 제2 전극에 연결된다. 제7 스위치 소자(M7)는 발광 단계(Tem)에서 턴-온되어 픽셀 구동 전압(VDD)을 제1 노드(n1)에 인가하여 구동 소자(DT)의 게이트-소스간 전압이 Vref-Vdata로 설정한다. 따라서, 본 발명은 제7 스위치 소자(M7)를 이용하여 발광 단계(Tem)에 구동 소자(DT)를 통해 발광 소자(OLED)로 흐르는 전류는 VDD의 영향을 받지 않기 때문에 VDD의 IR drop으로 인한 휘도 편차를 방지할 수 있다.
제8 스위치 소자(M8)는 제N-1 스캔 신호[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 초기화 단계(Ti)에서 턴-온되어 기준 전압(Vref)이 인가되는 Vref 라인(PL4)을 제5 노드(n5)에 연결한다. 제8 스위치 소자(M8)의 게이트 전극은 제N-1 스캔 신호[SCAN(N-1)]가 인가되는 제1 게이트 라인(GL1)에 연결된다. 제8 스위치 소자(M8)의 제1 전극은 Vref 라인(PL4)에 연결되고, 제2 전극은 제5 노드(n5)에 연결된다.
제9 스위치 소자(M9)는 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 샘플링 단계(Ts)에서 기준 전압(Vref)이 인가되는 Vref 라인(PL4)을 제5 노드(n5)에 연결한다. 제9 스위치 소자(M9)의 게이트 전극은 제N 스캔 신호[SCAN(N)]가 인가되는 제2 게이트 라인(GL2)에 연결된다. 제9 스위치 소자(M9)의 제1 전극은 Vref 라인(PL4)에 연결되고, 제2 전극은 제5 노드(n5)에 연결된다.
제8 및 제9 스위치 소자들(M8, M9)은 초기화 단계(Ti)와 샘플링 단계(Ts)에서 제5 노드(n5)의 전압을 기준 전압(Vref)으로 유지시킨다.
이 픽셀 회로는 서브 픽셀들 각각에서 구동 소자(DT)의 문턱 전압(Vth)을 실시간 샘플링하여 문턱 전압(Vth) 만큼 데이터 전압(Vdata)을 보상한다. 이 픽셀 회로의 경우, 제1 커패시터(Cst)에 기준 전압(Vref)이 인가되기 때문에 제조 공정에서 커패시터(Cst)가 단락(short circuit)되더라도 암점 불량이 되기 때문에 화질에 큰 악영향을 주지 않는다. 도 18에 도시된 픽셀 회로는 데이터 라인(DL)의 전압을 구동 소자(DT)에 직접 인가하여 구동 소자(DT)의 문턱 전압(Vth)을 샘플링할 수 있고, 픽셀 구동 전압(VDD)의 IR drop을 보상하여 화면 위치에 따른 휘도 편차를 개선할 수 있다.
도 20a 내지 도 20c는 도 18에 도시된 픽셀 회로의 구동을 단계적으로 보여 주는 회로도들이다. 도 20a는 초기화 단계(Ti)에서 도 18에 도시된 픽셀 회로에 흐르는 전류 패스를 보여 주는 회로도이다. 도 20b는 샘플링 단계(Ts)에서 도 18에 도시된 픽셀 회로에 흐르는 전류 패스를 보여 주는 회로도이다. 도 20c는 발광 단계(Tem)에서 도 18에 도시된 픽셀 회로에 흐르는 전류 패스를 보여 주는 회로도이다. 샘플링 단계(Ts)와 발광 단계(Tem) 사이에 홀딩 단계(Th)가 설정될 수 있다. 홀딩 단계에서 픽셀 회로의 모든 스위치 소자들이 턴-오프되어 픽셀 회로의 주요 노드들이 플로팅(floating)될 수 있다.
도 19 및 도 20a를 참조하면, 초기화 단계(Ti)에서 제N-1 스캔 신호[SCAN(N-1)]는 게이트 온 전압(VGL)의 펄스로 발생된다. 이 때, 제N 스캔 신호[SCAN(N)]와 제N EM 신호[EM(N)]는 게이트 오프 전압(VGH/VEH)을 유지한다. 따라서, 초기화 단계(Ti)에서 제5 및 제8 스위치 소자들(M5, M8)이 턴-온되는 반면, 나머지 스위치 소자들(M1~M4, M6, M7, M9)은 오프 상태를 유지한다.
제N-1 픽셀 라인의 샘플링 단계(Ts)와 제N 픽셀 라인의 초기화 단계(Ti)가 제N-1 스캔 신호[SCAN(N-1)]에 의해 동시에 발생된다. 제N-1 스캔 신호[SCAN(N-1)]는 제N-1 픽셀 라인의 서브 픽셀에 기입될 데이터 전압(Vdata)에 동기되어 제N-1 픽셀 라인에 배치된 서브 픽셀의 제1 노드(n1)에 데이터 전압(Vdata)을 공급한다. 이와 동시에, 제N-1 스캔 신호[SCAN(N-1)]는 제N 픽셀 라인의 서브 픽셀들에서 제5 노드(n8)에 픽셀 구동 전압(VDD)을 공급한다.
초기화 단계(Ti)에서, 제2 노드(n2)의 전압 즉, 구동 소자(DT)의 제1 전극 전압은 제2 및 제3 스위치 소자들(M2, M3)이 오프 상태이기 때문에 플로팅(floating) 상태이다. 제1 노드(n1)의 전압은 초기화 단계(Ti)에서 제5 스위치 소자(M5)가 턴-온되기 때문에 초기화 전압(Vini)으로 초기화된다. 제5 노드(n5)의 전압은 초기화 단계(Ti)에서 제8 스위치 소자(M8)가 턴-온되기 때문에 픽셀 구동 전압(VDD)이다.
도 19 및 도 20b를 참조하면, 샘플링 단계(Ts)에서 제N 스캔 신호[SCAN(N)]는 게이트 온 전압(VGL)의 펄스로 발생되고, 데이터 구동부(110)로부터 제N 픽셀 라인의 서브 픽셀들에 기입될 데이터 전압(Vdata)이 출력된다. 이 때, 제N-1 스캔 신호[SCAN(N-1)]는 게이트 오프 전압(VGH)으로 반전되고, 제N EM 신호[EM(N)]는 게이트 오프 전압(VEH)을 유지한다. 따라서, 샘플링 단계(Ts)에서 제1, 제2, 제6 및 제9 스위치 소자들(M1, M2, M6, M9)이 턴-온되는 반면, 나머지 스위치 소자들(M3, M4, M5, M7, M8)은 오프 상태를 유지한다.
제N 픽셀 라인의 샘플링 단계(Ts)에서 제N 픽셀 라인의 서브 픽셀에 기입될 데이터 전압(Vdata)이 제N 스캔 신호[SCAN(N)]의 펄스에 동기되어 제N 픽셀 라인에 배치된 서브 픽셀의 제2 노드(n2)에 공급된다.
샘플링 단계(Ts)에서 제4 스위치 소자(M4)는 턴-온되어 구동 소자(DT)의 게이트 전극과 제2 전극을 연결한다. 샘플링 단계(Ts)에서 제4 스위치 소자(M4)를 통해 제1 노드(n1)와 제3 노드(n3)가 연결되기 때문에 구동 소자(DT)를 통해 제3 노드(n3)의 전압이 데이터 전압(Vdata)으로 상승될 때 제1 노드(n1)의 전압이 상승된다. 샘플링 단계(Ts)에서 구동 소자(DT)의 게이트 전압(DTG)이 상승하여 구동 소자(DT)의 문턱 전압(Vth)의 절대치(|Vth|)에 도달할 때 구동 소자(DT)가 턴-오프된다. 따라서, 샘플링 단계(Ts)와 홀딩 단계(Th)에서 제1 커패시터(Cst)에 Vref - (Vdata - |Vth|)이 저장되어 구동 소자(DT)의 문턱 전압(Vth)이 샘플링된다. 제4 스위치 소자(M4)는 발광 단계(Tem)에서 턴-오프되어 구동 소자(DT)를 통해 흐르는 전류가 발광 소자(OLED)로 흐를 수 있도록 오프 상태를 유지하여야 한다.
샘플링 단계(Ts)에서 제2 노드(n2)의 전압(DTS)은 제1 스위치 소자(M1)가 턴-온되고 제3 스위치 소자(M3)가 오프 상태이기 때문에 데이터 전압(Vdata)이다. 제2 노드(n1)의 전압 즉, 구동 소자(DT)의 게이트 전압(DTG)은 샘플링 단계(Ts)에서 Vref - VDD + Vini로부터 Vdata - |Vth|로 변한다. 샘플링 단계(Ts)에서 제5 노드(n4)의 전압은 제8 스위치 소자(M8)를 통해 기준 전압(Vref)이 인가되어 VDD로부터 Vref로 낮아진다. 샘플링 단계(Ts)에서 제1 노드(n1)의 전압은 제5 스위치 소자(M5)가 턴-오프될 때 커패시터 커플링(Capacitor coupling)을 통해 제5 노드(n5)의 전압이 VDD로부터 Vref로 떨어진 만큼 전압 강하되어 Vref - VDD + Vini로 낮아진 후에 Vdata - |Vth|로 변한다.
홀딩 단계(Th)는 게이트 신호[SCAN(N-1), SCAN(N), EM(N)]가 게이트 오프 전압(VGH)을 유지하여 모든 스위치 소자들(M1~M9)이 오프 상태를 유지한다. 이 때, 픽셀 회로의 주요 노드들(n1~n5)이 플로팅(floating)되어 구동 소자(DT)의 문턱 전압 센싱 동작이 계속될 수 있다.
도 19 및 도 20c를 참조하면, 발광 단계(Tem)에서 제N EM 신호[EM(N)]는 게이트 온 전압(VEL)으로 반전된다. 이 때, 스캔 신호들[SCAN(N-1), SCAN(N)]은 게이트 오프 전압(VGH)을 유지한다. 따라서, 발광 단계(Tem)에서 제3, 제4, 및 제7 스위치 소자들(M3, M4, M7)이 턴-온되는 반면, 나머지 스위치 소자들(M1, M2, M5, M8, M9)은 오프 상태를 유지한다.
발광 단계(Tem)에서 제1 및 제5 노드(n1, n4)의 전압은 제3 및 제9 스위치 소자(M2, M9)을 통해 공급되는 픽셀 구동 전압(VDD)로 인하여 VDD로 변한다. 제1 노드(n1)의 전압 즉, 구동 소자(DT)의 게이트 전압(DTG)은 발광 단계(Ts)에서 VDD - Vref + Vdata - |Vth|로 변한다. 발광 단계(Tem)에서 발광 소자(OLED)의 전류(IOLED)는 아래의 식과 같이 구동 소자(DT)의 문턱 전압(Vth)에 영향을 받지 않으므로 구동 소자(DT)의 경시 변화나 픽셀들간 문턱 전압(Vth) 편차를 보상하고, 픽셀 구동 전압(VDD)의 IR drop으로 인한 픽셀 구동 전압(VDD)의 변화에 영향을 받지 않는다.
Figure pat00001
Figure pat00002
Figure pat00003
Figure pat00004
여기서, K는 구동 소자(DT)의 전하 이동도, 기생 용량 및 채널 용량 등에 의해 결정되는 비례 상수이다. Vgs는 구동 소자(DT)의 게이트 소스간 전압이다.
제1 게이트 구동부(121)는 시프트 클럭 타이밍에 맞추어 스캔 신호를 순차적으로 시프트하는 제1 시프트 레지스터(shift register)를 이용하여 스캔 신호를 시프트하면서 스캔 라인들에 공급한다. 마찬가지로, 제2 게이트 구동부(122) 각각은 시프트 클럭 타이밍에 맞추어 EM 신호를 순차적으로 시프트하는 제2 시프트 레지스터를 이용하여 EM 신호를 시프트하면서 EM 라인들에 공급한다.
수직 블랭크 기간(VB) 동안, 스위치 소자들(M1~M9)은 오프 상태이다. 저속 구동 모드에서 적어도 하나의 수직 블랭크 기간(VB)에 데이터 라인(DL)에 파크 전압(Vpark)이 인가되어 구동 소자(DT)의 게이트 전압을 안정화한다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 표시패널 110 : 데이터 구동부
112 : 디멀티플렉서 120 : 게이트 구동부
130: 타이밍 콘트롤러 131: 데이터 수신부
132: 데이터 처리부 133: 프레임 주파수 판단부
134: 위치 판단부 135: 파크 데이터 발생부
136: 선택부 137: 데이터 송신부
138: 보상부 200: 호스트 시스템

Claims (23)

  1. 복수의 데이터 라인들, 상기 데이터 라인들과 교차되는 복수의 게이트 라인들, 및 복수의 픽셀들이 배치된 픽셀 어레이;
    픽셀 데이터를 데이터 전압으로 변환하고, 파크 데이터를 파크 전압으로 변환하는 데이터 구동부;
    상기 게이트 라인들에 게이트 신호를 순차적으로 공급하는 게이트 구동부; 및
    노멀 구동 모드에서 기준 프레임 주파수로 상기 픽셀들의 리프레시 레이트를 제어하고, 저속 구동 모드에서 상기 기준 프레임 주파수 보다 낮은 주파수로 상기 픽셀들의 리프레시 레이트를 제어하며, 상기 저속 구동 모드에서 적어도 하나의 수직 블랭크 기간에 상기 파크 데이터를 상기 데이터 구동부로 전송하는 타이밍 콘트롤러를 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 데이터 전압과 상기 파크 전압이 상기 데이터 라인들에 공급되는 표시장치.
  3. 제 1 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 표시패널의 서브 픽셀 단위, 상기 표시패널의 픽셀 단위, 상기 표시패널의 픽셀 라인 단위, 프레임 데이터 단위 중 어느 하나로 상기 파크 데이터를 결정하는 표시장치.
  4. 제 1 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 픽셀 데이터가 기입되는 픽셀 위치와 상기 저속 구동 모드의 프레임 주파수를 바탕으로 상기 파크 데이터를 결정하는 표시장치.
  5. 제 1 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 픽셀 데이터가 기입되는 픽셀 위치, 상기 저속 구동 모드의 프레임 주파수, 및 상기 픽셀들 각각의 열화량을 바탕으로 상기 파크 데이터를 결정하는 표시장치.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 타이밍 콘트롤러는,
    상기 파크 데이터에 앞서 소정의 스타트 코드를 상기 데이터 구동부로 전송하는 표시장치.
  7. 제 1 항에 있어서,
    상기 파크 전압은,
    상기 저속 구동 모드에서 프레임 주파수가 높을수록 낮은 전압으로 발생되는 표시장치.
  8. 제 1 항에 있어서,
    상기 파크 전압은,
    상기 픽셀 데이터의 값이 높을수록 높은 전압으로 상기 픽셀들에 인가되는 표시장치.
  9. 제 1 항에 있어서,
    상기 파크 전압은,
    상기 픽셀들에서 이전에 충전된 데이터 전압이나 그 데이터 전압 보다 높은 전압으로 상기 픽셀들에 인가되는 표시장치.
  10. 제 1 항에 있어서,
    상기 게이트 신호에 따라 상기 표시패널의 픽셀 라인들이 순차적으로 스캐닝되고,
    상기 파크 전압은,
    스캐닝 순서가 앞선 다른 픽셀 라인 보다 스캐닝 순서가 상대적으로 늦은 픽셀 라인들에서 높은 전압으로 발생되어 상기 픽셀들에 인가되는 표시장치.
  11. 제 1 항에 있어서,
    상기 파크 전압은,
    상기 픽셀 어레이의 모든 픽셀들에 동일한 전압으로 상기 픽셀들에 인가되는 표시장치.
  12. 제 11 항에 있어서,
    상기 타이밍 콘트롤러는,
    1 프레임 데이터의 평균값으로 상기 파크 데이터를 결정하는 표시장치.
  13. 제 1 항에 있어서,
    상기 파크 전압은,
    상기 표시패널의 픽셀 라인 단위로 설정된 전압으로 상기 픽셀들에 인가되는 표시장치.
  14. 제 13 항에 있어서,
    상기 타이밍 콘트롤러는,
    1 픽셀 라인의 픽셀들에 기입될 라인 데이터의 평균값으로 상기 픽셀 데이터를 결정하는 표시장치.
  15. 제 1 항에 있어서,
    상기 픽셀들 각각은,
    컬러가 서로 다른 서브 픽셀들을 포함하고,
    상기 게이트 신호는 스캔 신호와 EM 신호를 포함하고,
    상기 서브 픽셀들 각각은,
    발광 소자;
    상기 발광 소자에 전류를 공급하여 상기 발광 소자를 구동하는 구동 소자;
    상기 스캔 신호의 게이트 온 전압에 따라 턴-온되어 상기 데이터 라인을 상기 구동 소자의 제1 전극에 연결하는 제1 스위치 소자; 및
    상기 EM 신호의 게이트 온 전압에 따라 턴-온되어 상기 구동 소자의 제2 전극을 상기 발광 소자의 애노드 전극에 연결하는 제2 스위치 소자를 포함하고,
    상기 제1 및 제2 스위치 소자들의 오프 상태에서 상기 파크 전압이 상기 데이터 라인들에 인가되는 표시장치.
  16. 복수의 데이터 라인들, 상기 데이터 라인들과 교차되는 복수의 게이트 라인들, 및 복수의 픽셀들이 배치된 픽셀 어레이를 포함한 표시장치의 구동 방법에 있어서,
    노멀 구동 모드에서 기준 프레임 주파수로 픽셀 데이터의 리프레시 레이터를 제어하는 단계;
    저속 구동 모드에서 상기 기준 프레임 주파수 보다 낮은 주파수로 상기 픽셀들의 리프레시 레이트를 제어하는 단계;
    상기 저속 구동 모드에서 적어도 하나의 수직 블랭크 기간에 상기 파크 데이터를 데이터 구동부로 전송하는 단계; 및
    상기 데이터 구동부에서 상기 픽셀 데이터가 데이터 전압으로 변환되고, 상기 파크 데이터가 파크 전압으로 변환되는 단계를 포함하는 표시장치의 구동 방법.
  17. 제 16 항에 있어서,
    상기 데이터 전압과 상기 파크 전압을 상기 데이터 라인들에 공급하는 단계를 더 포함하는 표시장치의 구동 방법.
  18. 제 16 항에 있어서,
    상기 파크 데이터에 앞서 소정의 스타트 코드를 상기 데이터 구동부로 전송하는 단계를 더 포함하는 표시장치의 구동 방법.
  19. 제 16 항에 있어서,
    상기 파크 전압이 상기 픽셀 데이터의 값이 높을수록 높은 전압으로 상기 픽셀들에 인가되는 단계를 더 포함하는 표시장치의 구동 방법.
  20. 제 16 항에 있어서,
    상기 픽셀들에서 이전에 충전된 데이터 전압이나 그 데이터 전압 보다 높은 전압으로 상기 파크 전압이 상기 픽셀들에 인가되는 단계를 더 포함하는 표시장치의 구동 방법.
  21. 제 16 항에 있어서,
    스캐닝 순서가 앞선 다른 픽셀 라인 보다 스캐닝 순서가 상대적으로 늦은 픽셀 라인들에서 높은 파크 전압이 상기 픽셀들에 인가되는 단계를 더 포함하는 표시장치의 구동 방법.
  22. 제 21 항에 있어서,
    상기 픽셀 어레이의 모든 픽셀들에 동일한 파크 전압이 상기 픽셀들에 인가되는 단계를 더 포함하는 표시장치의 구동 방법.
  23. 제 22 항에 있어서,
    상기 표시패널의 픽셀 라인 단위로 설정된 전압으로 상기 파크 전압이 상기 픽셀들에 인가되는 단계를 더 포함하는 표시장치의 구동 방법.
KR1020200155420A 2020-11-19 2020-11-19 표시장치와 그 구동 방법 KR20220068537A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200155420A KR20220068537A (ko) 2020-11-19 2020-11-19 표시장치와 그 구동 방법
EP21204733.6A EP4002339A1 (en) 2020-11-19 2021-10-26 Display device and driving method thereof
CN202111298458.6A CN114550658B (zh) 2020-11-19 2021-11-04 显示装置及其驱动方法
US17/527,733 US11688353B2 (en) 2020-11-19 2021-11-16 Display device and driving method thereof
US18/314,364 US20230274707A1 (en) 2020-11-19 2023-05-09 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200155420A KR20220068537A (ko) 2020-11-19 2020-11-19 표시장치와 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20220068537A true KR20220068537A (ko) 2022-05-26

Family

ID=78413654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200155420A KR20220068537A (ko) 2020-11-19 2020-11-19 표시장치와 그 구동 방법

Country Status (4)

Country Link
US (2) US11688353B2 (ko)
EP (1) EP4002339A1 (ko)
KR (1) KR20220068537A (ko)
CN (1) CN114550658B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024072057A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 터치 회로로부터의 신호에 기반하여 이미지의 표시를 스케줄링하는 전자 장치 및 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220068537A (ko) * 2020-11-19 2022-05-26 엘지디스플레이 주식회사 표시장치와 그 구동 방법
CN115083324A (zh) * 2021-03-11 2022-09-20 联咏科技股份有限公司 时序控制装置以及其控制方法
KR20220150478A (ko) * 2021-05-03 2022-11-11 삼성디스플레이 주식회사 표시 장치
KR20220152481A (ko) * 2021-05-07 2022-11-16 삼성디스플레이 주식회사 표시 장치
KR20230071223A (ko) * 2021-11-16 2023-05-23 엘지디스플레이 주식회사 디스플레이 장치, 구동 회로 및 디스플레이 구동 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI297479B (en) * 2006-06-13 2008-06-01 Novatek Microelectronics Corp Method for display image frame and display apparatus using the same
KR101591055B1 (ko) * 2009-09-08 2016-02-03 삼성디스플레이 주식회사 데이터 구동부, 표시 장치 및 표시 장치의 구동 방법
US20110164076A1 (en) * 2010-01-06 2011-07-07 Sang Tae Lee Cost-effective display methods and apparatuses
JP6046413B2 (ja) * 2011-08-08 2016-12-14 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置及びその駆動方法
KR102174104B1 (ko) 2014-02-24 2020-11-05 삼성디스플레이 주식회사 데이터 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102370331B1 (ko) * 2015-08-13 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102390273B1 (ko) * 2015-09-03 2022-04-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US10210801B2 (en) * 2015-09-28 2019-02-19 Apple Inc. Electronic display driving scheme systems and methods
KR20170049735A (ko) * 2015-10-28 2017-05-11 삼성디스플레이 주식회사 표시 장치
US10304378B2 (en) * 2017-08-17 2019-05-28 Apple Inc. Electronic devices with low refresh rate display pixels
KR102637731B1 (ko) * 2017-12-26 2024-02-19 삼성전자주식회사 데이터 라인 구동 회로, 이를 포함하는 디스플레이 구동 회로 및 디스플레이 구동 방법
KR102565299B1 (ko) * 2018-05-04 2023-08-09 엘지디스플레이 주식회사 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
KR102503044B1 (ko) * 2018-08-22 2023-02-24 삼성디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
KR102584403B1 (ko) 2018-11-14 2023-10-05 엘지디스플레이 주식회사 표시장치와 그 구동방법
KR102593537B1 (ko) * 2018-12-27 2023-10-26 삼성디스플레이 주식회사 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
KR20200091062A (ko) * 2019-01-21 2020-07-30 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20220068537A (ko) * 2020-11-19 2022-05-26 엘지디스플레이 주식회사 표시장치와 그 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024072057A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 터치 회로로부터의 신호에 기반하여 이미지의 표시를 스케줄링하는 전자 장치 및 방법

Also Published As

Publication number Publication date
US20230274707A1 (en) 2023-08-31
US11688353B2 (en) 2023-06-27
EP4002339A1 (en) 2022-05-25
CN114550658B (zh) 2024-02-27
CN114550658A (zh) 2022-05-27
US20220157263A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
KR102369624B1 (ko) 표시패널과 이를 이용한 전계 발광 표시장치
CN114550658B (zh) 显示装置及其驱动方法
KR20210073188A (ko) 화소 구동 회로를 포함한 전계발광 표시장치
US11322060B2 (en) Display device
KR20220029191A (ko) 데이터 구동장치와 이를 이용한 표시장치
US11532283B2 (en) Display device and image processing method thereof
US20220036813A1 (en) Electroluminescence display apparatus
US20230178033A1 (en) Data driving circuit and display device including the same
US11935482B2 (en) Pixel circuit and display device including the same
KR102577468B1 (ko) 픽셀 회로와 이를 이용한 표시장치
US20230029234A1 (en) Pixel circuit and display device including the same
KR20210058232A (ko) 표시 장치
KR102618390B1 (ko) 표시장치와 그 구동 방법
KR20230086049A (ko) 표시장치와 그 글로벌 디밍 제어 방법
US11715428B2 (en) Pixel circuit and display device including the same
US11854480B2 (en) Pixel circuit, method for driving pixel circuit and display device
US11670235B2 (en) Pixel circuit and display device including the same
US11854484B2 (en) Pixel circuit and display device including the same
KR102660305B1 (ko) 표시 장치
KR20230034821A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230044911A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20220042843A (ko) 표시패널과 이를 이용한 표시장치
KR20230009251A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230034823A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009290A (ko) 픽셀 회로와 이를 포함한 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal