KR20220029191A - 데이터 구동장치와 이를 이용한 표시장치 - Google Patents

데이터 구동장치와 이를 이용한 표시장치 Download PDF

Info

Publication number
KR20220029191A
KR20220029191A KR1020200111213A KR20200111213A KR20220029191A KR 20220029191 A KR20220029191 A KR 20220029191A KR 1020200111213 A KR1020200111213 A KR 1020200111213A KR 20200111213 A KR20200111213 A KR 20200111213A KR 20220029191 A KR20220029191 A KR 20220029191A
Authority
KR
South Korea
Prior art keywords
color
voltage
data
gamma reference
gamma
Prior art date
Application number
KR1020200111213A
Other languages
English (en)
Inventor
오대석
조용완
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200111213A priority Critical patent/KR20220029191A/ko
Priority to US17/405,701 priority patent/US11430368B2/en
Publication of KR20220029191A publication Critical patent/KR20220029191A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

데이터 구동장치와 이를 이용한 표시장치가 개시된다. 데이터 구동장치는 제1 컬러, 제2 컬러, 및 제3 컬러의 순서대로 뱅크들로부터의 감마 기준 데이터를 순차적으로 선택하는 선택부와, 컬러별로 순차적으로 입력된 감마 기준 데이터를 전압으로 변환하는 전압 출력부를 포함한다.

Description

데이터 구동장치와 이를 이용한 표시장치{DATA DRIVING DEVICE AND DISPLAY DEVICE USING THE SAME}
본 발명은 컬러별로 최적화된 데이터 전압을 출력하는 데이터 구동장치와 이를 이용한 표시장치에 관한 것이다.
평판 표시장치는 액정 표시장치(Liquid Crystal Display : LCD), 전계 발광 표시장치(Electroluminescence Display), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 등이 알려져 있다.
전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 나뉘어질 수 있다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 OLED(Organic Light Emitting Diode, OLED"라 함)가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.
표시장치의 픽셀들에서 컬러별로 효율이 달라질 수 있다. 이를 고려하여 표시장치의 데이터 구동장치는 컬러별 독립 감마 보상 전압을 이용하여 컬러별로 최적화된 데이터 전압을 출력할 수 있다. 이 경우, 데이터 구동장치의 채널별로 회로 구성 요소들이 추가되어 데이터 구동장치의 비용이 증가될 수 있다.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다. 본 발명은 컬러별 독립 감마 보상 전압을 출력하는 회로 구성을 단순화하고 비용을 절감할 수 있는 데이터 구동장치와 이를 이용한 표시장치를 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 데이터 구동장치는 제1 컬러의 감마 기준 데이터를 출력하는 제1 뱅크; 제2 컬러의 감마 기준 데이터를 출력하는 제2 뱅크; 제3 컬러의 감마 기준 데이터를 출력하는 제3 뱅크; 상기 제1 컬러, 상기 제2 컬러, 및 상기 제3 컬러의 순서대로 상기 제1 내지 제3 뱅크들로부터의 감마 기준 데이터를 순차적으로 선택하는 선택부; 상기 선택부로부터 입력된 감마 기준 데이터를 전압으로 변환하는 전압 출력부; 상기 전압 출력부로부터 컬러별로 순차적으로 입력되는 컬러별 감마 기준 전압을 분압하여 컬러별 감마 보상 전압을 출력하는 분압 회로; 상기 제1 컬러의 픽셀 데이터를 상기 분압 회로로부터 입력된 상기 제1 컬러의 감마 보상 전압으로 변환하여 상기 제1 컬러의 데이터 전압을 출력한 후, 상기 제2 컬러의 픽셀 데이터를 상기 분압 회로로부터 입력된 상기 제2 컬러의 감마 보상 전압으로 변환하여 상기 제2 컬러의 데이터 전압을 출력한 다음, 상기 제3 컬러의 픽셀 데이터를 상기 분압 회로로부터 입력된 상기 제3 컬러의 감마 보상 전압으로 변환하여 상기 제3 컬러의 데이터 전압을 출력하는 복수의 디지털-아날로그 변환기들을 포함한다.
본 발명의 다른 실시예에 따른 데이터 구동장치는 제1 컬러의 감마 기준 데이터를 출력하는 제1 뱅크, 제2 컬러의 감마 기준 데이터를 출력하는 제2 뱅크, 및 상기 제1 및 제2 컬러의 감마 기준 데이터를 교대로 선택하여 전압으로 변환하여 상기 제1 및 제2 컬러의 감마 기준 전압을 컬러별로 교대로 출력하는 선택부를 포함한 제1 감마 기준 전압 발생부; 제3 컬러의 감마 기준 데이터를 출력하는 제3 뱅크(313), 상기 제3 컬러의 감마 기준 데이터를 전압으로 변환하여 제3 컬러의 감마 기준 전압을 출력하는 제2 감마 기준 전압 발생부; 상기 제1 감마 기준 전압 발생부로부터 입력되는 상기 제1 및 제2 컬러의 감마 기준 전압을 분압하여 상기 제1 및 제2 컬러의 감마 보상 전압을 교대로 출력하는 제1 분압 회로; 상기 제2 감마 기준 전압 발생부로부터 입력되는 상기 제3 컬러의 감마 기준 전압을 분압하여 상기 제3 컬러의 감마 보상 전압을 교대로 출력하는 제2 분압 회로; 상기 제1 컬러의 픽셀 데이터를 상기 제1 분압 회로로부터 입력된 상기 제1 컬러의 감마 보상 전압으로 변환하여 상기 제1 컬러의 데이터 전압을 출력하고, 상기 제2 컬러의 픽셀 데이터를 상기 제1 분압 회로로부터 입력된 상기 제2 컬러의 감마 보상 전압으로 변환하여 상기 제2 컬러의 데이터 전압을 출력하는 제1 디지털-아날로그 변환기; 및 상기 제3 컬러의 픽셀 데이터를 상기 제2 분압 회로로부터 입력된 상기 제3 컬러의 감마 보상 전압으로 변환하여 상기 제3 컬러의 데이터 전압을 출력하는 제2 디지털-아날로그 변환기를 포함한다.
본 발명의 표시장치는 제1 컬러의 서브 픽셀들에 연결된 데이터 라인들, 제2 컬러의 서브 픽셀들에 연결된 데이터 라인들, 제3 컬러의 서브 픽셀들과 연결된 데이터 라인들, 및 입력 데이터 전압을 데이터 라인들에 분배하는 복수의 디멀티플렉서들이 배치된 표시패널과, 상기 컬러별 감마 보상 전압으로 픽셀 데이터를 데이터 전압으로 변환하는 복수의 디지털-아날로그 변환기들, 및 상기 데이터 전압을 상기 디멀티플렉서들로 출력하는 버퍼들을 구비하는 데이터 구동부를 포함한다.
본 발명은 컬러별로 감마 기준 전압을 순차적으로 선택하여 분압 회로에 제공함으로써 데이터 구동부의 채널들을 컬러별로 분리하지 않기 때문에 데이터 구동부의 회로 구성을 단순하게 하고 비용을 절감할 수 있다.
본 발명은 하나 또는 두 개의 프로그래머블 감마 IC들을 이용하여 컬러별 독립 감마 보상을 구현함으로써 이 프로그래머블 감마 IC가 실장되는 PCB나 COF의 크기에 제한 받지 않는다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 2 및 도 3은 서브 픽셀들의 컬러 배치의 다양한 예들을 보여 주는 도면들이다.
도 4는 디멀티플렉서의 스위치 소자들을 보여 주는 회로도이다.
도 5는 본 발명의 픽셀 회로를 개략적으로 보여 주는 도면이다.
도 6 및 도 7은 내부 보상 회로가 적용된 픽셀 회로들을 보여 주는 도면들이다.
도 8는 외부 보상 회로가 적용된 픽셀 회로의 일 예를 보여 주는 회로도이다.
도 9는 데이터 구동부의 회로 구성을 개략적으로 보여 주는 블록도이다.
도 10은 도 9에 도시된 분압 회로를 보여 주는 회로도이다.
도 11은 각 컬러의 감마 커브를 보여 주는 도면이다.
도 12 및 도 13은 컬러별 독립 감마 보상 전압을 이용하여 데이터 전압을 출력하는 데이터 구동부를 보여 주는 회로도들이다.
도 14는 작은 인쇄 회로 보드 상에 실장되는 표시패널 구동부의 일 예를 보여 주는 도면이다.
도 15는 롤러블 디스플레이를 개략적으로 보여 주는 단면도이다.
도 16은 본 발명의 제1 실시예에 따른 데이터 구동 장치를 보여 주는 블록도이다.
도 17은 도 16에 도시된 데이터 구동 장치를 상세히 보여 주는 회로도이다.
도 18은 도 17에 도시된 선택부의 입출력 신호를 보여 주는 파형도이다.
도 19는 본 발명의 제1 실시예에 따른 데이터 구동 장치가 적용된 데이터 구동부와 디멀티플렉서를 보여 주는 회로도이다.
도 20은 본 발명의 제1 실시예에 따른 프로그래머블 감마 IC가 작은 인쇄 회로 보드 상에 실장된 예를 보여 주는 도면이다.
도 21은 본 발명의 제2 실시예에 따른 데이터 구동 장치를 보여 주는 블록도이다.
도 22는 도 21에 도시된 데이터 구동 장치를 상세히 보여 주는 회로도이다.
도 23은 도 22에 도시된 선택부의 입출력 신호를 보여 주는 파형도이다.
도 24는 본 발명의 제2 실시예에 따른 데이터 구동 장치가 적용된 데이터 구동부와 디멀티플렉서를 보여 주는 회로도이다.
도 25는 도 24에 도시된 선택부로부터 출력되는 감마 기준 데이터, 스캔 신호, 디멀티플렉서의 제어 신호, 및 데이터 구동부의 출력 신호를 보여 주는 파형도이다.
도 26은 본 발명의 제2 실시예에 따른 프로그래머블 감마 IC가 작은 인쇄 회로 보드 상에 실장된 예를 보여 주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서 상에서 언급된 “구비한다”, “포함한다”, “갖는다”, “이루어진다” 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.
구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다.
이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
표시장치의 구동 회로는 입력 영상의 픽셀 데이터를 픽셀들에 기입한다. 평판 표시장치의 구동 회로는 데이터 신호를 데이터 라인들에 공급하는 데이터 구동부와, 게이트 신호를 게이트 라인들에 공급하는 게이트 구동부 등을 포함한다.
본 발명의 표시장치에서 픽셀 회로와 게이트 구동부 각각은 복수의 트랜지스터들을 포함하여 표시패널의 기판 상에 직접 형성될 수 있다. 트랜지스터는 MOSFET(Metal-Oxide-Semiconductor FET) 구조의 TFT로 구현될 수 있으며, 산화물 반도체를 포함한 Oxide TFT 또는 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT일 수 있다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)할 수 있다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정된다. 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다.
트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH 또는 VEH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL 또는 VEL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL 또는 VEL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH 또는 VEH)일 수 있다. 이하의 실시예에서, 픽셀 회로의 트랜지스터들이 p 채널 트랜지스터로 구현된 예를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다는 것에 주의하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 표시장치는 유기 발광 표시장치를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다.
도 1을 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100), 표시패널(100)의 픽셀들에 픽셀 데이터를 기입(write)하기 위한 표시패널 구동부, 및 픽셀들과 표시패널 구동부의 구동에 필요한 전원을 발생하는 전원부(140)를 포함한다.
표시패널(100)은 화면 상에서 입력 영상을 표시하는 픽셀 어레이를 포함한다. 픽셀 어레이는 복수의 데이터 라인들(102), 데이터 라인들(103)과 교차되는 복수의 게이트 라인들(103), 및 매트릭스 형태로 배치되는 픽셀들을 포함한다. 표시패널(100)은 픽셀들에 공통으로 연결된 전원 라인을 더 포함할 수 있다.
픽셀 어레이는 복수의 픽셀 라인들(L1~Ln)을 포함한다. 픽셀 라인들(L1~Ln) 각각은 표시패널(100)의 픽셀 어레이에서 라인 방향(X)을 따라 배치된 1 라인의 픽셀들을 포함한다. 1 픽셀 라인에 배치된 픽셀들은 게이트 라인들(103)을 공유한다. 데이터 라인 방향을 따라 컬럼 방향(Y)으로 배치된 서브 픽셀들은 동일한 데이터 라인(102)을 공유한다. 1 수평 기간(1H)은 1 프레임 기간을 픽셀 라인들(L1~Ln)의 총 개수로 나눈 시간이다.
표시패널(100)은 비투과형 표시패널 또는 투과형 표시패널로 구현될 수 있다. 투과형 표시패널은 화면 상에 영상이 표시되고 배경의 실물이 보이는 투명 표시장치에 적용될 수 있다. 표시패널은 플렉시블 표시패널로 제작될 수 있다. 플렉시블 표시패널은 플라스틱 기판을 이용하는 OLED 패널로 구현될 수 있다.
픽셀들(101) 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들 각각은 픽셀 회로를 포함한다. 이하에서 픽셀은 서브 픽셀과 같은 의미로 해석될 수 있다.
픽셀들은 도 2 및 도 3과 같은 컬러 배열을 가질 수 있다. 도 2에 도시된 픽셀들(101)은 컬러가 다른 두 개의 서브 픽셀들을 포함할 수 있다. 픽셀 렌더링 알고리즘(Pixel rendering algrorithm)은 도 2와 같은 픽셀들(101) 각각에서 부족한 컬러 표현을 인접한 픽셀에서 발광된 빛의 컬러로 보상할 수 있다. 도 3에 도시된 리얼 컬러 픽셀(101)은 적색, 녹색 및 청색의 3원색 서브 픽셀들을 포함한다. 도 2 및 도 3에서, Vdata는 데이터 라인들(102)에 인가되는 데이터 전압이고, GATE는 게이트 라인들(103)에 인가되는 게이트 신호이다.
표시패널(100) 상에 터치 센서들이 배치될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.
전원부(140)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이와 표시패널 구동부의 구동에 필요한 직류(DC) 전원을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(140)는 도시하지 않은 호스트 시스템으로부터 인가되는 직류 입력 전압을 입력 받아 게이트 온 전압(VGL, VEL). 게이트 오프 전압(VGH, VEH), 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 기준/초기화 전압(Vref, Vini) 등의 직류 전압을 발생할 수 있다. 게이트 온 전압(VGL, VEL)과 게이트 오프 전압(VGH, VEH)은 도시하지 않은 레벨 시프터(Level shifter)와 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 및 기준/초기화 전압(Vref, Vini)은 픽셀들에 공통으로 공급된다.
표시패널 구동부는 타이밍 콘트롤러(Timing controller, TCON)(130)의 제어 하에 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터를 기입한다. 표시패널 구동부는 데이터 구동부(110)와 게이트 구동부(120)를 포함한다. 표시패널 구동부는 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치된 디멀티플렉서 어레이(112)를 더 포함할 수 있다.
디멀티플렉서 어레이(112)는 복수의 디멀티플렉서(De-multiplexer, DEMUX)를 이용하여 데이터 구동부(110)의 채널들로부터 출력된 데이터 전압을 데이터 라인들(102)에 분배한다. 디멀티플렉서 어레이(112)는 데이터 구동부(110)의 한 채널로부터 출력되는 데이터 전압을 데이터 라인들(102)에 시분할 분배함으로써 데이터 구동부(110)의 채널 개수를 줄일 수 있다.
표시패널 구동부는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 포함할 수 있다. 터치 센서 구동부는 도 1에서 생략되어 있다. 데이터 구동부와 터치 센서 구동부는 하나의 드라이브 IC(Integrated Circuit)에 집적될 수 있다. 모바일 기기나 웨어러블 기기에서 타이밍 콘트롤러(130), 전원부(140), 데이터 구동부(110) 등은 하나의 드라이브 IC에 집적될 수 있다.
데이터 구동부(110)는 디지털-아날로그 변환기(Digital to Analog Converter, 이하 “DAC”라 함)를 이용하여 매 프레임 기간마다 타이밍 콘트롤러(130)로부터 디지털 신호로 수신되는 입력 영상의 픽셀 데이터를 감마 보상 전압으로 변환하여 데이터 전압을 발생한다. 데이터 구동부(110)는 감마 기준 전압(V1~V10)을 입력 받아 분압회로를 통해 계조별 감마 보상 전압으로 분압하여 DAC에 입력한다. 계조별 감마 보상 전압은 데이터 구동부(110)의 DAC에 제공된다. 데이터 전압은 데이터 구동부(110)의 채널들 각각에서 출력 버퍼를 통해 출력된다.
게이트 구동부(120)는 픽셀 어레이의 TFT 어레이 및 배선들과 함께 표시패널(100) 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. GIP 회로는 표시패널(100)의 비표시 영역인 베젤 영역(Bezel, BZ) 상에 배치되거나 입력 영상이 재현되는 픽셀 어레이 내에 분산 배치될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(103)로 순차적으로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(103)에 순차적으로 공급할 수 있다. 게이트 신호는 유기 발광 표시장치에서 스캔 신호와, 발광 제어 신호(이하, “EM 신호”라 함)를 포함할 수 있다. 스캔 신호는 게이트 온 전압(VGL)과 게이트 오프 전압(VGH) 사이에서 스윙하는 스캔 펄스를 포함한다. EM 신호는 게이트 온 전압(VEL)과 게이트 오프 전압(VEH) 사이에서 스윙하는 EM 펄스를 포함할 수 있다.
스캔 펄스는 데이터 전압에 동기되어 데이터가 기입될 라인의 픽셀들을 선택한다. EM 신호는 픽셀들의 발광 시간을 정의한다.
게이트 구동부(120)는 제1 게이트 구동부(121)와 제2 게이트 구동부(122)를 포함할 수 있다. 제1 게이트 구동부(121)는 타이밍 콘트롤러(130)로부터의 스타트 펄스(start pulse)와 시프트 클럭(Shift clock)에 응답하여 스캔 펄스를 출력하고, 시프트 클럭 타이밍에 맞추어 스캔 펄스를 시프트한다. 제2 게이트 구동부(122)는 타이밍 콘트롤러(130)로부터의 스타트 펄스와 시프트 클럭에 응답하여 EM 펄스를 출력하고, 시프트 클럭에 따라 EM 펄스를 순차적으로 시프트한다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭(CLK) 및 데이터 인에이블신호(DE) 등을 포함할 수 있다. 데이터 인에이블신호(DE)를 카운트하는 방법으로 수직 기간과 수평 기간을 알 수 있기 때문에 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 데이터 인에이블신호(DE)는 1 수평 기간(1H)의 주기를 갖는다.
호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기, 차량 시스템 중 어느 하나일 수 있다.
타이밍 콘트롤러(130)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 표시패널 구동부의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다. 타이밍 콘트롤러(130)는 저속 구동 모드에서 픽셀들의 리프레쉬 레이트를 낮추기 위하여 프레임 주파수를 1Hz ~ 30Hz 사이의 주파수로 낮추어 표시패널 구동부의 구동 주파수를 낮출 수 있다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로서 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호, 디멀티플렉서 어레이(112)의 동작 타이밍을 제어하기 위한 MUX 신호(MUX1, MUX2), 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다. 타이밍 콘트롤러(130)는 표시패널 구동부의 동작 타이밍을 제어하여 데이터 구동부(110), 디멀티플렉서 어레이(112), 터치 센서 구동부, 및 게이트 구동부(120)를 동기시킨다.
EEPROM(Electrically Erasable Programmable Read-Only Memory)(131)은 타이밍 콘트롤러(130)에 연결될 수 있다. EEPROM(131)에 표시패널 구동부를 구성하는 회로들의 입출력 타이밍 제어값이 저장된다. 타이밍 콘트롤러(130)는 EEPROM(131)에 저장된 타임이 제어값을 바탕으로 표시패널 구동부들을 제어하기 위한 타이밍 제어신호를 발생한다. 모바일 기기에서, EEPROM(131)은 플래시 메모리(Flash memory)로 대체될 수 있다.
타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어신호의 전압 레벨은 도시하지 않은 레벨 시프터(Level shifter)를 통해 게이트 온 전압(VGL, VEL)과 게이트 오프 전압(VGH, VEH)으로 변환되어 게이트 구동부(120)에 공급될 수 있다. 레벨 시프터는 게이트 타이밍 제어신호의 로우 레벨 전압(low level voltage)을 게이트 로우 전압(VGL)으로 변환하고, 게이트 타이밍 제어신호의 하이 레벨 전압(high level voltage)을 게이트 하이 전압(VGH)으로 변환한다. 게이트 타이밍 신호는 스타트 펄스와 시프트 클럭을 포함한다.
표시패널 구동부는 감마 기준 전압 발생부(150)를 더 포함한다. 감마 기준 전압 발생부(150)는 서브 픽셀들의 컬러별 감마 기준 전압(V1~V20)을 발생한다. 타임이 콘트롤러(130)는 감마 기준 전압(V1~V10)을 컬러별로 선택하기 위한 인에이블 신호를 발생하여 감마 기준 전압 발생부(150)를 제어할 수 있다. 감마 기준 전압 발생부(150)는 프로그래머블 감마 IC(Programmable gamma IC, P-GMA IC)로 구현될 수 있다.
도 4는 디멀티플렉서의 스위치 소자들을 보여 주는 회로도이다.
도 4를 참조하면, 디멀티플렉서(21, 22)는 입력 노드가 하나이고 출력 노드가 N(N은 2 이상의 양의 정수)인 1:N 디멀티플렉서일 수 있다. 디멀티플렉서(21, 22)는 제1 및 제2 스위치 소자(M1, M2)를 포함할 수 있다.
제1 스위치 소자(M1)는 제1 DEMUX 신호(DEMUX1)의 게이트 온 전압(VGL)에 응답하여 턴-온된다. 이 때, 데이터 구동부(110)의 제1 채널(CH1)은 출력 버퍼(AMP)를 통해 데이터 전압(Vdata)을 출력하고, 데이터 전압(Vdata)은 제1 스위치 소자(M1)를 통해 제1 데이터 라인(1021)에 인가된다. 이와 동시에, 데이터 구동부(110)의 제2 채널(CH2)은 출력 버퍼(AMP)를 통해 데이터 전압(Vdata)을 출력하고, 데이터 전압(Vdata)은 제1 스위치 소자(M1)를 통해 제3 데이터 라인(1023)에 인가된다. 따라서, 1/2 수평 기간 동안 제1 및 제3 데이터 라인(1021, 1023)의 커패시터에 데이터 전압(Vdata)이 충전된다.
이어서, 제2 스위치 소자(M2)는 제2 DEMUX 신호(DEMUX2)의 게이트 온 전압(VGL)에 응답하여 턴-온된다. 이 때, 데이터 구동부(110)의 제1 채널(CH1)은 출력 버퍼(AMP)를 통해 데이터 전압(Vdata)을 출력하고, 이 데이터 전압(Vdata)은 제2 스위치 소자(M2)를 통해 제2 데이터 라인(1022)에 인가된다. 이와 동시에, 데이터 구동부(110)의 제2 채널(CH2)은 출력 버퍼(AMP)를 통해 데이터 전압(Vdata)을 출력하고, 이 데이터 전압(Vdata)은 제2 스위치 소자(M2)를 통해 제4 데이터 라인(1024)에 인가된다. 따라서, 1/2 수평 기간 동안 제2 및 제4 데이터 라인들(1022, 1024)의 커패시터에 데이터 전압이 충전된다.
도 5는 본 발명의 픽셀 회로를 개략적으로 보여 주는 도면이다.
도 5를 참조하면, 픽셀 회로는 발광 소자(EL), 구동 소자(DT), 및 회로부(10, 20, 30)을 포함한다. 구동 소자(DT)와 회로부(10, 20, 30)의 스위치 소자 각각은 트랜지스터로 구현될 수 있다.
제1 회로부(10)는 픽셀 구동 전압(ELVDD)을 구동 소자(DT)에 공급한다. 구동 소자(DT)는 게이트(DRG), 소스(DRS), 및 드레인(DRD)을 포함한다. 제2 회로부(20)는 구동 소자(DT)의 게이트(DRG)에 연결된 커패시터를 충전하고, 1 프레임 기간 동안 커패시터의 전압을 유지한다. 제3 회로부(30)는 구동 소자(DT)를 통해 픽셀 구동 전압(ELVDD)으로부터 공급되는 전류를 발광 소자(EL)에 제공한다. 제1 연결부(12)는 제1 회로부(10)와 제2 회로부(20)를 연결한다. 제2 연결부(23)는 제2 회로부(20)와 제3 회로부(30)를 연결한다. 제3 연결부(13)는 제3 회로부(30)와 제1 회로부(10)를 연결한다.
회로부(10, 20, 30)는 내부 보상 회로 및/또는 외부 보상 회로를 포함할 수 있다. 내부 보상 회로는 서브 픽셀들의 픽셀 회로 각각에 배치되어 구동 소자의 전기적 특성에 따라 변하는 구동 소자(DT)의 게이트-소스 간 전압(Vgs)을 샘플링하고 그 게이트-소스간 전압(Vgs) 만큼 구동 소자의 게이트 전압을 보상할 수 있다. 외부 보상 회로는 구동 소자(DT)와 발광 소자(EL)의 전기적 특성을 실시간 센싱하여 센싱 결과를 입력 영상의 픽셀 데이터에 반영하여 픽셀 데이터를 변조함으로써 서브 픽셀들 각각의 전기적 특성 변화나 서브 픽셀들 간의 전기적 특성 편차를 실시간 보상할 수 있다.
도 6 및 도 7은 내부 보상 회로가 적용된 픽셀 회로들을 보여 주는 도면들이다. 도 6 및 도 7에서, 표시패널(100)은 픽셀 구동 전압(ELVDD)을 픽셀들(P)에 공급하기 위한 제1 전원 라인(41), 저전위 전원 전압(ELVSS)을 픽셀들(101)에 공급하기 위한 제2 전원 라인(42), 및 픽셀 회로를 초기화하기 위한 기준/초기화 전압(Vref, Vini)을 픽셀들(101)에 공급하기 위한 제3 전원 라인(43, 44)을 포함할 수 있다. 전원 라인들은 전원부(140)로부터 출력된 직류 전압을 픽셀들(101)에 공통으로 인가한다.
발광 소자(EL)는 OLED로 구현될 수 있다. OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공 주입층(Hole Injection layer, HIL), 정공 수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자 수송층(Electron transport layer, ETL) 및 전자 주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드와 캐소드에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자가 형성되어 발광층(EML)에서 가시광이 방출된다.
도 6 및 도 7에서, 구동 소자(DT)와 스위치 소자들은 p 채널 트랜지스터로 구현될 수 있다.
도 6을 참조하면, 발광 소자(EL)의 애노드는 제4 노드(n4)를 통해 제4 및 제5 스위치 소자들(T4, T5)에 연결된다. 발광 소자(EL)의 캐소드는 저전위 전원 전압(ELVSS)이 인가되는 제2 전원 라인(42)에 연결된다. 구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)로 흐르는 전류양을 조절하여 발광 소자(EL)를 구동한다. 발광 소자(EL)로 흐르는 전류는 제4 스위치 소자(T4)에 의해 스위칭될 수 있다. 커패시터(Cst)는 제1 노드(n1)와 제2 노드(n2) 사이에 연결된다.
제1 스위치 소자(T1)는 제2 스캔 신호(SCAN2)에 응답하여 데이터 전압(Vdata)을 제1 노드(n1)에 공급한다. 제1 스위치 소자(T1)는 제2 게이트 라인(1032)에 연결된 게이트, 데이터 라인(102)에 연결된 제1 전극, 및 제1 노드(n1)에 연결된 제2 전극을 포함한다.
제2 스캔 신호(SCAN2)는 제2 게이트 라인(1032)을 통해 픽셀들(P)에 공급된다. 제2 스캔 신호(SCAN2)는 게이트 온 전압(VGL)의 펄스로 발생된다. 제2 스캔 신호(SCAN2)의 펄스는 센싱 단계(Ts)을 정의한다. 제2 스캔 신호(SCAN2)의 펄스폭은 대략 1 수평 기간(1H)으로 설정될 수 있다. 제2 스캔 신호(SCAN2)는 제1 스캔 신호(SCAN1) 보다 늦게 게이트 온 전압(VGL)으로 변하고, 제1 스캔 신호(SCAN1)와 동시에 게이트 오프 전압(VGH)으로 변한다. 제2 스캔 신호(SCAN2)의 펄스폭은 제1 스캔 신호(SCAN1)의 그 것 보다 작게 설정된다. 초기화 단계(Ti)과 발광 단계(Tem) 동안, 제2 스캔 신호(SCAN2)의 전압은 게이트 오프 전압(VGH)을 유지한다.
제2 스위치 소자(T2)는 제1 스캔 신호(SCAN1)에 응답하여 구동 소자(DT)의 게이트와 구동 소자(DT)의 제2 전극을 연결하여 구동 소자(DT)를 다이오드(Diode)로 동작하게 한다. 제2 스위치 소자(T2)는 제1 게이트 라인(1031)에 연결된 게이트, 제2 노드(n2)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.
제1 스캔 신호(SCAN1)는 제1 게이트 라인(1031)을 통해 픽셀들(P)에 공급된다. 제1 스캔 신호(SCAN1)는 게이트 온 전압(VGL)의 펄스로 발생될 수 있다. 제1 스캔 신호(SCAN1)의 펄스는 초기화 단계(Ti)과 센싱 단계(Ts)을 정의한다. 발광 단계(Tem) 동안, 제1 스캔 신호(SCAN1)의 전압은 게이트 오프 전압(VGH)을 유지한다.
제3 스위치 소자(T3)는 EM 신호[EM(N)]에 응답하여 소정의 기준 전압(Vref)을 제1 노드(n1)에 공급한다. 기준 전압(Vref)은 제3 전원 라인(43)을 통해 픽셀들(P)에 공급된다. 제3 스위치 소자(T3)는 제3 게이트 라인(1033)에 연결된 게이트, 제1 노드(n1)에 연결된 제1 전극, 및 제3 전원 라인(43)에 연결된 제2 전극을 포함한다. EM 신호[EM(N)]는 발광 소자(EL)의 온/오프(on/off) 시간을 정의한다.
EM 신호[EM(N)]의 펄스는 센싱 단계(Ts) 동안 제1 노드(n1)와 제3 전원 라인(43) 사이의 전류 패스(current path)를 차단하고, 발광 소자(EL)의 전류 패스를 차단하기 위하여 게이트 오프 전압(VGH)로 발생될 수 있다. EM 신호[EM(N)]는 제2 스캔 신호(SCAN2)가 게이트 온 전압(VGL)으로 반전될 때 게이트 오프 전압(VGH)으로 반전되고, 제1 및 제2 스캔 신호(SCAN1, SCAN2)가 게이트 오프 전압(VGH)으로 반전된 후에 게이트 온 전압(VGL)으로 반전될 수 있다. 저계조의 휘도를 정밀하게 표현하기 위하여, EM 신호[EM(N)]는 발광 단계(Tem) 동안 소정의 듀티비(duty ration)로 게이트 온 전압(VGL)과 게이트 오프 전압(VGH) 사이에서 스윙(swing)할 수 있다.
제4 스위치 소자(T4)는 EM 신호[EM(N)]에 응답하여 발광 소자(EL)의 전류 패스를 스위칭한다. 제4 스위치 소자(T4)의 게이트는 제3 게이트 라인(1033)에 연결된다. 제4 스위치 소자(T4)의 제1 전극은 제3 노드(n3)에 연결되고, 제4 스위치 소자(T4)의 제2 전극은 제4 노드(n4)에 연결된다.
제5 스위치 소자(T5)는 제1 스캔 신호(SCAN1)의 게이트 온 전압(VGL)에 따라 턴-온되어 초기화 단계(Ti)과 센싱 단계(Ts) 동안 제4 노드(n4)에 기준 전압(Vref)을 공급한다. 초기화 단계(Ti)과 센싱 단계(Ts) 동안, 발광 소자(EL)의 애노드 전압이 기준 전압(Vref)으로 방전된다. 이 때, 발광 소자(EL)는 애노드와 캐소드간 전압이 자신의 문턱 전압 보다 작기 때문에 발광되지 않는다. 제5 스위치 소자(T5)는 제1 게이트 라인(1031)에 연결된 게이트, 제3 전원 라인(43)에 연결된 제1 전극, 및 제4 노드(n4)에 연결된 제2 전극을 포함한다.
구동 소자(DT)는 게이트-소스 간 전압(Vgs)에 따라 발광 소자(EL)에 흐르는 전류를 조절하여 발광 소자(EL)를 구동한다. 구동 소자(DT)는 제2 노드(n2)에 연결된 게이트, 제1 전원 라인(41)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다. 픽셀 구동 전압(ELVDD)은 제1 전원 라인(41)을 통해 픽셀들(P)에 공급된다.
도 6에 도시된 픽셀 회로의 동작은 초기화 단계(Ti), 센싱 단계(Ts), 및 발광 단계(Tem)로 나뉘어질 수 있다.
초기화 단계(Ti)에서, 제1 스캔 신호(SCAN1)와 EM 신호[EM(N)]의 전압이 게이트 온 전압(VGL)이다. 제2 내지 제5 스위치 소자들(T2~T5)이 초기화 단계(Ti)에 턴-온되어 제1 노드(n1), 제2 노드(n2) 및 제4 노드(n4)의 전압이 기준 전압(Vref)으로 방전된다. 그 결과, 초기화 단계(Ti)에서 커패시터(Cst), 구동 소자(DT)의 게이트 전압, 및 발광 소자(EL)의 애노드 전압이 기준 전압(Vref)으로 초기화된다.
센싱 단계(Ts)에서 제1, 제2 및 제5 스위치 소자들(T1, T2, T5)이 스캔 신호(SCAN1, SCAN2)의 게이트 온 전압(VGL)에 따라 턴-온된다. 이 때, 데이터 전압(Vdata)이 제1 노드(n1)에 인가되고, 제2 노드(n2)의 전압이 ELVDD+Vth으로 변한다. 그 결과, 센싱 단계(Ts)에 구동 소자(DT)의 문턱 전압(Vth)이 센싱되어 제2 노드(n2)에 충전된다. 커패시터(Cst)에 센싱 단계(Ts) 동안 구동 소자(DT)의 문턱 전압(Vth) 만큼 보상된 데이터 전압(Vdata)이 충전된다.
발광 단계(Tem)에서 EM 신호[EM(N)]의 전압이 게이트 온 전압(VGL)으로 반전된다. 제3 및 제4 스위치 소자들(T3, T4)은 발광 단계(Tem)에서 턴-온된다. 이 때, 제1 노드(n1)의 전압은 기준 전압(Vref)으로 변하고, 제2 노드(n2)의 전압은 Vref-Vdata+ELVDD+Vth로 변한다. 발광 단계(Tem)에서 발광 소자(EL)는 구동 소자(DT)를 통해 제공 받는 전류에 의해 구동되어 발광된다. 발광 소자(EL)에 흐르는 전류는 구동 소자(DT)의 게이트-소스간 전압(Vge)에 따라 조절된다. 구동 소자(DT)의 게이트-소스간 전압(Vge)은 발광 단계(Tem) 동안 Vgs = Vref-Vdata+Vth이다.
도 7을 참조하면, 이 픽셀 회로에 인가되는 게이트 신호는 제N-1 스캔 신호[SCAN(N-1)], 제N 스캔 신호[SCAN(N)], 및 EM 신호[EM(N)]를 포함한다. 제N-1 스캔 신호[SCAN(N-1)]는 제N-1 픽셀 라인의 데이터 전압(Vdata)에 동기된다. 제N 스캔 신호[SCAN(N)]는 제N 픽셀 라인의 데이터 전압(Vdata)에 동기된다. 제N 스캔 신호[SCAN(N)]의 펄스는 제N-1 스캔 신호(SCAN(N-1))와 동일한 펄스폭으로 발생되고, 제N-1 스캔 신호[SCAN(N-1)]의 펄스 보다 늦게 발생된다.
커패시터(Cst)는 제1 노드(n11)와 제2 노드(n12) 사이에 연결된다. 픽셀 구동 전압(ELVDD)은 제1 전원 라인(41)을 통해 픽셀 회로에 공급된다. 제1 노드(n11)는 제1 전원 라인(41), 제3 스위치 소자(T13)의 제1 전극, 및 커패시터(Cst)의 제1 전극에 연결된다.
제1 스위치 소자(T11)는 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 구동 소자(DT)의 게이트와 제2 전극을 연결한다. 제1 스위치 소자(T11)는 제2 게이트 라인(1035)에 연결된 게이트, 제2 노드(n12)에 연결된 제1 전극, 및 제3 노드(n13)에 연결된 제2 전극을 포함한다. 제N 스캔 신호[SCAN(N)]는 제2 게이트 라인(1035)을 통해 픽셀들(P)에 공급된다. 제3 노드(n13)는 구동 소자(DT)의 게이트, 제1 스위치 소자(T11)의 제2 전극, 및 제4 스위치 소자(T14)의 제1 전극에 연결된다.
제2 스위치 소자(T12)는 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 데이터 전압(Vdata)을 구동 소자(DT)의 제1 전극에 인가한다. 제2 스위치 소자(T12)는 제2 게이트 라인(1035)에 연결된 게이트, 제5 노드(n15)에 연결된 제1 전극, 및 데이터 라인(102)에 연결된 제2 전극을 포함한다. 제5 노드(n15)는 구동 소자(DT)의 제1 전극, 제2 스위치 소자(T12)의 제1 전극, 및 제3 스위치 소자(T13)의 제2 전극에 연결된다.
제3 스위치 소자(T13)는 EM 신호[EM(N)]에 응답하여 픽셀 구동 전압(ELVDD)을 구동 소자(DT)의 제1 전극에 공급한다. 제3 스위치 소자(T13)는 제3 게이트 라인(1036)에 연결된 게이트, 제1 전원 라인(41)에 연결된 제1 전극, 및 제5 노드(n15)에 연결된 제2 전극을 포함한다. EM 신호[EM(N)]는 제3 게이트 라인(1036)을 통해 픽셀들(P)에 공급된다.
제4 스위치 소자(T14)는 EM 신호[EM(N)]의 게이트 온 전압(VGL)에 따라 턴-온되어 구동 소자(DT)의 제2 전극을 발광 소자(EL)의 애노드에 연결한다. 제4 스위치 소자(T14)의 게이트는 제3 게이트 라인(1036)에 연결된다. 제4 스위치 소자(T14)의 제1 전극은 제3 노드(n13)에 연결되고, 제4 스위치 소자(T14)의 제2 전극은 제4 노드(n14)에 연결된다. 제4 노드(n14)는 발광 소자(EL)의 애노드, 제4 스위치 소자(T14)의 제2 전극, 및 제6 스위치 소자(T16)의 제2 전극에 연결된다.
제5 스위치 소자(T15)는 제N-1 스캔 신호[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 제2 노드(n12)를 제3 전원 라인(44)에 연결하여 초기화 단계(Ti) 동안 커패시터(Cst)와 구동 소자(DT)의 게이트를 초기화한다. 제5 스위치 소자(T15)는 제1 게이트 라인(1034)에 연결된 게이트, 제2 노드(n12)에 연결된 제1 전극, 및 제3 전원 라인(44)에 연결된 제2 전극을 포함한다.
제N-1 스캔 신호[SCAN(N-1)]는 제1 게이트 라인(1034)을 통해 픽셀들(P)에 공급된다. 초기화 전압(Vini)은 제3 전원 라인(44)을 통해 픽셀들(P)에 공급된다.
제6 스위치 소자(T16)는 제N-1 스캔 신호[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온되어 초기화 단계(Ti) 동안 제3 전원 라인(44)을 발광 소자(EL)의 애노드에 연결한다. 초기화 단계(Ti) 동안 발광 소자(EL)의 애노드 전압이 제6 스위치 소자(T16)를 통해 초기화 전압(Vini)으로 방전된다. 이 때, 발광 소자(EL)는 애노드와 캐소드간 전압이 자신의 문턱 전압 보다 작기 때문에 발광되지 않는다. 제6 스위치 소자(T16)는 제1 게이트 라인(1034)에 연결된 게이트, 제3 전원 라인(44)에 연결된 제1 전극, 및 제4 노드(n14)에 연결된 제2 전극을 포함한다.
구동 소자(DT)는 게이트-소스 간 전압(Vgs)에 따라 발광 소자(EL)에 흐르는 전류를 조절하여 발광 소자(EL)를 구동한다. 구동 소자(DT)는 제2 노드(n12)에 연결된 게이트, 제5 노드(n15)에 연결된 제1 전극, 및 제3 노드(n13)에 연결된 제2 전극을 포함한다.
도 8에 도시된 픽셀 회로의 동작은 초기화 단계(Ti), 센싱 단계(Ts), 및 발광 단계(Tem)로 나뉘어질 수 있다.
초기화 단계(Ti)에서 제4 및 제5 스위치 소자들(T14, T15)이 제N-1 스캔 신호[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 턴-온된다. 이 때, 제2 및 제4 노드(n12, n14)의 전압이 초기화 전압(Vini)으로 방전된다. 그 결과, 초기화 단계(Ti)에 커패시터(Cst), 구동 소자(DT)의 게이트 전압, 및 발광 소자(EL)의 애노드 전압이 초기화 전압(Vini)으로 초기화된다.
센싱 단계(Ts)에서 제1 및 제2 스위치 소자들(T11, T12)이 제N 스캔 신호[SCAN(N)]의 게이트 온 전압(VGL)에 따라 턴-온된다. 이 때, 데이터 전압(Vdata)이 제5 노드(n15)에 인가되고, 제2 노드(n12)의 전압이 Vdata+Vth으로 변한다. 그 결과, 센싱 단계(Ts)에 구동 소자(DT)의 문턱 전압(Vth)이 센싱되어 제2 노드(n12)에 충전된다. 커패시터(Cst)에 센싱 단계(Ts) 동안 구동 소자(DT)의 문턱 전압(Vth)이 보상된 데이터 전압(Vdata)이 충전된다.
발광 단계(Tem)에 EM 신호[EM(N)]의 전압이 게이트 온 전압(VGL)으로 반전된다. 제3 및 제4 스위치 소자들(T13, T14)이 발광 단계(Tem)에 턴-온된다. 발광 단계(Tem) 동안 구동 소자(DT)를 통해 발광 소자(EL)에 전류가 흘러 발광 소자(EL)가 발광될 수 있다. 발광 소자(EL)에 흐르는 전류는 구동 소자(DT)의 게이트-소스간 전압(Vge)에 따라 조절된다. 구동 소자(DT)의 게이트-소스간 전압(Vge)은 발광 단계(Tem) 동안 Vgs = Vdata+Vth-ELVDD이다.
도 8은 외부 보상 회로가 적용된 픽셀 회로의 일 예를 보여 주는 회로도이다.
도 8을 참조하면, 픽셀 회로는 발광 소자(EL)와, 발광 소자(EL)에 연결된 구동 소자(DT), 복수의 스위치 소자(M1, M2), 및 커패시터(Cst)를 포함할 수 있다. 구동 소자(DT)와 스위치 소자(M1, M2)는 n 채널 트랜지스터로 구현될 수 있으나 이에 한정되지 않는다.
발광 소자(EL)는 데이터 전압(Vdata)에 따라 변하는 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 발생되는 전류로 발광된다. 발광 소자(EL)는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한 OLED로 구현될 수 있다. “Coled”는 발광 소자(EL)의 용량(Capacitance)이다.
제1 스위치 소자(M1)는 스캔 신호(SCAN)의 게이트 온 전압에 따라 턴-온되어 데이터 라인(102)을 제1 노드(n01)에 연결하여 데이터 전압(Vdata)을 제1 노드(n01)에 공급한다. 제1 스위치 소자(M1)는 스캔 신호(SCAN)가 인가되는 게이트 전극, 데이터 라인(102)에 연결된 제1 전극, 및 제1 노드(n01)에 연결된 제2 전극을 포함한다. 제1 노드(n01)는 구동 소자(DT)의 게이트, 커패시터(Cst)의 제1 전극, 및 제1 스위치 소자(M1)의 제2 전극에 연결된다.
제2 스위치 소자(M2)는 스캔 신호(SCAN) 또는 센싱 신호(SENSE)의 게이트 온 전압에 따라 턴-온되어 소정의 기준 전압을 제2 노드(n02)에 공급한다. 제2 스위치 소자(M2)는 스캔 신호(SCAN) 또는 센싱 신호(SENSE)가 인가되는 게이트, 제2 노드(n02)에 연결된 제1 전극, 및 기준 전압이 인가되는 센싱 라인(104)에 연결된 제2 전극을 포함한다. 제2 노드(n02)는 구동 소자(DT)의 제2 전극, 커패시터(Cst)의 제2 전극, 및 제2 스위치 소자(M2)의 제1 전극에 연결된다.
구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)에 전류를 공급하여 발광 소자(EL)를 구동한다. 구동 소자(DT)는 제1 노드(n01)에 연결된 게이트, 픽셀 구동 전압(ELVDD)이 공급되는 제1 전극, 및 제2 노드(n02)에 연결된 제2 전극을 포함한다.
커패시터(Cst)는 제1 노드(n1)와 제2 노드(n2) 사이에 연결되어 구동 소자(DT)의 게이트-소스간 전압(Vgs)을 1 프레임간 유지한다.
외부 보상 회로는 기준 전압으로 센싱 라인(104)과 구동 소자(DT)의 소스 전압 즉, 제2 노드(n02)의 전압을 초기화한 후에 제2 노드(n02)의 전류 또는 전압을 센싱하여 발광 소자(EL)와 구동 소자(DT)의 전기적 특성을 센싱할 수 있다. 발광 소자(EL)와 구동 소자(DT)의 전기적 특성은 문턱 전압(Vth)과 이동도(μ)를 포함할 수 있다.
센싱부(111)는 적분기와, 아날로그-디지털 변환기(Analog-to-digital converter, 이하 “”라 함)를 포함할 수 있다. 센싱부(111)는 센싱 모드에서 픽셀 회로에 연결된 센싱 라인(104) 상의 전류 또는 전압을 적분기에 입력하여 샘플링한다. 적분기의 출력 전압은 ADC에 입력되어 디지털 데이터(ADC DATA)로 변환된다. ADC로부터 출력된 디지털 데이터(ADC DATA)는 서브 픽셀들 각각의 전기적 특성을 지시하는 센싱값을 포함한다. 센싱부(111)는 DAC(112)와 함께 데이터 구동부(110)의 IC(integrated circuit)에 집적될 수 있다.
타이밍 콘트롤러(130)는 보상부(200)를 포함할 수 있다. 보상부(200)는 서브 픽셀별로 구동 소자(DT)의 문턱 전압(Vth)과 이동도(μ)를 보상하기 위한 보상값들이 설정된 룩업 테이블(Look-up table)을 포함한다. 보상부(200)는 ADC를 통해 수신된 센싱 데이터를 룩업 테이블에 입력하여 룩업 테이블로부터 출력된 보상값을 입력 영상의 픽셀 데이터(DATA)에 더하거나 곱하여 픽셀 데이터를 변조한다. 보상부(200)로부터 출력된 보상 데이터(DATA')는 데이터 구동부(110)로 전송된다. 데이터 구동부(110)는 보상부(200)로부터 입력된 보상 데이터(DATA')를 DAC(112)를 통해 데이터 전압(Vdata)을 감마 보상 전압으로 변환하여 데이터 라인(102)으로 출력한다.
도 9는 데이터 구동부(110)의 회로 구성을 개략적으로 보여 주는 블록도이다. 데이터 구동부(110)는 도 9와 같은 회로 구성을 갖는 하나 이상의 드라이브 IC로 구현될 수 있다.
도 9를 참조하면, 데이터 구동부(110)는 직병렬 변환부(94), 클럭 복원부(97), DAC(95), 출력부(96), 분압회로(900) 등을 포함한다.
타이밍 콘트롤러(130)는 차동 신호(Differential Signal)의 디지털 신호로 직렬 데이터(SDATA)를 데이터 구동부(110)에 전송할 수 있다. 직렬 데이터(SDATA)는 입력 영상의 픽셀 데이터, 클럭, 소스 출력 인에이블 신호(SOE) 등을 포함한 데이터 패킷 형태로 데이터 구동부(110)에 전송될 수 있다.
클럭 복원부(97)는 위상 고정 루프(Phase locked loop, PLL) 또는 지연 락 루프(Delay Locked loop, DLL)를 이용하여 타이밍 콘트롤러(130)로부터 수신된 클럭을 체배하여 데이터 샘플링을 위한 클럭을 발생하여 직병렬 변환부(94)에 제공한다. 직병렬 변환부(94)는 타이밍 콘트롤러(130)로부터 수신되는 직렬 데이터(SDATA)를 클럭 복원부(97)로부터의 클럭에 따라 샘플링하여 병렬 데이터로 변환한다. 직병렬 변환부(94)는 시프트 레지스터와 래치(latch)를 포함할 수 있다. 래치는 타이밍 콘트롤러(130)로부터 수신된 직렬 데이터(SDATA)로부터 검출된 소스 출력 인에이블 신호(SOE)에 응답하여 복수의 채널들에서 데이터를 동시에 출력하여 직렬 데이터를 병렬 데이터로 변환한다.
분압 회로(900)는 직렬로 연결된 복수 개의 저항들을 이용하여 감마 기준 전압(V1~10)을 분압하여 컬러별로 독립적으로 설정된 감마 보상 전압을 출력한다. 분압 회로(900)로부터 출력되는 감마 보상 전압은 미리 설정된 컬러별 감마 커브에 맞게 컬러별로 최적화된 전압이다. 컬러별 감마 보상 전압을 독립적으로 발생하기 위하여, 각 컬러에서 감마 기준 전압(V1~V10)은 도 10 및 도 11에 도시된 바와 같이 전압 레벨이 다른 10 단계의 전압으로 발생될 수 있으나 이에 한정되지 않는다. 예를 들어, 감마 기준 전압(V1~V10)은 m(m은 6 이상의 양의 정수) 단계의 감마 기준 전압으로 발생될 수 있다. 이 감마 기준 전압일 수 있다. 감마 기준 전압(V1~V10) 각각은 컬러별로 독립적인 전압으로 설정된다. 따라서, DAC(95)에 인가되는 데이터 전압의 컬러에 따라 선택된 컬러별 감마 기준 전압이 분압 회로(900)에 공급된다.
DAC(95)는 직병렬 변환부(94)로부터 입력된 디지털 데이터(픽셀 데이터)를 분압 회로(900)로부터 제공된 컬러별 독립 감마 보상 전압으로 변환하여 각 계조의 타겟 전압(target voltage)으로 설정된 데이터 전압(Vdata)을 출력한다. 데이터 전압(Vdata)은 출력부(96)를 통해 디멀티플렉서 어레이(112)를 통해 데이터 라인들(102)로 전달되거나 데이터 라인들(102)에 직접 인가될 수 있다. 출력부(96)는 데이터 구동부(110)의 각 채널마다 DAC(95)의 출력 노드에 연결된 출력 버퍼(AMP)를 통해 데이터 전압을 출력한다.
도 10은 도 9에 도시된 분압 회로(900)를 보여 주는 회로도이다. 도 11은 각 컬러의 감마 커브를 보여 주는 도면이다.
도 10을 참조하면, 분압 회로(900)는 직렬로 연결된 복수의 저항들을 포함한다. 저항들 사이의 노드에서 감마 커버에 의해 정의된 계조별 감마 보상 전압이 출력된다.
분압 회로(900)는 고전위 기준 전압(VREFH)과 저전위 기준 전압(VREFL) 사이에서 직렬로 연결된 복수의 분압 회로들(RS1~RS8)로 나뉘어질 수 있다.
제1 분압 회로(RS1)는 제10 감마 기준 전압(V10)과 제9 감마 기준 전압(V9) 사이에서 제10 감마 기준 전압(V10)을 분압하여 계조 255(G255)와 계조 191(G191) 사이의 계조들 각각의 감마 보상 전압을 출력한다. 제10 감마 기준 전압(V10)은 최상위 계조 예를 들어, 제255 계조(G255)의 타겟 전압에 대응하는 전압일 수 있다. 제9 감마 기준 전압(V9)은 제191 계조(G199)의 타겟 전압에 대응하는 전압일 수 있다. 제2 분압 회로(RS2)는 제9 감마 기준 전압(V9)과 제8 감마 기준 전압(V8) 사이에서 제9 감마 기준 전압(V9)을 분압하여 계조 191(G191)과 계조 127(G127) 사이의 계조들 각각의 감마 보상 전압을 출력한다. 제8 감마 기준 전압(V8)은 제127 계조(G127)의 타겟 전압에 대응하는 전압일 수 있다. 제3 분압 회로(RS3)는 제8 감마 기준 전압(V8)과 제7 감마 기준 전압(V7) 사이에서 제8 감마 기준 전압(V8)을 분압하여 계조 127(G127)과 계조 63(G63) 사이의 계조들 각각의 감마 보상 전압을 출력한다. 제7 감마 기준 전압(V7)은 제63 계조(G63)의 타겟 전압에 대응하는 전압일 수 있다.
제7 분압 회로(RS7)는 제3 감마 기준 전압(V3)과 제2 감마 기준 전압(V2) 사이에서 제3 감마 기준 전압(V3)을 분압하여 계조 7(G7)과 계조 4(G4) 사이의 계조들 각각의 감마 보상 전압을 출력한다. 제8 분압 회로(RS8)는 제2 감마 기준 전압(V2)과 제1 감마 기준 전압(V1) 사이에서 제2 감마 기준 전압(V2)을 분압하여 계조 4(G4)와 계조 0(G0) 사이의 계조들 각각의 감마 보상 전압을 출력한다.
각 컬러에서 발광층(EML)의 효율이 다르기 때문에 이상적인(ideal) 광학 보상을 구현하기 위하여, 도 11에 도시된 바와 같이 데이터 전압(Vdata)이 컬러 별로 다르게 설정되어야 한다. 도 11에서 횡축은 데이터 전압(Vdata)이고, 종축은 휘도이다. 도 11에서 RGMA는 적색의 감마커브이고, GGMA는 녹색의 감마커브이다. BGMA는 청색의 감마커브이다.
도 12 및 도 13은 컬러별 독립 감마 보상 전압을 이용하여 데이터 전압을 출력하는 데이터 구동부를 보여 주는 회로도들이다.
도 12 및 도 13을 참조하면, 데이터 구동부(110)의 채널들(CH1, CH2)에 디멀티플렉서(112)가 연결될 수 있다. 데이터 구동부(110)는 채널들(CH1, CH2) 각각에 배치된 복수의 래치(LAT1~LAT6), 복수의 DAC(DAC1~DAC6), 및 멀티플렉서(3:1 MUX, 2:1 MUX)를 포함할 수 있다.
감마 기준 전압 발생부는 컬러별로 분리된 제1 내지 제3 감마 기준 전압 발생부들(211, 212, 213)을 포함할 수 있다. 분압 회로는 컬러별로 분리된 제1 내지 제3 분압 회로들(91, 92, 93)을 포함할 수 있다.
제1 감마 기준 전압 발생부(211)는 제1 컬러(R)의 감마 기준 전압[V1~10(R)]을 출력한다. 제2 감마 기준 전압 발생부(212)는 제2 컬러(G)의 감마 기준 전압[V1~10(G)]을 출력한다. 제3 감마 기준 전압 발생부(213)는 제3 컬러(B)의 감마 기준 전압[V1~10(B)]을 출력한다. 제1 분압 회로(91)는 제1 감마 기준 전압 발생부(211)로부터의 감마 기준 전압[V1~10(R)]을 분압하여 제1 컬러(R)의 계조별 감마 보상 전압[VGMA(R)]을 출력한다. 제2 분압 회로(92)는 제2 감마 기준 전압 발생부(212)로부터의 감마 기준 전압[V1~10(G)]을 분압하여 제2 컬러(G)의 계조별 감마 보상 전압[VGMA(G)]을 출력한다. 제3 분압 회로(93)는 제3 감마 기준 전압 발생부(213)로부터의 감마 기준 전압[V1~10(B)]을 분압하여 제3 컬러(B)의 계조별 감마 보상 전압[VGMA(B)]을 출력한다.
디멀티플렉서 어레이(112)는 도 12에 도시된 바와 같이 복수의 1:3 디멀티플렉서들(1:3 DEMUX)을 포함하거나, 도 13에 도시된 바와 같이 복수의 1:2 디멀티플렉서들(1:2 DEMUX)을 포함할 수 있다. 데이터 구동부(110)는 1:3 디멀티플렉서에 대응하는 3:1 멀티플렉서(3:1 MUX)를 포함할 수 있다. 데이터 구동부(110)는 1:2 디멀티플렉서에 대응하는 2:1 멀티플렉서(3:1 DEMUX)를 포함할 수 있다.
제1 및 제4 DAC들(DAC1, DAC4)은 제1 컬러(R1, R2)의 픽셀 데이터를 제1 분압 회로(91)로부터의 감마 보상 전압[VGMA(R)]으로 변환하여 제1 컬러(R1, R2)의 데이터 전압을 출력한다. 제2 및 제5 DAC들(DAC2, DAC5)은 제2 컬러(G1, G2)의 픽셀 데이터를 제2 분압 회로(92)로부터의 감마 보상 전압[VGMA(G)]으로 변환하여 제2 컬러(G1, G2)의 데이터 전압을 출력한다. 제3 및 제6 DAC들(DAC3, DAC6)은 제3 컬러(B1, B2)의 픽셀 데이터를 제3 분압 회로(93)로부터의 감마 보상 전압[VGMA(B)]으로 변환하여 제3 컬러(B1, B2)의 데이터 전압을 출력한다.
도 12에서, 3:1 멀티플렉서들(3:1 MUX)은 타이밍 콘트롤러(130)의 제어 하에 제1 컬러(R1, R2), 제2 컬러(G1, G2), 제3 컬러(B1, B2) 순으로 데이터 전압을 순차적으로 출력한다.
1:3 디멀티플렉서들(1:3 DEMUX)은 타이밍 콘트롤러(130)로부터의 제어신호(DEMUX1~DEMUX3)에 응답하여 1 수평 기간(1H) 동안 제1 내지 제3 컬러의 데이터 전압을 미리 설정된 순서대로 순차적으로 출력한다. 제어신호(DEMUX1~DEMUX3)의 펄스폭은 대략 1/3 수평 기간으로 설정될 수 있다. 1:3 디멀티플렉서들(1:3 DEMUX) 각각은 3:1 멀티플렉서들(3:1 MUX)와 동기되어 제1 컬러(R1, R2)의 데이터전압을 제1 컬러(R1, R2)의 서브 픽셀들에 연결된 데이터 라인들(DL1, DL4)에 공급한 후, 제2 컬러(G1, G2)의 데이터전압을 제2 컬러(G1, G2)의 서브 픽셀들에 연결된 데이터 라인들(DL2, DL5)에 공급한다. 이어서, 1:3 디멀티플렉서들(1:3 DEMUX) 각각은 3:1 멀티플렉서들(3:1 MUX)와 동기되어 제3 컬러(B1, B2)의 데이터전압을 제3 컬러(B1, B2)의 서브 픽셀들에 연결된 데이터 라인들(DL3, DL6)에 공급한다.
도 13에서, 제1 2:1 멀티플렉서들(2:1 MUX1)은 타이밍 콘트롤러(130)의 제어 하에 제1 컬러(R1), 제2 컬러(G1) 순으로 제1 및 제2 DAC들(DAC1, DAC2)로부터의 데이터 전압을 순차적으로 출력한다. 제2 2:1 멀티플렉서들(2:1 MUX2)은 타이밍 콘트롤러(130)의 제어 하에 제1 컬러(R2), 제2 컬러(B1) 순으로 제3 및 제4 DAC들(DAC3, DAC4)로부터의 데이터 전압을 순차적으로 출력한다. 제3 2:1 멀티플렉서들(2:1 MUX3)은 타이밍 콘트롤러(130)의 제어 하에 제3 컬러(B2), 제2 컬러(G2) 순으로 제5 및 제6 DAC들(DAC5, DAC6)로부터의 데이터 전압을 순차적으로 출력한다.
1:2 디멀티플렉서들(1:2 DEMUX1, 1:2 DEMUX2)은 타이밍 콘트롤러(130)로부터의 제어신호(DEMUX1, DEMUX2)에 응답하여 1 수평 기간(1H) 동안, 제1 내지 제3 컬러의 데이터 전압을 미리 설정된 순서대로 순차적으로 출력한다. 제어신호(DEMUX1, DEMUX2)의 펄스폭은 대략 1/2 수평 기간으로 설정될 수 있다. 제1 1:2 디멀티플렉서(1:2 DEMUX1)는 제1 2:1 멀티플렉서(2:1 MUX1)와 동기되어 제1 컬러(R1)의 데이터전압을 제1 데이터 라인(DL1)에 공급한 후, 제2 컬러(G1)의 데이터전압을 제2 데이터 라인(DL1)에 공급한다. 제2 1:2 디멀티플렉서(1:2 DEMUX2)는 제2 2:1 멀티플렉서(2:1 MUX2)와 동기되어 제1 컬러(R2)의 데이터전압을 제4 데이터 라인(DL4)에 공급한 후, 제3 컬러(B1)의 데이터전압을 제3 데이터 라인(DL3)에 공급한다. 제3 1:2 디멀티플렉서들(1:2 DEMUX3)는 제3 2:1 멀티플렉서(2:1 MUX3)와 동기되어 제3 컬러(B2)의 데이터전압을 제6 데이터 라인(DL6)에 공급한 후, 제2 컬러(G2)의 데이터전압을 제5 데이터 라인(DL5)에 공급한다.
도 12 및 도 13과 같은 데이터 구동 장치는 디멀티플렉서를 포함한 표시패널에서 디멀티플렉서의 출력 타이밍에 동기되도록 컬러별 독립 감마 보상을 위하여, 데이터 구동부(110)에 세 개의 분압 회로들과 채널들(CH1, CH2, CH3) 각각에서 하나의 멀티플렉서와 컬러별로 DAC와 래치가 추가로 필요하게 된다. 따라서, 데이터 구동부의 회로가 커지고 비용이 상승한다.
감마 기준 전압 발생부들(211, 212, 213) 각각은 0)은 프로그래머블 감마 IC(P-GMA IC)로 구현될 수 있다. 도 13 및 도 14와 같은 데이터 구동 장치를 구현하기 위하여, 세 개의 프로그래머블 감마 IC들(P-GMA IC)이 필요하다. 표시패널 구동부의 구성 요소들은 PCB(Printed Circuit Board) 또는 COF(Chip On Film) 상에 실장될 수 있다. 세 개의 프로그래머블 감마 IC들(P-GMA IC)의 실장 면적으로 인하여 PCB 또는 COF가 커질 수 있다. 그런데, PCB 또는 COF의 크기가 커질 수 없는 제품 환경이 있을 수 있다. 이 경우, 도 14에 도시된 바와 같이 세 개의 프로그래머블 감마 IC들(P-GMA1, P-GMA2, P-GMA3)이 실장될 수 없다. 일 예로, 도 15와 같은 롤러블 디스플레이는 지름이 작은 롤러(ROL) 내에 COF와 PCB가 설치되기 때문에 COF와 PCB의 폭이 작다. 도 14에서, LV-Shifter는 레벨 시프터가 실장된 IC이다. PMIC는 전원부(140)가 실장된 IC이다. TPIC는 터치 센서의 구동 신호 파형을 발생하는 회로들이 실장된 IC이다. MCU(Micro Control Unit)은 터치 입력의 좌표를 산출하여 좌표 데이터를 호스트 시스템으로 전송한다. SRIC는 데이터 구동부(111)와 터치 센서 구동부가 함께 집적된 집적된 IC이다. TCON은 타이밍 콘트롤러(130)가 집적된 IC이다.
도 15에서 도시된 롤러블 디스플레이에서, 플렉시블 표시패널(PNL)은 모터의 구동력으로 회전 가능한 롤러에 권취되어 화면의 크기가 가변될 수 있다. 플렉시블 표시패널(PNL)에 COF가 연결되고 COF는 커넥터(CNT)를 통해 PCB에 연결된다. COF와 PCB는 롤러 내에 설치된다.
본 발명은 디멀티플렉서를 포함한 표시패널을 구동하기 위한 데이터 구동 장치에서 컬러별로 감마 기준 전압을 순차적으로 선택함으로써 데이터 구동부의 회로 구성을 단순하게 하고 비용을 절감할 수 있다. 본 발명은 분압 회로를 컬러별로 구별하지 않고 단일 분압 회로를 이용하고, DAC와 래치를 데이터 구동부의 채널마다 분리할 필요 없이 컬러별 독립 감마 보상을 구현할 수
도 16은 본 발명의 제1 실시예에 따른 데이터 구동 장치를 보여 주는 블록도이다.
도 16을 참조하면, 데이터 구동 장치는 감마 기준 전압 발생부(150)와, 데이터 구동부(110)를 포함한다.
감마 기준 전압 발생부(150)는 제1 내지 제3 뱅크(312, 312, 313)와, 선택부(400)를 포함한다.
뱅크들(312, 312, 313)은 감마 기준 전압의 전압 레벨에 대응하는 디지털 설정 데이터(이하, “감마 기준 데이터”라 함)을 컬러별로 분리하여 저장한다. 제1 뱅크(311)은 제1 컬러의 감마 기준 데이터를 선택부(400)에 제공한다. 제2 뱅크(312)는 제2 컬러의 감마 기준 데이터를 선택부(400)에 제공한다. 제3 뱅크(313)는 제3 컬러의 감마 기준 데이터를 선택부(400)에 제공한다.
선택부(400)는 디멀티플렉서와 동기되어 컬러별로 감마 기준 데이터를 순차적으로 선택하고, 선택된 감마 기준 데이터를 전압으로 변환하여 제1 내지 제3 컬러의 감마 기준 전압(V1~V10)을 순차적으로 출력하여 데이터 구동부(110)의 공통 분압 회로(90)에 공급한다. 공통 분압 회로(90)는 선택부(400)로부터 순차적으로 입력되는 컬러별 감마 기준 전압(V1~V10)을 분압하여 컬러별 감마 보상 전압을 DAC들에 공급한다. 공통 분압 회로(90)는 제1 컬러의 감마 보상 전압을 DAC들에 공급한 후, 제2 컬러의 감마 보상 전압을 DAC들에 공급한 다음, 제3 컬러의 감마 보상 전압을 DAC들에 공급할 수 있다.
DAC들은 제1 컬러의 픽셀 데이터를 제1 컬러의 감마 보상 전압으로 변환한 후, 제2 컬러의 픽셀 데이터를 제2 컬러의 감마 보상 전압으로 변환하여 제1 및 제2 컬러의 데이터 전압을 순차적으로 출력할 수 있다. 이어서, DAC들은 제3 컬러의 픽셀 데이터를 제3 컬러의 감마 보상 전압으로 변환하여 제3 컬러의 데이터 전압을 출력할 수 있다.
디멀티플렉서는 DAC들로부터 입력되는 제1 컬러의 데이터 전압을 제1 컬러의 서브 픽셀들에 연결된 데이터 라인들에 공급한 후, 제2 컬러의 데이터 전압을 제2 컬러의 서브 픽셀들에 연결된 데이터 라인들에 공급한 다음, 제3 컬러의 데이터 전압을 제3 컬러의 서브 픽셀들에 연결된 데이터 라인들에 공급할 수 있다.
도 17은 데이터 구동 장치를 상세히 보여 주는 회로도이다. 도 18은 도 17에 도시된 선택부의 입출력 신호를 보여 주는 파형도이다.
도 17 및 도 18을 참조하면, 선택부(400)는 지연부들(171, 172, 173), 멀티플렉서들(174, 175, 176), 및 래치(177)를 포함한다. 감마 기준 전압 발생부(150)는 전압 출력부(410)를 더 포함한다.
제1 내지 제3 지연부(171, 172, 173)는 인에이블 신호(Enable signal, BS)를 순차적으로 지연한다. 인에이블 신호(BS)는 대략 1/3 수평 기간의 펄스폭으로 발생될 수 있다. 제1 지연부(171)는 타이밍 콘트롤러(130)로부터의 인에이블 신호(BS)를 저장한 후 클럭 타이밍에서 출력함으로써 인에이블 신호(BS)를 지연하여 1차 지연된 인에이블 신호(BS-1)를 출력한다. 제2 지연부(172)는 1차 지연된 인에이블 신호(BS-1)를 저장한 후 클럭 타이밍에서 출력함으로써 1차 지연된 인에이블 신호(BS)를 지연하여 2차 지연된 인에이블 신호(BS-2)를 출력한다. 제3 지연부(173)는 2차 지연된 인에이블 신호(BS-2)를 저장한 후 클럭 타이밍에서 출력함으로써 2차 지연된 인에이블 신호(BS)를 지연하여 3차 지연된 인에이블 신호(BS-3)를 출력한다. 지연부들(171, 172, 173) 각각은 클럭(LD)의 폴링 에지(falling edge)에 입력 신호를 출력하는 D 플립플롭(D Flip-flop)으로 구현될 수 있다.
제1 내지 제3 멀티플렉서들(174, 175, 176)은 순차적으로 지연된 인에이블 신호(BS-1, BS-2, BS-2)에 응답하여 제1 컬러, 제2 컬러, 및 제3 컬러 순으로 감마 기준 데이터를 순차적으로 출력한다.
제1 멀티플렉서(174)는 1차 지연된 인에이블 신호(BS-1)가 제1 논리(high=1)일 때 제1 뱅크(311)로부터의 감마 기준 데이터(Bank-A)를 선택하여 제2 멀티플렉서(174)로 출력한다. 제2 멀티플렉서(175)는 제2 뱅크(312)의 출력 신호와 제1 멀티플렉서(174)의 출력 신호를 입력 받는다. 제2 멀티플렉서(175)는 2차 지연된 인에이블 신호(BS-2)가 제1 논리값(high=1)일 때 제2 뱅크(312)로부터의 감마 기준 데이터(Bank-B)를 선택하는 반면, 2차 지연된 인에이블 신호(BS-2)가 제2 논리값(low=0)일 때 제1 멀티플렉서(174)로부터의 감마 기준 데이터(Bank-A)를 선택하여 제3 멀티플렉서(176)로 출력한다. 따라서, 제2 멀티플렉서(175)는 제1 컬러의 기준 데이터(Bank-A)와 제2 컬러의 기준 데이터(Bank-B)를 교대로 선택하여 제3 멀티플렉서(176)에 제공한다.
제3 멀티플렉서(176)는 제3 뱅크(313)의 출력 신호와 제2 멀티플렉서(175)의 출력 신호를 입력 받는다. 제3 멀티플렉서(176)는 3차 지연된 인에이블 신호(BS-3)가 제1 논리값(high=1)일 때 제3 뱅크(313)로부터의 감마 기준 데이터(Bank-C)를 선택하는 반면, 3차 지연된 인에이블 신호(BS-3)가 제2 논리값(low=0)일 때 제2 멀티플렉서(175)로부터의 감마 기준 데이터(Bank-A, Bank-B)를 선택하여 래치(177)로 출력한다. 따라서, 제3 멀티플렉서(176)는 도 8의 출력 신호(MOUT)에서 알 수 있는 바와 같이 제1 컬러의 기준 데이터(Bank-A), 제2 컬러의 기준 데이터(Bank-B), 제3 컬러의 기준 데이터(Bank-C) 순으로 기준 데이터를 순차적으로 출력한다. 래치(177)는 제3 멀티플렉서(176)로부터 순차적으로 입력되는 감마 기준 데이터를 저장하고 동시에 출력한다.
전압 출력부(410)는 복수의 DAC들(178)과 복수의 버퍼들(179)을 포함한다.
DAC들(178)은 래치(177)로부터 입력된 감마 기준 데이터(D1~D10)를 감마 기준 전압으로 변환한다. 감마 기준 데이터(D1~D10)의 디지털 값에 따라 감마 기준 전압의 전압 레벨이 결정된다. 따라서, 컬러별로 감마 기준 데이터가 다르게 설정되기 때문에 감마 기준 전압은 컬러별로 상이한 전압 레벨을 갖는다. DAC들(178)로부터 출력된 감마 기준 전압(V1~V10)은 버퍼들(179)을 통해 데이터 구동부(110)의 분압 회로(90)에 공급된다. 감마 기준 전압 발생부(150)의 래치(177)와 DAC들(178)은 데이터 구동부(110)의 그 것들과는 분리된 별도의 회로 요소들이다.
감마 기준 전압 발생부(150)는 데이터 입력부(170)를 더 포함할 수 있다. 데이터 입력부(170)는 표준 통신 인터페이스 예를 들어, I2C 인터페이스를 통해 데이터를 입력 받아 뱅크들(131, 132, 133)에 설정된 컬러별 감마 기준 데이터를 업데이트할 수 있다. 데이터 입력부(170)는 I2C interface logic으로 구현될 수 있다. 타이밍 콘트롤러(130)는 EEPROM(131)에 저장된 감마 기준 데이터를 I2C 인터페이스를 통해 감마 기준 전압 발생부(150)로 전송할 수 있다.
도 19는 본 발명의 제1 실시예에 따른 데이터 구동 장치가 적용된 데이터 구동부와 디멀티플렉서를 보여 주는 회로도이다.
도 19를 참조하면, 데이터 구동부(110)의 채널들(CH1, CH2, CH3) 각각에 1:3 디멀티플렉서(1:3 DEMUX)가 연결될 수 있다. 데이터 구동부(110)는 채널들(CH1, CH2, CH3) 각각에 배치된 래치(LAT1, LAT2, LAT3), 및 DAC(DAC1, DAC2, DAC3)를 포함한다. 데이터 구동부(1100는 공통 분압 회로(90)를 더 포함한다.
공통 분압 회로(90)는 감마 기준 전압 발생부(150)로부터 제1 컬러(R), 제2 컬러(G), 제3 컬러(B) 순으로 순차적으로 입력되는 감마 기준 전압(V1~V10)을 분압하여 각 컬러의 계조별 감마 보상 전압을 DAC들(DAC1, DAC2, DAC3)에 공급한다.
데이터 구동부(110)의 래치들(LAT1, LAT2, LAT3)에 제1 컬러의 픽셀 데이터(R1, R2, B3), 제2 컬러의 픽셀 데이터(G1, G2, G3), 제3 컬러의 픽셀 데이터(G1, G2, G3)가 순차적으로 입력될 수 있다.
DAC들(DAC1, DAC2, DAC3)은 제1 컬러(R1, R2, R3)의 픽셀 데이터를 공통 분압 회로(90)로부터의 제1 컬러의 감마 보상 전압으로 변환하여 제1 컬러(R1, R2)의 데이터 전압을 출력한다. 1:3 디멀티플렉서들(1:3 DEMUX)은 제1 제어 신호(DEMUX1)의 펄스에 응답하여 출력 버퍼(AMP)를 통해 입력되는 제1 컬러(R1, R2, R3)의 데이터 전압을 제1 컬러의 서브 픽셀들에 연결된 데이터 라인들(DL1, DL4, DL7)에 공급한다.
이어서, DAC들(DAC1, DAC2, DAC3)은 제2 컬러(G1, G2, G3)의 픽셀 데이터를 공통 분압 회로(90)로부터의 제2 컬러의 감마 보상 전압으로 변환하여 제2 컬러(G1, G2, G3)의 데이터 전압을 출력한다. 1:3 디멀티플렉서들(1:3 DEMUX)은 제2 제어 신호(DEMUX2)의 펄스에 응답하여 출력 버퍼(AMP)를 통해 입력되는 제2 컬러(G1, G2, G3)의 데이터 전압을 제2 컬러의 서브 픽셀들에 연결된 데이터 라인들(DL2, DL5, DL8)에 공급한다.
이어서, DAC들(DAC1, DAC2, DAC3)은 제3 컬러(B1, B2, B3)의 픽셀 데이터를 공통 분압 회로(90)로부터의 제3 컬러의 감마 보상 전압으로 변환하여 제3 컬러(B1, B2, B3)의 데이터 전압을 출력한다. 1:3 디멀티플렉서들(1:3 DEMUX)은 제3 제어 신호(DEMUX3)의 펄스에 응답하여 출력 버퍼(AMP)를 통해 입력되는 제3 컬러(B1, B2, B3)의 데이터 전압을 제3 컬러의 서브 픽셀들에 연결된 데이터 라인들(DL3, DL6, DL9)에 공급한다.
기준 전압 발생부(150)는 도 20에 도시된 바와 같이 하나의 프로그래머블 감마 IC(P-GMA)에 집적될 수 있다. 따라서, 본 발명은 표시패널 상에 디멀티플렉서 어레이(112)가 배치된 표시장치에서 컬러별 독립 감마 보상 전압으로 픽셀들을 구동할 때 PCB나 COF가 작더라도 프로그래머블 감마 IC를 실장할 수 있다.
도 21은 본 발명의 제2 실시예에 따른 데이터 구동 장치를 보여 주는 블록도이다.
도 21을 참조하면, 감마 기준 전압 발생부(150)는 제1 컬러의 감마 기준 데이터와 제2 컬러의 감마 기준 전압을 교대로 출력하는 제1 기준 감마 전압 발생부(151)와, 제3 컬러의 감마 기준 전압을 출력하는 제2 기준 감마 전압 발생부(152)를 포함한다.
제1 감마 기준 전압 발생부(151)는 제1 및 제2 뱅크(312, 312)와, 선택부(401)를 포함한다.
제1 및 제2 뱅크들(312, 312)은 감마 기준 데이터를 컬러별로 분리하여 저장한다. 제1 뱅크(311)은 제1 컬러의 감마 기준 데이터를 선택부(400)에 제공한다. 제2 뱅크(312)는 제2 컬러의 감마 기준 데이터를 선택부(400)에 제공한다.
선택부(401)는 디멀티플렉서와 동기되어 컬러별로 감마 기준 데이터를 교대로 선택하고, 선택된 감마 기준 데이터를 전압으로 변환하여 제1 및 제2 컬러의 감마 기준 전압(V1~V10)을 순차적으로 출력하여 데이터 구동부(110)의 제1 분압 회로(94)에 공급한다. 제1 분압 회로(94)는 선택부(400)로부터 순차적으로 입력되는 컬러별 감마 기준 전압(V1~V10)을 분압하여 컬러별 감마 보상 전압을 DAC[DAC(RG)]에 공급한다. 제1 분압 회로(94)는 제1 컬러의 감마 보상 전압을 DAC[DAC(RG)]에 공급한 후, 제2 컬러의 감마 보상 전압을 DAC[DAC(RG)]에 공급할 수 있다.
DAC[DAC(RG)]는 제1 컬러의 픽셀 데이터를 제1 컬러의 감마 보상 전압으로 변환하여 제1 컬러의 데이터 전압을 출력한 후, 제2 컬러의 픽셀 데이터를 제2 컬러의 감마 보상 전압으로 변환하여 제2 컬러의 데이터 전압을 출력한다.
디멀티플렉서는 DAC[DAC(RG)]로부터 입력되는 제1 컬러의 데이터 전압을 제1 컬러의 서브 픽셀들에 연결된 데이터 라인들에 공급한 후, 제2 컬러의 데이터 전압을 제2 컬러의 서브 픽셀들에 연결된 데이터 라인들에 공급할 수 있다.
제2 감마 기준 전압 발생부(152)는 제3 뱅크(313)와, 전압 출력부(413)를 포함한다.
제3 뱅크(313)는 제3 컬러의 감마 기준 데이터를 저장한다. 전압 출력부(413)는 제3 뱅크(313)로부터의 감마 기준 데이터를 전압으로 변환하여 제3 컬러의 감마 기준 전압(V1~V10)을 출력하여 데이터 구동부(110)의 제2 분압 회로(95)에 공급한다. 제2 분압 회로(95)는 제3 컬러의 감마 기준 전압(V1~V10)을 분압하여 제3 컬러의 감마 보상 전압을 DAC[DAC(B)]에 공급한다. DAC[DAC(B)]는 제3 컬러의 픽셀 데이터를 제3 컬러의 감마 보상 전압으로 변환하여 제3 컬러의 데이터 전압을 출력한다.
디멀티플렉서는 DAC[DAC(B)]로부터 입력되는 제3 컬러의 데이터 전압을 제3 컬러의 서브 픽셀들에 연결된 데이터 라인들에 공급한다.
도 22는 도 21에 도시된 데이터 구동 장치를 상세히 보여 주는 회로도이다. 도 23은 도 22에 도시된 선택부의 입출력 신호를 보여 주는 파형도이다.
도 22 및 도 23을 참조하면, 제1 감마 기준 전압 발생부(151)의 선택부(401)는 제1 및 제2 뱅크부(311, 312), 지연부(221), 멀티플렉서(222), 및 래치(223)를 포함한다. 제1 감마 기준 전압 발생부(151)는 제1 전압 출력부(411)를 포함한다.
지연부(221)는 클럭 타이밍에 인에이블 신호(BS)를 출력하여 인에이블 신호(BS)를 지연한다. 지연부(221)는 클럭(LD)의 폴링 에지(falling edge)에 인에이블 신호(BS)를 출력하는 D 플립플롭(D Flip-flop)으로 구현될 수 있다.
멀티플렉서(222)는 인에이블 신호(BS)에 응답하여 제1 컬러의 감마 기준 데이터와 제2 컬러의 감마 기준 데이터를 교대로 선택한다. 멀티플렉서(222)는 제1 뱅크(311)의 출력 신호와 제2 뱅크(312)의 출력 신호를 입력 받는다. 멀티플렉서(222)는 인에이블 신호(BS)가 제1 논리(high=1)일 때 제1 뱅크(311)로부터 입력되는 제1 컬러의 감마 기준 데이터(Bank-A)를 선택한다. 멀티플렉서(222)는 인에이블 신호(BS)가 제2 논리값(low=0)일 때 제2 뱅크(312)로부터 입력되는 제2 컬러의 감마 기준 데이터(Bank-B)를 선택하여 래치(223)에 공급한다. 래치(223)는 멀티플렉서(222)로부터의 교대로 입력되는 제1 컬러의 감마 기준 데이터와 제2 컬러의 감마 기준 데이터를 저장하고 동시에 출력한다.
제1 전압 출력부(411)는 복수의 DAC들(224)과 복수의 버퍼들(225)을 포함한다.
DAC들(224)은 래치(223)로부터 입력된 감마 기준 데이터(D1~D10)를 감마 기준 전압으로 변환한다. 감마 기준 데이터(D1~D10)의 디지털 값에 따라 감마 기준 전압의 전압 레벨이 결정된다. 따라서, 컬러별로 감마 기준 데이터가 다르게 설정되기 때문에 감마 기준 전압은 컬러별로 상이한 전압 레벨을 갖는다. DAC(224)로부터 출력된 감마 기준 전압은 버퍼(225)를 통해 데이터 구동부(110)의 제1 분압 회로(94)에 공급된다.
제1 감마 기준 전압 발생부(151)는 데이터 입력부(220)를 더 포함할 수 있다. 데이터 입력부(220)는 I2C 인터페이스를 통해 수신되는 데이터로 뱅크들(311, 312, 313) 각각에 설정된 컬러별 감마 기준 데이터를 업데이트할 수 있다.
제2 감마 기준 전압 발생부(152)는 제3 뱅크부(313)와, 제2 전압 출력부(412)를 포함한다. 제2 전압 출력부(412)는 복수의 DAC들(226)과 복수의 버퍼들(227)을 포함한다. DAC들(226)은 제3 뱅크(313)로부터 입력된 제3 컬러의 감마 기준 데이터(D1~D10)를 감마 기준 전압으로 변환한다. DAC(224)로부터 출력된 감마 기준 전압은 버퍼(227)를 통해 데이터 구동부(110)의 제2 분압 회로(95)에 공급된다.
도 24는 본 발명의 제2 실시예에 따른 데이터 구동 장치가 적용된 데이터 구동부와 디멀티플렉서를 보여 주는 회로도이다. 도 25는 도 24에 도시된 선택부로부터 출력되는 감마 기준 데이터(Bank-A, Bank-B), 스캔 신호[SCAN(N-1), SCAN(N)], 디멀티플렉서의 제어 신호(DEMUX1, DEMUX2), 및 데이터 구동부(111)의 출력 신호(R1~B5)를 보여 주는 파형도이다.
도 24를 참조하면, 데이터 구동부(110)의 채널들(CH1, CH2, CH3) 각각에 1:2 디멀티플렉서(1:3 DEMUX)가 연결될 수 있다. 데이터 구동부(110)는 채널들(CH1, CH2, CH3) 각각에 배치된 래치(LAT1, LAT2, LAT3) 및 DAC(DAC1, DAC2, DAC3)를 포함한다. 데이터 구동부(110)는 제1 및 제2 분압 회로(94, 95)를 더 포함한다.
제1 분압 회로(94)는 제1 감마 기준 전압 발생부(151)로부터 교대로 입력되는 제1 컬러(R)의 감마 기준 전압(V1~V10)과 제2 컬러(G)의 감마 기준 전압(V1~V10)을 분압하여 제1 및 제2 컬러의 계조별 감마 보상 전압을 제1 및 제2 DAC들(DAC1, DAC2)에 공급한다. 제2 분압 회로(95)는 제2 감마 기준 전압 발생부(152)로부터 입력되는 제3 컬러(B)의 감마 기준 전압(V1~V10)을 분압하여 제3 컬러의 계조별 감마 보상 전압을 제3 DAC(DAC3)에 공급한다.
데이터 구동부(110)의 래치들(LAT1~LAT3)에 제1 및 제3 컬러의 픽셀 데이터(R1, R2, B2)가 입력된 후, 제2 및 제3 컬러의 픽셀 데이터(G1, G2, B1)이 순차적으로 입력될 수 있다.
제1 DAC(DAC1)는 제1 1/2 수평 기간에 제1 래치(LAT1)로부터의 제1 컬러(R1)의 픽셀 데이터를 제1 분압 회로(94)를 통해 입력되는 제1 컬러의 감마 보상 전압으로 변환하여 제1 컬러(R1)의 데이터 전압을 출력한다. 이어서, 제1 DAC(DAC1)는 제2 1/2 수평 기간에 제1 래치(LAT1)로부터의 제2 컬러(G1)의 픽셀 데이터를 제1 분압 회로(94)를 통해 입력되는 제2 컬러의 감마 보상 전압으로 변환하여 제2 컬러(G1)의 데이터 전압을 제1 채널(CH1)의 출력 버퍼(AMP)로 출력한다.
제2 DAC(DAC2)는 제1 1/2 수평 기간에 제2 래치(LAT2)로부터의 제1 컬러(R2)의 픽셀 데이터를 제1 분압 회로(94)를 통해 입력되는 제1 컬러의 감마 보상 전압으로 변환하여 제2 컬러(R2)의 데이터 전압을 출력한다. 이어서, 제2 DAC(DAC2)는 제2 1/2 수평 기간에 제2 래치(LAT2)로부터의 제2 컬러(G2)의 픽셀 데이터를 제1 분압 회로(94)를 통해 입력되는 제2 컬러의 감마 보상 전압으로 변환하여 제2 컬러(G2)의 데이터 전압을 제2 채널(CH2)의 출력 버퍼(AMP)로 출력한다.
제3 DAC(DAC3)는 제1 1/2 수평 기간에 제3 래치(LAT3)로부터의 제3 컬러(B2)의 픽셀 데이터를 제2 분압 회로(95)를 통해 입력되는 제3 컬러의 감마 보상 전압으로 변환하여 제3 컬러(B2)의 데이터 전압을 출력한다. 이어서, 제3 DAC(DAC3)는 제2 1/2 수평 기간에 제3 래치(LAT3)로부터의 제3 컬러(B1)의 픽셀 데이터를 제2 분압 회로(95)를 통해 입력되는 제3 컬러의 감마 보상 전압으로 변환하여 제3 컬러(B1)의 데이터 전압을 제3 채널(CH3)의 출력 버퍼(AMP)로 출력한다.
디멀티플렉서들(1:3 DEMUX1~3)의 스위치 소자들은 게이트 온 전압(VGH)으로 발생되는 제어 신호(DEMUX1, DEMUX1)의 펄스에 응답하여 턴-온된다.
제1 1:3 디멀티플렉서(1:3 DEMUX1)는 제1 제어 신호(DEMUX1)의 펄스에 응답하여 제1 1/2 수평 기간에 제1 채널(CH1)의 출력 버퍼(AMP)를 통해 입력되는 제1 컬러(R1)의 데이터 전압을 제1 컬러의 서브 픽셀에 연결된 제1 데이터 라인(DL1)에 공급한다. 이어서, 제1 1:3 디멀티플렉서(1:3 DEMUX1)는 제2 제어 신호(DEMUX2)의 펄스에 응답하여 제2 1/2 수평 기간에 제1 채널(CH1)의 출력 버퍼(AMP)를 통해 입력되는 제2 컬러(G1)의 데이터 전압을 제2 컬러의 서브 픽셀에 연결된 제2 데이터 라인(DL2)에 공급한다.
제2 1:3 디멀티플렉서(1:3 DEMUX2)는 제1 제어 신호(DEMUX1)의 펄스에 응답하여 제1 1/2 수평 기간에 제2 채널(CH2)의 출력 버퍼(AMP)를 통해 입력되는 제1 컬러(R2)의 데이터 전압을 제1 컬러의 서브 픽셀에 연결된 제4 데이터 라인(DL4)에 공급한다. 이어서, 제2 1:3 디멀티플렉서(1:3 DEMUX2)는 제2 제어 신호(DEMUX2)의 펄스에 응답하여 제2 1/2 수평 기간에 제2 채널(CH2)의 출력 버퍼(AMP)를 통해 입력되는 제2 컬러(G2)의 데이터 전압을 제2 컬러의 서브 픽셀에 연결된 제5 데이터 라인(DL5)에 공급한다.
제3 1:3 디멀티플렉서(1:3 DEMUX3)는 제1 제어 신호(DEMUX1)의 펄스에 응답하여 제1 1/2 수평 기간에 제3 채널(CH3)의 출력 버퍼(AMP)를 통해 입력되는 제3 컬러(B2)의 데이터 전압을 제3 컬러의 서브 픽셀에 연결된 제6 데이터 라인(DL6)에 공급한다. 이어서, 제3 1:3 디멀티플렉서(1:3 DEMUX3)는 제2 제어 신호(DEMUX2)의 펄스에 응답하여 제2 1/2 수평 기간에 제3 채널(CH3)의 출력 버퍼(AMP)를 통해 입력되는 제3 컬러(B1)의 데이터 전압을 제3 컬러의 서브 픽셀에 연결된 제3 데이터 라인(DL3)에 공급한다.
도 26에 도시된 바와 같이, 제1 기준 전압 발생부(151)는 제1 프로그래머블 감마 IC(P-GMA1)에 집적될 수 있다. 제2 기준 전압 발생부(152)는 제2 프로그래머블 감마 IC(P-GMA2)에 집적될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
90, 91, 92, 93, 94, 95, 900: 분압회로 95: DAC
96: 출력부 100 : 표시패널
110 : 데이터 구동부 112, 201, 51, 52, 61, 62 : 멀티플렉서
120 : 게이트 구동부 130 : 타이밍 콘트롤러
140: 전원부 150, 151, 152: 감마 기준 전압 발생부
172, 173, 174: 지연부 311, 312, 313: 뱅크
400, 401: 선택부 410, 411, 412: 전압 출력부

Claims (16)

  1. 제1 컬러의 감마 기준 데이터를 출력하는 제1 뱅크;
    제2 컬러의 감마 기준 데이터를 출력하는 제2 뱅크;
    제3 컬러의 감마 기준 데이터를 출력하는 제3 뱅크;
    상기 제1 컬러, 상기 제2 컬러, 및 상기 제3 컬러의 순서대로 상기 제1 내지 제3 뱅크들로부터의 감마 기준 데이터를 순차적으로 선택하는 선택부;
    상기 선택부로부터 입력된 감마 기준 데이터를 전압으로 변환하는 전압 출력부;
    상기 전압 출력부로부터 컬러별로 순차적으로 입력되는 컬러별 감마 기준 전압을 분압하여 컬러별 감마 보상 전압을 출력하는 분압 회로;및
    상기 제1 컬러의 픽셀 데이터를 상기 분압 회로로부터 입력된 상기 제1 컬러의 감마 보상 전압으로 변환하여 상기 제1 컬러의 데이터 전압을 출력한 후, 상기 제2 컬러의 픽셀 데이터를 상기 분압 회로로부터 입력된 상기 제2 컬러의 감마 보상 전압으로 변환하여 상기 제2 컬러의 데이터 전압을 출력한 다음, 상기 제3 컬러의 픽셀 데이터를 상기 분압 회로로부터 입력된 상기 제3 컬러의 감마 보상 전압으로 변환하여 상기 제3 컬러의 데이터 전압을 출력하는 복수의 디지털-아날로그 변환기를 포함하는 데이터 구동장치.
  2. 제 1 항에 있어서,
    상기 선택부는,
    인에이블 신호를 순차적으로 지연시키는 제1 내지 제3 지연부들;
    상기 제1 지연부에 의해 1차 지연된 인에이블 신호의 제1 논리값에 응답하여 상기 제1 뱅크로부터의 상기 제1 컬러의 감마 기준 데이터를 출력하는 제1 멀티플렉서;
    상기 제2 지연부에 의해 2차 지연된 인에이블 신호의 제1 논리값에 응답하여 상기 제2 뱅크로부터의 상기 제2 컬러의 감마 기준 데이터를 출력하고, 상기 2차 지연된 인에이블 신호의 제2 논리값에 응답하여 상기 제1 멀티플렉서로부터 출력된 상기 제1 컬러의 감마 기준 데이터를 출력하는 제2 멀티플렉서;
    상기 제3 지연부에 의해 3차 지연된 인에이블 신호의 제1 논리값에 응답하여 상기 제3 뱅크로부터의 상기 제3 컬러의 감마 기준 데이터를 출력하고, 상기 3차 지연된 인에이블 신호의 제2 논리값에 응답하여 상기 제2 멀티플렉서로부터 출력된 상기 제1 컬러 또는 상기 제3 컬러의 감마 기준 데이터를 출력하는 제3 멀티플렉서; 및
    상기 제3 멀티플렉서로부터 입력되는 감마 기준 데이터를 저장하고 동시에 출력하는 래치를 포함하는 데이터 구동장치.
  3. 제 2 항에 있어서,
    상기 전압 출력부는,
    상기 래치로부터 입력되는 감마 기준 데이터를 전압으로 변환하여 상기 컬러별 감마 기준 전압을 출력하는 복수의 디지털 아날로그 변환기들; 및
    상기 디지털 아날로그변환기들로부터의 상기 컬러별 감마 기준 전압을 상기 분압 회로에 공급하는 복수의 버퍼들을 포함하는 데이터 구동장치.
  4. 제1 컬러의 감마 기준 데이터를 출력하는 제1 뱅크, 제2 컬러의 감마 기준 데이터를 출력하는 제2 뱅크, 및 상기 제1 및 제2 컬러의 감마 기준 데이터를 교대로 선택하여 전압으로 변환하여 상기 제1 및 제2 컬러의 감마 기준 전압을 컬러별로 교대로 출력하는 선택부를 포함한 제1 감마 기준 전압 발생부;
    제3 컬러의 감마 기준 데이터를 출력하는 제3 뱅크, 상기 제3 컬러의 감마 기준 데이터를 전압으로 변환하여 제3 컬러의 감마 기준 전압을 출력하는 제2 감마 기준 전압 발생부;
    상기 제1 감마 기준 전압 발생부로부터 입력되는 상기 제1 및 제2 컬러의 감마 기준 전압을 분압하여 상기 제1 및 제2 컬러의 감마 보상 전압을 교대로 출력하는 제1 분압 회로;
    상기 제2 감마 기준 전압 발생부로부터 입력되는 상기 제3 컬러의 감마 기준 전압을 분압하여 상기 제3 컬러의 감마 보상 전압을 교대로 출력하는 제2 분압 회로;
    상기 제1 컬러의 픽셀 데이터를 상기 제1 분압 회로로부터 입력된 상기 제1 컬러의 감마 보상 전압으로 변환하여 상기 제1 컬러의 데이터 전압을 출력하고, 상기 제2 컬러의 픽셀 데이터를 상기 제1 분압 회로로부터 입력된 상기 제2 컬러의 감마 보상 전압으로 변환하여 상기 제2 컬러의 데이터 전압을 출력하는 제1 디지털-아날로그 변환기; 및
    상기 제3 컬러의 픽셀 데이터를 상기 제2 분압 회로로부터 입력된 상기 제3 컬러의 감마 보상 전압으로 변환하여 상기 제3 컬러의 데이터 전압을 출력하는 제2 디지털-아날로그 변환기를 포함하는 데이터 구동장치.
  5. 제 4 항에 있어서,
    상기 선택부는,
    인에이블 신호를 지연시키는 지연부;
    상기 지연부에 의해 지연된 인에이블 신호의 제1 논리값에 응답하여 상기 제1 뱅크로부터의 상기 제1 컬러의 감마 기준 데이터를 출력하고, 상기 지연된 인에이블 신호의 제2 논리값에 응답하여 상기 제2 뱅크로부터의 상기 제2 컬러의 감마 기준 데이터를 출력하는 멀티플렉서;
    상기 제2 멀티플렉서로부터 입력되는 상기 감마 기준 데이터를 저장하고 동시에 출력하는 래치를 포함하는 데이터 구동장치.
  6. 제 5 항에 있어서,
    상기 제1 감마 기준 전압 발생부는,
    상기 래치로부터 입력되는 감마 기준 데이터를 전압으로 변환하여 상기 감마 기준 전압을 출력하는 복수의 디지털 아날로그 변환기들; 및
    상기 디지털 아날로그변환기들로부터의 상기 컬러별 감마 기준 전압을 상기 분압 회로에 공급하는 복수의 버퍼들을 포함하는 데이터 구동장치.
  7. 제1 컬러의 서브 픽셀들에 연결된 데이터 라인들, 제2 컬러의 서브 픽셀들에 연결된 데이터 라인들, 제3 컬러의 서브 픽셀들과 연결된 데이터 라인들, 및 입력 데이터 전압을 데이터 라인들에 분배하는 복수의 디멀티플렉서들이 배치된 표시패널;
    상기 제1 컬러의 감마 기준 전압, 상기 제2 컬러의 감마 기준 전압, 및 상기 제3 컬러의 감마 기준 전압을 컬러별로 순차적으로 선택하고 전압으로 변환하여 컬러별 감마 기준 전압을 출력하는 프로그래머블 감마 IC(Integrated Circuit);
    상기 프로그래머블 감마 IC로부터 입력된 컬러별 감마 기준 전압을 분압하여 컬러별 감마 보상 전압을 출력하는 분압 회로, 상기 컬러별 감마 보상 전압으로 픽셀 데이터를 데이터 전압으로 변환하는 복수의 디지털-아날로그 변환기들, 및 상기 데이터 전압을 상기 디멀티플렉서들로 출력하는 버퍼들을 구비하는 데이터 구동부를 포함하고,
    상기 프로그래머블 감마 IC는,
    상기 제1 컬러의 감마 기준 데이터를 출력하는 제1 뱅크;
    상기 제2 컬러의 감마 기준 데이터를 출력하는 제2 뱅크;
    상기 제3 컬러의 감마 기준 데이터를 출력하는 제3 뱅크;
    상기 제1 컬러, 상기 제2 컬러, 및 상기 제3 컬러의 순서대로 상기 제1 내지 제4 뱅크들로부터의 감마 기준 데이터를 순차적으로 선택하는 선택부; 및
    상기 선택부로부터 입력된 감마 기준 데이터를 전압으로 변환하여 상기 컬러별 감마 기준 전압을 출력하는 전압 출력부를 포함하는 표시장치.
  8. 제 7 항에 있어서,
    상기 선택부는,
    인에이블 신호를 순차적으로 지연시키는 제1 내지 제3 지연부들;
    상기 제1 지연부에 의해 1차 지연된 인에이블 신호의 제1 논리값에 응답하여 상기 제1 뱅크로부터의 상기 제1 컬러의 감마 기준 데이터를 출력하는 제1 멀티플렉서;
    상기 제2 지연부에 의해 2차 지연된 인에이블 신호의 제1 논리값에 응답하여 상기 제2 뱅크로부터의 상기 제2 컬러의 감마 기준 데이터를 출력하고, 상기 2차 지연된 인에이블 신호의 제2 논리값에 응답하여 상기 제1 멀티플렉서로부터 출력된 상기 제1 컬러의 감마 기준 데이터를 출력하는 제2 멀티플렉서;
    상기 제3 지연부에 의해 3차 지연된 인에이블 신호의 제1 논리값에 응답하여 상기 제3 뱅크로부터의 상기 제3 컬러의 감마 기준 데이터를 출력하고, 상기 3차 지연된 인에이블 신호의 제2 논리값에 응답하여 상기 제2 멀티플렉서로부터 출력된 상기 제1 컬러 또는 상기 제3 컬러의 감마 기준 데이터를 출력하는 제3 멀티플렉서; 및
    상기 제3 멀티플렉서로부터 입력되는 감마 기준 데이터를 저장하고 동시에 출력하는 래치를 포함하는 표시장치.
  9. 제 8 항에 있어서,
    상기 전압 출력부는,
    상기 래치로부터 입력되는 감마 기준 데이터를 전압으로 변환하여 상기 컬러별 감마 기준 전압을 출력하는 복수의 디지털 아날로그 변환기들;
    상기 디지털 아날로그변환기들로부터의 상기 컬러별 감마 기준 전압을 상기 분압 회로에 공급하는 복수의 버퍼들을 포함하는 표시장치.
  10. 제 7 항에 있어서,
    상기 디멀티플렉서들 각각은;
    1:3 디멀티플렉서를 이용하여 제1 제어 신호에 응답하여 상기 데이터 구동부로부터 입력된 상기 제1 컬러의 데이터 전압을 상기 제1 컬러의 서브 픽셀들에 연결된 데이터 라인들에 공급하고,
    제2 제어 신호에 응답하여 상기 데이터 구동부로부터 입력된 상기 제2 컬러의 데이터 전압을 상기 제2 컬러의 서브 픽셀들에 연결된 데이터 라인들에 공급하고,
    제3 제어 신호에 응답하여 상기 데이터 구동부로부터 입력된 상기 제3 컬러의 데이터 전압을 상기 제3 컬러의 서브 픽셀들에 연결된 데이터 라인들에 공급하는 표시장치.
  11. 제1 컬러의 서브 픽셀들에 연결된 데이터 라인들, 제2 컬러의 서브 픽셀들에 연결된 데이터 라인들, 제3 컬러의 서브 픽셀들과 연결된 데이터 라인들, 및 입력 데이터 전압을 데이터 라인들에 분배하는 복수의 디멀티플렉서들이 배치된 표시패널;
    상기 제1 컬러의 감마 기준 전압과 상기 제2 컬러의 감마 기준 전압을 교대로 선택하고 전압으로 변환하여 상기 제1 및 제2 컬러의 감마 기준 전압을 출력하는 제1 프로그래머블 감마 IC(Integrated Circuit);
    상기 제3 컬러의 감마 기준 전압을 전압으로 변환하여 제3 컬러의 감마 기준 전압을 출력하는 제2 프로그래머블 감마 IC; 및
    상기 제1 및 제2 프로그래머블 감마 IC들로부터 입력된 컬러별 감마 기준 전압을 분압하여 컬러별 감마 보상 전압을 출력하는 분압 회로, 및 상기 컬러별 감마 보상 전압으로 픽셀 데이터를 데이터 전압으로 변환하는 복수의 디지털-아날로그 변환기들과, 상기 데이터 전압을 상기 디멀티플렉서들로 출력하는 버퍼들을 구비하는 데이터 구동부를 포함하고,
    상기 제1 프로그래머블 감마 IC는,
    제1 컬러의 감마 기준 데이터를 출력하는 제1 뱅크;
    제2 컬러의 감마 기준 데이터를 출력하는 제2 뱅크; 및
    상기 제1 및 제2 컬러의 감마 기준 데이터를 교대로 선택하여 전압으로 변환하여 상기 제1 및 제2 컬러의 감마 기준 전압을 컬러별로 교대로 출력하는 선택부를 포함하는 표시장치.
  12. 제 11 항에 있어서,
    상기 분압 회로는,
    상기 제1 프로그래머블 감마 IC로부터 입력되는 상기 제1 및 제2 컬러의 감마 기준 전압을 분압하여 상기 제1 및 제2 컬러의 감마 보상 전압을 교대로 출력하는 제1 분압 회로;
    상기 제2 프로그래머블 감마 IC로부터 입력되는 상기 제3 컬러의 감마 기준 전압을 분압하여 상기 제3 컬러의 감마 보상 전압을 교대로 출력하는 제2 분압 회로를 포함하고,
    상기 디지털 아날로그 변환기들은,
    상기 제1 컬러의 픽셀 데이터를 상기 제1 분압 회로로부터 입력된 상기 제1 컬러의 감마 보상 전압으로 변환하여 상기 제1 컬러의 데이터 전압을 출력하고, 상기 제2 컬러의 픽셀 데이터를 상기 제1 분압 회로로부터 입력된 상기 제2 컬러의 감마 보상 전압으로 변환하여 상기 제2 컬러의 데이터 전압을 출력하는 제1 디지털-아날로그 변환기; 및
    상기 제3 컬러의 픽셀 데이터를 상기 제2 분압 회로로부터 입력된 상기 제3 컬러의 감마 보상 전압으로 변환하여 상기 제3 컬러의 데이터 전압을 출력하는 제2 디지털-아날로그 변환기를 포함하는 표시장치.
  13. 제 12 항에 있어서,
    상기 선택부는,
    인에이블 신호를 지연시키는 지연부;
    상기 지연부에 의해 지연된 인에이블 신호의 제1 논리값에 응답하여 상기 제1 뱅크로부터의 상기 제1 컬러의 감마 기준 데이터를 출력하고, 상기 지연된 인에이블 신호의 제2 논리값에 응답하여 상기 제2 뱅크로부터의 상기 제2 컬러의 감마 기준 데이터를 출력하는 멀티플렉서;
    상기 제2 멀티플렉서로부터 입력되는 상기 감마 기준 데이터를 저장하고 동시에 출력하는 래치를 포함하는 표시장치.
  14. 제 13 항에 있어서,
    상기 제1 프로그래머블 감마 IC는,
    상기 래치로부터 입력되는 감마 기준 데이터를 전압으로 변환하여 상기 제1 및 제2 컬러의 감마 기준 전압을 출력하는 복수의 디지털 아날로그 변환기들; 및
    상기 디지털 아날로그변환기들로부터의 상기 제1 및 제2 컬러의 감마 기준 전압을 상기 제1 분압 회로에 공급하는 복수의 버퍼들을 포함하는 표시장치.
  15. 제 12 항에 있어서,
    상기 제2 프로그래머블 감마 IC는,
    상기 제3 뱅크로부터 입력되는 감마 기준 데이터를 전압으로 변환하여 상기 제3 컬러의 감마 기준 전압을 출력하는 복수의 디지털 아날로그 변환기들; 및
    상기 디지털 아날로그변환기들로부터의 상기 제3 컬러의 감마 기준 전압을 상기 제2 분압 회로에 공급하는 복수의 버퍼들을 포함하는 표시장치.
  16. 제 11 항에 있어서,
    상기 디멀티플렉서들은;
    제1 제어 신호에 응답하여 상기 데이터 구동부의 제1 채널로부터 입력되는 상기 제1 컬러의 데이터 전압을 상기 제1 컬러의 서브 픽셀에 연결된 제1 데이터 라인에 공급한 후, 제2 제어 신호에 응답하여 상기 제1 채널로부터 입력되는 상기 제2 컬러의 데이터 전압을 상기 제2 컬러의 서브 픽셀에 연결된 제2 데이터 라인에 공급하는 제1 1:3 디멀티플렉서;
    상기 제1 제어 신호에 응답하여 상기 데이터 구동부의 제2 채널로부터 입력되는 상기 제1 컬러의 데이터 전압을 상기 제1 컬러의 서브 픽셀에 연결된 제4 데이터 라인에 공급한 후, 상기 제2 제어 신호에 응답하여 상기 제2 채널로부터 입력되는 상기 제2 컬러의 데이터 전압을 상기 제2 컬러의 서브 픽셀에 연결된 제5 데이터 라인에 공급하는 제2 1:3 디멀티플렉서; 및
    상기 제1 제어 신호에 응답하여 상기 데이터 구동부의 제3 채널로부터 입력되는 상기 제3 컬러의 데이터 전압을 상기 제3 컬러의 서브 픽셀에 연결된 제6 데이터 라인에 공급한 후, 상기 제2 제어 신호에 응답하여 상기 제3 채널로부터 입력되는 상기 제3 컬러의 데이터 전압을 상기 제3 컬러의 서브 픽셀에 연결된 제3 데이터 라인에 공급하는 제3 1:3 디멀티플렉서를 포함하는 표시장치.
KR1020200111213A 2020-09-01 2020-09-01 데이터 구동장치와 이를 이용한 표시장치 KR20220029191A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200111213A KR20220029191A (ko) 2020-09-01 2020-09-01 데이터 구동장치와 이를 이용한 표시장치
US17/405,701 US11430368B2 (en) 2020-09-01 2021-08-18 Data driving device and display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200111213A KR20220029191A (ko) 2020-09-01 2020-09-01 데이터 구동장치와 이를 이용한 표시장치

Publications (1)

Publication Number Publication Date
KR20220029191A true KR20220029191A (ko) 2022-03-08

Family

ID=80358851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200111213A KR20220029191A (ko) 2020-09-01 2020-09-01 데이터 구동장치와 이를 이용한 표시장치

Country Status (2)

Country Link
US (1) US11430368B2 (ko)
KR (1) KR20220029191A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7515424B2 (ja) * 2021-01-29 2024-07-12 ラピステクノロジー株式会社 表示ドライバ及び表示装置
CN114530133B (zh) * 2022-03-04 2023-07-25 广州华星光电半导体显示技术有限公司 显示面板及显示终端
JP2023150601A (ja) * 2022-03-31 2023-10-16 ラピステクノロジー株式会社 表示駆動装置、基準ガンマ電圧供給装置及び表示装置
CN115620667B (zh) * 2022-12-19 2023-03-10 惠科股份有限公司 显示装置和显示方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090027372A (ko) * 2007-09-12 2009-03-17 삼성전자주식회사 디지털 아날로그 컨버터 및 이의 구동 방법과 이를포함하는 소스 드라이버 및 표시 장치
US20170046993A1 (en) * 2015-08-10 2017-02-16 Novatek Microelectronics Corp. Display driving circuit
US10847077B2 (en) * 2015-06-05 2020-11-24 Apple Inc. Emission control apparatuses and methods for a display panel
KR102555060B1 (ko) 2016-09-30 2023-07-17 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
KR102539963B1 (ko) 2018-05-03 2023-06-07 삼성전자주식회사 감마 전압 생성 회로 및 이를 포함하는 디스플레이 구동 장치

Also Published As

Publication number Publication date
US20220068184A1 (en) 2022-03-03
US11430368B2 (en) 2022-08-30

Similar Documents

Publication Publication Date Title
KR102369624B1 (ko) 표시패널과 이를 이용한 전계 발광 표시장치
US11087698B2 (en) Display device
US11195474B2 (en) Display device having a compensation power generator for adjusting input voltages and driving method thereof
CN113707098B (zh) 数据驱动电路和使用该数据驱动电路的显示装置
CN114550658B (zh) 显示装置及其驱动方法
KR20220029191A (ko) 데이터 구동장치와 이를 이용한 표시장치
KR102608779B1 (ko) 표시장치와 그 구동 방법
KR102493592B1 (ko) 픽셀 회로와 이를 이용한 표시장치
US20230178033A1 (en) Data driving circuit and display device including the same
US11798489B2 (en) Gate driver and display device using the same
KR20220062802A (ko) 표시장치와 그 영상 처리 방법
KR102625961B1 (ko) 전계 발광 표시장치
KR102577468B1 (ko) 픽셀 회로와 이를 이용한 표시장치
KR20200081856A (ko) 표시장치
KR102680694B1 (ko) 표시 장치
KR102676123B1 (ko) 표시장치와 그 구동 방법
US11862086B2 (en) Pixel circuit and display device including the same
KR102565248B1 (ko) 전계 발광 표시장치
KR20210040727A (ko) 표시장치와 그 구동 방법
KR102665082B1 (ko) 픽셀 회로와 이를 이용한 표시장치
KR20230061723A (ko) 감마 전압 스위칭 회로와 이를 이용한 표시장치
KR20230009257A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230001881A (ko) 표시 장치
KR20230034821A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230000604A (ko) 표시장치와 그 픽셀 센싱 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal