KR20230009251A - 픽셀 회로와 이를 포함한 표시장치 - Google Patents

픽셀 회로와 이를 포함한 표시장치 Download PDF

Info

Publication number
KR20230009251A
KR20230009251A KR1020210167014A KR20210167014A KR20230009251A KR 20230009251 A KR20230009251 A KR 20230009251A KR 1020210167014 A KR1020210167014 A KR 1020210167014A KR 20210167014 A KR20210167014 A KR 20210167014A KR 20230009251 A KR20230009251 A KR 20230009251A
Authority
KR
South Korea
Prior art keywords
voltage
node
gate
electrode
pulse
Prior art date
Application number
KR1020210167014A
Other languages
English (en)
Other versions
KR102668459B1 (ko
Inventor
허승호
이동현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to CN202210743685.3A priority Critical patent/CN115602117A/zh
Priority to US17/852,771 priority patent/US11670235B2/en
Priority to DE102022116240.0A priority patent/DE102022116240A1/de
Priority to GB2209636.6A priority patent/GB2610687B/en
Publication of KR20230009251A publication Critical patent/KR20230009251A/ko
Application granted granted Critical
Publication of KR102668459B1 publication Critical patent/KR102668459B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

픽셀 회로와 이를 포함한 표시장치가 개시된다. 픽셀 회로는 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제2 전극을 포함하는 구동 소자; 제4 노드에 연결된 제1 전극, 스캔 펄스가 인가되는 게이트 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하여 상기 구동 소자의 문턱 전압이 센싱되는 동안 상기 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 제1 스위치 소자; 및 상기 제2 노드와 상기 제4 노드 사이에 연결된 제1 커패시터를 포함한다.

Description

픽셀 회로와 이를 포함한 표시장치{PIXEL CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 픽셀 회로와 이를 포함한 표시장치에 관한 것이다.
전계 발광 표시장치(Electroluminescence Display)는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 나뉘어질 수 있다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 OLED(Organic Light Emitting Diode, OLED"라 함)가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.
전계 방출 표시장치의 픽셀 회로는 발광 소자로 이용되는 OLED와 OLED를 구동하기 위한 구동 소자를 포함한다. 구동 소자의 열화로 인하여 구동 소자의 전기적 특성이 변할 수 있다. 이 경우, 화면 상에서 재현되는 영상의 화질이 저하되기 때문에 구동 소자의 전기적 특성을 보상할 필요가 있다. 특히, 구동 소자의 문턱 전압이 시프트한 경우, 시프트 범위가 센싱 가능한 전압을 넘어가면 구동 소자의 문턱 전압을 센싱(sensing)하기가 어렵다.
예를 들어, 구동 소자를 산화물 반도체를 포함한 트랜지스터로 구현한 경우, 이 트랜지스터의 문턱 전압이 0[V] 이하이면 구동 소자의 문턱 전압 시프트를 보상하기가 어렵다. 특히, 구동 소자가 다이오드 커넥션(Diode connection)으로 연결된 n 채널 MOSFET(Metal-Oxide-Semiconductor FET) 구조의 트랜지스터이고, 그 문턱 전압이 부극성 전압으로 시프트되면, 구동 소자의 문턱 전압이 센싱되지 않는다.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다. 본 발명은 구동 소자의 문턱 전압이 시프트되더라도 그 문턱 전압을 정확하게 센싱할 수 있는 픽셀 회로와 이를 포함한 표시장치를 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 픽셀 회로는 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제2 전극을 포함하는 구동 소자; 제4 노드에 연결된 제1 전극, 스캔 펄스가 인가되는 게이트 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하여 상기 구동 소자의 문턱 전압이 센싱되는 동안 상기 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 스위치 소자; 및 상기 제2 노드와 상기 제4 노드 사이에 연결된 커패시터를 포함한다.
본 발명의 일 실시예에 따른 표시장치는 복수의 데이터 라인들, 복수의 게이트 라인들, 및 복수의 전원 라인들, 및 복수의 서브 픽셀들이 배치된 표시패널; 픽셀 데이터를 데이터 전압으로 변환하여 상기 데이터 라인들에 공급하는 데이터 구동부; 및 스캔 펄스를 상기 게이트 라인들에 공급하는 게이트 구동부를 포함한다.
상기 서브 픽셀들의 픽셀 회로는 상기 구동 소자, 상기 스위치 소자, 및 상기 커패시터를 포함한다.
본 발명은 다이오드 커넥션(Diode connection) 방식의 내부 보상 회로에서 구동 소자의 문턱 전압이 부극성 전압으로 시프트되더라도 그 문턱 전압을 센싱하여 구동 소자의 문턱 전압을 보상할 수 있다.
본 발명은 저계조에서 화질을 개선할 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시패널의 단면 구조를 보여 주는 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 4a는 도 3에 도시된 픽셀 회로에서 구동 소자의 게이트-소스간 전압이 정극성 전압일 때 구동 소자의 문턱 전압이 센싱되는 예를 보여 주는 파형도이다.
도 4b는 도 3에 도시된 픽셀 회로에서 구동 소자의 게이트-소스간 전압이 부극성 전압일 때 구동 소자의 문턱 전압이 센싱되는 예를 보여 주는 파형도이다.
도 5는 본 발명의 제2 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 6은 도 5 및 도 9에 도시된 픽셀 회로에 인가되는 게이트 신호와 구동 소자의 게이트 전압을 보여 주는 파형도이다.
도 7a는 도 5에 도시된 픽셀 회로의 초기화 단계에서 온/오프되는 스위치 소자들과 전류 흐름을 보여 주는 회로도이다.
도 7b는 도 5에 도시된 픽셀 회로의 센싱 단계에서 온/오프되는 스위치 소자들과 전류 흐름을 보여 주는 회로도이다.
도 7c는 도 5에 도시된 픽셀 회로의 발광 단계에서 온/오프되는 스위치 소자들과 전류 흐름을 보여 주는 회로도이다.
도 8a는 도 5에 도시된 픽셀 회로에서 구동 소자의 게이트-소스간 전압이 정극성 전압일 때 구동 소자의 문턱 전압이 센싱되는 예를 보여 주는 파형도이다.
도 8b는 도 5에 도시된 픽셀 회로에서 구동 소자의 게이트-소스간 전압이 부극성 전압일 때 구동 소자의 문턱 전압이 센싱되는 예를 보여 주는 파형도이다.
도 9는 본 발명의 제3 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 10a는 도 9에 도시된 픽셀 회로의 초기화 단계에서 온/오프되는 스위치 소자들과 전류 흐름을 보여 주는 회로도이다.
도 10b는 도 9에 도시된 픽셀 회로의 센싱 단계에서 온/오프되는 스위치 소자들과 전류 흐름을 보여 주는 회로도이다.
도 10c는 도 9에 도시된 픽셀 회로의 발광 단계에서 온/오프되는 스위치 소자들과 전류 흐름을 보여 주는 회로도이다.
도 11은 본 발명의 제4 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 12는 도 11에 도시된 픽셀 회로에 인가되는 게이트 신호와 구동 소자의 게이트 전압을 보여 주는 파형도이다.
도 13a는 도 11에 도시된 픽셀 회로의 초기화 단계에서 온/오프되는 스위치 소자들과 전류 흐름을 보여 주는 회로도이다.
도 13b는 도 11에 도시된 픽셀 회로의 센싱 단계에서 온/오프되는 스위치 소자들과 전류 흐름을 보여 주는 회로도이다.
도 13c는 도 11에 도시된 픽셀 회로의 발광 단계에서 온/오프되는 스위치 소자들과 전류 흐름을 보여 주는 회로도이다.
도 14는 본 발명의 제5 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 15a는 도 14에 도시된 픽셀 회로의 초기화 단계에서 온/오프되는 스위치 소자들과 전류 흐름을 보여 주는 회로도이다.
도 15b는 도 14에 도시된 픽셀 회로의 센싱 단계에서 온/오프되는 스위치 소자들과 전류 흐름을 보여 주는 회로도이다.
도 15c는 도 14에 도시된 픽셀 회로의 발광 단계에서 온/오프되는 스위치 소자들과 전류 흐름을 보여 주는 회로도이다.
도 16은 본 발명의 일 실시예에 따른 표시패널의 단면 구조에서 픽셀 회로의 커패시터들을 보여 주는 단면도이다.
도 17은 본 발명의 제6 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 18은 도 17에 도시된 픽셀 회로에 인가되는 게이트 신호와 구동 소자의 게이트 전압을 보여 주는 파형도이다.
도 19a는 도 17에 도시된 픽셀 회로의 초기화 단계에서 온/오프되는 스위치 소자들과 전류 흐름을 보여 주는 회로도이다.
도 19b는 도 17에 도시된 픽셀 회로의 센싱 단계에서 온/오프되는 스위치 소자들과 전류 흐름을 보여 주는 회로도이다.
도 19c는 도 17에 도시된 픽셀 회로의 데이터 기입 단계에서 온/오프되는 스위치 소자들과 전류 흐름을 보여 주는 회로도이다.
도 19d는 도 17에 도시된 픽셀 회로의 발광 단계에서 온/오프되는 스위치 소자들과 전류 흐름을 보여 주는 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서 상에서 언급된 “구비한다”, “포함한다”, “갖는다”, “이루어진다” 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.
구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다.
이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
픽셀들 각각은 컬러 구현을 위하여 컬러가 서로 다른 복수의 서브 픽셀들로 나뉘어지고, 서브 픽셀들 각각은 스위치 소자 또는 구동 소자로 이용되는 트랜지스터를 포함한다. 이러한 트랜지스터는 TFT(Thin Film Transistor)로 구현될 수 있다.
표시장치의 구동 회로는 입력 영상의 픽셀 데이터를 픽셀들에 기입한다. 평판 표시장치의 구동 회로는 데이터 신호를 데이터 라인들에 공급하는 데이터 구동부와, 게이트 신호를 게이트 라인들에 공급하는 게이트 구동부 등을 포함한다.
본 발명의 표시장치에서 픽셀 회로는 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터는 MOSFET(Metal-Oxide-Semiconductor FET) 구조의 TFT로 구현될 수 있으며, 산화물 반도체를 포함한 Oxide TFT 또는 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT일 수 있다. 이하에서 픽셀 회로를 구성하는 트랜지스터들은 Oxide TFT로 구현된 n 채널 Oxide TFT로 구현된 예를 중심으로 설명되나 본 발명은 이에 한정되지 않는다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)할 수 있다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정된다. 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다.
트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH 및 VEH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL 및 VEH)일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 표시장치는 유기발광 표시장치를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100), 표시패널(100)의 픽셀들에 픽셀 데이터를 기입(write)하기 위한 표시패널 구동부, 및 픽셀들과 표시패널 구동부의 구동에 필요한 전원을 발생하는 전원부(140)를 포함한다.
표시패널(100)은 X축 방향의 길이, Y축 방향의 폭 및 Z축 방향의 두께를 가지는 장방형 구조의 표시패널일 수 있다. 표시패널(100)은 화면 상에서 입력 영상을 표시하는 픽셀 어레이를 포함한다. 픽셀 어레이는 복수의 데이터 라인들(102), 데이터 라인들(102)과 교차되는 복수의 게이트 라인들(103), 및 매트릭스 형태로 배치되는 픽셀들을 포함한다. 표시패널(100)은 픽셀들에 공통으로 연결된 전원 라인들을 더 포함할 수 있다. 전원 라인들은 픽셀 구동 전압(ELVDD)이 인가되는 전원 라인, 초기화 전압(Vinit)이 인가되는 전원 라인, 및 기준 전압(Vref)이 인가되는 전원 라인, 저전위 전원 전압(ELVSS)이 인가되는 전원 라인을 포함할 수 있다.
표시패널(PNL)의 단면 구조는 도 2에 도시된 바와 같이 기판(10) 상에 적층된 회로층(12), 발광 소자층(14), 및 봉지층(encapsulation layer)(16)을 포함할 수 있다.
회로층(12)은 데이터 라인, 게이트 라인, 전원 라인 등의 배선들에 연결된 픽셀 회로, 게이트 라인들에 연결된 게이트 구동부(120) 등을 포함할 수 있다. 회로층(12)의 배선과 회로 소자들은 복수의 절연층들과, 절연층을 사이에 두고 분리된 둘 이상의 금속층, 그리고 반도체 물질을 포함한 액티브층을 포함할 수 있다.
발광 소자층(14)은 픽셀 회로에 의해 구동되는 발광 소자(EL)를 포함할 수 있다. 발광 소자(EL)는 적색(R) 발광 소자, 녹색(G) 발광 소자, 및 청색(B) 발광 소자를 포함할 수 있다. 다른 실시예에서, 발광 소자층(14)은 백색 발광 소자와 컬러 필터를 포함할 수 있다. 발광 소자층(14)의 발광 소자들(EL)은 유기막 및 보호막을 포함한 보호층에 의해 덮여질 수 있다.
봉지층(16)은 회로층(12)과 발광 소자층(14)을 밀봉하도록 상기 발광 소자층(14)을 덮는다. 봉지층(16)은 유기막과 무기막이 교대로 적층된 멀티 절연막 구조일 수도 있다. 무기막은 수분이나 산소의 침투를 차단한다. 유기막은 무기막의 표면을 평탄화한다. 유기막과 무기막이 여러 층들로 적층되면, 단일 층에 비해 수분이나 산소의 이동 경로가 길어져 발광 소자층(14)에 영향을 주는 수분과 산소의 침투가 효과적으로 차단될 수 있다.
봉지층(16) 상에 도면에서 생략된 터치 센서층이 형성되고 그 위에 편광판이나 컬러필터층이 배치될 수 있다. 터치 센서층은 터치 입력 전후에 용량(capacitance)의 변화를 바탕으로 터치 입력을 센싱하는 정전 용량 방식의 터치 센서들을 포함할 수 있다. 터치 센서층은 터치 센서들의 용량을 형성하는 금속 배선 패턴들과 절연막들을 포함할 수 있다. 절연막들은 금속 배선 패턴들에서 교차되는 부분을 절연하고 터치 센서층의 표면을 평탄화할 수 있다. 편광판은 터치 센서층과 회로층의 금속에 의해 반사된 외부 광의 편광을 변환하여 시인성과 명암비를 향상시킬 수 있다. 편광판은 선편광판과 위상지연필름이 접합된 편광판 또는 원편광판으로 구현될 수 있다. 편광판 상에 커버 글래스가 접착될 수 있다. 컬러 필터층은 적색, 녹색, 및 청색 컬러 필터를 포함할 수 있다. 컬러 필터층은 블랙 매트릭스 패턴을 더 포함할 수 있다. 컬러 필터층은 회로층과 터치 센서층으로부터 반사된 빛의 파장 일부를 흡수하여 편광판의 역할을 대신하고 픽셀 어레이에서 재현되는 영상의 색순도를 높일 수 있다.
픽셀 어레이는 복수의 픽셀 라인들(L1~Ln)을 포함한다. 픽셀 라인들(L1~Ln) 각각은 표시패널(100)의 픽셀 어레이에서 라인 방향(X축 방향)을 따라 배치된 1 라인의 픽셀들을 포함한다. 1 픽셀 라인에 배치된 픽셀들은 게이트 라인들(103)을 공유한다. 데이터 라인 방향을 따라 컬럼 방향(Y)으로 배치된 서브 픽셀들은 동일한 데이터 라인(102)을 공유한다. 1 수평 기간(1H)은 1 프레임 기간을 픽셀 라인들(L1~Ln)의 총 개수로 나눈 시간이다.
표시패널(100)은 비투과형 표시패널 또는 투과형 표시패널로 구현될 수 있다. 투과형 표시패널은 화면 상에 영상이 표시되고 배경의 실물이 보이는 투명 표시장치에 적용될 수 있다. 표시패널(100)은 플렉시블 표시패널로 제작될 수 있다.
픽셀들(101) 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들 각각은 픽셀 회로를 포함한다. 이하에서 픽셀은 서브 픽셀과 같은 의미로 해석될 수 있다. 픽셀 회로 각각은 데이터 라인과 게이트 라인들 그리고 전원 라인들에 연결된다.
픽셀들은 리얼(real) 컬러 픽셀과, 펜타일(pentile) 픽셀로 배치될 수 있다. 펜타일 픽셀은 미리 설정된 픽셀 렌더링 알고리즘(pixel rendering algorithm)을 이용하여 컬러가 다른 두 개의 서브 픽셀들을 하나의 픽셀(101)로 구동하여 리얼 컬러 픽셀 보다 높은 해상도를 구현할 수 있다. 픽셀 렌더링 알고리즘은 픽셀들 각각에서 부족한 컬러 표현을 인접한 픽셀에서 발광된 빛의 컬러로 보상할 수 있다.
전원부(140)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이와 표시패널 구동부의 구동에 필요한 직류(DC) 전원을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(140)는 도시하지 않은 호스트 시스템으로부터 인가되는 직류 입력 전압의 레벨을 조정하여 감마 기준 전압(VGMA), 게이트 온 전압(VGH, VEH). 게이트 오프 전압(VGL, VEL), 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 기준 전압(Vref), 초기화 전압(Vinit) 등의 직류 전압을 발생할 수 있다. 감마 기준 전압(VGMA)은 데이터 구동부(110)에 공급된다. 게이트 온 전압(VGH, VEH)과 게이트 오프 전압(VGL, VEL)은 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 기준 전압(Vref), 초기화 전압(Vinit)은 픽셀들에 공통으로 공급된다.
표시패널 구동부는 타이밍 콘트롤러(Timing controller, TCON)(130)의 제어 하에 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터를 기입한다.
표시패널 구동부는 데이터 구동부(110)와 게이트 구동부(120)를 포함한다. 표시패널 구동부는 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치된 디멀티플렉서 어레이(112)를 더 포함할 수 있다.
디멀티플렉서 어레이(112)는 복수의 디멀티플렉서(De-multiplexer, DEMUX)를 이용하여 데이터 구동부(110)의 채널들을 출력된 데이터 전압을 데이터 라인들(102)에 순차적으로 공급한다. 디멀티플렉서는 표시패널(100) 상에 배치된 다수의 스위치 소자들을 포함할 수 있다. 디멀티플렉서가 데이터 구동부(110)의 출력 단자들과 데이터 라인들(102) 사이에 배치되면, 데이터 구동부(110)의 채널 개수가 감소될 수 있다. 디멀티플렉서 어레이(112)는 생략될 수 있다.
표시패널 구동부는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 포함할 수 있다. 터치 센서 구동부는 도 1에서 생략되어 있다. 데이터 구동부와 터치 센서 구동부는 하나의 드라이브 IC(Integrated Circuit)에 집적될 수 있다. 모바일 기기나 웨어러블 기기에서 타이밍 콘트롤러(130), 전원부(140), 데이터 구동부(110) 등은 하나의 드라이브 IC에 집적될 수 있다.
표시패널 구동부는 타이밍 콘트롤러(130)의 제어 하에 저속 구동 모드(Low speed driving mode)로 동작할 수 있다. 저속 구동 모드는 입력 영상을 분석하여 입력 영상이 미리 설정된 프레임 개수 만큼 변화가 없을 때 표시장치의 소비 전력을 줄이기 위하여 설정될 수 있다. 저속 구동 모드는 정지 영상이 일정 시간 이상 입력될 때 픽셀들의 리프레쉬 레이트(Refresh rate)를 낮춤으로써 표시패널 구동부와 표시패널(100)의 소비 전력을 줄일 수 있다. 저속 구동 모드는 정지 영상이 입력될 때에 한정되지 않는다. 예컨대, 표시장치가 대기 모드로 동작하거나, 사용자 명령 또는 입력 영상이 소정 시간 이상 표시패널 구동 회로에 입력되지 않을 때 표시패널 구동 회로는 저속 구동 모드로 동작할 수 있다.
데이터 구동부(110)는 DAC(Digital to Analog Converter)를 이용하여 매 프레임 기간마다 타이밍 콘트롤러(130)로부터 디지털 신호로 수신되는 입력 영상의 픽셀 데이터를 감마 보상 전압으로 변환하여 데이터 전압을 발생한다. 감마 기준 전압(VGMA)은 분압회로를 통해 계조별 감마 보상 전압으로 분압된다. 계조별 감마 보상 전압은 데이터 구동부(110)의 DAC에 제공된다. 데이터 전압은 데이터 구동부(110)의 채널들 각각에서 출력 버퍼를 통해 출력된다.
게이트 구동부(120)는 픽셀 어레이의 TFT 어레이 및 배선들과 함께 표시패널(100) 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. GIP 회로는 표시패널(100)의 비표시 영역인 베젤 영역(Bezel, BZ) 상에 배치되거나 입력 영상이 재현되는 픽셀 어레이 내에 분산 배치될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(103)로 순차적으로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(103)에 순차적으로 공급할 수 있다. 게이트 신호는 유기 발광 표시장치에서 스캔 신호와, 발광 제어 신호(이하, “EM 신호”라 함)를 포함할 수 있다. 스캔 신호는 게이트 온 전압(VGH)과 게이트 오프 전압(VGL) 사이에서 스윙하는 스캔 펄스를 포함한다. EM 신호는 게이트 온 전압(VEH)과 게이트 오프 전압(VEL) 사이에서 스윙하는 EM 펄스를 포함할 수 있다. 스캔 펄스는 데이터 전압에 동기되어 데이터가 기입될 픽셀 라인의 픽셀들을 선택한다. EM 신호는 픽셀들의 발광 시간을 제어한다.
게이트 구동부(120)는 제1 게이트 구동부(121)와 제2 게이트 구동부(122)를 포함할 수 있다. 제1 게이트 구동부(121)는 타이밍 콘트롤러(130)로부터의 스타트 펄스(start pulse)와 시프트 클럭(Shift clock)에 응답하여 스캔 펄스를 출력하고, 시프트 클럭 타이밍에 맞추어 스캔 펄스를 시프트한다. 제2 게이트 구동부(122)는 타이밍 콘트롤러(130)로부터의 스타트 펄스와 시프트 클럭에 응답하여 EM 펄스를 출력하고, 시프트 클럭에 따라 EM 펄스를 순차적으로 시프트한다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭(CLK) 및 데이터 인에이블신호(DE) 등을 포함할 수 있다. 데이터 인에이블신호(DE)를 카운트하는 방법으로 수직 기간과 수평 기간을 알 수 있기 때문에 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 데이터 인에이블신호(DE)는 1 수평 기간(1H)의 주기를 갖는다.
호스트 시스템은 TV(Television) 시스템, 태블릿 컴퓨터, 노트북 컴퓨터, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기, 차량 시스템 중 어느 하나일 수 있다. 호스트 시스템은 비디오 소스로부터의 영상 신호를 표시패널(100)의 해상도에 맞게 스케일링하여 타이밍 신호와 함께 타이밍 콘트롤러(13)에 전송할 수 있다.
타이밍 콘트롤러(130)는 노말 구동 모드(Normal driving mode)에서 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 자연수) Hz의 프레임 주파수로 표시패널 구동부의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다.
타이밍 콘트롤러(130)는 저속 구동 모드에서 노말 구동 모드에 비하여 픽셀 데이터가 픽셀들에 기입되는 프레임 레이트를 주파수를 낮춘다. 예를 들어, 노말 구동 모드에서 픽셀 데이터가 픽셀들에 기입되는 데이터 리프레쉬 프레임 주파수는 60Hz 이상의 주파수 예를 들어, 60Hz, 120Hz, 144Hz 중 어느 하나의 리프레쉬 레이트로 발생할 수 있으며, 저속 구동 모드의 데이터 리프레쉬 프레임(DRF)은 저속 구동 모드의 그 것 보다 낮은 주파수의 리프레쉬 레이트로 발생 수 있다. 예를 들어, 타이밍 콘트롤러(130)는 저속 구동 모드에서 픽셀들의 리프레쉬 레이트를 낮추기 위하여 프레임 주파수를 1Hz ~ 30Hz 사이의 주파수로 낮추어 표시패널 구동부의 구동 주파수를 낮출 수 있다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로서 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호, 디멀티플렉서 어레이(112)의 동작 타이밍을 제어하기 위한 제어 신호, 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다. 타이밍 콘트롤러(130)는 표시패널 구동부의 동작 타이밍을 제어하여 데이터 구동부(110), 디멀티플렉서 어레이(112), 터치 센서 구동부, 및 게이트 구동부(120)를 동기시킨다.
타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어신호의 전압 레벨은 도시하지 않은 레벨 시프터(Level shifter)를 통해 게이트 온 전압(VGH 및 VEH)과 게이트 오프 전압(VGL, VEL)으로 변환되어 게이트 구동부(120)에 공급될 수 있다. 레벨 시프터는 게이트 타이밍 제어신호의 로우 레벨 전압(low level voltage)을 게이트 오프 전압(VGL, VEL)으로 변환하고, 게이트 타이밍 제어신호의 하이 레벨 전압(high level voltage)을 게이트 온 전압(VGH, VEH)으로 변환한다. 게이트 타이밍 신호는 스타트 펄스와 시프트 클럭을 포함한다.
표시패널(100)의 제조 공정에서 초래되는 공정 편차와 소자 특성 편차로 인하여 픽셀들 간에 구동 소자의 전기특성에서 차이가 있을 수 있고 이러한 차이는 픽셀들의 구동 시간이 경과됨에 따라 더 커질 수 있다. 픽셀들 간에 구동 소자의 전기적 특성 편차를 보상하기 위해, 유기 발광 표시장치에 내부 보상 기술 또는 외부 보상 기술이 적용될 수 있다. 내부 보상 기술은 픽셀 회로 각각에 구현된 내부 보상 회로를 이용하여 서브 픽셀별로 구동 소자의 문턱 전압을 샘플링하여 그 문턱 전압만큼 구동 소자의 게이트-소스간 전압(Vgs)을 보상한다. 외부 보상 기술은 외부 보상 회로를 이용하여 구동 소자들의 전기적 특성에 따라 변하는 구동 소자의 전류 또는 전압을 실시간 센싱한다. 외부 보상 기술은 픽셀 별로 센싱된 구동 소자의 전기적 특성 편차(또는 변화) 만큼 입력 영상의 픽셀 데이터(디지털 데이터)를 변조함으로써 픽셀들 각각에서 구동 소자의 전기적 특성 편차(또는 변화)를 실시간 보상한다. 표시패널 구동부는 외부 보상 기술 및/또는 내부 보상 기술을 이용하여 픽셀들을 구동할 수 있다. 본 발명의 픽셀 회로는 내부 보상 기술이 적용된 회로를 포함할 수 있다.
도 3은 본 발명의 제1 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 3을 참조하면, 픽셀 회로는 구동 소자(DT), 구동 소자(DT)의 게이트 전극과 제1 전극 사이에 연결된 스위치 소자(M01), 및 구동 소자(DT)의 게이트 전극과 스위치 소자(M01)의 제1 전극 사이에 연결된 커패시터(C1)를 포함한다. 구동 소자(DT)와 스위치 소자(M01)는 n 채널 트랜지스터로 구현될 수 있다.
구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자를 구동하기 위한 전류를 발생한다. 구동 소자(DT)는 제1 노드(n1)에 연결된 제1 전극, 제2 노드(n2)에 연결된 게이트 전극, 및 제3 노드(n3)에 연결된 제3 전극을 포함한다.
스위치 소자(M01)는 제4 노드(n4)에 연결된 제1 전극, 제1 노드(n1)에 연결된 제2 전극, 및 스캔 펄스(SCAN)가 인가되는 게이트 전극을 포함한다.
커패시터(C1)는 제2 노드(n2)와 제4 노드(n4) 사이에 연결된다.
도 3에서 “DRD”는 제1 노드(n1)의 전압(또는 드레인 전압), “DRG'”은 제2 노드(n2)의 전압(또는 게이트 전압), “DRS”는 제3 노드(n3)의 전압을 각각 나타낸다. “DRG”는 커패시터(C1)를 사이에 두고 제2 노드(n2)로부터 분리된 제4 노드(n4)의 전압이다.
구동 소자(DT)는 스위치 소자(M01)가 턴-온(turn-on)될 때 게이트 전극과 제2 전극이 커패시터(C1)를 사이에 두고 연결된 다이오드 커넥션(Diode connection) 방식에서 그 문턱 전압(Vth)이 센싱된다.
픽셀 회로의 초기화 단계에서 스위치 소자(M01)는 턴-오프(turn-off)되고, 제4 노드(n4)의 전압이 제2 노드(n2)의 전압(DRG) 보다 높은 전압(DRG>DRG')으로 설정된다. 따라서, 도 4b에 도시된 바와 같이 구동 소자의 게이트-소스간 전압(Vgs)이 0[V] 보다 낮은 부극성 전압에서도 구동 소자(DT)의 문턱 전압이 센싱될 수 있다.
센싱 단계에서, 스위치 소자(M01)가 턴-온되어 구동 소자(DT)가 다이오드로 동작하고 제3 노드(n3)에 전압이 인가된다. 센싱 단계에서, 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 문턱 전압(Vth)에 도달할 때 구동 소자(DT)가 턴-오프된다. 구동 소자(DT)의 스트레스 누적으로 인하여 구동 소자(DT)의 문턱 전압(Vth)은 정극성 전압 또는 부극성 전압으로 시프트될 수 있다. 도 4a는 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 정극성 전압일 때 구동 소자(DT)의 문턱 전압(Vth)이 센싱되는 예이다. 도 4b는 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 부극성 전압일 때 구동 소자(DT)의 문턱 전압(Vth)이 센싱되는 예이다. 문턱 전압(Vth)은 구동 소자(DT)가 턴-오프될 때의 제2 노드(n2)와 제3 노드(n3)의 전압 차이(DRG'-DRS) 즉, 게이트-소스간 전압(Vgs)이다.
도 5는 본 발명의 제2 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 6은 도 5에 도시된 픽셀 회로에 인가되는 게이트 신호와 구동 소자의 게이트 전압을 보여 주는 파형도이다.
도 5 및 도 6을 참조하면, 픽셀 회로는 발광 소자(EL), 구동 소자(DT), 제1 내지 제7 스위치 소자들(M11~M17), 제1 커패시터(Csup), 및 제2 커패시터(Cst)를 포함한다. 구동 소자(DT)와 스위치 소자들(M11~M17)은 n 채널 트랜지스터로 구현될 수 있다.
이 픽셀 회로는 게이트 신호[SCAN(n-1), SCAN(n), EM]가 인가되는 게이트 라인들, 데이터 전압(Vdata)이 인가되는 데이터 라인에 연결된다. 또한, 픽셀 회로에 픽셀 구동 전압(ELVDD)이 인가되는 제1 전원 라인, 제1 초기화 전압(Vinit1)이 인가되는 제2 전원 라인, 제2 초기화 전압(Vinit2)이 인가되는 제3 전원 라인, 및 저전위 전원 전압(ELVSS)이 인가되는 제4 전원 라인이 연결된다.
픽셀 회로에 인가되는 직류 전압은 ELVDD > Vinit1 > Vinit2 > ELVSS으로 설정될 수 있다. 게이트 온 전압(VGH, VEH)은 픽셀 구동 전압(ELVDD) 보다 높은 전압으로 설정되고, 게이트 오프 전압(VGL, VEL)은 저전위 전원 전압(ELVSS) 보다 낮은 전압으로 설정될 수 있다. 제2 초기화 전압(Vinit2)은 제1 초기화 전압(Vinit1) 보다 낮은 전압(Vinit1 > Vini2)으로 설정될 수 있다. 제1 및 제2 초기화 전압(Vinit1, Vinit2)은 Vinit1 > 2(Vinit2-Vth)의 조건을 충족하는 전압으로 설정될 수 있다. 여기서, “Vth”는 구동 소자(DT)의 문턱 전압이다. 제2 초기화 전압(Vinit2)은 구동 소자(DT)의 문턱 전압(Vth) 보다 높거나(Vinit2 > Vth), 데이터 전압(Vdata)과 구동 소자(DT)의 문턱 전압(Vth)의 합(Vdata+Vth) 보다 높은(Vinit2 > Vdata+Vth) 전압으로 설정될 수 있다.
발광 소자(EL)는 제5 노드(n5)에 연결된 애노드 전극, 저전위 전원 전압(ELVSS)이 인가되는 캐소드 전극, 및 그 전극들 사이에 연결된 유기 화합물층을 포함할 수 있다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. 애노드 전극과 캐소드 전극에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자가 형성되어 발광층(EML)에서 가시광이 방출된다.
구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)를 구동하기 위한 전류를 발생한다. 구동 소자(DT)는 제1 노드(n1)에 연결된 제1 전극, 제2 노드(n2)에 연결된 게이트 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.
제1 커패시터(Csup)는 제2 노드(n2)와 제4 노드(n4) 사이에 연결된다. 제2 커패시터(Cst)는 제2 노드(n2)와 제3 노드(n3) 사이에 연결된다.
제1 및 제2 스캔 펄스[SCAN(n-1), SCAN(n)]는 게이트 온 전압(VGH)의 펄스로 발생되며, 서로 동일한 펄스폭을 가진다. 제1 스캔 펄스[SCAN(n-1)]는 제2 스캔 펄스[SCAN(n)] 보다 앞선 초기화 단계(Ti)에서 발생된다. 제2 스캔 펄스[SCAN(n)]는 데이터 전압(Vdata)에 동기되어 센싱 단계(Ts)에서 발생된다.
EM 펄스(EM)는 초기화 단계(Ti)와 센싱 단계(Ts)에서 게이트 오프 전압(VEL)으로 발생된다. EM 펄스(EM)는 발광 단계(Tem)에서 게이트 온 전압(VEH)으로 반전되어 발광 단계(Tem)의 적어도 일부 구간에 픽셀 구동 전압(ELVDD)과 발광 소자(EL) 간에 전류 패스(current path)를 형성한다. EM 펄스(EM)의 펄스폭은 스캔 펄스[SCAN(n-1), SCAN(n)]의 그 것 보다 큰 값으로 설정될 수 있다. 예를 들어, 스캔 펄스[SCAN(n-1), SCAN(n)]의 펄스폭이 1 수평 기간일 때, EM 펄스(EM)의 펄스폭은 2 수평 기간일 수 있다.
제1 스위치 소자(M11)는 제4 노드(n4)에 연결된 제1 전극, 제1 노드(n1)에 연결된 제2 전극, 및 제2 스캔 펄스[SCAN(n)]가 인가되는 게이트 전극을 포함한다. 제1 스위치 소자(M11)는 제2 스캔 펄스[SCAN(n)]의 게이트 온 전압(VGH)에 따라 턴-온되어 센싱 단계(Ts)에서 제1 노드(n1)와 제4 노드(n4)를 연결하여 구동 소자(DT)의 전극들을 간접적인 다이오드 커넥션 구조로 연결한다.
제2 스위치 소자(M12)는 제4 노드(n4)에 연결된 제1 전극, 제1 초기화 전압(Vinit1)이 인가되는 제2 전극, 및 제1 스캔 펄스[SCAN(n-1)]가 인가되는 게이트 전극을 포함한다. 제2 스위치 소자(M12)는 제1 스캔 펄스[SCAN(n-1)]의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 단계(Ti)에서 제4 노드(n4)에 제1 초기화 전압(Vinit1)을 공급한다.
제3 스위치 소자(M13)는 제2 초기화 전압(Vinit2)이 인가되는 제1 전극, 제2 노드(n2)에 연결된 제2 전극, 및 제1 스캔 펄스[SCAN(n-1)]가 인가되는 게이트 전극을 포함한다. 제3 스위치 소자(M13)는 제1 스캔 펄스[SCAN(n-1)]의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 단계(Ti)에서 제2 노드(n2)에 제2 초기화 전압(Vinit2)을 공급한다.
제4 스위치 소자(M14)는 제1 초기화 전압(Vini1)이 인가되는 제1 전극, 제5 노드(n5)에 연결된 제2 전극, 및 제1 스캔 펄스[SCAN(n-1)]가 인가되는 게이트 전극을 포함한다. 제4 스위치 소자(M14)는 제1 스캔 펄스[SCAN(n-1)]의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 단계(Ti)에서 제5 노드(n5)에 제1 초기화 전압(Vinit1)을 공급한다.
제5 스위치 소자(M15)는 제3 노드(n3)에 연결된 제1 전극, 데이터 전압(Vdata)이 인가되는 제2 전극, 및 제2 스캔 펄스[SCAN(n)]가 인가되는 게이트 전극을 포함한다. 제5 스위치 소자(M15)는 제2 스캔 펄스[SCAN(n)]의 게이트 온 전압(VGH)에 따라 턴-온되어 센싱 단계(Ts)에서 제3 노드(n3)에 데이터 전압(Vdata)을 공급한다.
제6 스위치 소자(M16)는 픽셀 구동 전압(ELVDD)이 인가되는 제1 전극, 제1 노드(n1)에 연결된 제2 전극, 및 EM 펄스(EM)가 인가되는 게이트 전극을 포함한다. 제6 스위치 소자(M16)는 EM 펄스(EM)의 게이트 오프 전압(VEL)에 따라 초기화 단계(Ti)와 센싱 단계(Ts)에서 턴-오프된다. EM 펄스(EM)가 인가되는 게이트 라인의 전압은 발광 단계(Tem)의 적어도 일부 구간에서 게이트 온 전압(VEH)이다. 따라서, 제6 스위치 소자(M16)는 발광 단계(Tem)의 적어도 일부 구간에 턴-온되어 픽셀 구동 전압(ELVDD)과 구동 소자(DT) 간에 전류 패스(current path)를 형성한다.
제7 스위치 소자(M17)는 제3 노드(n3)에 연결된 제1 전극, 제5 노드(n5)에 연결된 제2 전극, 및 EM 펄스(EM)가 인가되는 게이트 전극을 포함한다. 제7 스위치 소자(M17)는 EM 펄스(EM)의 게이트 오프 전압(VEL)에 따라 초기화 단계(Ti)와 센싱 단계(Ts)에서 턴-오프된다. EM 펄스(EM)가 인가되는 게이트 라인의 전압은 발광 단계(Tem)의 적어도 일부 구간에서 게이트 온 전압(VEH)이다. 따라서, 제7 스위치 소자(M17)는 발광 단계(Tem)의 적어도 일부 구간에서 턴-온되어 구동 소자(DT)와 발광 소자(EL) 간에 전류 패스를 형성한다.
초기화 단계(Ti)에서 제1 스캔 펄스[SCAN(n-1)]가 게이트 온 전압(VGH)으로 발생된다. 이 때, 제2 스캔 펄스[SCAN(n)]와 EM 펄스(EM)는 게이트 오프 전압(VGL, VEL)이다. 초기화 단계(Ti)에서 도 7a에 도시된 바와 같이 제2, 제3 및 제4 스위치 소자들(M12, M13, M14)이 턴-온되어 제4 노드(n4)가 제1 초기화 전압(Vini1)으로, 제2 노드(n2)가 제1 초기화 전압(Vinit1) 보다 낮은 제2 초기화 전압(Vinit2)으로 각각 초기화된다. 초기화 단계(Ti)에서 구동 소자(DT)는 게이트-소스간 전압(Vgs)이 문턱 전압(Vth) 이상으로 설정되어 턴-온된다. 제5 노드(n5)는 초기화 단계(Ti)에서 제1 초기화 전압(Vinit1)으로 초기화된다.
초기화 단계(Ti)의 결과, 도 8a 및 도 8b와 같이 제4 노드(n4)의 전압(DRG)은 제1 초기화 전압(Vinit1)으로 초기화되고, 제4 노드(n4)의 전압(DRG')은 제1 초기화 전압(Vinit1) 보다 낮은 제2 초기화 전압(Vinit2)으로 초기화된다. 도 8a 및 도 8b의 파형들은 도 제1 및 제2 커패시터들(Csup, Cst)의 용량이 같을 때 초기화 단계(Ti와 센싱 단계(Ts)에서 제2, 제3 및 제4 노드(n2, n3, n4)의 전압 변화를 나타낸다.
센싱 단계(Ts)에서 데이터 전압(Vdata)에 동기되는 제2 스캔 펄스[SCAN(n)]가 게이트 온 전압(VGH)으로 발생된다. 데이터 전압(Vdata)은 센싱 단계에서 데이터 라인과 제5 스위치 소자(M15)를 통해 픽셀 회로에 인가되어 픽셀 데이터가 서브 픽셀에 기입된다. 제1 스캔 펄스[SCAN(n-1)]와 EM 펄스(EM)는 센싱 단계(Ts)에서 게이트 오프 전압(VGL, VEL)이다. 센싱 단계(Ts)에서 도 7b에 도시된 바와 같이 제1 및 제5 스위치 소자들(M11, M15)이 턴-온되어 데이터 전압(Vdata)이 제3 노드(n3), 구동 소자(DT), 제1 노드(n1), 및 제4 노드(n4)에 인가된다. 센싱 단계(Ts)에서, 제2 및 제4 노드(n2, n4)의 전압이 데이터 전압(Vdata)에 의해 도 8a 및 도 8b와 같이 감소된다. 센싱 단계(Ts)에서 제2 노드(n2)와 제3 노드(n3)의 전압(DRG', DRS)의 차가 구동 소자(DT)의 문턱 전압(Vth)에 도달할 때 구동 소자(DT)가 턴-오프되고 구동 소자(DT)의 문턱 전압(Vth)이 제2 커패시터(Cst)에 저장된다.
센싱 단계(Ts)의 결과, 제2 노드(n2)의 전압(DRG)이 Vdata+Vth이고, 제4 노드(n4)의 전압(DRG)이 (Vinit1-Vinit2)+Vdata+Vth이다. 센싱 단계(Ts)에서 제4 노드(n2)의 전압(DRG)은 도 8a 및 도 8b와 같이 2(DRG'-Vth) 만큼 변할 수 있다. 제3 노드(n3)의 전압(DRS)은 데이터 전압(Vdata)이다. 센싱 단계(Ts)의 결과 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 제2 커패시터(Cst)에 저장된다. 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 정극성 전압으로 시프트되거나 부극성 전압으로 시프트되더라도 구동 소자(DT)의 문턱 전압(Vth)이 센싱될 수 있다.
발광 단계(Tem)에서 EM 펄스(EM)가 게이트 온 전압(VEH)으로 반전된다. 제1 및 제2 스캔 펄스[SCAN(n-1), SCAN(n)]는 발광 단계(Tem)에서 게이트 오프 전압(VGL)이다. 발광 단계(Tem)에서 도 7c에 도시된 바와 같이 제6 및 제7 스위치 소자들(M16, M17)이 턴-온되는 반면, 그 이외의 스위치 소자들(M11~M15)은 턴-오프된다. 발광 단계(Tem)에서, 제2 커패시터(Cst)에 저장된 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)에 전류가 공급된다. 발광 단계(Tem)에서, 발광 소자(EL)는 구동 소자(DT)를 통해 공급되는 전류에 의해 픽셀 데이터의 계조에 대응하는 목표 휘도로 발광된다.
도 5 내지 도 7c에 도시된 픽셀 회로에서 제2 노드(n2)에 제1 및 제2 커패시터들(Csup, Cst)이 병렬로 연결되어 이 커패시터들(Csup, Cst)의 전압 분배에 의해 변경되는 제2 노드(n2)의 전압(ΔDRG')은
Figure pat00001
이다. ΔDRG 는 제4 노드(n4)의 전압이다. 제1 및 제2 커패시터들(Csup, Cst)은 표시패널(100)의 단면 구조에서 볼 때 도 16에서 절연층을 사이에 두고 대향되는 두 개의 금속층으로 구현될 수 있다.
도 9는 본 발명의 제3 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 9에 도시된 픽셀 회로의 게이트 신호는 도 6과 같다.
도 6 및 도 9를 참조하면, 픽셀 회로는 발광 소자(EL), 구동 소자(DT), 제1 내지 제7 스위치 소자들(M21~M27), 제1 커패시터(Csup), 및 제2 커패시터(Cst)를 포함한다. 구동 소자(DT)와 스위치 소자들(M21~M27)은 n 채널 트랜지스터로 구현될 수 있다.
이 픽셀 회로는 게이트 신호[SCAN(n-1), SCAN(n), EM]가 인가되는 게이트 라인들, 데이터 전압(Vdata)이 인가되는 데이터 라인에 연결된다. 또한, 픽셀 회로에 픽셀 구동 전압(ELVDD)이 인가되는 제1 전원 라인, 제1 초기화 전압(Vinit1)이 인가되는 제2 전원 라인, 제2 초기화 전압(Vinit2)이 인가되는 제3 전원 라인, 및 저전위 전원 전압(ELVSS)이 인가되는 제4 전원 라인이 연결된다.
픽셀 회로에 인가되는 직류 전압은 ELVDD > Vinit1 > Vinit2 > ELVSS으로 설정될 수 있다. 게이트 온 전압(VGH, VEH)은 픽셀 구동 전압(ELVDD) 보다 높은 전압으로 설정되고, 게이트 오프 전압(VGL, VEL)은 저전위 전원 전압(ELVSS) 보다 낮은 전압으로 설정될 수 있다. 제2 초기화 전압(Vinit2)은 제1 초기화 전압(Vinit1) 보다 낮은 전압(Vinit1 > Vini2)으로 설정될 수 있다. 제1 및 제2 초기화 전압(Vinit1, Vinit2)은 Vinit1 > 2(Vinit2-Vth)의 조건을 충족하는 전압으로 설정될 수 있다. 여기서, “Vth”는 구동 소자(DT)의 문턱 전압이다. 제2 초기화 전압(Vinit2)은 구동 소자(DT)의 문턱 전압(Vth) 보다 높거나(Vinit2 > Vth), 데이터 전압(Vdata)과 구동 소자(DT)의 문턱 전압(Vth)의 합(Vdata+Vth) 보다 높은(Vinit2 > Vdata+Vth) 전압으로 설정될 수 있다.
발광 소자(EL)는 제5 노드(n5)에 연결된 애노드 전극, 저전위 전원 전압(ELVSS)이 인가되는 캐소드 전극, 및 그 전극들 사이에 연결된 유기 화합물층을 포함할 수 있다. 구동 소자(DT)는 제1 노드(n1)에 연결된 제1 전극, 제2 노드(n2)에 연결된 게이트 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.
제1 커패시터(Csup)는 제2 노드(n2)와 제4 노드(n4) 사이에 연결된다. 제2 커패시터(Cst)는 제4 노드(n4)와 제3 노드(n3) 사이에 연결된다. 제1 및 제2 커패시터들(Csup, Cst)은 제2 노드(n2)와 제3 노드(n3) 사이에서 직렬 연결되어 그 크기가 커질 수 있다. 직렬 연결된 제1 및 제2 커패시터들(Csup, Cst)의 전압 분배로 인하여, 데이터 전압(Vdata)의 동적 범위(Dynamic range)가 증가하여 저계조의 얼룩이 개선될 수 있다.
제1 및 제2 스캔 펄스[SCAN(n-1), SCAN(n)]는 게이트 온 전압(VGH)의 펄스로 발생되며, 서로 동일한 펄스폭을 가진다. 제1 스캔 펄스[SCAN(n-1)]는 제2 스캔 펄스[SCAN(n)] 보다 앞선 초기화 단계(Ti)에서 발생된다. 제2 스캔 펄스[SCAN(n)]는 데이터 전압(Vdata)에 동기되어 센싱 단계(Ts)에서 발생된다.
EM 펄스(EM)는 초기화 단계(Ti)와 센싱 단계(Ts)에서 게이트 오프 전압(VEL)으로 발생된다. EM 펄스(EM)는 발광 단계(Tem)에서 게이트 온 전압(VEH)으로 반전되어 발광 단계(Tem)의 적어도 일부 구간에 픽셀 구동 전압(ELVDD)과 발광 소자(EL) 간에 전류 패스를 형성한다. EM 펄스(EM)의 펄스폭은 스캔 펄스[SCAN(n-1), SCAN(n)]의 그 것 보다 큰 값으로 설정될 수 있다. 예를 들어, 스캔 펄스[SCAN(n-1), SCAN(n)]의 펄스폭이 1 수평 기간일 때, EM 펄스(EM)의 펄스폭은 2 수평 기간일 수 있다.
제1 스위치 소자(M21)는 제4 노드(n4)에 연결된 제1 전극, 제1 노드(n1)에 연결된 제2 전극, 및 제2 스캔 펄스[SCAN(n)]가 인가되는 게이트 전극을 포함한다. 제1 스위치 소자(M21)는 제2 스캔 펄스[SCAN(n)]의 게이트 온 전압(VGH)에 따라 턴-온되어 센싱 단계(Ts)에서 제1 노드(n1)와 제4 노드(n4)를 연결하여 구동 소자(DT)의 전극들을 간접적인 다이오드 커넥션 구조로 연결한다.
제2 스위치 소자(M22)는 제4 노드(n4)에 연결된 제1 전극, 제1 초기화 전압(Vinit1)이 인가되는 제2 전극, 및 제1 스캔 펄스[SCAN(n-1)]가 인가되는 게이트 전극을 포함한다. 제2 스위치 소자(M22)는 제1 스캔 펄스[SCAN(n-1)]의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 단계(Ti)에서 제4 노드(n4)에 제1 초기화 전압(Vinit1)을 공급한다.
제3 스위치 소자(M23)는 제2 초기화 전압(Vinit2)이 인가되는 제1 전극, 제2 노드(n2)에 연결된 제2 전극, 및 제1 스캔 펄스[SCAN(n-1)]가 인가되는 게이트 전극을 포함한다. 제3 스위치 소자(M23)는 제1 스캔 펄스[SCAN(n-1)]의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 단계(Ti)에서 제2 노드(n2)에 제2 초기화 전압(Vinit2)을 공급한다.
제4 스위치 소자(M24)는 제1 초기화 전압(Vini1)이 인가되는 제1 전극, 제5 노드(n5)에 연결된 제2 전극, 및 제1 스캔 펄스[SCAN(n-1)]가 인가되는 게이트 전극을 포함한다. 제4 스위치 소자(M24)는 제1 스캔 펄스[SCAN(n-1)]의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 단계(Ti)에서 제5 노드(n5)에 제1 초기화 전압(Vinit1)을 공급한다.
제5 스위치 소자(M25)는 제3 노드(n3)에 연결된 제1 전극, 데이터 전압(Vdata)이 인가되는 제2 전극, 및 제2 스캔 펄스[SCAN(n)]가 인가되는 게이트 전극을 포함한다. 제5 스위치 소자(M25)는 제2 스캔 펄스[SCAN(n)]의 게이트 온 전압(VGH)에 따라 턴-온되어 센싱 단계(Ts)에서 제3 노드(n3)에 데이터 전압(Vdata)을 공급한다.
제6 스위치 소자(M26)는 픽셀 구동 전압(ELVDD)이 인가되는 제1 전극, 제1 노드(n1)에 연결된 제2 전극, 및 EM 펄스(EM)가 인가되는 게이트 전극을 포함한다. 제6 스위치 소자(M26)는 EM 펄스(EM)의 게이트 오프 전압(VEL)에 따라 초기화 단계(Ti)와 센싱 단계(Ts)에서 턴-오프된다. EM 펄스(EM)가 인가되는 게이트 라인의 전압은 발광 단계(Tem)의 적어도 일부 구간에서 게이트 온 전압(VEH)이다. 따라서, 제6 스위치 소자(M26)는 발광 단계(Tem)의 적어도 일부 구간에 턴-온되어 픽셀 구동 전압(ELVDD)과 구동 소자(DT) 간에 전류 패스를 형성한다.
제7 스위치 소자(M27)는 제3 노드(n3)에 연결된 제1 전극, 제5 노드(n5)에 연결된 제2 전극, 및 EM 펄스(EM)가 인가되는 게이트 전극을 포함한다. 제7 스위치 소자(M27)는 EM 펄스(EM)의 게이트 오프 전압(VEL)에 따라 초기화 단계(Ti)와 센싱 단계(Ts)에서 턴-오프되고, 발광 단계(Tem)에서 턴-온된다. 제7 스위치 소자(M27)는 발광 단계(Tem)의 적어도 일부 구간에서 턴-온되어 구동 소자(DT)와 발광 소자(EL) 간에 전류 패스를 형성한다.
초기화 단계(Ti)에서 제1 스캔 펄스[SCAN(n-1)]가 게이트 온 전압(VGH)으로 발생된다. 이 때, 제2 스캔 펄스[SCAN(n)]와 EM 펄스(EM)는 게이트 오프 전압(VGL, VEL)이다. 초기화 단계(Ti)에서 도 10a에 도시된 바와 같이 제2, 제3 및 제4 스위치 소자들(M22, M23, M24)이 턴-온되어 제4 노드(n4)가 제1 초기화 전압(Vini1)으로, 제2 노드(n2)가 제1 초기화 전압(Vinit1) 보다 낮은 제2 초기화 전압(Vinit2)으로 각각 초기화된다. 초기화 단계(Ti)에서 구동 소자(DT)는 게이트-소스간 전압(Vgs)이 문턱 전압(Vth) 이상으로 설정되어 턴-온된다. 제5 노드(n5)는 초기화 단계(Ti)에서 제1 초기화 전압(Vinit1)으로 초기화된다.
초기화 단계(Ti)의 결과, 도 8a 및 도 8b와 같이 제4 노드(n4)의 전압(DRG)은 제1 초기화 전압(Vinit1)으로 초기화되고, 제4 노드(n4)의 전압(DRG')은 제1 초기화 전압(Vinit1) 보다 낮은 제2 초기화 전압(Vinit2)으로 초기화된다.
센싱 단계(Ts)에서 데이터 전압(Vdata)에 동기되는 제2 스캔 펄스[SCAN(n)]가 게이트 온 전압(VGH)으로 발생된다. 데이터 전압(Vdata)은 센싱 단계에서 데이터 라인과 제5 스위치 소자(M25)를 통해 픽셀 회로에 인가된다. 제1 스캔 펄스[SCAN(n-1)]와 EM 펄스(EM)는 센싱 단계(Ts)에서 게이트 오프 전압(VGL, VEL)이다. 센싱 단계(Ts)에서 도 10b에 도시된 바와 같이 제1 및 제5 스위치 소자들(M21, M25)이 턴-온되어 데이터 전압(Vdata)이 제3 노드(n3), 구동 소자(DT), 제1 노드(n1), 및 제4 노드(n4)에 인가된다. 센싱 단계(Ts)에서, 제2 및 제4 노드(n2, n4)의 전압이 데이터 전압(Vdata)에 의해 도 8a 및 도 8b와 같이 감소된다. 센싱 단계(Ts)에서 제2 노드(n2)와 제3 노드(n3)의 전압(DRG', DRS)의 차가 구동 소자(DT)의 문턱 전압(Vth)에 도달할 때 구동 소자(DT)가 턴-오프되고 구동 소자(DT)의 문턱 전압(Vth)이 제2 커패시터(Cst)에 저장된다.
센싱 단계(Ts)의 결과, 제2 노드(n2)의 전압(DRG)이 Vdata+Vth이고, 제4 노드(n4)의 전압(DRG)이 (Vinit1-Vinit2)+Vdata+Vth이다. 센싱 단계(Ts)에서 제4 노드(n4)의 전압(DRG)은 도 8a 및 도 8b와 같이 2(DRG'-Vth) 만큼 변할 수 있다. 제3 노드(n3)의 전압(DRS)은 데이터 전압(Vdata)이다. 센싱 단계(Ts)의 결과, 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 제2 커패시터(Cst)에 저장된다. 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 정극성 전압으로 시프트되거나 부극성 전압으로 시프트되더라도 구동 소자(DT)의 문턱 전압(Vth)이 센싱될 수 있다.
발광 단계(Tem)에서 EM 펄스(EM)가 게이트 온 전압(VEH)으로 반전된다. 제1 및 제2 스캔 펄스[SCAN(n-1), SCAN(n)]는 발광 단계(Tem)에서 게이트 오프 전압(VGL)이다. 발광 단계(Tem)에서 도 10c에 도시된 바와 같이 제6 및 제7 스위치 소자들(M26, M27)이 턴-온되는 반면, 그 이외의 스위치 소자들(M21~M25)은 턴-오프된다. 발광 단계(Tem)에서, 제2 커패시터(Cst)에 저장된 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)에 전류가 공급된다. 발광 단계(Tem)에서, 발광 소자(EL)는 구동 소자(DT)를 통해 공급되는 전류에 의해 픽셀 데이터의 계조에 대응하는 목표 휘도로 발광된다.
제1 및 제2 커패시터들(Csup, Cst)은 표시패널(100)의 단면 구조에서 볼 때 도 16에서 절연층을 사이에 두고 대향되는 두 개의 금속층으로 구현될 수 있다.
도 11은 본 발명의 제4 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 12는 도 11에 도시된 픽셀 회로에 인가되는 게이트 신호와 구동 소자의 게이트 전압을 보여 주는 파형도이다.
도 11 및 도 12를 참조하면, 픽셀 회로는 발광 소자(EL), 구동 소자(DT), 제1 내지 제6 스위치 소자들(M31~M36), 제1 커패시터(Csup), 및 제2 커패시터(Cst)를 포함한다. 구동 소자(DT)와 스위치 소자들(M31~M36)은 n 채널 트랜지스터로 구현될 수 있다.
이 픽셀 회로는 게이트 신호[SCAN(n-1), SCAN(n), SCAN2H(n), EM1, EM2]가 인가되는 게이트 라인들, 데이터 전압(Vdata)이 인가되는 데이터 라인에 연결된다. 또한, 픽셀 회로에 픽셀 구동 전압(ELVDD)이 인가되는 제1 전원 라인, 제1 초기화 전압(Vinit1)이 인가되는 제2 전원 라인, 제2 초기화 전압(Vinit2)이 인가되는 제3 전원 라인, 및 저전위 전원 전압(ELVSS)이 인가되는 제4 전원 라인이 연결된다.
제1 및 제2 초기화 전압(Vinit1, Vinit2)은 픽셀 구동 전압(ELVDD) 보다 낮고, 저전위 전원 전압(ELVSS) 보다 높은 전압으로 설정될 수 있다. 게이트 온 전압(VGH, VEH)은 픽셀 구동 전압(ELVDD) 보다 높은 전압으로 설정되고, 게이트 오프 전압(VGL, VEL)은 저전위 전원 전압(ELVSS) 보다 낮은 전압으로 설정될 수 있다. 제1 및 제2 초기화 전압(Vinit1, Vinit2)은 서로 동일하거나 상이한 전압으로 설정될 수 있다.
발광 소자(EL)는 제5 노드(n5)에 연결된 애노드 전극, 저전위 전원 전압(ELVSS)이 인가되는 캐소드 전극, 및 그 전극들 사이에 연결된 유기 화합물층을 포함할 수 있다. 구동 소자(DT)는 제1 노드(n1)에 연결된 제1 전극, 제2 노드(n2)에 연결된 게이트 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.
제1 커패시터(Csup)는 제2 노드(n2)와 제4 노드(n4) 사이에 연결된다. 제2 커패시터(Cst)는 제2 노드(n2)와 제3 노드(n3) 사이에 연결된다. 제1 및 제2 커패시터들(Csup, Cst)은 제2 노드(n2)에 병렬 연결된다.
제1 및 제2 스캔 펄스[SCAN(n-1), SCAN(n)]는 게이트 온 전압(VGH)의 펄스로 발생되며, 서로 동일한 펄스폭을 가진다. 제1 스캔 펄스[SCAN(n-1)]는 제2 스캔 펄스[SCAN(n)] 보다 앞선 초기화 단계(Tis)에서 발생된다. 제2 스캔 펄스[SCAN(n)]는 데이터 전압(Vdata)에 동기된다.
제3 스캔 펄스[SCAN2H(n)]는 초기화 단계(Tis)와, 센싱 단계(Ts)에서 게이트 온 전압(VGH)의 펄스로 발생되며 제1 및 제2 스캔 펄스[SCAN(n-1), SCAN(N)]의 펄스폭 보다 긴 펄스폭을 가진다. 제1 및 제2 스캔 펄스[SCAN(n-1), SCAN(N)]의 펄스폭이 1 수평 기간일 때, 제3 스캔 펄스[SCAN2H(n)]의 펄스폭은 2 수평 기간(2H)으로 설정될 수 있다.
제2 스캔 펄스[SCAN(n)]와 제3 스캔 펄스[SCAN2H(n)]는 픽셀 데이터가 픽셀 회로에 기입되는 시간과, 다이오드 커넥션 회로를 이용한 구동 소자의 문턱 전압 센싱 시간을 다르게 제어한다. 이로 인하여, 구동 소자(DT)의 문턱 전압 센싱 시간을 2 수평 기간(2H)으로 길게 확보할 수 있다.
제1 및 제2 EM 펄스(EM1, EM2)는 발광 단계(Tem)에서 게이트 온 전압(VEH)으로 반전되어 발광 단계(Tem)의 적어도 일부 구간에 픽셀 구동 전압(ELVDD)과 발광 소자(EL) 간에 전류 패스를 형성한다. 제1 및 제2 EM 펄스(EM1, EM2)의 펄스폭은 제1 및 제2 스캔 펄스[SCAN(n-1), SCAN(n)] 보다 크고 제3 스캔 펄스[SCAN2H(n)]와 동일하게 설정될 수 있다. 예를 들어, 스캔 펄스[SCAN(N-1), SCAN(N)]의 펄스폭이 1 수평 기간일 때, 제1 및 제2 EM 펄스들(EM1, EM2)의 펄스폭은 2 수평 기간일 수 있다.
제1 EM 펄스(EM1)는 제1 EM 펄스(EM1) 보다 위상의 늦은 펄스로, 센싱 단계(Ts)에서 게이트 오프 전압(VEL)으로 발생된다. 제1 EM 펄스(EM1)는 발광 단계(Tem)의 초기 대략 1 수평 기간 정도 게이트 오프 전압(VEL)을 유지할 수 있으나 이에 한정되지 않는다. 제2 EM 펄스(EM2)는 초기화 단계(Tis)와 센싱 단계(Ts)에서 게이트 오프 전압(VEL)으로 발생된다. 제1 EM 펄스(EM1)는 제2 EM 펄스(EM2) 보다 위상이 90° 늦게 설정되어 대략 1 수평 기간 만큼 제2 EM 펄스(EM2)와 중첩될 수 있다.
제1 스위치 소자(M31)는 제4 노드(n4)에 연결된 제1 전극, 제1 노드(n1)에 연결된 제2 전극, 및 제3 스캔 펄스[SCAN2H(n)]가 인가되는 게이트 전극을 포함한다. 제1 스위치 소자(M31)는 제3 스캔 펄스[SCAN2H(n)]의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 단계(Tis)와 센싱 단계(Ts)에서 제1 노드(n1)와 제4 노드(n4)를 연결하여 구동 소자(DT)의 전극들을 간접적인 다이오드 커넥션 구조로 연결한다. 제1 스위치 소자(M31)가 턴-온된 2 수평 기간(2H) 동안 구동 소자(DT)의 문턱 전압(Vth)이 센싱되어 제2 커패시터(Cst)에 저장된다.
제2 스위치 소자(M32)는 제2 초기화 전압(Vinit2)이 인가되는 제1 전극, 제2 노드(n2)에 연결된 제2 전극, 및 제1 스캔 펄스[SCAN(n-1)]가 인가되는 게이트 전극을 포함한다. 제2 스위치 소자(M32)는 제1 스캔 펄스[SCAN(n-1)]의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 단계(Tis)에서 제2 노드(n2)에 제2 초기화 전압(Vinit2)을 공급한다.
제3 스위치 소자(M33)는 제1 초기화 전압(Vini1)이 인가되는 제1 전극, 제5 노드(n5)에 연결된 제2 전극, 및 제1 스캔 펄스[SCAN(n-1)]가 인가되는 게이트 전극을 포함한다. 제3 스위치 소자(M33)는 제1 스캔 펄스[SCAN(n-1)]의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 단계(Tis)에서 제5 노드(n5)에 제1 초기화 전압(Vinit1)을 공급한다.
제4 스위치 소자(M34)는 제3 노드(n3)에 연결된 제1 전극, 데이터 전압(Vdata)이 인가되는 제2 전극, 및 제2 스캔 펄스[SCAN(n)]가 인가되는 게이트 전극을 포함한다. 제4 스위치 소자(M34)는 제2 스캔 펄스[SCAN(n)]의 게이트 온 전압(VGH)에 따라 턴-온되어 센싱 단계(Ts)에서 제3 노드(n3)에 데이터 전압(Vdata)을 공급한다.
제5 스위치 소자(M35)는 픽셀 구동 전압(ELVDD)이 인가되는 제1 전극, 제1 노드(n1)에 연결된 제2 전극, 및 제1 EM 펄스(EM1)가 인가되는 게이트 전극을 포함한다. 제5 스위치 소자(M35)는 제1 EM 펄스(EM1)의 게이트 오프 전압(VEL)에 따라 센싱 단계(Ts)에서 턴-오프된다. 제1 EM 펄스(EM1)가 인가되는 게이트 라인의 전압은 발광 단계(Tem)의 적어도 일부 구간에서 게이트 온 전압(VEH)이다. 따라서, 제5 스위치 소자(M35)는 발광 단계(Tem)의 적어도 일부 구간에 턴-온되어 픽셀 구동 전압(ELVDD)과 구동 소자(DT) 간에 전류 패스를 형성한다.
제6 스위치 소자(M36)는 제3 노드(n3)에 연결된 제1 전극, 제5 노드(n5)에 연결된 제2 전극, 및 제2 EM 펄스(EM2)가 인가되는 게이트 전극을 포함한다. 제6 스위치 소자(M36)는 초기화 단계(Tis)와 센싱 단계(Ts)의 적어도 일부 구간에서 턴-오프되고, 센싱 단계(Ts)의 후반부와 발광 단계(Tem)에서 턴-온된다. 제6 스위치 소자(M36)는 발광 단계(Tem)의 적어도 일부 구간에서 턴-온되어 구동 소자(DT)와 발광 소자(EL) 간에 전류 패스를 형성한다.
초기화 단계(Tis)에서 제1 스캔 펄스[SCAN(n-1)], 제3 스캔 펄스[SCAN2H(n)], 및 제1 EM 펄스(EM1)의 전압이 게이트 온 전압(VGH)이다. 이 때, 제2 스캔 펄스[SCAN(n)]와 제2 EM 펄스(EM2)는 게이트 오프 전압(VGL, VEL)이다. 초기화 단계(Tis)에서 도 13a에 도시된 바와 같이 제1, 제2 및 제3 스위치 소자들(M31, M32, M33)이 턴-온되어 제4 노드(n4)가 픽셀 구동 전압(EVDD)으로 충전되고, 제2 노드(n2)가 픽셀 구동 전압(ELVDD) 보다 낮은 제2 초기화 전압(Vinit2)으로 충전된다. 초기화 단계(Tis)에서 구동 소자(DT)는 턴-온된 제1 스위치 소자(M31)에 의해 다이오드 커넥션 방식으로 그 문턱 전압이 센싱된다. 제5 노드(n5)는 초기화 단계(Tis)에서 제1 초기화 전압(Vinit1)으로 초기화된다.
센싱 단계(Ts)에서 데이터 전압(Vdata)에 동기되는 제2 스캔 펄스[SCAN(n)]가 게이트 온 전압(VGH)으로 발생되고, 제3 스캔 펄스[SCAN2H(n)]는 게이트 온 전압(VGH)을 유지한다. 센싱 단계(Ts)에서 제1 스캔 펄스[SCAN(n-1)]와 제1 및 제2 EM 펄스들(EM1, EM2)의 전압은 게이트 오프 전압(VGL, VEL)이다. 데이터 전압(Vdata)은 센싱 단계에서 데이터 라인과 제4 스위치 소자(M34)를 통해 픽셀 회로에 인가된다. 센싱 단계(Ts)에서 도 13b에 도시된 바와 같이 제1 스위치 소자(M31)가 온(On) 상태를 유지하여 구동 소자(DT)의 문턱 전압(Vth)이 센싱된다. 센싱 단계(Ts)에서 제2 노드(n2)와 제3 노드(n3)의 전압(DRG', DRS)의 차가 구동 소자(DT)의 문턱 전압(Vth)에 도달할 때 구동 소자(DT)가 턴-오프되고 구동 소자(DT)의 문턱 전압(Vth)이 제2 커패시터(Cst)에 저장된다. 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 정극성 전압으로 시프트되거나 부극성 전압으로 시프트되더라도 구동 소자(DT)의 문턱 전압(Vth)이 센싱될 수 있다.
발광 단계(Tem)에서 제1 및 제2 EM 펄스들(EM1, EM2)의 전압이 게이트 온 전압(VEH)이다. 스캔 펄스들[SCAN(n-1), SCAN(n), SCAN2H(n)]의 전압은 발광 단계(Tem)에서 게이트 오프 전압(VGL)이다. 발광 단계(Tem)에서 도 13c에 도시된 바와 같이 제5 및 제6 스위치 소자들(M35, M36)이 턴-온되는 반면, 그 이외의 스위치 소자들(M31~M34)은 턴-오프된다. 발광 단계(Tem)에서, 제2 커패시터(Cst)에 저장된 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)에 전류가 공급된다. 발광 단계(Tem)에서, 발광 소자(EL)는 구동 소자(DT)를 통해 공급되는 전류에 의해 픽셀 데이터의 계조에 대응하는 목표 휘도로 발광된다.
제1 및 제2 커패시터들(Csup, Cst)은 표시패널(100)의 단면 구조에서 볼 때 도 16에서 절연층을 사이에 두고 대향되는 두 개의 금속층으로 구현될 수 있다.
도 14는 본 발명의 제5 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 14에 도시된 픽셀 회로의 게이트 신호는 도 12와 같다.
도 12 및 도 14를 참조하면, 픽셀 회로는 발광 소자(EL), 구동 소자(DT), 제1 내지 제6 스위치 소자들(M41~M46), 제1 커패시터(Csup), 및 제2 커패시터(Cst)를 포함한다. 구동 소자(DT)와 스위치 소자들(M41~M46)은 n 채널 트랜지스터로 구현될 수 있다.
이 픽셀 회로는 게이트 신호[SCAN(n-1), SCAN(n), SCAN2H(n), EM1, EM2]가 인가되는 게이트 라인들, 데이터 전압(Vdata)이 인가되는 데이터 라인에 연결된다. 또한, 픽셀 회로에 픽셀 구동 전압(ELVDD)이 인가되는 제1 전원 라인, 제1 초기화 전압(Vinit1)이 인가되는 제2 전원 라인, 제2 초기화 전압(Vinit2)이 인가되는 제3 전원 라인, 및 저전위 전원 전압(ELVSS)이 인가되는 제4 전원 라인이 연결된다.
픽셀 회로에 인가되는 직류 전압은 ELVDD > Vinit1 > Vinit2 > ELVSS으로 설정될 수 있다. 게이트 온 전압(VGH, VEH)은 픽셀 구동 전압(ELVDD) 보다 높은 전압으로 설정되고, 게이트 오프 전압(VGL, VEL)은 저전위 전원 전압(ELVSS) 보다 낮은 전압으로 설정될 수 있다. 제2 초기화 전압(Vinit2)은 제1 초기화 전압(Vinit1) 보다 낮은 전압(Vinit1 > Vini2)으로 설정될 수 있다. 제1 및 제2 초기화 전압(Vinit1, Vinit2)은 Vinit1 > 2(Vinit2-Vth)의 조건을 충족하는 전압으로 설정될 수 있다. 여기서, “Vth”는 구동 소자(DT)의 문턱 전압이다. 제2 초기화 전압(Vinit2)은 구동 소자(DT)의 문턱 전압(Vth) 보다 높거나(Vinit2 > Vth), 데이터 전압(Vdata)과 구동 소자(DT)의 문턱 전압(Vth)의 합(Vdata+Vth) 보다 높은(Vinit2 > Vdata+Vth) 전압으로 설정될 수 있다.
발광 소자(EL)는 제5 노드(n5)에 연결된 애노드 전극, 저전위 전원 전압(ELVSS)이 인가되는 캐소드 전극, 및 그 전극들 사이에 연결된 유기 화합물층을 포함할 수 있다. 구동 소자(DT)는 제1 노드(n1)에 연결된 제1 전극, 제2 노드(n2)에 연결된 게이트 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.
제1 커패시터(Csup)는 제2 노드(n2)와 제4 노드(n4) 사이에 연결된다. 제2 커패시터(Cst)는 제4 노드(n4)와 제3 노드(n3) 사이에 연결된다. 제1 및 제2 커패시터들(Csup, Cst)은 제2 노드(n2)와 제3 노드(n3) 사이에서 직렬 연결된다.
스캔 펄스들[SCAN(n-1), SCAN(n), SCAN2H(n)]과 EM 펄스들(EM1, EM2)은 도 12와 실질적으로 동일하므로 이에 대한 상세한 설명을 생략하기로 한다. 스위치 소자들(M41~M46)은 도 11에 도시된 스위치 소자들과 실질적으로 동일하므로 이에 대한 상세한 설명을 생략하기로 한다.
초기화 단계(Tis)에서 제1 스캔 펄스[SCAN(n-1)], 제3 스캔 펄스[SCAN2H(n)], 및 제1 EM 펄스(EM1)의 전압이 게이트 온 전압(VGH)이다. 이 때, 제2 스캔 펄스[SCAN(n)]와 제2 EM 펄스(EM2)는 게이트 오프 전압(VGL, VEL)이다. 초기화 단계(Tis)에서 도 15a에 도시된 바와 같이 제1, 제2 및 제3 스위치 소자들(M41, M42, M43)이 턴-온되어 제4 노드(n4)가 픽셀 구동 전압(EVDD)으로 충전되고, 제2 노드(n2)가 픽셀 구동 전압(ELVDD) 보다 낮은 제2 초기화 전압(Vinit2)으로 충전된다. 초기화 단계(Tis)에서 구동 소자(DT)는 턴-온된 제1 스위치 소자(M41)에 의해 다이오드 커넥션 방식으로 그 문턱 전압이 센싱된다. 제5 노드(n5)는 초기화 단계(Tis)에서 제1 초기화 전압(Vinit1)으로 초기화된다.
센싱 단계(Ts)에서 데이터 전압(Vdata)에 동기되는 제2 스캔 펄스[SCAN(n)]가 게이트 온 전압(VGH)으로 발생되고, 제3 스캔 펄스[SCAN2H(n)]는 게이트 온 전압(VGH)을 유지한다. 센싱 단계(Ts)에서 제1 스캔 펄스[SCAN(n-1)]와 제1 및 제2 EM 펄스들(EM1, EM2)의 전압은 게이트 오프 전압(VGL, VEL)이다. 데이터 전압(Vdata)은 센싱 단계에서 데이터 라인과 제4 스위치 소자(M44)를 통해 픽셀 회로에 인가된다. 센싱 단계(Ts)에서 도 15b에 도시된 바와 같이 제1 스위치 소자(M41)가 온(On) 상태를 유지하여 구동 소자(DT)의 문턱 전압(Vth)이 센싱된다. 센싱 단계(Ts)에서 제2 노드(n2)와 제3 노드(n3)의 전압(DRG', DRS)의 차가 구동 소자(DT)의 문턱 전압(Vth)에 도달할 때 구동 소자(DT)가 턴-오프되고 구동 소자(DT)의 문턱 전압(Vth)이 제2 커패시터(Cst)에 저장된다. 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 정극성 전압으로 시프트되거나 부극성 전압으로 시프트되더라도 구동 소자(DT)의 문턱 전압(Vth)이 센싱될 수 있다.
발광 단계(Tem)에서 제1 및 제2 EM 펄스들(EM1, EM2)의 전압이 게이트 온 전압(VEH)이다. 스캔 펄스들[SCAN(n-1), SCAN(n), SCAN2H(n)]의 전압은 발광 단계(Tem)에서 게이트 오프 전압(VGL)이다. 발광 단계(Tem)에서 도 13c에 도시된 바와 같이 제5 및 제6 스위치 소자들(M45, M46)이 턴-온되는 반면, 그 이외의 스위치 소자들(M41~M44)은 턴-오프된다. 발광 단계(Tem)에서, 제2 커패시터(Cst)에 저장된 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)에 전류가 공급된다. 발광 단계(Tem)에서, 발광 소자(EL)는 구동 소자(DT)를 통해 공급되는 전류에 의해 픽셀 데이터의 계조에 대응하는 목표 휘도로 발광된다.
제1 및 제2 커패시터들(Csup, Cst)은 표시패널(100)의 단면 구조에서 볼 때 도 16에서 절연층을 사이에 두고 대향되는 두 개의 금속층으로 구현될 수 있다.
도 16은 본 발명의 일 실시예에 따른 표시패널(100)의 단면 구조에서 픽셀 회로의 커패시터들을 보여 주는 단면도이다. 표시패널(100)의 단면 구조는 도 16에 한정되지 않는다는 것에 주의하여야 한다.
도 16을 참조하면, 회로층(12)은 제1 금속층(LS), 제1 절연층(BUF), 액티브층(ACT), 제2 절연층(GI), 제2 금속층(GATE), 제3 절연층(ILD), 제3 금속층(SD1), 제4 절연층(PAC1), 제4 금속층(SD2), 및 제5 절연층(PAC2)을 포함할 수 있다.
제1 금속층(LS)은 구동 소자(DT)의 아래에 배치된 광 쉴드 패턴(Bottom shield pattern)을 포함할 수 있다. 광쉴드 패턴은 구동 소자의 반도체 패턴에 빛이 조사되지 않도록 외부 광을 차단한다. 제1 금속층의 금속 패턴들은 제1 절연층(BUF)에 의해 덮여진다.
제1 절연층(BUF)은 무기 절연재료로 형성되고 하나 이상의 절연층이 적층된 구조로 이루어질 수 있다. 액티브층(ACT)은 제1 절연층(BUF) 상에 증착되는 반도체 물질로 형성된다.
액티브층(ACT)은 픽셀 회로의 트랜지스터들 각각의 반도체 패턴을 포함한다. 액티브층(ACT)은 이온 도핑에 의해 일 부분이 금속화될 수 있다. 금속화된 액티브층은 픽셀 회로의 일부 노드에서 금속층들을 연결하는 점퍼 패턴(jumper pattern)이로 이용될 수 있다.
제2 절연층(GI)은 액티브층(ACT)을 덮도록 제1 절연층(BUF2) 상에 형성되는 무기 절연막일 수 있다. 제2 금속층(GATE)은 제2 절연층(GI) 상에 형성된다. 제2 금속층(GATE)은 게이트 라인들과 트랜지스터들의 게이트 전극 패턴을 포함할 수 있다.
제3 절연층(ILD)은 제2 금속층(GATE)의 금속 패턴들을 덮는 무기 절연막을 포함하여 제2 절연층(GI) 상에 형성된다. 제3 절연층(ILD) 상에 제3 금속층(SD1)이 형성된다. 제4 절연층(PAC1)은 제3 금속층(SD1)의 금속 패턴들을 덮는 유기 절연막을 포함한다. 제4 절연층(PAC1) 상에 제4 금속층(SD2)이 형성된다. 제3 금속층(SD1)과 제4 금속층(SD2)에 트랜지스터의 제1 및 제2 전극 패턴들과, 전원 라인들이 형성될 수 있다.
제5 절연층(PAC2)은 제4 금속층(SD2)의 금속 패턴들을 덮는 유기 절연막을 포함하여 회로층(12)의 표면을 평탄하게 한다. 제5 절연층(PAC) 상에 발광 소자(EL)의 애노드 전극(ANO)이 형성된다.
발광 소자층(14)의 뱅크 패턴(BNK)은 서브 픽셀들 각각에서 애노드 전극(ANO)을 노출하여 서브 픽셀의 발광 영역을 정의한다. 발광 소자(EL)의 유기 화합물층과 캐소드 전극(CAT)이 뱅크 패턴(BNK)과 애노드 전극(AND)을 덮는다. 봉지층(16)의 멀티 절연막(ENC)은 캐소드 전극(CAT)을 덮고 봉지층(16)의 표면을 평탄하게 한다.
제1 커패시터(Csup)는 제3 금속층(SD1)의 금속 패턴과 제2 금속층(GATE)의 금속 패턴이 중첩된 부분에 형성될 수 있다. 제2 커패시터(Cst)는 제2 금속층(GATE)의 금속 패턴과 제1 금속층(LS)의 금속 패턴이 중첩된 부분에 형성될 수 있다. 제1 및 제2 커패시터들(Csup, Cst)은 그 크기가 동일하거나 유사하게 구현될 수 있다.
도 17은 본 발명의 제6 실시예에 따른 픽셀 회로를 보여 주는 회로도이다. 도 18은 도 17에 도시된 픽셀 회로에 인가되는 게이트 신호와 구동 소자의 게이트 전압을 보여 주는 파형도이다.
도 17 및 도 18을 참조하면, 픽셀 회로는 발광 소자(EL), 구동 소자(DT), 제1 내지 제7 스위치 소자들(M51~M58), 제1 커패시터(Csup), 제2 커패시터(Cst), 및 제3 커패시터(C3)를 포함한다. 구동 소자(DT)와 스위치 소자들(M51~M58)은 n 채널 트랜지스터로 구현될 수 있다.
이 픽셀 회로는 게이트 신호[SCAN2H(n-2), SCAN(n-2), SCAN(n-1), SCAN(n), EM1, EM2]가 인가되는 게이트 라인들, 데이터 전압(Vdata)이 인가되는 데이터 라인에 연결된다. 또한, 픽셀 회로에 픽셀 구동 전압(ELVDD)이 인가되는 제1 전원 라인, 제1 초기화 전압(Vinit1)이 인가되는 제2 전원 라인, 제2 초기화 전압(Vinit2)이 인가되는 제3 전원 라인, 기준 전압(Vref)이 인가되는 제4 전원 라인, 및 저전위 전원 전압(ELVSS)이 인가되는 제5 전원 라인이 연결된다.
제1 스캔 펄스[SCAN2H(n-2)]는 제2 스캔 펄스[SCAN(n-2)]와 동시에 라이징(rising)되어 초기화 단계(Ti)와 센싱 단계(Ts)에서 게이트 온 전압(VGH)을 유지한다. 제1 스캔 펄스[SCAN2H(n-2)]는 2 수평 기간(2H)의 펄스폭을 가지며, 초기화 단계(Ti)와 센싱 단계(Ts)에서 제2 및 제3 스캔 펄스[SCAN(n-2), SCAN(n-1)]와 중첩된다.
제2 스캔 펄스[SCAN(n-2)]는 초기화 단계(Ti)에서 게이트 온 전압(VGH)으로 발생된다. 제3 스캔 펄스[SCAN(n-1)]는 센싱 단계(Ts)에서 게이트 온 전압(VGH)으로 발생된다. 제4 스캔 펄스[SCAN(n)]는 데이터 기입 단계(Tw)에서 게이트 온 전압(VGH)으로 발생된다. 제2 내지 제4 스캔 펄스들[SCAN(n-2), SCAN(n-1), SCAN(n)]은 각각 1 수평 기간의 펄스폭을 가지며 위상이 순차적으로 시프트된다.
제1 EM 펄스(EM1)는 초기화 단계(Ti), 센싱 단계(Ts) 및 데이터 기입 단계(Tw)에서 게이트 오프 전압(VEL)으로 발생된다. 제2 EM 펄스(EM2)는 제1 EM 펄스(EM1) 보다 위상이 늦은 펄스로 발생되어 제1 EM 펄스(EM1)가 라이징된 후 대략 1 수평 기간 뒤에 라이징된다. 제2 EM 펄스(EM2)는 센싱 단계(Ts) 및 데이터 기입 단계(Tw)에서 게이트 오프 전압(VEL)으로 발생된다. 제2 EM 펄스(EM2)는 발광 단계(Tem)의 초기에 대략 1 수평 기간 정도 게이트 오프 전압(VEL)을 유지할 수 있으나 이에 한정되지 않는다. 제1 내지 제2 EM 펄스(EM1, EM2)은 동일한 펄스폭 예를 들어, 3 수평 기간(3H)의 펄스폭을 가질 수 있다. 제2 EM 펄스(EM2)는 2 수평 기간(2H) 만큼 제1 EM 펄스(EM1)와 중첩될 수 있다.
기준 전압(Vref)과 제1 및 제2 초기화 전압(Vinit1, Vini2)은 픽셀 구동 전압(ELVDD) 보다 낮고, 저전위 전원 전압(ELVSS) 보다 높은 전압으로 설정될 수 있다. 게이트 온 전압(VGH, VEH)은 픽셀 구동 전압(ELVDD) 보다 높은 전압으로 설정되고, 게이트 오프 전압(VGL, VEL)은 저전위 전원 전압(ELVSS) 보다 낮은 전압으로 설정될 수 있다.
발광 소자(EL)는 제5 노드(n5)에 연결된 애노드 전극, 저전위 전원 전압(ELVSS)이 인가되는 캐소드 전극, 및 그 전극들 사이에 연결된 유기 화합물층을 포함할 수 있다. 구동 소자(DT)는 제1 노드(n1)에 연결된 제1 전극, 제2 노드(n2)에 연결된 게이트 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.
제1 커패시터(Csup)는 제2 노드(n2)와 제4 노드(n4) 사이에 연결된다. 제2 커패시터(Cst)는 제2 노드(n2)와 제3 노드(n3) 사이에 연결된다. 제3 커패시터(C3)는 제2 노드(n2)와 제6 노드(n6) 사이에 연결된다. 도 16에서 제3 커패시터(C3)는 생략되었으나, 커패시터들(Csup, Cst, C3)은 도 16에서 절연층을 사이에 두고 대향되는 두 개의 금속층으로 구현될 수 있다.
제1 스위치 소자(M51)는 제4 노드(n4)에 연결된 제1 전극, 제1 노드(n1)에 연결된 제2 전극, 및 제1 스캔 펄스[SCAN2H(n-2)]가 인가되는 게이트 전극을 포함한다. 제1 스위치 소자(M51)는 제1 스캔 펄스[SCAN2H(n-2)]의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 단계(Ti) 및 센싱 단계(Ts)에서 제1 노드(n1)와 제4 노드(n4)를 연결하여 구동 소자(DT)의 전극들을 간접적인 다이오드 커넥션 구조로 연결한다.
제2 스위치 소자(M52)는 제2 초기화 전압(Vinit2)이 인가되는 제1 전극, 제2 노드(n2)에 연결된 제2 전극, 및 제2 스캔 펄스[SCAN(n-2)]가 인가되는 게이트 전극을 포함한다. 제2 스위치 소자(M52)는 제2 스캔 펄스[SCAN(n-2)]의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 단계(Ti)에서 제2 노드(n2)에 제2 초기화 전압(Vinit2)을 공급한다.
제3 스위치 소자(M53)는 데이터 전압(Vdata)이 인가되는 데이터 라인에 연결된 제1 전극, 제6 노드(n6)에 연결된 제2 전극, 및 제4 스캔 펄스[SCAN(n)]가 인가되는 게이트 전극을 포함한다. 제3 스위치 소자(M53)는 제4 스캔 펄스[SCAN(n)]의 게이트 온 전압(VGH)에 따라 턴-온되어 데이터 기입 단계(Tw)에서 데이터 전압(Vdata)을 제6 노드(n6)에 공급한다.
제4 스위치 소자(M54)는 제1 초기화 전압(Vinit1)이 인가되는 제1 전극, 제6 노드(n6)에 연결된 제2 전극, 및 제2 스캔 펄스[SCAN(n-2)]가 인가되는 게이트 전극을 포함한다. 제4 스위치 소자(M54)는 제2 스캔 펄스[SCAN(n-2)]의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 단계(Ti)에서 제1 초기화 전압(Vinit1)을 제6 노드(n6)에 공급한다.
제5 스위치 소자(M55)는 제1 초기화 전압(Vini1)이 인가되는 제1 전극, 제5 노드(n5)에 연결된 제2 전극, 및 제2 스캔 펄스[SCAN(n-2)]가 인가되는 게이트 전극을 포함한다. 제5 스위치 소자(M55)는 제2 스캔 펄스[SCAN(n-2)]의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 단계(Ti)에서 제5 노드(n5)에 제1 초기화 전압(Vinit1)을 공급한다.
제6 스위치 소자(M56)는 제3 노드(n3)에 연결된 제1 전극, 기준 전압(Vref)이 인가되는 제2 전극, 및 제3 스캔 펄스[SCAN(n-1)]가 인가되는 게이트 전극을 포함한다. 제6 스위치 소자(M56)는 제3 스캔 펄스[SCAN(n-1)]의 게이트 온 전압(VGH)에 따라 턴-온되어 센싱 단계(Ts)에서 제3 노드(n3)에 기준 전압(Vref)을 공급한다.
제7 스위치 소자(M57)는 픽셀 구동 전압(ELVDD)이 인가되는 제1 전극, 제1 노드(n1)에 연결된 제2 전극, 및 제1 EM 펄스(EM1)가 인가되는 게이트 전극을 포함한다. 제7 스위치 소자(M57)는 제1 EM 펄스(EM1)의 게이트 오프 전압(VEL)에 따라 초기화 단계(Ti), 센싱 단계(Ts), 및 데이터 기입 단계(Tw)에서 턴-오프된다. 제1 EM 펄스(EM1)가 인가되는 게이트 라인의 전압은 발광 단계(Tem)의 적어도 일부 구간에서 게이트 온 전압(VEH)이다. 따라서, 제7 스위치 소자(M57)는 발광 단계(Tem)의 적어도 일부 구간에 턴-온되어 픽셀 구동 전압(ELVDD)과 구동 소자(DT) 간에 전류 패스를 형성한다.
제8 스위치 소자(M58)는 제3 노드(n3)에 연결된 제1 전극, 제5 노드(n5)에 연결된 제2 전극, 및 제2 EM 펄스(EM2)가 인가되는 게이트 전극을 포함한다. 제8 스위치 소자(M58)는 제2 EM 펄스(EM2)의 게이트 오프 전압(VEL)에 따라 센싱 단계(Ts)와 데이터 기입 단계(Tw)에서 턴-오프된다. 제2 EM 펄스(EM2)가 인가되는 게이트 라인의 전압은 발광 단계(Tem)의 적어도 일부 구간에서 게이트 온 전압(VEH)이다. 따라서, 제8 스위치 소자(M58)는 발광 단계(Tem)의 적어도 일부 구간에서 턴-온되어 구동 소자(DT)와 발광 소자(EL) 간에 전류 패스를 형성한다.
초기화 단계(Ti)에서 제1 스캔 펄스[SCAN2H(n-2)], 제2 스캔 펄스[SCAN(n-2)], 및 제2 EM 펄스(EM2)가 게이트 온 전압(VGH, VEH)으로 발생된다. 이 때, 제3 스캔 펄스[SCAN(n-1)], 제4 스캔 펄스[SCAN(n)], 및 제1 EM 펄스(EM1)는 게이트 오프 전압(VGL, VEL)이다. 초기화 단계(Ti)에서 도 19a에 도시된 바와 같이 제1, 제2, 제4, 제5, 및 제8 스위치 소자들(M51, M52, M54, M58)이 턴-온되어 제3, 제5, 및 제6 노드(n3, n5, n6)에 제1 초기화 전압(Vini1)이 인가되고, 제4 노드(n4)에 픽셀 구동 전압(ELVDD)이 인가되어 커패시터들(Csup, Cst, C3)이 초기화된다. 이 때, 제2 노드(n2)의 전압(DRG')이 제4 노드(n4)의 전압(DRG) 보다 낮아진다. 초기화 단계(Ti)에서 구동 소자(DT)는 게이트-소스간 전압(Vgs)이 문턱 전압(Vth) 이상으로 설정되어 턴-온된다.
센싱 단계(Ts)에서 제1 스캔 펄스[SCAN2H(n-2)]와 제3 스캔 펄스[SCAN(n-1)]가 게이트 온 전압(VGH)으로 발생된다. 이 때, 제2 스캔 펄스[SCAN(n-2)], 제4 스캔 펄스[SCAN(n)], 제1 EM 펄스(EM1), 및 제2 EM 펄스(EM2)의 전압은 게이트 오프 전압(VGL, VEL)이다. 센싱 단계(Ts)에서 도 19b에 도시된 바와 같이 제1 및 제6 스위치 소자들(M51, M56)이 턴-온되어 기준 전압(Vref)이 제3 노드(n3), 구동 소자(DT), 제1 노드(n1), 및 제4 노드(n4)에 인가된다. 센싱 단계(Ts)에서 제2 노드(n2)와 제3 노드(n3)의 전압(DRG', DRS)의 차가 구동 소자(DT)의 문턱 전압(Vth)에 도달할 때 구동 소자(DT)가 턴-오프되고 구동 소자(DT)의 문턱 전압(Vth)이 제2 커패시터(Cst)에 저장된다. 구동 소자(DT)의 게이트-소스간 전압(Vgs)이 정극성 전압으로 시프트되거나 부극성 전압으로 시프트되더라도 구동 소자(DT)의 문턱 전압(Vth)이 센싱될 수 있다.
데이터 기입 단계(Tw)에서 데이터 전압(Vdata)에 동기되는 제4 스캔 펄스[SCAN(n)]가 게이트 온 전압(VGH)으로 발생되고, 그 이외의 게이트 신호들[SCAN2H(n-2)], SCAN(n-2), SCAN(n-1), EM1, EM2)은 게이트 오프 전압(VGL, VEL)이다. 이 때, 도 19c와 같이 제3 스위치 소자(M53)가 턴-온되어 데이터 전압이 제3 커패시터(C3)를 통해 제2 노드(n2)에 전달된다. 제3 커패시터(C3) 없이 제3 스위치 소자(M53)가 제2 노드(n2)에 직접 연결되면, 제2 커패시터(Cst)에 저장된 문턱 전압(Vth)이 지워지기 때문에 커패시터 커플링을 통해 데이터 전압(Vdata)이 제2 노드(n2)에 전달되어야 한다. 데이터 기입 단계(Tw)에서 제2 노드(n2)의 전압은 Vdata+Vth로 변하고, 제3 노드(n3)의 전압은 기준 전압(Vref)이다.
발광 단계(Tem)에서 제1 및 제2 EM 펄스(EM1, EM2)가 게이트 온 전압(VEH)으로 반전된다. 스캔 펄스들[SCAN2H(n-2), SCAN(n-2), SCAN(n-1), SCAN(n)]은 발광 단계(Tem)에서 게이트 오프 전압(VGL)이다. 발광 단계(Tem)에서 도 19d에 도시된 바와 같이 제7 및 제8 스위치 소자들(M57, M58)이 턴-온되는 반면, 그 이외의 스위치 소자들(M51~M56)은 턴-오프된다. 발광 단계(Tem)에서, 제2 커패시터(Cst)에 저장된 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 발광 소자(EL)에 전류가 공급된다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
EL: 발광 소자 DT: 구동 소자
M11~M17, M21~M27, M31-M35, M41-M45, M51~M58: 스위치 소자
Csup: 제1 커패서터 Cst: 제2 커패시터
C3: 제3 커패시터 Ti, Tis: 초기화 단계
Ts: 센싱 단계 Tem: 발광 단계
ELVDD: 픽셀 구동 전압 ELVSS: 저전위 전원 전압
Vinit1: 제1 초기화 전압 Vinit2: 제2 초기화 전압
Vref: 기준 전압 SCAN(n-1), SCAN(n), SCAN2H(n-2), SCAN2H(n): 스캔 펄스
EM, EM1, EM2: 발광 제어 펄스(EM 펄스)

Claims (18)

  1. 제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제2 전극을 포함하는 구동 소자;
    제4 노드에 연결된 제1 전극, 스캔 펄스가 인가되는 게이트 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하여 상기 구동 소자의 문턱 전압이 센싱되는 동안 상기 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 제1 스위치 소자; 및
    상기 제2 노드와 상기 제4 노드 사이에 연결된 제1 커패시터를 포함하는 픽셀 회로.
  2. 제 1 항에 있어서,
    상기 구동 소자의 문턱 전압이 센싱되는 센싱 단계와, 상기 센싱 단계 보다 앞선 초기화 단계에서, 상기 제4 노드의 전압이 상기 제2 노드의 전압 보다 높은 픽셀 회로.
  3. 제 2 항에 있어서,
    상기 제2 노드와 상기 제3 노드 사이에 연결된 제2 커패시터를 더 포함하는 픽셀 회로.
  4. 제 3 항에 있어서,
    제5 노드에 연결된 애노드 전극과, 저전위 전원 전압이 인가되는 발광 소자;
    상기 제4 노드에 연결된 제1 전극, 제1 초기화 전압이 인가되는 제2 전극, 및 제1 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 초기화 단계에서 제1 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 제2 스위치 소자;
    상기 제1 초기화 전압 보다 낮은 제2 초기화 전압이 인가되는 제1 전극, 상기 제2 노드에 연결된 제2 전극, 및 상기 제1 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 초기화 단계에서 상기 제1 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 제3 스위치 소자;
    상기 제1 초기화 전압이 인가되는 제1 전극, 상기 제5 노드에 연결된 제2 전극, 및 상기 제1 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 초기화 단계에서 상기 제1 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 제4 스위치 소자;
    상기 제3 노드에 연결된 제1 전극, 데이터 전압이 인가되는 제2 전극, 및 상기 제1 스캔 펄스에 이어서 발생되는 제2 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 센싱 단계에서 상기 제2 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 제5 스위치 소자;
    픽셀 구동 전압이 인가되는 제1 전극, 상기 제1 노드에 연결된 제2 전극, 및 발광 제어 펄스가 인가되는 게이트 전극을 포함하여, 상기 센싱 단계 후의 발광 단계에서 상기 발광 제어 펄스의 게이트 온 전압에 따라 턴-온되는 제6 스위치 소자; 및
    상기 제3 노드에 연결된 제1 전극, 상기 제5 노드에 연결된 제2 전극, 및 상기 발광 제어 펄스가 인가되는 게이트 전극을 포함하여 상기 발광 단계에서 상기 발광 제어 펄스의 게이트 온 전압에 따라 턴-온되는 제7 스위치 소자를 포함하고,
    상기 제1 스위치 소자에 인가되는 스캔 펄스가 상기 제2 스캔 펄스이고,
    상기 픽셀 구동 전압이 상기 제1 초기화 전압 보다 높고, 상기 저전위 전원 전압이 상기 제2 초기화 전압 보다 낮은 픽셀 회로.
  5. 제 4 항에 있어서,
    상기 제2 초기화 전압은 상기 구동 소자의 문턱 전압 보다 높거나, 상기 데이터 전압과 상기 구동 소자의 문턱 전압의 합 보다 높은 전압으로 설정되는 픽셀 회로.
  6. 제 2 항에 있어서,
    상기 제3 노드와 상기 제4 노드 사이에 연결된 제2 커패시터를 더 포함하는 픽셀 회로.
  7. 제 6 항에 있어서,
    제5 노드에 연결된 애노드 전극과, 저전위 전원 전압이 인가되는 발광 소자;
    상기 제4 노드에 연결된 제1 전극, 제1 초기화 전압이 인가되는 제2 전극, 및 제1 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 초기화 단계에서 제1 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 제2 스위치 소자;
    상기 제1 초기화 전압 보다 낮은 제2 초기화 전압이 인가되는 제1 전극, 상기 제2 노드에 연결된 제2 전극, 및 상기 제1 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 초기화 단계에서 상기 제1 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 제3 스위치 소자;
    상기 제1 초기화 전압이 인가되는 제1 전극, 상기 제5 노드에 연결된 제2 전극, 및 상기 제1 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 초기화 단계에서 상기 제1 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 제4 스위치 소자;
    상기 제3 노드에 연결된 제1 전극, 데이터 전압이 인가되는 제2 전극, 및 상기 제1 스캔 펄스에 이어서 발생되는 제2 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 센싱 단계에서 상기 제2 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 제5 스위치 소자;
    픽셀 구동 전압이 인가되는 제1 전극, 상기 제1 노드에 연결된 제2 전극, 및 발광 제어 펄스가 인가되는 게이트 전극을 포함하여, 상기 센싱 단계 후의 발광 단계에서 상기 발광 제어 펄스의 게이트 온 전압에 따라 턴-온되는 제6 스위치 소자; 및
    상기 제3 노드에 연결된 제1 전극, 상기 제5 노드에 연결된 제2 전극, 및 상기 발광 제어 펄스가 인가되는 게이트 전극을 포함하여 상기 발광 단계에서 상기 발광 제어 펄스의 게이트 온 전압에 따라 턴-온되는 제7 스위치 소자를 포함하고,
    상기 제1 스위치 소자에 인가되는 스캔 펄스가 상기 제2 스캔 펄스이고,
    상기 픽셀 구동 전압이 상기 제1 초기화 전압 보다 높고, 상기 저전위 전원 전압이 상기 제2 초기화 전압 보다 낮은 픽셀 회로.
  8. 제 7 항에 있어서,
    상기 제2 초기화 전압은 상기 구동 소자의 문턱 전압 보다 높거나, 상기 데이터 전압과 상기 구동 소자의 문턱 전압의 합 보다 높은 전압으로 설정되는 픽셀 회로.
  9. 제 1 항에 있어서,
    상기 제2 노드와 상기 제3 노드 사이에 연결된 제2 커패시터를 더 포함하고,
    상기 구동 소자의 문턱 전압이 센싱되는 초기화 단계 및 센싱 단계에서, 상기 제4 노드의 전압이 상기 제2 노드의 전압 보다 높은 픽셀 회로.
  10. 제 9 항에 있어서,
    제5 노드에 연결된 애노드 전극과, 저전위 전원 전압이 인가되는 발광 소자;
    제2 초기화 전압이 인가되는 제1 전극, 상기 제2 노드에 연결된 제2 전극, 및 상기 제1 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 초기화 단계에서 상기 제1 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 제2 스위치 소자;
    제1 초기화 전압이 인가되는 제1 전극, 상기 제5 노드에 연결된 제2 전극, 및 상기 제1 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 초기화 단계에서 상기 제1 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 제3 스위치 소자;
    상기 제3 노드에 연결된 제1 전극, 데이터 전압이 인가되는 제2 전극, 및 상기 제1 스캔 펄스에 이어서 발생되는 제2 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 센싱 단계에서 상기 제2 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 제4 스위치 소자;
    픽셀 구동 전압이 인가되는 제1 전극, 상기 제1 노드에 연결된 제2 전극, 및 제1 발광 제어 펄스가 인가되는 게이트 전극을 포함하여, 상기 제1 발광 제어 펄스의 게이트 온 전압에 따라 턴-온되는 제5 스위치 소자; 및
    상기 제3 노드에 연결된 제1 전극, 상기 제5 노드에 연결된 제2 전극, 및 제2 발광 제어 펄스가 인가되는 게이트 전극을 포함하여 상기 제2 발광 제어 펄스의 게이트 온 전압에 따라 턴-온되는 제6 스위치 소자를 포함하고,
    상기 제1 스위치 소자에 인가되는 스캔 펄스가,
    상기 제1 및 제2 스캔 펄스 각각의 펄스폭 보다 넓은 펄스폭을 가지며 상기 초기화 단계 및 상기 센싱 단계에서 게이트 온 전압으로 발생되어 상기 제1 스위치 소자의 게이트 전극에 인가되는 제3 스캔 펄스이고,
    상기 제1 발광 제어 펄스는 상기 센싱 단계에서 게이트 오프 전압으로 발생되고, 상기 센싱 단계 후의 발광 단계에서 게이트 온 전압으로 상기 제5 스위치 소자의 게이트 전극에 인가되고,
    상기 제2 발광 제어 펄스는 상기 초기화 단계와 상기 센싱 단계의 적어도 일부 구간에 게이트 오프 전압으로 발생되고, 상기 센싱 단계 후의 발광 단계에서 게이트 온 전압으로 상기 제6 스위치 소자의 게이트 전극에 인가되고,
    상기 픽셀 구동 전압이 상기 제1 및 제2 초기화 전압 보다 높고, 상기 저전위 전원 전압이 상기 제2 초기화 전압 보다 낮은 픽셀 회로.
  11. 제 10 항에 있어서,
    상기 제1 및 제2 스캔 펄스는 1 수평 기간의 펄스폭을 가지며,
    상기 제3 스캔 펄스, 상기 제1 발광 제어 펄스, 및 제2 발광 제어 펄스는 2 수평 기간의 펄스폭을 가지며,
    상기 제1 발광 제어 펄스는 상기 1 수평 기간만큼 상기 제2 발광 제어 펄스와 중첩되는 픽셀 회로.
  12. 제 1 항에 있어서,
    상기 제3 노드와 상기 제4 노드 사이에 연결된 제2 커패시터를 더 포함하고,
    상기 구동 소자의 문턱 전압이 센싱되는 초기화 단계 및 센싱 단계에서, 상기 제4 노드의 전압이 상기 제2 노드의 전압 보다 높은 픽셀 회로.
  13. 제 12 항에 있어서,
    제5 노드에 연결된 애노드 전극과, 저전위 전원 전압이 인가되는 발광 소자;
    제2 초기화 전압이 인가되는 제1 전극, 상기 제2 노드에 연결된 제2 전극, 및 상기 제1 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 초기화 단계에서 상기 제1 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 제2 스위치 소자;
    제1 초기화 전압이 인가되는 제1 전극, 상기 제5 노드에 연결된 제2 전극, 및 상기 제1 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 초기화 단계에서 상기 제1 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 제3 스위치 소자;
    상기 제3 노드에 연결된 제1 전극, 데이터 전압이 인가되는 제2 전극, 및 상기 제1 스캔 펄스에 이어서 발생되는 제2 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 센싱 단계에서 상기 제2 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 제4 스위치 소자;
    픽셀 구동 전압이 인가되는 제1 전극, 상기 제1 노드에 연결된 제2 전극, 및 제1 발광 제어 펄스가 인가되는 게이트 전극을 포함하여, 상기 제1 발광 제어 펄스의 게이트 온 전압에 따라 턴-온되는 제5 스위치 소자; 및
    상기 제3 노드에 연결된 제1 전극, 상기 제5 노드에 연결된 제2 전극, 및 제2 발광 제어 펄스가 인가되는 게이트 전극을 포함하여 상기 제2 발광 제어 펄스의 게이트 온 전압에 따라 턴-온되는 제6 스위치 소자를 포함하고,
    상기 제1 스위치 소자에 인가되는 스캔 펄스가,
    상기 제1 및 제2 스캔 펄스 각각의 펄스폭 보다 넓은 펄스폭을 가지며 상기 초기화 단계 및 상기 센싱 단계에서 게이트 온 전압으로 발생되어 상기 제1 스위치 소자의 게이트 전극에 인가되는 제3 스캔 펄스이고,
    상기 제1 발광 제어 펄스는 상기 센싱 단계에서 게이트 오프 전압으로 발생되고, 상기 센싱 단계 후의 발광 단계에서 게이트 온 전압으로 상기 제5 스위치 소자의 게이트 전극에 인가되고,
    상기 제2 발광 제어 펄스는 상기 초기화 단계와 상기 센싱 단계의 적어도 일부 구간에 게이트 오프 전압으로 발생되고, 상기 센싱 단계 후의 발광 단계에서 게이트 온 전압으로 상기 제6 스위치 소자의 게이트 전극에 인가되고,
    상기 픽셀 구동 전압이 상기 제1 및 제2 초기화 전압 보다 높고, 상기 저전위 전원 전압이 상기 제2 초기화 전압 보다 낮은 픽셀 회로.
  14. 제 13 항에 있어서,
    상기 제1 및 제2 스캔 펄스는 1 수평 기간의 펄스폭을 가지며,
    상기 제3 스캔 펄스, 상기 제1 발광 제어 펄스, 및 제2 발광 제어 펄스는 2 수평 기간의 펄스폭을 가지며,
    상기 제1 발광 제어 펄스는 상기 1 수평 기간만큼 상기 제2 발광 제어 펄스와 중첩되는 픽셀 회로.
  15. 제 1 항에 있어서,
    제5 노드에 연결된 애노드 전극과, 저전위 전원 전압이 인가되는 발광 소자;
    상기 제2 노드와 상기 제3 노드 사이에 연결된 제2 커패시터;
    상기 제2 노드와 제6 노드 사이에 연결된 제3 커패시터;
    상기 제4 노드에 연결된 제1 전극, 제1 노드에 연결된 제2 전극, 및 제1 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 제1 스캔 펄스의 게이트 온 전압에 따라 턴-온되어 초기화 단계 및 센싱 단계에서 상기 제1 노드를 상기 제4 노드에 연결하는 제1 스위치 소자;
    제2 초기화 전압이 인가되는 제1 전극, 상기 제2 노드에 연결된 제2 전극, 및 제2 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 제2 스캔 펄스의 게이트 온 전압에 따라 턴-온되어 상기 초기화 단계에서 상기 제2 노드에 상기 제2 초기화 전압을 공급하는 제2 스위치 소자;
    데이터 전압이 인가되는 제1 전극, 상기 제6 노드에 연결된 제2 전극, 및 제4 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 제4 스캔 펄스의 게이트 온 전압에 따라 턴-온되어 상기 센싱 단계 후의 데이터 기입 단계에서 상기 데이터 전압을 상기 제6 노드에 공급하는 제3 스위치 소자;
    제1 초기화 전압이 인가되는 제1 전극, 상기 제6 노드에 연결된 제2 전극, 및 상기 제2 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 제2 스캔 펄스의 게이트 온 전압에 따라 턴-온되어 상기 초기화 단계에서 상기 제1 초기화 전압을 상기 제6 노드에 공급하는 제4 스위치 소자;
    상기 제1 초기화 전압이 인가되는 제1 전극, 상기 제5 노드에 연결된 제2 전극, 및 상기 제2 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 제2 스캔 펄스의 게이트 온 전압에 따라 턴-온되어 상기 초기화 단계에서 상기 제5 노드에 상기 제1 초기화 전압을 공급하는 제5 스위치 소자;
    상기 제3 노드에 연결된 제1 전극, 기준 전압이 인가되는 제2 전극, 및 제3 스캔 펄스가 인가되는 게이트 전극을 포함하여 상기 제3 스캔 펄스의 게이트 온 전압에 따라 턴-온되어 상기 센싱 단계에서 상기 제3 노드에 상기 기준 전압을 공급하는 제6 스위치 소자;
    픽셀 구동 전압이 인가되는 제1 전극, 상기 제1 노드에 연결된 제2 전극, 및 제1 발광 제어 펄스가 인가되는 게이트 전극을 포함하여 상기 제1 발광 제어 펄스의 게이트 오프 전압에 따라 상기 초기화 단계, 상기 센싱 단계, 및 상기 데이터 기입 단계에서 턴-오프되고, 상기 데이터 기입 단계 후의 발광 단계에서 턴-온되는 제7 스위치 소자;
    상기 제3 노드에 연결된 제1 전극, 상기 제5 노드에 연결된 제2 전극, 및 제2 발광 제어 펄스가 인가되는 게이트 전극을 포함하여 상기 제2 발광 제어 펄스의 게이트 오프 전압에 따라 상기 센싱 단계와 상기 데이터 기입 단계에서 턴-오프되고, 상기 발광 단계의 적어도 일부 구간에서 턴-온되는 제8 스위치 소자;
    상기 제1 스위치 소자에 인가되는 스캔 펄스가 상기 제1 스캔 펄스이고,
    상기 제1 스캔 펄스는 상기 제2, 제3 및 제4 스캔 펄스 각각의 펄스폭 보다 큰 펄스폭을 가지며,
    상기 제1 발광 제어 펄스에 이어서 상기 제2 발광 제어 펄스가 발생되고, 상기 제1 및 제2 발광 제어 펄스의 펄스폭이 상기 제1 스캔 펄스 보다 큰 펄스폭을 가지며,
    상기 픽셀 구동 전압이 상기 기준 전압과 상기 제1 및 제2 초기화 전압 보다 높고, 상기 저전위 전원 전압이 상기 기준 전압과 상기 제1 및 제2 초기화 전압 보다 낮은 픽셀 회로.
  16. 복수의 데이터 라인들, 복수의 게이트 라인들, 및 복수의 전원 라인들, 및 복수의 서브 픽셀들이 배치된 표시패널;
    픽셀 데이터를 데이터 전압으로 변환하여 상기 데이터 라인들에 공급하는 데이터 구동부; 및
    스캔 펄스를 상기 게이트 라인들에 공급하는 게이트 구동부를 포함하고,
    상기 서브 픽셀의 픽셀 회로는,
    제1 노드에 연결된 제1 전극, 제2 노드에 연결된 게이트 전극, 및 제3 노드에 연결된 제2 전극을 포함하는 구동 소자;
    제4 노드에 연결된 제1 전극, 상기 스캔 펄스가 인가되는 게이트 전극, 및 상기 제1 노드에 연결된 제2 전극을 포함하여 상기 구동 소자의 문턱 전압이 센싱되는 동안 상기 스캔 펄스의 게이트 온 전압에 따라 턴-온되는 스위치 소자; 및
    상기 제2 노드와 상기 제4 노드 사이에 연결된 제1 커패시터를 포함하는 표시장치.
  17. 제 16 항에 있어서,
    상기 제2 노드와 상기 제3 노드 사이에 연결된 제2 커패시터를 더 포함하고,
    상기 구동 소자의 문턱 전압이 센싱되는 센싱 단계와, 상기 센싱 단계 보다 앞선 초기화 단계에서, 상기 제4 노드의 전압이 상기 제2 노드의 전압 보다 높은 표시장치.
  18. 제 16 항에 있어서,
    상기 제3 노드와 상기 제4 노드 사이에 연결된 제2 커패시터를 더 포함하고,
    상기 구동 소자의 문턱 전압이 센싱되는 센싱 단계와, 상기 센싱 단계 보다 앞선 초기화 단계에서, 상기 제4 노드의 전압이 상기 제2 노드의 전압 보다 높은 표시장치.
KR1020210167014A 2021-07-08 2021-11-29 픽셀 회로와 이를 포함한 표시장치 KR102668459B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202210743685.3A CN115602117A (zh) 2021-07-08 2022-06-27 像素电路以及包括像素电路的显示装置
US17/852,771 US11670235B2 (en) 2021-07-08 2022-06-29 Pixel circuit and display device including the same
DE102022116240.0A DE102022116240A1 (de) 2021-07-08 2022-06-29 Pixelschaltkreis und denselben aufweisende anzeigevorrichtung
GB2209636.6A GB2610687B (en) 2021-07-08 2022-06-30 Pixel circuit and display device including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210089989 2021-07-08
KR1020210089989 2021-07-08

Publications (2)

Publication Number Publication Date
KR20230009251A true KR20230009251A (ko) 2023-01-17
KR102668459B1 KR102668459B1 (ko) 2024-05-24

Family

ID=85111241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210167014A KR102668459B1 (ko) 2021-07-08 2021-11-29 픽셀 회로와 이를 포함한 표시장치

Country Status (1)

Country Link
KR (1) KR102668459B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060065083A (ko) * 2004-12-09 2006-06-14 삼성에스디아이 주식회사 발광표시장치 및 그의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060065083A (ko) * 2004-12-09 2006-06-14 삼성에스디아이 주식회사 발광표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
KR102668459B1 (ko) 2024-05-24

Similar Documents

Publication Publication Date Title
US20230178033A1 (en) Data driving circuit and display device including the same
US11620949B2 (en) Pixel circuit and display device including the same
US20230105266A1 (en) Gate driver and display device including the same
JP7400028B2 (ja) ピクセル回路とこれを含む表示装置
KR102668459B1 (ko) 픽셀 회로와 이를 포함한 표시장치
KR102670243B1 (ko) 픽셀 회로와 이를 포함한 표시장치
US11670235B2 (en) Pixel circuit and display device including the same
US12039935B2 (en) Pixel circuit and display device including the same
US11727878B2 (en) Pixel circuit and display device including the same
KR102667191B1 (ko) 픽셀 회로 및 이를 포함하는 표시장치
US20240203350A1 (en) Pixel circuit and display device including the same
US20240203345A1 (en) Pixel circuit and display device including the same
US11715428B2 (en) Pixel circuit and display device including the same
US11854484B2 (en) Pixel circuit and display device including the same
US20240212612A1 (en) Display panel and display device including the same
US20240212615A1 (en) Pixel circuit and display device including the same
KR20230009255A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230009290A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230034821A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230034823A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240105769A (ko) 표시장치 및 이를 포함한 모바일 단말기
KR20240095850A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240094458A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240076024A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240087315A (ko) 픽셀 회로와 이를 포함한 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant