KR102670243B1 - 픽셀 회로와 이를 포함한 표시장치 - Google Patents

픽셀 회로와 이를 포함한 표시장치 Download PDF

Info

Publication number
KR102670243B1
KR102670243B1 KR1020210183519A KR20210183519A KR102670243B1 KR 102670243 B1 KR102670243 B1 KR 102670243B1 KR 1020210183519 A KR1020210183519 A KR 1020210183519A KR 20210183519 A KR20210183519 A KR 20210183519A KR 102670243 B1 KR102670243 B1 KR 102670243B1
Authority
KR
South Korea
Prior art keywords
voltage
node
gate
pulse
electrode
Prior art date
Application number
KR1020210183519A
Other languages
English (en)
Other versions
KR20230044911A (ko
Inventor
허승호
이동현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to CN202210700486.4A priority Critical patent/CN115881039A/zh
Priority to DE102022123118.6A priority patent/DE102022123118A1/de
Priority to US17/947,786 priority patent/US11715428B2/en
Publication of KR20230044911A publication Critical patent/KR20230044911A/ko
Application granted granted Critical
Publication of KR102670243B1 publication Critical patent/KR102670243B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

픽셀 회로와 이를 포함한 표시장치가 개시된다. 픽셀 회로는 제1-1 노드에 연결된 제1 전극, 제1-2 노드에 연결된 게이트 전극, 및 제1-3 노드에 연결된 제2 전극을 포함한 제1 구동 소자; 및 제2-1 노드에 연결된 제1 전극, 제2-2 노드에 연결된 게이트 전극, 및 제2-3 노드에 연결된 제2 전극을 포함한 제2 구동 소자를 포함한다. 상기 제1 구동 소자의 제2 전극 전압이 상기 제2 구동 소자의 게이트 전극에 전달된다. 상기 제2 구동 소자의 제2 전극 전압이 상기 제1 구동 소자의 게이트 전극에 전달된다.

Description

픽셀 회로와 이를 포함한 표시장치{PIXEL CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 픽셀 회로와 이를 포함한 표시장치에 관한 것이다.
전계 발광 표시장치(Electroluminescence Display)는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 나뉘어질 수 있다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 OLED(Organic Light Emitting Diode, OLED"라 함)가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.
전계 방출 표시장치의 픽셀 회로는 발광 소자로 이용되는 OLED와 OLED를 구동하기 위한 구동 소자를 포함한다. 픽셀 회로는 구동 소자의 문턱 전압을 센싱하여 픽셀들의 구동 시간 누적에 따른 문턱 전압 변화량을 보상할 수 있다. 이러한 픽셀 회로는 소스 팔로워(Source Follower) 회로 또는, 다이오드 커넥션(Diode Connection) 회로를 이용하여 구동 소자의 문턱 전압을 센싱할 수 있다.
소스 팔로워 구조의 픽셀 회로는 0[V] 보다 작은 구동 소자의 문턱 전압 센싱이 가능하고 소스 노드에 충전된 문턱 전압을 커패시터를 통해 게이트 노드에 전달한다. 소스 팔로워 구조의 픽셀 회로는 커패시터들의 용량 비율에 따라 문턱 전압의 센싱율이 저하될 수 있다.
다이오드 커넥션 구조의 픽셀 회로는 문턱 전압 센싱율 저하없이 게이트 노드에 문턱 전압을 인가할 수 있으나, 추가 조치가 없는 한 0[V] 보다 작은 구동 소자의 문턱 전압을 센싱하기가 어렵다.
본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다. 본 발명은 0[V] 보다 작은 문턱 전압 센싱이 가능하고 트랜지스터의 신뢰성을 개선할 수 있는 픽셀 회로와 이를 포함한 표시장치를 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 픽셀 회로는 제1-1 노드에 연결된 제1 전극, 제1-2 노드에 연결된 게이트 전극, 및 제1-3 노드에 연결된 제2 전극을 포함한 제1 구동 소자; 및 제2-1 노드에 연결된 제1 전극, 제2-2 노드에 연결된 게이트 전극, 및 제2-3 노드에 연결된 제2 전극을 포함한 제2 구동 소자를 포함한다.
상기 제1 구동 소자의 제2 전극 전압이 상기 제2 구동 소자의 게이트 전극에 전달된다. 상기 제2 구동 소자의 제2 전극 전압이 상기 제1 구동 소자의 게이트 전극에 전달된다.
본 발명의 일 실시예에 따른 표시장치는 복수의 데이터 라인들, 복수의 게이트 라인들, 및 복수의 전원 라인들, 및 복수의 픽셀들이 배치된 표시패널; 픽셀 데이터를 데이터 전압으로 변환하여 상기 데이터 라인들에 공급하는 데이터 구동부; 및 게이트 펄스를 상기 게이트 라인들에 공급하는 게이트 구동부를 포함한다.
제1 픽셀은 상기 제1 구동 소자를 포함한다. 상기 제1 픽셀과 인접한 제2 픽셀은 제2 구동 소자를 포함한다. 상기 제1 구동 소자의 제2 전극 전압이 상기 제2 구동 소자의 게이트 전극에 전달된다. 상기 제2 구동 소자의 제2 전극 전압이 상기 제1 구동 소자의 게이트 전극에 전달된다.
본 발명은 인접한 픽셀들 간에 균일도(Uniformity)가 높은 특성을 이용하여 인접 픽셀들 간에 구동 소자의 문턱 전압을 센싱함으로써 0[V] 보다 작은 구동 소자의 문턱 전압을 센싱할 수 있고, 트랜지스터의 신뢰성을 개선할 수 있다.
본 발명은 2 수평 기간 이상의 시간으로 센싱 단계를 설정할 수 있으므로 구동 소자의 문턱 전압 센싱 시간을 충분히 확보할 수 있다. 본 발명은 센싱 단계에서 구동 소자의 문턱 전압을 센싱율 저하 없이 인접한 다른 구동 소자의 게이트 전극에 전달될 수 있다. 따라서, 본 발명는 인접한 픽셀들 간에 구동 소자의 문턱 전압을 센싱할 때 소스 팔로워 구조의 픽셀 회로의 장점과 다이오드 커넥션 구조의 픽셀 회로의 장점을 제공할 수 있다.
본 발명은 인접한 픽셀들에 데이터 전압을 교차 인가하고 EM 스위치들을 교대로 구동함으로써 픽셀들 간의 구동 소자의 문턱 전압 시프트 편차를 상쇄할 뿐 아니라 구동 소자와 EM 스위치 소자들의 열화를 줄일 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 픽셀 회로에서 구동 소자의 문턱 전압 센싱 방법을 보여 주는 도면이다.
도 2는 본 발명의 픽셀 회로에서 픽셀 데이터의 기입 방법을 보여 주는 도면이다.
도 3은 본 발명의 제1 실시예에 따른 인접한 픽셀들의 픽셀 회로를 보여 주는 회로도이다.
도 4는 도 3에 도시된 픽셀 회로에 인가되는 게이트 펄스와 주요 노드들의 전압을 보여 주는 파형도이다.
도 5 및 도 6는 도 3에 도시된 픽셀 회로의 초기화 단계를 보여 주는 도면들이다.
도 7 및 도 8은 도 3에 도시된 픽셀 회로의 센싱 단계를 보여 주는 도면들이다.
도 9 및 도 10는 도 3에 도시된 픽셀 회로의 데이터 기입 단계를 보여 주는 도면들이다.
도 11 및 도 12은 도 3에 도시된 픽셀 회로의 발광 단계를 보여 주는 도면들이다.
도 13은 제1-1 및 제2-1 커패시터의 용량에 따른 구동 소자의 문턱 전압과 데이터 전압의 전달율을 보여 주는 도면이다.
도 14는 본 발명의 제1 실시예에 따른 픽셀 회로에 대한 시뮬레이션 결과를 보여 주는 도면이다.
도 15는 인접한 픽셀들 간에 데이터 전압이 교차 인가되는 구동 방법을 보여 주는 파형도이다.
도 16은 도 15와 같은 픽셀 회로의 구동 방법에서 도 3에 도시된 픽셀 회로의 발광 단계를 보여 주는 회로도이다.
도 17a 및 도 17b는 픽셀 회로의 커패시터 연결 구조의 다양한 실시예들을 보여 주는 회로도들이다.
도 18은 본 발명의 제2 실시예에 따른 인접한 픽셀들의 픽셀 회로를 보여 주는 회로도이다.
도 19는 본 발명의 제3 실시예에 따른 인접한 픽셀들의 픽셀 회로를 보여 주는 회로도이다.
도 20은 본 발명의 제4 실시예에 따른 인접한 픽셀들의 픽셀 회로를 보여 주는 회로도이다.
도 21은 본 발명의 제5 실시예에 따른 인접한 픽셀들의 픽셀 회로를 보여 주는 회로도이다.
도 22는 도 20 및 도 21에 도시된 픽셀 회로에 인가되는 게이트 펄스를 보여 주는 파형도이다.
도 23은 본 발명의 일 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 24는 도 23에 도시된 표시패널의 단면 구조를 보여 주는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서 상에서 언급된 “구비한다”, “포함한다”, “갖는다”, “이루어진다” 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.
구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다.
이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
픽셀들 각각은 컬러 구현을 위하여 컬러가 서로 다른 복수의 서브 픽셀들로 나뉘어지고, 서브 픽셀들 각각은 스위치 소자 또는 구동 소자로 이용되는 트랜지스터를 포함한다. 이러한 트랜지스터는 TFT(Thin Film Transistor)로 구현될 수 있다.
표시장치의 구동 회로는 입력 영상의 픽셀 데이터를 픽셀들에 기입한다. 평판 표시장치의 구동 회로는 데이터 신호를 데이터 라인들에 공급하는 데이터 구동부와, 게이트 펄스를 게이트 라인들에 공급하는 게이트 구동부 등을 포함한다.
본 발명의 표시장치에서 픽셀 회로는 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터는 TFT(Thin Film Transistor)로 구현될 수 있으며, 산화물 반도체를 포함한 Oxide TFT 또는 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT일 수 있다. 본 발명에서 픽셀들 각각의 구동 소자는 Oxide TFT로 구현된 n 채널 Oxide TFT로 구현된다. 픽셀들에서 구동 소자를 제외한 스위치 소자는 Oxide TFT로 한정되지 않는다.
Oxide TFT는 LTPS TFT에 비하여 픽셀들 간에 트랜지스터의 문턱 전압이 유사하여 화면 전체에서 구동 소자의 문턱 전압 특성의 균일도(Uniformity)가 우수하다. 이는 Oxide TFT의 채널층이 비정질(Amorphous) 반도체를 기반으로 제작되어 표시패널 전체적으로 볼 때 구동 소자들 간에서 문턱 전압의 차이가 있을 수 있으나 국부 영역 내의 픽셀들 간에서 그 문턱 전압 차이가 거의 없기 때문이다. LTPS TFT는 다결절 실리콘 특성상 그레인 바운더리(Grain boundary) 위치에 따라 인접한 픽셀들 간에 구동 소자의 문턱 전압 차이가 커질 수 있다.
본 발명은 Oxide TFT들로 이루어진 구동 소자를 각각 포함한 인접한 픽셀들 간에 실질적으로 동일하거나 유사한 구동 소자 특성을 이용하여 구동 소자의 문턱 전압을 센싱한다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
게이트 펄스는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)할 수 있다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정된다. 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다.
트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH 및 VEH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL 및 VEH)일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 표시장치는 유기발광 표시장치를 중심으로 설명되지만 본 발명은 이에 한정되지 않는다.
도 1은 본 발명의 실시예에 따른 픽셀 회로에서 구동 소자의 문턱 전압 센싱 방법을 보여 주는 도면이다. 도 1에서, 인접한 서브 픽셀들에서 'PXL1'은 좌측 서브 픽셀이고, 'PXL2'는 우측 서브 픽셀이다. 이하에서 좌측 서브 픽셀(PXL1)을 제1 픽셀(PXL1)로, 우측 서브 픽셀(PXL2)을 제2 픽셀(PXL2)로 칭하기로 한다. 제1 및 제2 픽셀들 각각은 발광 소자를 구동하기 위한 구동 소자(DT1, DT2)를 포함한다. 구동 소자(DT1, DT2)는 n 채널 Oxide TFT로 구현된다.
도 1을 참조하면, 구동 소자들(DT1, DT2) 각각은 게이트 전극, 제1 전극(또는 드레인 전극), 및 제2 전극(또는 소스 전극)을 포함한다.
제1 픽셀(PXL1)에 배치된 제1 구동 소자(DT1)가 턴-온될 때 제1 구동 소자(DT1)의 제2 전극 전압(또는 소스 전압)이 상승하고, 이 소스 전압(DRS)은 제2 픽셀(PXL2)로 전달된다. 제2 픽셀(PXL2)에 배치된 제2 구동 소자(DT2)가 턴-온될 때 제2 구동 소자(DT2)의 제2 전극 전압이 상승하고, 이 소스 전압(DRS)은 제1 픽셀(PXL1)로 전달된다.
제1 및 제2 구동 소자(DT1, DT2)의 문턱 전압(Vth)이 실질적으로 동일하기 때문에 제1 및 제2 픽셀들(PXL1, PXL2)에서 구동 소자(DT1, DT2)의 문턱 전압이 정확하게 센싱될 수 있다. 특히, 구동 소자들(DT1, DT2)의 문턱 전압(Vth)이 0[V] 보다 큰 전압에서 센싱될 수 있음은 물론, 0[V] 보다 작은 전압으로 네가티브 시프트되더라도 센싱될 수 있다. 제2 구동 소자(DT2)의 게이트 전압(DRG)이 10V이고 드레인 전압(DRD)이 13V가 인가되는 예에서, 구동 소자들(DT1, DT2)의 문턱 전압(Vth)이 -1[V]일 때 제2 구동 소자(DT2)의 소스 전압(DRS)은 11V까지 상승하고, 이 소스 전압(DRS)는 제1 픽셀(PXL1)로 전달된다. 제1 구동 소자(DT1)의 문턱 전압(Vth)은 제1 구동 소자(DT1)의 게이트 전압(DTG)과 제2 구동 소자(DT2)의 소스 전압(DRS) 간의 전압 차이로 센싱된다. 제2 구동 소자(DT2)의 문턱 전압(Vth)은 제1 구동 소자(DT1)의 게이트 전압(DTG)과 제2 구동 소자(DT2)의 소스 전압(DRS) 간의 전압 차이로 센싱된다. 도 1에서 'Vgs<0'은 0[V] 보다 작은 구동 소자들(DT1, DT2)의 게이트-소스간 전압을 나타낸다.
도 2는 본 발명의 실시예에 따른 픽셀 회로에서 픽셀 데이터의 기입 방법을 보여 주는 도면이다. 구동 소자의 문턱 전압 센싱과 픽셀 데이터의 기입은 시간축 상에서 분리된다.
도 2를 참조하면, 제1 픽셀(PXL1)에 기입될 픽셀 데이터의 데이터 전압(Vdata1)은 커패시터(C1)를 통해 제1 구동 소자(DT1)의 게이트 전극에 인가된다. 제1 픽셀 회로(PXL1)의 스위치 소자(T01)는 데이터 라인과 제1 구동 소자(DT1)의 게이트 전극 사이에 연결된다. 스위치 소자(T01)는 스캔 펄스(SCAN)에 응답하여 데이터 전압(Vdata1)을 커패시터(C1)에 공급한다.
제2 픽셀(PXL2)에 기입될 픽셀 데이터의 데이터 전압(Vdata2)은 커패시터(C)를 통해 제1 구동 소자(DT1)의 게이트 전극에 인가된다. 제1 픽셀 회로(PXL1)의 스위치 소자(T02)는 데이터 라인과 제2 구동 소자(DT2)의 게이트 전극 사이에 연결된다. 스위치 소자(T02)는 스캔 펄스(SCAN)에 응답하여 데이터 전압(Vdata2)을 커패시터(C2)에 공급한다.
도 3은 본 발명의 제1 실시예에 따른 인접한 픽셀들의 픽셀 회로를 보여 주는 회로도이다. 도 4는 도 3에 도시된 픽셀 회로에 인가되는 게이트 펄스와 주요 노드들의 전압을 보여 주는 파형도이다. 도 4에서, 'DRG'는 제1-2 및 제2-2 노드들(n12, n22) 즉, 구동 소자들(DT1, DT2)의 게이트 전압이다. 'DRS'는 제1-3 및 제2-3 노드들(n13, n23) 즉, 구동 소자들(DT1, DT2)의 소스 전압이다. 'DRG_1'은 제1-4 및 제2-4 노드들(n14, n24)의 전압이다. 'AND'는 발광 소자들(EL1, EL2)의 애노드 전압이다.
도 3 및 도 4를 참조하면, 제1 픽셀(PXL1)은 제1 발광 소자(EL1), 제1 구동 소자(DT1), 제1-1 내지 제1-7 스위치 소자들(M11~M17), 및 제1-1 및 제1-2 커패시터들(Csup1, Cst1)을 포함한다. 제2 픽셀(PXL2)은 제2 발광 소자(EL2), 제2 구동 소자(DT2), 제2-1 내지 제2-7 스위치 소자들(M21~M27), 및 제2-1 및 제2-2 커패시터들(Csup2, Cst2)을 포함한다. 구동 소자들(DT1, DT2)와 스위치 소자들(M11~M27)은 n 채널 Oxide TFT로 구현될 수 있다.
제1 및 제2 픽셀들(PXL1, PXL2)은 정전압(EVDD, EVSS, Vref, Vinit)이 인가되는 전원 라인들을 공유하고, 게이트 펄스(SCAN1, SCAN2, EM1, EM2, EM3)가 인가되는 게이트 라인들을 공유한다. 제1 및 제2 픽셀들(PXL1, PXL2)은 서로 다른 데이터 라인들에 연결된다. 제1 픽셀(PXL1)은 제1 데이터 전압(Vdata1)이 인가되는 제1 데이터 라인에 연결될 수 있다. 제2 픽셀(PXL2)은 제2 데이터 전압(Vdata2)이 인가되는 제2 데이터 라인에 연결될 수 있다.
전원 라인들은 픽셀 구동 전압(EVDD)이 인가되는 VDD 라인, 픽셀 기준 전압(EVSS)이 인가되는 VSS 라인, 초기화 전압(Vinit)이 인가되는 INIT 라인, 기준 전압(Vref)이 인가되는 REF 라인 등을 포함할 수 있다. 픽셀 구동 전압(EVDD)은 데이터 전압(Vdata1, Vdata2)의 최대 전압 보다 높은 전압이다. 기준 전압(Vref)은 데이터 전압(Vdata1, Vdata2)의 최소 전압 보다 낮다. 픽셀 기준 전압(EVSS)과 초기화 전압(Vinit)은 기준 전압(Vref) 보다 낮은 전압이다. 픽셀 기준 전압(EVSS)과 초기화 전압(Vinit)은 동일 전압으로 설정되거나 서로 다른 전압으로 설정될 수 있다.
데이터 전압(Vdata1, Vdata2)은 5[V]~10[V]의 동적 범위에서 픽셀 데이터의 계조에 따라 그 전압이 결정될 수 있다. 이 경우, EVDD=13[V]~16[V] 범위 내의 정전압, EVSS=0[V]~2[V] 범위 내의 정전압, Vref=3.0[V], Vinit=0[V]~2[V] 내의 정전압으로 각각 설정될 수 있으나 이에 한정되지 않는다.
게이트 펄스(SCAN1, SCAN2, EM1, EM2, EM3)는 게이트 온 전압(VGH, VEH)과 게이트 오프 전압(VGL, VEL) 사이에서 스윙(Swing)하는 펄스로 발생된다. 게이트 온 전압(VGH, VEH)은 픽셀 구동 전압(EVDD) 보다 높은 전압으로 설정될 수 있다. 게이트 오프 전압(VGL, VEL)은 픽셀 기준 전압(EVSS) 보다 낮은 전압으로 설정될 수 있다. 게이트 펄스(SCAN1, SCAN2, EM1, EM2, EM3)는 제1 게이트 라인에 인가되는 제1 스캔 펄스(SCAN1), 제2 게이트 라인에 인가되는 제2 스캔 펄스(SCAN2), 제3 게이트 라인에 인가되는 제1 방전 제어 펄스(이하, “펄스” 펄스라 함)(EM1), 제4 게이트 라인에 인가되는 제2 EM 펄스(EM2), 및 제5 게이트 라인에 인가되는 제3 EM 펄스(EM3)를 포함한다. 표시장치의 게이트 구동부는 제1 스캔 펄스(SCAN1)를 발생하는 제1 시프트 레지스터(Shift register), 제2 스캔 펄스(SCAN2)를 발생하는 제2 시프트 레지스터, 제1 EM 펄스를 발생하는 제3 시프트 레지스터, 제2 EM 펄스를 발생하는 제4 시프트 레지스터, 및 제5 EM 펄스를 발생하는 제5 시프트 레지스터를 포함할 수 있다.
픽셀 회로의 구동 기간은 도 4에 도시된 바와 같이 초기화 단계(Pi), 센싱 단계(Ps), 데이터 기입 단계(Pw), 부스팅 단계(Pb), 및 발광 단계(Pem)로 나뉘어질 수 있다. 데이터 기입 단계(Pw)와 부스팅 단계(Pb) 사이에 홀드 단계(Ph)가 설정될 수 있다.
초기화 단계(Pi)에서, 도 4에 도시된 바와 같이 제1 스캔 펄스(SCAN1)와, 제2 EM 펄스(EM2)는 게이트 온 전압(VGH, VEH)으로 발생된다. 초기화 단계(Pi)에서, 제2 스캔 펄스(SCAN2), 제1 EM 펄스(EM1), 및 제3 EM 펄스(EM3)는 게이트 오프 전압(VGL, VEL)이다.
센싱 단계(Ps)에서, 도 4에 도시된 바와 같이 제1 스캔 펄스(SCAN1)와 제1 EM 펄스(EM1)는 게이트 온 전압(VGH, VEH)으로 발생된다. 제2 스캔 펄스(SCAN2), 제2 EM 펄스(EM2), 및 제3 EM 펄스(EM3)는 센싱 단계(Ps)에서 게이트 오프 전압(VGL, VEL)이다.
데이터 기입 단계(Pw)에서, 도 4에 도시된 바와 같이 제2 스캔 펄스(SCAN2)는 픽셀 데이터의 데이터 전압(Vdata1, Vdata2)과 동기되는 게이트 온 전압(VGH)으로 발생된다. 제2 스캔 펄스(SCAN2) 이외의 다른 게이트 펄스(SCAN1, EM1, EM2, EM3)는 데이터 기입 단계(Pw)에서 게이트 오프 전압(VGL, VEL)으로 발생된다.
홀드 단계(Ph)에서 모든 게이트 펄스(SCAN1, SCAN2, EM1, EM2, EM3)는 게이트 오프 전압(VGL, VEL)이다. 이 때, 픽셀 회로의 주요 노드들(n11~n14, n21~n24)는 플로팅(Floating)되어 전압을 유지한다.
부스팅 단계(Pb)와 발광 단계(Pem)에서 도 4에 도시된 바와 같이 제1 및 제2 EM 펄스들(EM1, EM2)은 게이트 온 전압(VEH)인 반면, 제1 및 제2 스캔 펄스들(SCAN1, SCAN2)과 제3 EM 펄스(EM3)는 게이트 오프 전압(VGL)이다.
발광 소자들(EL1, EL2)은 OLED로 구현될 수 있다. OLED는 애노드 전극과 캐소드 전극 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드 전극과 캐소드 전극에 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동하여 여기자가 형성된다. 이 때, 발광층(EML)에서 가시광이 방출된다.
발광 소자들(EL1, EL2)의 애노드 전극은 스위치 소자들(M16, M17, M26, M27)을 사이에 두고 구동 소자(DT1, DT2)에 연결된다. 스위치 소자들(M16, M17, M26, M27)이 턴-온될 때 발광 소자들(EL1, EL2)의 애노드 전극은 구동 소자(DT1, DT2)에 연결되어 구동 소자(DT1, DT2)로부터의 전류에 의해 발광될 수 있다. 발광 소자들(EL1, EL2)의 캐소드 전극은 픽셀 기준 전압(EVSS)이 인가되는 VSS 라인에 연결된다. 발광 소자들(EL1, EL2)는 도 17a 및 도 17b에 도시된 바와 같이 애노드 전극과 캐소드 전극 사이에 연결된 커패시터(Cel1)를 포함한다.
제1 픽셀(PXL1)에서, 제1 구동 소자(DT1)는 게이트-소스간 전압(Vgs)에 따라 전류를 발생하여 제1 발광 소자(EL1)를 구동한다. 제1 구동 소자(DT1)는 제1-1 노드(n11)에 연결된 제1 전극, 제1-2 노드(n12)에 연결된 게이트 전극, 및 제1-3 노드(n13)에 연결된 제2 전극을 포함한다.
제1-1 커패시터(Csup1)는 제1-2 노드(n12)와 제1-4 노드(n14) 사이에 연결되어 픽셀 데이터의 데이터 전압(Vdata1)을 제1-2 노드(n12)에 전달한다. 제1-2 커패시터(Cst1)는 제1-2 노드(n12)와 제1-3 노드(n13) 사이에 연결되어 제1 구동 소자(DT1)의 게이트-소스간 전압(Vgs)을 저장한다. 제1-1 커패시터(Csup1)와 제1-2 커패시터(Cst1)의 용량은 동일하거나 상이한 값으로 설정될 수 있다.
제1-1 스위치 소자(M11)는 초기화 단계(Pi)와 센싱 단계(Ps)에서 제1 스캔 펄스(SCAN1)의 게이트 온 전압(VGH)에 따라 턴-온되어 제1-4 노드(n14)를 제2 픽셀(PXL2)의 제2-3 노드(n23)에 연결한다. 제1-1 스위치 소자(M11)는 제1 스캔 펄스(SCAN1)가 인가되는 제1 게이트 라인에 연결된 게이트 전극, 제1-4 노드(n14)에 연결된 제1 전극, 및 제2-3 노드(n23)에 연결된 제2 전극을 포함한다.
제1-2 스위치 소자(M12)는 초기화 단계(Pi)와 센싱 단계(Ps)에서 제1 스캔 펄스(SCAN1)의 게이트 온 전압(VGH)에 따라 턴-온되어 기준 전압(Vref)을 제1-2 노드(n12)에 공급한다. 제1-2 스위치 소자(M12)는 제1 스캔 펄스(SCAN1)가 인가되는 제1 게이트 라인에 연결된 게이트 전극, 기준 전압(Vref)이 인가되는 REF 라인에 연결된 제1 전극, 및 제1-2 노드(n12)에 연결된 제2 전극을 포함한다.
제1-3 스위치 소자(M13)는 초기화 단계(Pi)와 센싱 단계(Ps)에서 제1 스캔 펄스(SCAN1)의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 전압(Vinit)을 제1 발광 소자(EL1)의 애노드 전극에 공급한다. 제1-3 스위치 소자(M13)는 제1 스캔 펄스(SCAN1)가 인가되는 제1 게이트 라인에 연결된 게이트 전극, 초기화 전압(Vinit)이 인가되는 INIT 라인에 연결된 제1 전극, 및 제1 발광 소자(EL1)의 애노드 전극에 연결된 제2 전극을 포함한다.
제1-4 스위치 소자(M14)는 데이터 기입 단계(Pw)에서 픽셀 데이터의 데이터 전압(Vdata1)에 동기되는 제2 스캔 펄스(SCAN2)의 게이트 온 전압(VGH)에 따라 턴-온되어 데이터 전압(Vdata1)을 제1-4 노드(n14)에 공급한다. 제1-4 스위치 소자(M14)는 제2 스캔 펄스(SCAN2)가 인가되는 제2 게이트 라인에 연결된 게이트 전극, 데이터 전압(Vdata1)이 인가되는 제1 데이터 라인에 연결된 제1 전극, 및 제1-4 노드(n14)에 연결된 제2 전극을 포함한다.
제1-5 스위치 소자(M15)는 센싱 단계(Ps), 부스팅 단계(Pb), 및 발광 단계(Pem)에서 제1 EM 펄스(EM1)의 게이트 온 전압(VEH)에 따라 턴-온되어 픽셀 구동 전압(EVDD)을 제1-1 노드(n11)에 공급한다. 제1-5 스위치 소자(M15)는 제1 EM 펄스(EM1)가 인가되는 제3 게이트 라인에 연결된 게이트 전극, 픽셀 구동 전압(EVDD)이 인가되는 VDD 라인에 연결된 제1 전극, 및 제1-1 노드(n11)에 연결된 제2 전극을 포함한다.
제1-6 스위치 소자(M16)는 초기화 단계(Pi), 부스팅 단계(Pb), 및 발광 단계(Pem)에서 제2 EM 펄스(EM2)의 게이트 온 전압(VEH)에 따라 턴-온되어 제1-3 노드(n13)를 제1 발광 소자(EL1)의 애노드 전극에 연결한다. 제1-6 스위치 소자(M16)는 제2 EM 펄스(EM2)가 인가되는 제4 게이트 라인에 연결된 게이트 전극, 제1-3 노드(n13)에 연결된 제1 전극, 및 제1 발광 소자(EL1)의 애노드 전극에 연결된 제2 전극을 포함한다.
제1-7 스위치 소자(M17)는 인접한 픽셀들(PXL1, PXL2) 간에 구동 소자들(DT1, DT2)의 문턱 전압 시프트 편차가 발생할 수 있고, 이러한 문턱 전압 시프트 편차를 상쇄하기 위하여 시간 축 상에서 데이터 전압(Vdata1, Vdata2)이 픽셀들(PXL1, PXL2) 간에 교차 인가될 때 이용될 수 있다. 제1-7 스위치 소자(M17)는 제3 EM 펄스(EM3)가 인가되는 제5 게이트 라인에 연결된 게이트 전극, 제2-3 노드(n23)에 연결된 제1 전극, 및 제1 발광 소자(EL1)의 애노드 전극에 연결된 제2 전극을 포함한다. 픽셀들(PXL1, PXL2) 간에 데이터 전압(Vdata1, Vdata2)이 교차 인가되지 않는 경우, 제3 EM 펄스(EM3)가 도 4에 도시된 바와 같이 게이트 오프 전압(VEL)을 유지하여 제1-7 스위치 소자(M17)는 오프 상태이다. 제1-7 스위치 소자(M17)는 도 18 내지 도 21에 도시된 바와 같이 생략 가능하다.
제2 픽셀(PXL2)에서, 제2 구동 소자(DT2)는 게이트-소스간 전압(Vgs)에 따라 전류를 발생하여 제2 발광 소자(EL2)를 구동한다. 제2 구동 소자(DT2)는 제2-1 노드(n21)에 연결된 제1 전극, 제2-2 노드(n22)에 연결된 게이트 전극, 및 제2-3 노드(n23)에 연결된 제2 전극을 포함한다.
제2-1 커패시터(Csup2)는 제2-2 노드(n22)와 제2-4 노드(n24) 사이에 연결되어 픽셀 데이터의 데이터 전압(Vdata2)을 제2-2 노드(n22)에 전달한다. 제2-2 커패시터(Cst2)는 제2-2 노드(n22)와 제2-3 노드(n23) 사이에 연결되어 제2 구동 소자(DT2)의 게이트-소스간 전압(Vgs)을 저장한다. 제2-1 커패시터(Csup2)와 제2-2 커패시터(Cst2)의 용량은 동일하거나 상이한 값으로 설정될 수 있다.
제2-1 스위치 소자(M21)는 초기화 단계(Pi)와 센싱 단계(Ps)에서 제1 스캔 펄스(SCAN1)의 게이트 온 전압(VGH)에 따라 턴-온되어 제2-4 노드(n24)를 제1 픽셀(PXL1)의 제1-3 노드(n13)에 연결한다. 제2-1 스위치 소자(M21)는 제1 스캔 펄스(SCAN1)가 인가되는 제1 게이트 라인에 연결된 게이트 전극, 제2-4 노드(n24)에 연결된 제1 전극, 및 제1-3 노드(n13)에 연결된 제2 전극을 포함한다.
제2-2 스위치 소자(M22)는 초기화 단계(Pi)와 센싱 단계(Ps)에서 제1 스캔 펄스(SCAN1)의 게이트 온 전압(VGH)에 따라 턴-온되어 기준 전압(Vref)을 제2-2 노드(n22)에 공급한다. 제2-2 스위치 소자(M22)는 제1 스캔 펄스(SCAN1)가 인가되는 제1 게이트 라인에 연결된 게이트 전극, 기준 전압(Vref)이 인가되는 REF 라인에 연결된 제1 전극, 및 제2-2 노드(n22)에 연결된 제2 전극을 포함한다.
제2-3 스위치 소자(M23)는 초기화 단계(Pi)와 센싱 단계(Ps)에서 제1 스캔 펄스(SCAN1)의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 전압(Vinit)을 제2 발광 소자(EL2)의 애노드 전극에 공급한다. 제2-3 스위치 소자(M23)는 제1 스캔 펄스(SCAN1)가 인가되는 제1 게이트 라인에 연결된 게이트 전극, 초기화 전압(Vinit)이 인가되는 INIT 라인에 연결된 제1 전극, 및 제2 발광 소자(EL2)의 애노드 전극에 연결된 제2 전극을 포함한다.
제2-4 스위치 소자(M24)는 데이터 기입 단계(Pw)에서 픽셀 데이터의 데이터 전압(Vdata2)에 동기되는 제2 스캔 펄스(SCAN2)의 게이트 온 전압(VGH)에 따라 턴-온되어 데이터 전압(Vdata2)을 제2-4 노드(n24)에 공급한다. 제2-4 스위치 소자(M24)는 제2 스캔 펄스(SCAN2)가 인가되는 제2 게이트 라인에 연결된 게이트 전극, 데이터 전압(Vdata2)이 인가되는 제2 데이터 라인에 연결된 제1 전극, 및 제2-4 노드(n24)에 연결된 제2 전극을 포함한다.
제2-5 스위치 소자(M25)는 센싱 단계(Ps), 부스팅 단계(Pb), 및 발광 단계(Pem)에서 제1 EM 펄스(EM1)의 게이트 온 전압(VEH)에 따라 턴-온되어 픽셀 구동 전압(EVDD)을 제2-1 노드(n21)에 공급한다. 제2-5 스위치 소자(M25)는 제1 EM 펄스(EM1)가 인가되는 제3 게이트 라인에 연결된 게이트 전극, 픽셀 구동 전압(EVDD)이 인가되는 VDD 라인에 연결된 제1 전극, 및 제2-1 노드(n21)에 연결된 제2 전극을 포함한다.
제2-6 스위치 소자(M26)는 초기화 단계(Pi), 부스팅 단계(Pb), 및 발광 단계(Pem)에서 제2 EM 펄스(EM2)의 게이트 온 전압(VEH)에 따라 턴-온되어 제2-3 노드(n23)를 제2 발광 소자(EL2)의 애노드 전극에 연결한다. 제2-6 스위치 소자(M26)는 제2 EM 펄스(EM2)가 인가되는 제4 게이트 라인에 연결된 게이트 전극, 제2-3 노드(n23)에 연결된 제1 전극, 및 제2 발광 소자(EL2)의 애노드 전극에 연결된 제2 전극을 포함한다.
제2-7 스위치 소자(M27)는 인접한 픽셀들(PXL1, PXL2) 간에 구동 소자들(DT1, DT2)의 문턱 전압 시프트 편차가 발생할 수 있고, 이러한 문턱 전압 시프트 편차를 상쇄하기 위하여 데이터 전압(Vdata1, Vdata2)이 픽셀들(PXL1, PXL2) 간에 교차 인가될 때 이용될 수 있다. 제2-7 스위치 소자(M27)는 제3 EM 펄스(EM3)가 인가되는 제5 게이트 라인에 연결된 게이트 전극, 제1-3 노드(n13)에 연결된 제1 전극, 및 제2 발광 소자(EL2)의 애노드 전극에 연결된 제2 전극을 포함한다. 픽셀들(PXL1, PXL2) 간에 데이터 전압(Vdata1, Vdata2)이 교차 인가되지 않는 경우, 제3 EM 펄스(EM3)가 도 4에 도시된 바와 같이 게이트 오프 전압(VEL)을 유지하여 제2-7 스위치 소자(M27)는 오프 상태이다. 제2-7 스위치 소자(M27)는 도 18 내지 도 21에 도시된 바와 같이 생략 가능하다.
초기화 단계(Pi)에서, 도 5 및 도 6에 도시된 바와 같이 제1-1, 제1-2, 제1-3, 제1-6, 제2-1, 제2-2, 제2-3, 및 제2-6 스위치 소자들(M11, M12, M13, M16, M21, M22, M23, M26)과 구동 소자들(DT1, DT2)이 턴-온되고, 다른 스위치 소자들(M14, M15, M17, M24, M25, M27)은 턴-오프된다. 이 때, 발광 소자들(EL1, EL2)은 턴-온되지 않는다. 초기화 단계(Pi)에서, 픽셀 회로의 주요 노드들(n12, n13, n14, n22, n23, n24), 커패시터들(Csup1, Cst1, Csup2, Cst2)과 발광 소자들(EL1, EL2)이 초기화된다. 초기화 단계(Pi)에서, 제1-2 및 제2-2 노드들(n12, n22)의 전압은 기준 전압(Vref)이다. 초기화 단계(Pi)에서, 제1-3, 제1-4, 제2-3, 및 제2-4 노드들(n13, n14, n23, n24)와 발광 소자들(EL1, EL2)의 애노드 전극 전압은 초기화 전압(Vinit)이다.
센싱 단계(Ps)에서, 도 7 및 도 8에 도시된 바와 같이 제1-1, 제1-2, 제1-3, 제1-5, 제2-1, 제2-2, 제2-3, 및 제2-5 스위치 소자들(M11, M12, M13, M15, M21, M22, M23, M25)이 턴-온되고, 다른 스위치 소자들(M14, M16, M17, M24, M26, M27)은 턴-오프된다. 구동 소자들(DT1, DT2)은 센싱 단계(Ps)에서 게이트-소스간 전압(Vgs)이 문턱 전압(Vth)에 도달할 때 턴-오프된다. 센싱 단계(Ps)에서, 제1 구동 소자(DT1)의 문턱 전압(Vth)이 제1-3 노드(n13)에서 센싱되고, 이 문턱 전압(Vth)이 제2-1 스위치 소자(M21), 제2-4 노드(n24) 및 제2-1 커패시터(Csup2)를 통해 제2-2 노드(n22)에 전달된다. 제2 구동 소자(DT2)의 문턱 전압(Vth)이 제2-3 노드(n23)에서 센싱되고, 이 문턱 전압(Vth)이 제1-1 스위치 소자(M11), 제1-4 노드(n14) 및 제1-1 커패시터(Csup1)를 통해 제1-2 노드(n12)에 전달된다. 따라서, 센싱 단계에서, 제1-2 및 제2-2 노드들(n12, n22)의 전압이 구동 소자들(DT1, DT2)의 문턱 전압(Vth) 만큼 상승한다.
센싱 단계(Ps)는 2 수평 기간 이상 설정될 수 있기 때문에 구동 소자들(DT1, DT2)의 문턱 전압 센싱 시간을 충분히 확보하여 1 수평 기간이 작아지는 고해상도의 표시패널에서 효과적으로 문턱 전압을 센싱할 수 있다. 또한, 센싱 단계(Ps)에서 구동 소자들(DT1, DT2)의 문턱 전압(Vth)이 센싱율 저하 없이 구동 소자들(DT1, DT2)의 게이트 전극 즉, 제1-2 및 제2-2 노드들(n11, n12)에 전달될 수 있다. 따라서, 본 발명의 픽셀 회로는 소스 팔로워 구조의 픽셀 회로의 장점과 다이오드 커넥션 구조의 픽셀 회로의 장점을 이용하여 구동 소자들(DT1, DT2)의 문턱 전압(Vth)을 센싱할 수 있다.
데이터 기입 단계(Pw)에서, 도 9 및 도 10에 도시된 바와 같이 제1-4 및 제2-4 스위치 소자들(M14, M24)이 턴-온되고, 그 이외의 다른 스위치 소자들(M11~M13, M15~M17, M21~M23, M25~M27)은 턴-오프된다. 이 때, 제1 픽셀(PXL1)에 기입될 픽셀 데이터의 데이터 전압(Vdata1)이 제1-4 스위치 소자(M14)와 제1-1 커패시터(Csup1)를 통해 제1-2 노드(n12)에 인가된다. 이와 동시에, 제2 픽셀(PXL2)에 기입될 픽셀 데이터의 데이터 전압(Vdata2)이 제2-4 스위치 소자(M24)와 제2-1 커패시터(Csup2)를 통해 제2-2 노드(n22)에 인가된다.
데이터 기입 단계(Pw)에서 제1-2 노드(n12)의 전압이 데이터 전압(Vdata1)으로 변하고, 제1-1 커패시터(Csup1)를 통한 커패시터 커플링으로 문턱 전압(Vth)이 제1-4 노드(n14)에 전달된다. 이와 동시에, 제2-2 노드(n22)의 전압이 데이터 전압(Vdata2)으로 변하고, 제2-1 커패시터(Csup2)를 통한 커패시터 커플링으로 문턱 전압(Vth)이 제2-4 노드(n24)에 전달된다. 이 때, 기생 용량을 통해 제1-3 및 제2-3 노드들(n13, n14)의 전압이 상승할 수 있다.
부스팅 단계(Pb)에서, 모든 스위치 소자들(M11~M17, M21-M27)이 턴-오프된다. 이 때, 발광 소자들(EL1, EL2)의 커패시터가 충전되어 애노드 전압(AND)이 상승된다. 부스팅 단계(Pb)에서, 제1-2 내지 제1-4 노드들(n12~n14)과 제2-2 내지 제2-4 노드들(n22~n24)이 플로팅(Floating)되어 그 노드들(n12~n14, n22~n24)의 전압(DRG, DRG_1, DRS)이 상승된다.
발광 단계(Pem)에서, 도 11 및 도 12에 도시된 바와 같이 제1-5, 제1-6, 제2-5, 및 제2-6 스위치 소자들(M15, M16, M25, M26)이 턴-온되고, 그 이외의 스위치 소자들(M11~M14, M17, M21-M24, M27)은 턴-오프된다. 이 때, 제1 발광 소자(EL1)는 제1 구동 소자(DT1)의 게이트-소스간 전압(Vgs)에 따라 발생하는 전류에 의해 발광될 수 있다. 이와 동시에, 제2 발광 소자(EL2)는 제2 구동 소자(DT2)의 게이트-소스간 전압(Vgs)에 따라 발생하는 전류에 의해 발광될 수 있다.
도 13은 제1-1 및 제2-1 커패시터(Csup)의 용량에 따른 구동 소자들(DT1, DT2)의 문턱 전압(Vth)과 데이터 전압(Vdata)의 전달율을 보여 주는 도면이다. 도 13에서 알 수 있는 바와 같이 제1-1 및 제2-1 커패시터(Csup)가 작으면(Csup≒0), 구동 소자(DT1, DT2)의 문턱 전압(Vth)이 제1-2 및 제2-2 노드들(n12, n22)에 거의 전달되지 않는다.
제1-1 및 제2-1 커패시터(Csup1, Csup2)의 용량이 커지면(Csup>>0), 제1-2 및 제2-2 노드들(n12, n22)에 전달되는 구동 소자들(DT)의 문턱 전압(Vth)과 데이터 전압(Vdata)의 전달율이 증가한다. 데이터 기입 단계(Pw)가 끝날 때, 구동 소자들(DT1, DT2)의 게이트-소스간 전압(Vgs)은 Vgs=[(Vdata-Vinit)*Csup]+Vth 이다. 본 발명의 픽셀 회로는 커패시터 커플링을 통해 구동 소자들(DT1, DT2)의 문턱 전압(Vth)과 데이터 전압(Vdata)을 구동 소자들(DT1, DT2)의 게이트 전극에 1회 전달할 때 전압의 손실율을 개선할 수 있다. 제1-1 및 제2-1 커패시터(Csup)의 용량은 제1-2 및 제2-2 커패시터(Cst1, Cst2)와 같거나 다른 용량으로 설정될 수 있다.
도 14는 본 발명의 제1 실시예에 따른 픽셀 회로에 대한 시뮬레이션 결과이다. 이 시뮬레이션 결과, 본원 발명자들은 구동 소자들(DT1, DT2)의 문턱 전압이 0[V] 보다 큰 전압에서 센싱될 수 있음은 물론, 0[V] 보다 작은 전압으로 네가티브 시프트되더라도 센싱될 수 있음을 확인하였다.
본 발명의 픽셀 회로는 전술한 도 4 내지 도 13에 도시된 구동 방법만으로 구동될 수 있다. 다른 실시예에서, 본 발명의 픽셀 회로에서 픽셀들(PXL1, PXL2) 간에 데이터 전압(Vdata1, Vdata2)이 교차 인가될 수 있다. 예를 들어, 장기간 입력 영상이 고정된 패턴으로 표시장치에 입력될 때, 픽셀들(PXL1, PXL2) 간에 구동 소자들(DT1, DT2)의 문턱 전압 시프트량이 달라질 수 있다. 이 경우, 데이터 전압(Vdata)을 소정의 단위 시간 주기로 픽셀들에 교차 인가함으로써 픽셀들간 구동 소자들의 문턱 전압 시프트 편차를 상쇄할 수 있다. 여기서, 단위 시간은 n(n은 양의 정수) 프레임 기간이가나 n(n은 양의 정수) 초(sec)일 수 있다. 이 방법은 입력 영상에서 고정 패턴이 장기간 지속되는 정지 영상에서 적용되거나 입력 영상의 고정 패턴 여부에 관계 없이 어떠한 영상에서도 적용될 수 있다.
픽셀들에 데이터 전압을 교차하는 방법은 제1 단위 시간(또는 제1 구동 기간) 동안 도 4과 같은 방법으로 픽셀 회로를 구동한 후, 제2 단위 시간(또는 제2 구동 기간) 동안 도 15와 같은 방법으로 픽셀 회로를 구동할 수 있다. 여기서, 제1 단위 시간은 기수 번째 단위 시간으로, 제2 단위 시간은 우수 번째 단위 시간으로 해석될 수 있다. 이 구동 방법은 픽셀들(PXL1, PXL2) 간의 구동 소자(DT1, DT2)의 문턱 전압 시프트 편차를 상쇄할 뿐 아니라 구동 소자(DT1, DT2)의 열화를 줄일 수 있다. 또한, 이 구동 방법은 제2 및 제3 EM 펄스(EM2, EM3)가 인가되는 스위치 소자들(M16, M17, M26, M27)이 소정 시간 주기로 교대로 구동되므로 이 스위치 소자들(M16, M17, M26, M27)의 열화를 줄여 소자의 신뢰성을 향상시킬 수 있다.
도 15는 인접한 픽셀들 간에 데이터 전압이 교차 인가되는 구동 방법을 보여 주는 파형도이다. 도 16은 도 15와 같은 픽셀 회로의 구동 방법에서 도 3에 도시된 픽셀 회로의 발광 단계를 보여 주는 회로도이다. 이 실시예에서, 전술한 제1 실시예와 실질적으로 동일한 구성 요소들에 대하여는 상세한 설명을 생략하기로 한다.
도 15 및 도 16을 참조하면, 제1 픽셀(PXL1)은 제1 발광 소자(EL1), 제1 구동 소자(DT1), 제1-1 내지 제1-7 스위치 소자들(M11~M17), 및 제1-1 및 제1-2 커패시터들(Csup1, Cst1)을 포함한다. 제2 픽셀(PXL2)은 제2 발광 소자(EL2), 제2 구동 소자(DT2), 제2-1 내지 제2-7 스위치 소자들(M21~M27), 및 제2-1 및 제2-2 커패시터들(Csup2, Cst2)을 포함한다. 구동 소자들(DT1, DT2)와 스위치 소자들(M11~M27)은 n 채널 Oxide TFT로 구현될 수 있다.
픽셀 회로의 구동 기간은 도 15에 도시된 바와 같이 초기화 단계(Pi), 센싱 단계(Ps), 데이터 기입 단계(Pw), 부스팅 단계(Pb), 및 발광 단계(Pem)로 나뉘어질 수 있다. 데이터 기입 단계(Pw)와 부스팅 단계(Pb) 사이에 홀드 단계(Ph)가 설정될 수 있다.
초기화 단계(Pi)에서, 도 15에 도시된 바와 같이 제1 스캔 펄스(SCAN1)와 제3 EM 펄스(EM3)는 게이트 온 전압(VGH, VEH)으로 발생된다. 초기화 단계(Pi)에서, 제2 스캔 펄스(SCAN2), 제1 EM 펄스(EM1), 및 제2 EM 펄스(EM2)는 게이트 오프 전압(VGL, VEL)이다.
센싱 단계(Ps)에서, 도 15에 도시된 바와 같이 제1 스캔 펄스(SCAN1)와 제1 EM 펄스(EM1)는 게이트 온 전압(VGH, VEH)으로 발생된다. 제2 스캔 펄스(SCAN2), 제2 EM 펄스(EM2), 및 제3 EM 펄스(EM3)는 센싱 단계(Ps)에서 게이트 오프 전압(VGL, VEL)이다.
데이터 기입 단계(Pw)에서, 도 15에 도시된 바와 같이 제2 스캔 펄스(SCAN2)는 픽셀 데이터의 데이터 전압(Vdata1, Vdata2)과 동기되는 게이트 온 전압(VGH)으로 발생된다. 제2 스캔 펄스(SCAN2) 이외의 다른 게이트 펄스(SCAN1, EM1, EM2, EM3)는 데이터 기입 단계(Pw)에서 게이트 오프 전압(VGL, VEL)으로 발생된다.
홀드 단계(Ph)에서 모든 게이트 펄스(SCAN1, SCAN2, EM1, EM2, EM3)는 게이트 오프 전압(VGL, VEL)이다. 이 때, 픽셀 회로의 주요 노드들(n11~n14, n21~n24)는 플로팅(Floating)되어 전압을 유지한다.
부스팅 단계(Pb)와 발광 단계(Pem)에서 도 15에 도시된 바와 같이 제1 및 제3 EM 펄스들(EM1, EM3)은 게이트 온 전압(VEH)인 반면, 제1 및 제2 스캔 펄스들(SCAN1, SCAN2)과 제2 EM 펄스(EM2)는 게이트 오프 전압(VGL)이다.
제1 단위 시간 동안, 도 3과 같이 제1 픽셀(PXL1)에 기입될 제1 픽셀 데이터의 데이터 전압(Vdata1)은 제1 픽셀(PXL1)의 제1-4 스위치 소자(M14)에 인가된다. 이와 동시에, 제2 픽셀(PXL2)에 기입될 제2 픽셀 데이터의 데이터 전압(Vdata2)은 제2 픽셀(PXL2)의 제2-4 스위치 소자(M24)에 인가된다.
제2 단위 시간 동안, 도 16과 같이 제1 픽셀(PXL1)에 기입될 제1 픽셀 데이터의 데이터 전압(Vdata1)은 제2 픽셀(PXL2)의 제2-4 스위치 소자(M24)에 인가된다. 이와 동시에, 제2 픽셀(PXL2)에 기입될 제2 픽셀 데이터의 데이터 전압(Vdata1)은 제1 픽셀(PXL1)의 제1-4 스위치 소자(M14)에 인가된다.
제1-4 스위치 소자(M14)는 도 3 및 도 4와 같이 제1 단위 시간의 데이터 기입 단계(Pw)에서 제1 픽셀 데이터의 데이터 전압(Vdata1)에 동기되는 제2 스캔 펄스(SCAN2)의 게이트 온 전압(VGH)에 따라 턴-온되어 데이터 전압(Vdata1)을 제1-4 노드(n14)에 공급한다. 제1-4 스위치 소자(M14)는 도 15 및 도 16과 같이 제2 단위 시간의 데이터 기입 단계(Pw)에서 제2 픽셀 데이터의 데이터 전압(Vdata2)에 동기되는 제2 스캔 펄스(SCAN2)의 게이트 온 전압(VGH)에 따라 턴-온되어 데이터 전압(Vdata2)을 제1-4 노드(n14)에 공급한다.
제2-4 스위치 소자(M24)는 도 3 및 도 4와 같이 제1 단위 시간의 데이터 기입 단계(Pw)에서 제2 픽셀 데이터의 데이터 전압(Vdata2)에 동기되는 제2 스캔 펄스(SCAN2)의 게이트 온 전압(VGH)에 따라 턴-온되어 데이터 전압(Vdata2)을 제2-4 노드(n24)에 공급한다. 제2-4 스위치 소자(M24)는 도 15 및 도 16과 같이 제2 단위 시간의 데이터 기입 단계(Pw)에서 제1 픽셀 데이터의 데이터 전압(Vdata1)에 동기되는 제2 스캔 펄스(SCAN2)의 게이트 온 전압(VGH)에 따라 턴-온되어 데이터 전압(Vdata1)을 제2-4 노드(n24)에 공급한다.
제1-6 및 제2-6 스위치 소자들(M16, M26)은 제1 단위 시간 동안, 도 3 및 도 4에 도시된 바와 같이 초기화 단계(Pi), 부스팅 단계(Pb), 및 발광 단계(Pem)에서 제2 EM 펄스(EM2)의 게이트 온 전압(VEH)에 따라 턴-온된다. 이 때, 도 11과 같이 제1 구동 소자(DT1)로부터의 전류가 제1-7 스위치 소자(M17)를 통해 제1 발광 소자(EL1)로 흐르고, 제2 구동 소자(DT2)로부터의 전류가 제2-7 스위치 소자(M27)를 통해 제2 발광 소자(EL2)로 흐른다. 제1-6 및 제2-6 스위치 소자들(M16, M26)은 제2 단위 시간 동안 도 15 및 도 16과 같이 게이트 오프 전압(VEL)을 유지하는 제2 EM 펄스(EM2)에 따라 오프 상태를 유지하므로 구동되지 않는다.
제1-7 및 제2-7 스위치 소자들(M17, M27)은 제1 단위 시간 동안, 도 3 및 도 4와 같이 게이트 오프 전압(VEL)을 유지하는 제3 EM 펄스(EM3)에 따라 오프 상태를 유지하므로 구동되지 않는다. 제1-7 및 제2-7 스위치 소자들(M17, M27)은 제2 단위 시간 동안 도 15 및 도 16에 도시된 바와 같이 초기화 단계(Pi), 부스팅 단계(Pb), 및 발광 단계(Pem)에서 제3 EM 펄스(EM3)의 게이트 온 전압(VEH)에 따라 턴-온된다. 이 때, 도 16과 같이 제1 구동 소자(DT1)로부터의 전류가 제2-7 스위치 소자(M27)를 통해 제2 발광 소자(EL2)로 흐르고, 제2 구동 소자(DT2)로부터의 전류가 제1-7 스위치 소자(M17)를 통해 제1 발광 소자(EL1)로 흐른다.
커패시터들(Csup1, Cst1, Csup2, Cst2)은 전술한 실시예들로 한정되지 않는다. 커패시터들(Csup1, Cst1, Csup2, Cst2)은 도 17a 및 도 17b에 도시된 바와 같이 픽셀 회로에 연결될 수 있다.
도 17a를 참조하면, 전술한 실시예들과 같은 연결 구조로 커패시터들(Csup1, Cst1, Csup2, Cst2)이 연결될 수 있다. 즉, 제1-1 커패시터(Csup1)는 제1-2 노드(n12)와 제1-4 노드(n14) 사이에 연결되고, 제2-1 커패시터(Csup2)는 제2-2 노드(n22)와 제2-4 노드(n24) 사이에 연결된다. 제1-2 커패시터(Cst1)는 제1-2 노드(n12)와 제1-3 노드(n13) 사이에 연결되고, 제2-2 커패시터(Cst2)는 제2-2 노드(n22)와 제2-3 노드(n23) 사이에 연결될 수 있다.
도 17b를 참조하면, 제1-1 커패시터(Csup1)는 제1-2 노드(n12)와 제1-4 노드(n14) 사이에 연결되고, 제2-1 커패시터(Csup2)는 제2-2 노드(n22)와 제2-4 노드(n24) 사이에 연결된다. 제1-2 커패시터(Cst1)는 제1-4 노드(n14)와 제1-3 노드(n13) 사이에 연결되고, 제2-2 커패시터(Cst2)는 제2-4 노드(n24)와 제2-3 노드(n23) 사이에 연결될 수 있다.
도 18은 본 발명의 제2 실시예에 따른 인접한 픽셀들의 픽셀 회로를 보여 주는 회로도이다. 도 19는 본 발명의 제3 실시예에 따른 인접한 픽셀들의 픽셀 회로를 보여 주는 회로도이다. 이 실시예들의 픽셀 회로에는 도 4와 같은 게이트 펄스들(SCAN1, SCAN2, EM1, EM2)과 데이터 전압(Vdata1, Vdata2)이 인가된다. 이 실시예들에서 제1-2 및 제2-2 노드들(n11, n21)은 제1-2 및 제2-2 스위치 소자들(M12, M22)에 인가되는 기준 전압(Vref)으로 초기화된다.
도 20은 본 발명의 제4 실시예에 따른 인접한 픽셀들의 픽셀 회로를 보여 주는 회로도이다. 도 21은 본 발명의 제5 실시예에 따른 인접한 픽셀들의 픽셀 회로를 보여 주는 회로도이다. 이 실시예들에서 픽셀들(PXL1, PXL2) 각각은 다섯 개의 트랜지스터들과 두 개의 커패시터들을 포함한 픽셀 회로로 구현될 수 있다. 도 22는 도 20 및 도 21에 도시된 픽셀 회로에 인가되는 게이트 펄스를 보여 주는 파형도이다. 이 실시예들에서 제1-2 및 제2-2 노드들(n11, n21)은 제1-2 및 제2-2 스위치 소자들(M32, M42)에 인가되는 데이터 전압(Vdata1, Vdata2)으로 초기화된다.
도 20, 도 21, 및 도 22를 참조하면, 제1 픽셀(PXL1)은 제1 발광 소자(EL1), 제1 구동 소자(DT1), 제1-1 내지 제1-4 스위치 소자들(M11, M32, M13, M34), 및 제1-1 및 제1-2 커패시터들(Csup1, Cst1)을 포함한다. 제2 픽셀(PXL2)은 제2 발광 소자(EL2), 제2 구동 소자(DT2), 제2-1 내지 제2-4 스위치 소자들(M21, M42, M23, M44), 및 제2-1 및 제2-2 커패시터들(Csup2, Cst2)을 포함한다. 구동 소자들(DT1, DT2)와 스위치 소자들(M11, M32, M13, M34, M21, M42, M23, M44)은 n 채널 Oxide TFT로 구현될 수 있다.
제1 및 제2 픽셀들(PXL1, PXL2)은 정전압(EVDD, EVSS, Vinit)이 인가되는 전원 라인들을 공유하고, 게이트 펄스(SCAN1, SCAN2, EM)가 인가되는 게이트 라인들을 공유한다. 제1 및 제2 픽셀들(PXL1, PXL2)은 서로 다른 데이터 라인들에 연결된다. 제1 픽셀(PXL1)은 제1 데이터 전압(Vdata1)이 인가되는 제1 데이터 라인에 연결될 수 있다. 제2 픽셀(PXL2)은 제2 데이터 전압(Vdata2)이 인가되는 제2 데이터 라인에 연결될 수 있다.
전원 라인들은 픽셀 구동 전압(EVDD)이 인가되는 VDD 라인, 픽셀 기준 전압(EVSS)이 인가되는 VSS 라인, 초기화 전압(Vinit)이 인가되는 INIT 라인 등을 포함할 수 있다. 픽셀 구동 전압(EVDD)은 데이터 전압(Vdata1, Vdata2)의 최대 전압 보다 높은 전압이다. 픽셀 기준 전압(EVSS)과 초기화 전압(Vinit)은 데이터 전압(Vdata1, Vdata2)의 최소 전압 보다 낮은 전압이다. 픽셀 기준 전압(EVSS)과 초기화 전압(Vinit)은 동일 전압으로 설정되거나 서로 다른 전압으로 설정될 수 있다.
게이트 펄스(SCAN, EM)는 게이트 온 전압(VGH, VEH)과 게이트 오프 전압(VGL, VEL) 사이에서 스윙한다. 게이트 온 전압(VGH, VEH)은 픽셀 구동 전압(EVDD) 보다 높은 전압으로 설정될 수 있다. 게이트 오프 전압(VGL, VEL)은 픽셀 기준 전압(EVSS) 보다 낮은 전압으로 설정될 수 있다. 게이트 펄스(SCAN, EM)는 제1 게이트 라인에 인가되는 스캔 펄스(SCAN)와, 제2 게이트 라인에 인가되는 EM 펄스(EM)를 포함한다. 표시장치의 게이트 구동부는 스캔 펄스(SCAN)를 발생하는 제1 시프트 레지스터와, EM 펄스를 발생하는 제2 시프트 레지스터를 포함할 수 있다.
픽셀 회로의 구동 기간은 도 22에 도시된 바와 같이 초기화 단계(Pi), 센싱 단계(Ps), 데이터 기입 단계(Pw), 부스팅 단계(Pb), 및 발광 단계(Pem)로 나뉘어질 수 있다. 데이터 기입 단계(Pw)와 부스팅 단계(Pb) 사이에 홀드 단계(Ph)가 설정될 수 있다.
초기화 단계(Pi)에서, 스캔 펄스(SCAN)와 EM 펄스(EM)는 게이트 온 전압(VGH, VEH)으로 발생된다. 센싱 단계(Ps)에서, 스캔 펄스(SCAN)는 게이트 온 전압(VGH)으로 발생되고, EM 펄스(EM)는 게이트 오프 전압(VEL)로 반전된다.
데이터 기입 단계(Pw)에서, 스캔 펄스(SCAN)는 픽셀 데이터의 데이터 전압(Vdata1, Vdata2)과 동기되는 게이트 온 전압(VGH)으로 발생되고, EM 펄스(EM)는 게이트 오프 전압(VEL)이다.
홀드 단계(Ph)에서 스캔 펄스(SCAN)와 EM 펄스(EM)는 게이트 오프 전압(VGL, VEL)이다. 부스팅 단계(Pb)와 발광 단계(Pem)에서 EM 펄스(EM)는 게이트 온 전압(VEH)인 반면, 스캔 펄스(SCAN)는 게이트 오프 전압(VGL)이다.
발광 소자들(EL1, EL2)은 OLED로 구현될 수 있다. 제1 발광 소자(EL1)의 애노드 전극은 제1-4 스위치 소자(M34, M44)를 사이에 두고 제1 구동 소자(DT1)에 연결된다. 제2 발광 소자(EL2)의 애노드 전극은 제2-4 스위치 소자(M44)를 사이에 두고 제2 구동 소자(DT2)에 연결된다. 스위치 소자들(M34, M44)이 턴-온될 때 발광 소자들(EL1, EL2)의 애노드 전극은 구동 소자(DT1, DT2)에 연결되어 구동 소자(DT1, DT2)로부터의 전류에 의해 발광될 수 있다. 발광 소자들(EL1, EL2)의 캐소드 전극은 픽셀 기준 전압(EVSS)이 인가되는 VSS 라인에 연결된다. 발광 소자들(EL1, EL2)는 애노드 전극과 캐소드 전극 사이에 연결된 커패시터(Cel1)를 포함한다.
제1 픽셀(PXL1)에서, 제1 구동 소자(DT1)는 게이트-소스간 전압(Vgs)에 따라 전류를 발생하여 제1 발광 소자(EL1)를 구동한다. 제1 구동 소자(DT1)는 제1-1 노드(n11)에 연결된 제1 전극, 제1-2 노드(n12)에 연결된 게이트 전극, 및 제1-3 노드(n13)에 연결된 제2 전극을 포함한다.
제1-1 커패시터(Csup1)는 제1-2 노드(n12)와 제1-4 노드(n14) 사이에 연결된다. 제1-2 커패시터(Cst1)는 도 20에 도시된 바와 같이 제1-2 노드(n12)와 제1-3 노드(n13) 사이에 연결되거나, 도 22에 도시된 바와 같이 제1-4 노드(n14)와 제1-3 노드(n13) 사이에 연결될 수 있다. 제2-1 커패시터(Csup2)는 제2-2 노드(n22)와 제2-4 노드(n24) 사이에 연결된다. 제2-2 커패시터(Cst2)는 도 20에 도시된 바와 같이 제2-2 노드(n22)와 제2-3 노드(n23) 사이에 연결되거나, 도 22에 도시된 바와 같이 제2-4 노드(n24)와 제2-3 노드(n23) 사이에 연결될 수 있다.
제1-1 스위치 소자(M11)는 초기화 단계(Pi), 센싱 단계(Ps) 및 데이터 기입 단계(Pw)에서 스캔 펄스(SCAN)의 게이트 온 전압(VGH)에 따라 턴-온되어 제1-4 노드(n14)를 제2 픽셀(PXL2)의 제2-3 노드(n23)에 연결한다. 제1-1 스위치 소자(M11)는 스캔 펄스(SCAN)가 인가되는 제1 게이트 라인에 연결된 게이트 전극, 제1-4 노드(n14)에 연결된 제1 전극, 및 제2-3 노드(n23)에 연결된 제2 전극을 포함한다.
제1-2 스위치 소자(M32)는 초기화 단계(Pi), 센싱 단계(Ps) 및 데이터 기입 단계(Pw)에서 스캔 펄스(SCAN)의 게이트 온 전압(VGH)에 따라 턴-온되어 제1 데이터 전압(Vdata1)을 제1-2 노드(n12)에 공급한다. 제1-2 스위치 소자(M12)는 스캔 펄스(SCAN)가 인가되는 제1 게이트 라인에 연결된 게이트 전극, 제1 데이터 전압(Vdata1)이 인가되는 제1 데이터 라인에 연결된 제1 전극, 및 제1-2 노드(n12)에 연결된 제2 전극을 포함한다.
제1-3 스위치 소자(M13)는 초기화 단계(Pi), 센싱 단계(Ps) 및 데이터 기입 단계(Pw)에서 스캔 펄스(SCAN)의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 전압(Vinit)을 제1 발광 소자(EL1)의 애노드 전극에 공급한다. 제1-3 스위치 소자(M13)는 스캔 펄스(SCAN)가 인가되는 제1 게이트 라인에 연결된 게이트 전극, 초기화 전압(Vinit)이 인가되는 INIT 라인에 연결된 제1 전극, 및 제1 발광 소자(EL1)의 애노드 전극에 연결된 제2 전극을 포함한다.
제1-4 스위치 소자(M34)는 초기화 단계(Pi), 부스팅 단계(Pb), 및 발광 단계(Pem)에서 EM 펄스(EM)의 게이트 온 전압(VEH)에 따라 턴-온되어 제1-3 노드(n13)를 제1 발광 소자(EL1)의 애노드 전극에 연결한다. 제1-4 스위치 소자(M34)는 EM 펄스(EM)가 인가되는 제2 게이트 라인에 연결된 게이트 전극, 제1-3 노드(n13)에 연결된 제1 전극, 및 제1 발광 소자(EL1)의 애노드 전극에 연결된 제2 전극을 포함한다.
제2 픽셀(PXL2)에서, 제2 구동 소자(DT2)는 게이트-소스간 전압(Vgs)에 따라 전류를 발생하여 제2 발광 소자(EL2)를 구동한다. 제2 구동 소자(DT2)는 제2-1 노드(n21)에 연결된 제1 전극, 제2-2 노드(n22)에 연결된 게이트 전극, 및 제2-3 노드(n23)에 연결된 제2 전극을 포함한다.
제2-1 스위치 소자(M21)는 초기화 단계(Pi), 센싱 단계(Ps) 및 데이터 기입 단계(Pw)에서 스캔 펄스(SCAN)의 게이트 온 전압(VGH)에 따라 턴-온되어 제2-4 노드(n24)를 제1 픽셀(PXL1)의 제1-3 노드(n13)에 연결한다. 제2-1 스위치 소자(M21)는 스캔 펄스(SCAN)가 인가되는 제1 게이트 라인에 연결된 게이트 전극, 제2-4 노드(n24)에 연결된 제1 전극, 및 제1-3 노드(n13)에 연결된 제2 전극을 포함한다.
제2-2 스위치 소자(M22)는 초기화 단계(Pi), 센싱 단계(Ps) 및 데이터 기입 단계(Pw)에서 스캔 펄스(SCAN)의 게이트 온 전압(VGH)에 따라 턴-온되어 제2 데이터 전압(Vdata2)을 제2-2 노드(n22)에 공급한다. 제2-2 스위치 소자(M22)는 스캔 펄스(SCAN)가 인가되는 제1 게이트 라인에 연결된 게이트 전극, 제2 데이터 전압(Vdata2)이 인가되는 제2 데이터 라인에 연결된 제1 전극, 및 제2-2 노드(n22)에 연결된 제2 전극을 포함한다.
제2-3 스위치 소자(M23)는 초기화 단계(Pi), 센싱 단계(Ps) 및 데이터 기입 단계(Pw)에서 스캔 펄스(SCAN)의 게이트 온 전압(VGH)에 따라 턴-온되어 초기화 전압(Vinit)을 제2 발광 소자(EL2)의 애노드 전극에 공급한다. 제2-3 스위치 소자(M23)는 스캔 펄스(SCAN)가 인가되는 제1 게이트 라인에 연결된 게이트 전극, 초기화 전압(Vinit)이 인가되는 INIT 라인에 연결된 제1 전극, 및 제2 발광 소자(EL2)의 애노드 전극에 연결된 제2 전극을 포함한다.
제2-4 스위치 소자(M44)는 초기화 단계(Pi), 부스팅 단계(Pb), 및 발광 단계(Pem)에서 EM 펄스(EM)의 게이트 온 전압(VEH)에 따라 턴-온되어 제2-3 노드(n23)를 제2 발광 소자(EL2)의 애노드 전극에 연결한다. 제2-4 스위치 소자(M44)는 EM 펄스(EM)가 인가되는 제2 게이트 라인에 연결된 게이트 전극, 제2-3 노드(n23)에 연결된 제1 전극, 및 제2 발광 소자(EL2)의 애노드 전극에 연결된 제2 전극을 포함한다.
도 23은 본 발명의 일 실시예에 따른 표시장치를 보여 주는 블록도이다. 도 24는 도 23에 도시된 표시패널의 단면 구조를 보여 주는 단면도이다.
도 23 및 도 24를 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100), 표시패널(100)의 픽셀들에 픽셀 데이터를 기입(write)하기 위한 표시패널 구동부, 및 픽셀들과 표시패널 구동부의 구동에 필요한 전원을 발생하는 전원부(140)를 포함한다.
표시패널(100)은 X축 방향의 길이, Y축 방향의 폭 및 Z축 방향의 두께를 가지는 장방형 구조의 패널일 수 있다. 표시패널(100)은 화면 상에서 입력 영상을 표시하는 픽셀 어레이를 포함한다. 픽셀 어레이는 복수의 데이터 라인들(102), 데이터 라인들(102)과 교차되는 복수의 게이트 라인들(103), 및 매트릭스 형태로 배치되는 픽셀들을 포함한다. 표시패널(100)은 픽셀들에 공통으로 연결된 전원 라인들을 더 포함할 수 있다. 전원 라인들은 픽셀들(101)의 구동에 필요한 정전압(EVDD, EVSS, Vref, Vinit)을 픽셀들(101)에 공급한다.
표시패널(100)의 단면 구조는 도 24에 도시된 바와 같이 기판(10) 상에 적층된 회로층(12), 발광 소자층(14), 및 봉지층(encapsulation layer)(16)을 포함할 수 있다.
회로층(12)은 데이터 라인, 게이트 라인, 전원 라인 등의 배선들에 연결된 픽셀 회로를 포함한 TFT 어레이, 디멀티플렉서 어레이(112), 게이트 구동부(120) 등을 포함할 수 있다. 회로층(12)의 배선과 회로 소자들은 복수의 절연층들과, 절연층을 사이에 두고 분리된 둘 이상의 금속층, 그리고 반도체 물질을 포함한 액티브층을 포함할 수 있다. 회로층(12)에 형성된 모든 트랜지스터들은 코플라나(coplanar) 구조의 n 채널 Oxide TFT로 구현될 수 있다.
발광 소자층(14)은 픽셀 회로에 의해 구동되는 발광 소자(EL)를 포함할 수 있다. 발광 소자(EL)는 적색(R) 발광 소자, 녹색(G) 발광 소자, 및 청색(B) 발광 소자를 포함할 수 있다. 다른 실시예에서, 발광 소자층(14)은 백색 발광 소자와 컬러 필터를 포함할 수 있다. 발광 소자층(14)의 발광 소자들(EL)은 유기막 및 보호막을 포함한 보호층에 의해 덮여질 수 있다.
봉지층(16)은 회로층(12)과 발광 소자층(14)을 밀봉하도록 발광 소자층(14)을 덮는다. 봉지층(16)은 유기막과 무기막이 교대로 적층된 멀티 절연막 구조일 수도 있다. 무기막은 수분이나 산소의 침투를 차단한다. 유기막은 무기막의 표면을 평탄화한다. 유기막과 무기막이 여러 층들로 적층되면, 단일 층에 비해 수분이나 산소의 이동 경로가 길어져 발광 소자층(14)에 영향을 주는 수분과 산소의 침투가 효과적으로 차단될 수 있다.
봉지층(16) 상에 도면에서 생략된 터치 센서층이 형성되고 그 위에 편광판이나 컬러필터층이 배치될 수 있다. 터치 센서층은 터치 입력 전후에 용량(capacitance)의 변화를 바탕으로 터치 입력을 센싱하는 정전 용량 방식의 터치 센서들을 포함할 수 있다. 터치 센서층은 터치 센서들의 용량을 형성하는 금속 배선 패턴들과 절연막들을 포함할 수 있다. 절연막들은 금속 배선 패턴들에서 교차되는 부분을 절연하고 터치 센서층의 표면을 평탄화할 수 있다. 편광판은 터치 센서층과 회로층의 금속에 의해 반사된 외부 광의 편광을 변환하여 시인성과 명암비를 향상시킬 수 있다. 편광판은 선편광판과 위상지연필름이 접합된 편광판 또는 원편광판으로 구현될 수 있다. 편광판 상에 커버 글래스가 접착될 수 있다. 컬러 필터층은 적색, 녹색, 및 청색 컬러 필터를 포함할 수 있다. 컬러 필터층은 블랙 매트릭스 패턴을 더 포함할 수 있다. 컬러 필터층은 회로층과 터치 센서층으로부터 반사된 빛의 파장 일부를 흡수하여 편광판의 역할을 대신하고 픽셀 어레이에서 재현되는 영상의 색순도를 높일 수 있다.
픽셀 어레이는 복수의 픽셀 라인들(L1~Ln)을 포함한다. 픽셀 라인들(L1~Ln) 각각은 표시패널(100)의 픽셀 어레이에서 라인 방향(X축 방향)을 따라 배치된 1 라인의 픽셀들을 포함한다. 1 픽셀 라인에 배치된 픽셀들은 게이트 라인들(103)을 공유한다. 데이터 라인 방향을 따라 컬럼 방향(Y)으로 배치된 서브 픽셀들은 동일한 데이터 라인(102)을 공유한다. 1 수평 기간은 1 프레임 기간을 픽셀 라인들(L1~Ln)의 총 개수로 나눈 시간이다.
표시패널(100)은 비투과형 표시패널 또는 투과형 표시패널로 구현될 수 있다. 투과형 표시패널은 화면 상에 영상이 표시되고 배경의 실물이 보이는 투명 표시장치에 적용될 수 있다. 표시패널(100)은 플렉시블 표시패널로 제작될 수 있다.
픽셀들(101) 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들 각각은 픽셀 회로를 포함할 수 있다. 이하에서 픽셀은 서브 픽셀과 같은 의미로 해석될 수 있다. 픽셀 회로 각각은 전술한 실시예들의 회로로 구현될 수 있다.
픽셀들은 리얼(real) 컬러 픽셀과, 펜타일(pentile) 픽셀로 배치될 수 있다. 펜타일 픽셀은 미리 설정된 픽셀 렌더링 알고리즘(pixel rendering algorithm)을 이용하여 컬러가 다른 두 개의 서브 픽셀들을 하나의 픽셀(101)로 구동하여 리얼 컬러 픽셀 보다 높은 해상도를 구현할 수 있다. 픽셀 렌더링 알고리즘은 픽셀들 각각에서 부족한 컬러 표현을 인접한 픽셀에서 발광된 빛의 컬러로 보상할 수 있다.
전원부(140)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이와 표시패널 구동부의 구동에 필요한 직류(DC) 전압(또는 정전압)을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함할 수 있다. 전원부(140)는 도시하지 않은 호스트 시스템으로부터 인가되는 직류 입력 전압의 레벨을 조정하여 감마 기준 전압(VGMA), 게이트 전압(VGH, VEH, VGL, VEL), 픽셀 구동 전압(EVDD), 픽셀 기준 전압(EVSS), 초기화 전압(Vinit), 기준 전압(Vref) 등의 정전압을 발생할 수 있다. 감마 기준 전압(VGMA)은 데이터 구동부(110)에 공급된다. 게이트 전압VGH, VEH, VGL, VEL)은 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(EVDD)과 픽셀 기준 전압(EVSS)은 픽셀들(101)에 공통으로 연결된 전원 라인들을 통해 픽셀들(101)에 공급된다.
표시패널 구동부는 타이밍 콘트롤러(Timing controller)(130)의 제어 하에 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터를 기입한다.
표시패널 구동부는 데이터 구동부(110)와 게이트 구동부(120)를 포함한다. 표시패널 구동부는 데이터 구동부(110)와 데이터 라인들(102) 사이에 배치된 디멀티플렉서 어레이(112)를 더 포함할 수 있다.
디멀티플렉서 어레이(112)는 복수의 디멀티플렉서(De-multiplexer, DEMUX)를 이용하여 데이터 구동부(110)의 채널들을 출력된 데이터 전압을 데이터 라인들(102)에 순차적으로 공급한다. 디멀티플렉서는 표시패널(100) 상에 배치된 다수의 스위치 소자들을 포함할 수 있다. 디멀티플렉서가 데이터 구동부(110)의 출력 단자들과 데이터 라인들(102) 사이에 배치되면, 데이터 구동부(110)의 채널 개수가 감소될 수 있다. 디멀티플렉서 어레이(112)는 생략될 수 있다.
표시패널 구동부는 터치 센서들을 구동하기 위한 터치 센서 구동부를 더 포함할 수 있다. 터치 센서 구동부는 도 23에서 생략되어 있다. 데이터 구동부(110)와 터치 센서 구동부는 하나의 드라이브 IC(Integrated Circuit)에 집적될 수 있다. 모바일 기기나 웨어러블 기기에서 타이밍 콘트롤러(130), 전원부(140), 데이터 구동부(110) 등은 하나의 드라이브 IC에 집적될 수 있다.
표시패널 구동부는 타이밍 콘트롤러(130)의 제어 하에 저속 구동 모드(Low speed driving mode)로 동작할 수 있다. 저속 구동 모드는 입력 영상을 분석하여 입력 영상이 미리 설정된 프레임 개수만큼 변화가 없을 때 표시장치의 소비 전력을 줄이기 위하여 설정될 수 있다. 저속 구동 모드는 정지 영상이 일정 시간 이상 입력될 때 픽셀들의 리프레쉬 레이트(Refresh rate)를 낮춤으로써 표시패널 구동부와 표시패널(100)의 소비 전력을 줄일 수 있다. 저속 구동 모드는 정지 영상이 입력될 때에 한정되지 않는다. 예컨대, 표시장치가 대기 모드로 동작하거나, 사용자 명령 또는 입력 영상이 소정 시간 이상 표시패널 구동 회로에 입력되지 않을 때 표시패널 구동 회로는 저속 구동 모드로 동작할 수 있다.
데이터 구동부(110)는 타이밍 콘트롤러(130)로부터 디지털 신호로 수신되는 입력 영상의 픽셀 데이터를 입력 받아 데이터 전압을 출력한다. 데이터 구동부(110)는 DAC(Digital to Analog Converter)를 이용하여 매 프레임 기간마다 입력 영상의 픽셀 데이터를 감마 보상 전압으로 변환하여 데이터 전압(Vdata)을 발생한다. 감마 기준 전압(VGMA)은 분압회로를 통해 계조별 감마 보상 전압으로 분압된다. 계조별 감마 보상 전압은 데이터 구동부(110)의 DAC에 제공된다. 데이터 전압(Vdata)은 데이터 구동부(110)의 채널들 각각에서 출력 버퍼를 통해 출력된다.
게이트 구동부(120)는 픽셀 어레이의 TFT 어레이 및 배선들과 함께 표시패널(100) 상의 회로층(12)에 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. 게이트 구동부(120)는 표시패널(100)의 비표시 영역인 베젤 영역(Bezel, BZ) 상에 배치되거나 입력 영상이 재현되는 픽셀 어레이 내에 분산 배치될 수 있다.
게이트 구동부(120)는 도 23에 도시된 바와 같이 표시패널(100)의 일측 베젤 영역(BZ)에 배치되어 게이트 라인들(103)에 싱글 피딩(Single feeding) 방식으로 게이트 펄스[Gout(N)]를 공급할 수 있다. 또한, 게이트 구동부(120)는 화면의 픽셀 어레이를 사이에 두고 표시패널(100)의 양측 베젤 영역(BZ)에 배치되어 게이트 라인들(103)에 더블 피딩(Double feeding) 방식으로 게이트 펄스[Gout(N)]를 공급할 수 있다.
게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 펄스를 게이트 라인들(103)로 순차적으로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 펄스를 시프트시킴으로써 그 게이트 펄스를 게이트 라인들(103)에 순차적으로 공급할 수 있다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(DATA)와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭(CLK) 및 데이터 인에이블신호(DE) 등을 포함할 수 있다. 데이터 인에이블신호(DE)를 카운트하는 방법으로 수직 기간과 수평 기간을 알 수 있기 때문에 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 데이터 인에이블신호(DE)는 1 수평 기간(1H)의 주기를 갖는다.
호스트 시스템은 TV(Television) 시스템, 태블릿 컴퓨터, 노트북 컴퓨터, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기, 차량 시스템 중 어느 하나일 수 있다. 호스트 시스템은 비디오 소스로부터의 영상 신호를 표시패널(100)의 해상도에 맞게 스케일링하여 타이밍 신호와 함께 타이밍 콘트롤러(130)에 전송할 수 있다.
타이밍 콘트롤러(130)는 노말 구동 모드(Normal driving mode)에서 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 자연수) Hz의 프레임 주파수로 표시패널 구동부의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다.
타이밍 콘트롤러(130)는 저속 구동 모드에서 노말 구동 모드에 비하여 픽셀 데이터가 픽셀들에 기입되는 프레임 레이트를 주파수를 낮춘다. 예를 들어, 노말 구동 모드에서 픽셀 데이터가 픽셀들에 기입되는 데이터 리프레쉬 프레임 주파수는 60Hz 이상의 주파수 예를 들어, 60Hz, 120Hz, 144Hz 중 어느 하나의 리프레쉬 레이트로 발생할 수 있으며, 저속 구동 모드의 데이터 리프레쉬 프레임(DRF)은 저속 구동 모드의 그 것 보다 낮은 주파수의 리프레쉬 레이트로 발생 수 있다. 타이밍 콘트롤러(130)는 저속 구동 모드에서 픽셀들의 리프레쉬 레이트를 낮추기 위하여 프레임 주파수를 1Hz ~ 30Hz 사이의 주파수로 낮추어 표시패널 구동부의 구동 주파수를 낮출 수 있다.
타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호, 디멀티플렉서 어레이(112)의 동작 타이밍을 제어하기 위한 제어 신호, 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호를 발생한다. 타이밍 콘트롤러(130)는 표시패널 구동부의 동작 타이밍을 제어하여 데이터 구동부(110), 디멀티플렉서 어레이(112), 터치 센서 구동부, 및 게이트 구동부(120)를 동기시킨다.
타이밍 콘트롤러(130)로부터 발생된 게이트 타이밍 제어신호는 도시하지 않은 레벨 시프터(Level shifter)를 통해 게이트 구동부(120)의 시프트 레지스터에 입력될 수 있다. 레벨 시프터는 게이트 타이밍 제어 신호를 입력 받아 스타트 펄스와 시프트 클럭을 발생하여 게이트 구동부(120)의 시프트 레지스터에 제공할 수 있다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시패널 110: 데이터 구동부
120: 게이트 구동부 130: 타이밍 콘트롤러
PXL1, PXL2: 픽셀 Pi: 초기화 단계
Ps: 센싱 단계 Pw: 데이터 기입 단계
Ph: 홀드 단계 Pb: 부스트 단계
Pem: 발광 단계 EVDD: 픽셀 구동 전압
EVSS: 픽셀 기준 전압 Vinit: 초기화 전압
Vref: 기준 전압 SCAN1, SCAN2: 스캔 펄스
EM, EM1, EM2: 발광 제어 펄스(EM 펄스) EL1, EL2: 발광 소자
DT1, DT2: 구동 소자 M11~M17, M21~M27: 스위치 소자
Csup1, Csup2: 제1-1 및 제2-1 커패시터
Cst1, Cst2: 제1-2 및 제2-2 커패시터

Claims (19)

  1. 제1-1 노드에 연결된 제1 전극, 제1-2 노드에 연결된 게이트 전극, 및 제1-3 노드에 연결된 제2 전극을 포함한 제1 구동 소자; 및
    제2-1 노드에 연결된 제1 전극, 제2-2 노드에 연결된 게이트 전극, 및 제2-3 노드에 연결된 제2 전극을 포함한 제2 구동 소자를 포함하고,
    상기 제1 구동 소자의 제2 전극 전압이 상기 제2 구동 소자의 게이트 전극에 전달되고,
    상기 제2 구동 소자의 제2 전극 전압이 상기 제1 구동 소자의 게이트 전극에 전달되는 픽셀 회로.
  2. 제 1 항에 있어서,
    제1 발광 소자;
    제2 발광 소자;
    제1 스캔 펄스가 인가되는 게이트 전극, 제1-4 노드에 연결된 제1 전극, 및 상기 제2-3 노드에 연결된 제2 전극을 포함한 제1-1 스위치 소자;
    상기 제1 스캔 펄스가 인가되는 게이트 전극, 기준 전압이 인가되는 제1 전극, 및 상기 제1-2 노드에 연결된 제2 전극을 포함한 제1-2 스위치 소자;
    상기 제1 스캔 펄스가 인가되는 게이트 전극, 초기화 전압이 인가되는 제1 전극, 및 상기 제1 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제1-3 스위치 소자;
    제2 스캔 펄스가 인가되는 게이트 전극, 제1 데이터 라인에 연결된 제1 전극, 및 상기 제1-4 노드에 연결된 제2 전극을 포함한 제1-4 스위치 소자;
    제1 EM 펄스가 인가되는 게이트 전극, 픽셀 구동 전압이 인가되는 제1 전극, 및 상기 제1-1 노드에 연결된 제2 전극을 포함한 제1-5 스위치 소자;
    제2 EM 펄스가 인가되는 게이트 전극, 상기 제1-3 노드에 연결된 제1 전극, 및 상기 제1 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제1-6 스위치 소자;
    상기 제1 스캔 펄스가 인가되는 게이트 전극, 제2-4 노드에 연결된 제1 전극, 및 상기 제1-3 노드에 연결된 제2 전극을 포함한 제2-1 스위치 소자;
    상기 제1 스캔 펄스가 인가되는 게이트 전극, 상기 기준 전압이 인가되는 제1 전극, 및 상기 제2-2 노드에 연결된 제2 전극을 포함한 제2-2 스위치 소자;
    상기 제1 스캔 펄스가 인가되는 게이트 전극, 상기 초기화 전압이 인가되는 제1 전극, 및 상기 제2 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제2-3 스위치 소자;
    상기 제2 스캔 펄스가 인가되는 게이트 전극, 제2 데이터 라인에 연결된 제1 전극, 및 상기 제2-4 노드에 연결된 제2 전극을 포함한 제2-4 스위치 소자;
    상기 제1 EM 펄스가 인가되는 게이트 전극, 상기 픽셀 구동 전압이 인가되는 제1 전극, 및 상기 제2-1 노드에 연결된 제2 전극을 포함한 제2-5 스위치 소자; 및
    상기 제2 EM 펄스가 인가되는 게이트 전극, 상기 제2-3 노드에 연결된 제1 전극, 및 상기 제2 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제2-6 스위치 소자을 더 포함하는 픽셀 회로.
  3. 제 2 항에 있어서,
    제3 EM 펄스가 인가되는 게이트 전극, 상기 제2-3 노드에 연결된 제1 전극, 및 상기 제1 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제1-7 스위치 소자; 및
    상기 제3 EM 펄스가 인가되는 게이트 전극, 상기 제1-3 노드에 연결된 제1 전극, 및 상기 제2 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제2-7 스위치 소자를 더 포함하는 픽셀 회로.
  4. 제 2 항에 있어서,
    상기 제1 및 제2 발광 소자의 캐소드 전극에 픽셀 기준 전압이 인가되고,
    상기 픽셀 구동 전압은 상기 제1 및 제2 데이터 라인들에 인가되는 데이터 전압의 최대 전압 보다 높고,
    상기 기준 전압은 상기 데이터 전압의 최소 전압 보다 낮고,
    상기 픽셀 기준 전압과 상기 초기화 전압이 상기 기준 전압 보다 낮은 픽셀 회로.
  5. 제 2 항에 있어서,
    상기 제1-2 노드와 상기 제1-4 노드 사이에 연결된 제1-1 커패시터;
    상기 제1-2 노드와 상기 제1-3 노드 사이에 연결되거나, 상기 제1-4 노드와 상기 제1-3 노드 사이에 연결된 제1-2 커패시터;
    상기 제2-2 노드와 상기 제2-4 노드 사이에 연결된 제2-1 커패시터; 및
    상기 제2-2 노드와 상기 제2-3 노드 사이에 연결되거나, 상기 제2-4 노드와 상기 제2-3 노드 사이에 연결된 제2-2 커패시터를 더 포함하는 픽셀 회로.
  6. 제 3 항에 있어서,
    상기 픽셀 회로의 제1 구동 기간은 초기화 단계, 센싱 단계, 데이터 기입 단계, 부스팅 단계, 및 발광 단계를 포함하고,
    상기 제1 구동 기간의 초기화 단계에서, 상기 제1 스캔 펄스와, 상기 제2 EM 펄스는 게이트 온 전압으로 발생되고, 상기 제2 스캔 펄스, 상기 제1 EM 펄스, 및 상기 제3 EM 펄스는 게이트 오프 전압이고,
    상기 제1 구동 기간의 센싱 단계에서, 상기 제1 스캔 펄스와 상기 제1 EM 펄스는 상기 게이트 온 전압으로 발생되고, 상기 제2 스캔 펄스, 상기 제2 EM 펄스, 및 상기 제3 EM 펄스는 상기 게이트 오프 전압이고,
    상기 제1 구동 기간의 데이터 기입 단계에서, 상기 제2 스캔 펄스는 상기 제1 및 제2 데이터 라인들에 인가되는 데이터 전압과 동기되는 상기 게이트 온 전압으로 발생되고, 상기 제1 스캔 펄스, 상기 제1 EM 펄스, 상기 제2 EM 펄스, 및 상기 제3 EM 펄스는 상기 게이트 오프 전압이고,
    상기 제1 구동 기간의 부스팅 단계와 발광 단계에서 상기 제1 EM 펄스와 상기 제2 EM 펄스는 상기 게이트 온 전압이고, 상기 제1 스캔 펄스, 상기 제2 스캔 펄스, 및 상기 제3 EM 펄스는 상기 게이트 오프 전압이고,
    상기 스위치 소자들은 상기 게이트 온 전압에 응답하여 턴-온되고, 상기 게이트 오프 전압에 응답하여 턴-오프되고,
    상기 제1 구동 기간 동안, 상기 제1 데이터 라인에 제1 데이터 전압이 인가되고, 상기 제2 데이터 라인에 제2 데이터 전압이 인가되는 픽셀 회로.
  7. 제 6 항에 있어서,
    상기 픽셀 회로의 제2 구동 기간은 초기화 단계, 센싱 단계, 데이터 기입 단계, 부스팅 단계, 및 발광 단계를 포함하고,
    상기 제2 구동 기간의 초기화 단계에서, 상기 제1 스캔 펄스와, 상기 제3 EM 펄스는 게이트 온 전압으로 발생되고, 상기 제2 스캔 펄스, 상기 제1 EM 펄스, 및 상기 제2 EM 펄스는 게이트 오프 전압이고,
    상기 제2 구동 기간의 센싱 단계에서, 상기 제1 스캔 펄스와 상기 제1 EM 펄스는 상기 게이트 온 전압으로 발생되고, 상기 제2 스캔 펄스, 상기 제2 EM 펄스, 및 상기 제3 EM 펄스는 상기 게이트 오프 전압이고,
    상기 제2 구동 기간의 데이터 기입 단계에서, 상기 제2 스캔 펄스는 상기 제1 및 제2 데이터 라인들에 인가되는 데이터 전압과 동기되는 상기 게이트 온 전압으로 발생되고, 상기 제1 스캔 펄스, 상기 제1 EM 펄스, 상기 제2 EM 펄스, 및 상기 제3 EM 펄스는 상기 게이트 오프 전압이고,
    상기 제2 구동 기간의 부스팅 단계와 발광 단계에서 상기 제1 EM 펄스와 상기 제3 EM 펄스는 상기 게이트 온 전압이고, 상기 제1 스캔 펄스, 상기 제2 스캔 펄스, 및 상기 제2 EM 펄스는 상기 게이트 오프 전압이고,
    상기 제2 구동 기간 동안, 상기 제1 데이터 라인에 상기 제2 데이터 전압이 인가되고, 상기 제2 데이터 라인에 상기 제1 데이터 전압이 인가되는 픽셀 회로.
  8. 제 1 항에 있어서,
    제1 발광 소자;
    제2 발광 소자;
    스캔 펄스가 인가되는 게이트 전극, 제1-4 노드에 연결된 제1 전극, 및 상기 제2-3 노드에 연결된 제2 전극을 포함한 제1-1 스위치 소자;
    상기 스캔 펄스가 인가되는 게이트 전극, 제1 데이터 전압이 인가되는 제1 전극, 및 상기 제1-2 노드에 연결된 제2 전극을 포함한 제1-2 스위치 소자;
    상기 스캔 펄스가 인가되는 게이트 전극, 초기화 전압이 인가되는 제1 전극, 및 상기 제1 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제1-3 스위치 소자;
    EM 펄스가 인가되는 게이트 전극, 상기 제1-3 노드에 연결된 제1 전극, 및 상기 제1 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제1-4 스위치 소자;
    상기 스캔 펄스가 인가되는 게이트 전극, 제2-4 노드에 연결된 제1 전극, 및 상기 제1-3 노드에 연결된 제2 전극을 포함한 제2-1 스위치 소자;
    상기 스캔 펄스가 인가되는 게이트 전극, 제2 데이터 전압이 인가되는 제1 전극, 및 상기 제2-2 노드에 연결된 제2 전극을 포함한 제2-2 스위치 소자;
    상기 스캔 펄스가 인가되는 게이트 전극, 상기 초기화 전압이 인가되는 제1 전극, 및 상기 제2 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제2-3 스위치 소자;
    상기 EM 펄스가 인가되는 게이트 전극, 상기 제2-3 노드에 연결된 제1 전극, 및 상기 제2 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제2-4 스위치 소자;
    상기 제1-2 노드와 상기 제1-4 노드 사이에 연결된 제1-1 커패시터;
    상기 제1-2 노드와 상기 제1-3 노드 사이에 연결되거나, 상기 제1-4 노드와 상기 제1-3 노드 사이에 연결된 제1-2 커패시터;
    상기 제2-2 노드와 상기 제2-4 노드 사이에 연결된 제2-1 커패시터; 및
    상기 제2-2 노드와 상기 제2-3 노드 사이에 연결되거나, 상기 제2-4 노드와 상기 제2-3 노드 사이에 연결된 제2-2 커패시터를 포함하는 픽셀 회로.
  9. 제 8 항에 있어서,
    상기 제1 및 제2 발광 소자의 캐소드 전극에 픽셀 기준 전압이 인가되고,
    상기 제1-1 노드와 상기 제2-1 노드에 픽셀 구동 전압이 인가되고,
    상기 픽셀 구동 전압은 상기 제1 및 제2 데이터 전압의 최대 전압 보다 높고,
    상기 픽셀 기준 전압과 상기 초기화 전압이 상기 제1 및 제2 데이터 전압의 최소 전압 보다 낮은 픽셀 회로.
  10. 제 8 항에 있어서,
    상기 픽셀 회로의 구동 기간은 초기화 단계, 센싱 단계, 데이터 기입 단계, 부스팅 단계, 및 발광 단계를 포함하고,
    상기 초기화 단계에서, 상기 스캔 펄스와 상기 EM 펄스는 게이트 온 전압으로 발생되고,
    상기 센싱 단계에서, 상기 스캔 펄스는 상기 게이트 온 전압으로 발생되고, 상기 EM 펄스는 게이트 오프 전압이고,
    상기 데이터 기입 단계에서, 상기 스캔 펄스는 상기 제1 및 제2 데이터 전압과 동기되는 상기 게이트 온 전압으로 발생되고, 상기 EM 펄스는 상기 게이트 오프 전압이고,
    상기 부스팅 단계와 상기 발광 단계에서, 상기 EM 펄스는 상기 게이트 온 전압으로 발생되고, 상기 스캔 펄스는 상기 게이트 오프 전압이며,
    상기 스위치 소자들은 상기 게이트 온 전압에 응답하여 턴-온되고, 상기 게이트 오프 전압에 응답하여 턴-오프되는 픽셀 회로.
  11. 복수의 데이터 라인들, 복수의 게이트 라인들, 및 복수의 전원 라인들, 및 복수의 픽셀들이 배치된 표시패널;
    픽셀 데이터를 데이터 전압으로 변환하여 상기 데이터 라인들에 공급하는 데이터 구동부; 및
    게이트 펄스를 상기 게이트 라인들에 공급하는 게이트 구동부를 포함하고,
    제1 픽셀은,
    제1-1 노드에 연결된 제1 전극, 제1-2 노드에 연결된 게이트 전극, 및 제1-3 노드에 연결된 제2 전극을 포함한 제1 구동 소자를 포함하고,
    상기 제1 픽셀과 인접한 제2 픽셀은,
    제2-1 노드에 연결된 제1 전극, 제2-2 노드에 연결된 게이트 전극, 및 제2-3 노드에 연결된 제2 전극을 포함한 제2 구동 소자를 포함하고,
    상기 제1 구동 소자의 제2 전극 전압이 상기 제2 구동 소자의 게이트 전극에 전달되고,
    상기 제2 구동 소자의 제2 전극 전압이 상기 제1 구동 소자의 게이트 전극에 전달되는 표시장치.
  12. 제 11 항에 있어서,
    상기 게이트 펄스는,
    제1 스캔 펄스, 제2 스캔 펄스, 제1 EM 펄스, 및 제2 EM 펄스를 포함하고,
    상기 제1 픽셀은,
    제1 발광 소자;
    상기 제1 스캔 펄스가 인가되는 게이트 전극, 제1-4 노드에 연결된 제1 전극, 및 상기 제2-3 노드에 연결된 제2 전극을 포함한 제1-1 스위치 소자;
    상기 제1 스캔 펄스가 인가되는 게이트 전극, 기준 전압이 인가되는 제1 전극, 및 상기 제1-2 노드에 연결된 제2 전극을 포함한 제1-2 스위치 소자;
    상기 제1 스캔 펄스가 인가되는 게이트 전극, 초기화 전압이 인가되는 제1 전극, 및 상기 제1 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제1-3 스위치 소자;
    상기 제2 스캔 펄스가 인가되는 게이트 전극, 제1 데이터 라인에 연결된 제1 전극, 및 상기 제1-4 노드에 연결된 제2 전극을 포함한 제1-4 스위치 소자;
    상기 제1 EM 펄스가 인가되는 게이트 전극, 픽셀 구동 전압이 인가되는 제1 전극, 및 상기 제1-1 노드에 연결된 제2 전극을 포함한 제1-5 스위치 소자;
    상기 제2 EM 펄스가 인가되는 게이트 전극, 상기 제1-3 노드에 연결된 제1 전극, 및 상기 제1 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제1-6 스위치 소자;
    상기 제1-2 노드와 상기 제1-4 노드 사이에 연결된 제1-1 커패시터; 및
    상기 제1-2 노드와 상기 제1-3 노드 사이에 연결되거나, 상기 제1-4 노드와 상기 제1-3 노드 사이에 연결된 제1-2 커패시터를 더 포함하고,
    상기 제2 픽셀은,
    제2 발광 소자;
    상기 제1 스캔 펄스가 인가되는 게이트 전극, 제2-4 노드에 연결된 제1 전극, 및 상기 제1-3 노드에 연결된 제2 전극을 포함한 제2-1 스위치 소자;
    상기 제1 스캔 펄스가 인가되는 게이트 전극, 상기 기준 전압이 인가되는 제1 전극, 및 상기 제2-2 노드에 연결된 제2 전극을 포함한 제2-2 스위치 소자;
    상기 제1 스캔 펄스가 인가되는 게이트 전극, 상기 초기화 전압이 인가되는 제1 전극, 및 상기 제2 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제2-3 스위치 소자;
    상기 제2 스캔 펄스가 인가되는 게이트 전극, 제2 데이터 라인에 연결된 제1 전극, 및 상기 제2-4 노드에 연결된 제2 전극을 포함한 제2-4 스위치 소자;
    상기 제1 EM 펄스가 인가되는 게이트 전극, 상기 픽셀 구동 전압이 인가되는 제1 전극, 및 상기 제2-1 노드에 연결된 제2 전극을 포함한 제2-5 스위치 소자;
    상기 제2 EM 펄스가 인가되는 게이트 전극, 상기 제2-3 노드에 연결된 제1 전극, 및 상기 제2 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제2-6 스위치 소자;
    상기 제2-2 노드와 상기 제2-4 노드 사이에 연결된 제2-1 커패시터; 및
    상기 제2-2 노드와 상기 제2-3 노드 사이에 연결되거나, 상기 제2-4 노드와 상기 제2-3 노드 사이에 연결된 제2-2 커패시터를 더 포함하는 표시장치.
  13. 제 12 항에 있어서,
    상기 게이트 펄스는,
    제3 EM 펄스를 더 포함하고,
    상기 제1 픽셀은,
    제3 EM 펄스가 인가되는 게이트 전극, 상기 제2-3 노드에 연결된 제1 전극, 및 상기 제1 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제1-7 스위치 소자를 더 포함하고,
    상기 제2 픽셀은,
    상기 제3 EM 펄스가 인가되는 게이트 전극, 상기 제1-3 노드에 연결된 제1 전극, 및 상기 제2 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제2-7 스위치 소자를 더 포함하는 표시장치.
  14. 제 12 항에 있어서,
    상기 제1 및 제2 발광 소자의 캐소드 전극에 픽셀 기준 전압이 인가되고,
    상기 픽셀 구동 전압은 상기 데이터 라인들에 인가되는 데이터 전압의 최대 전압 보다 높고,
    상기 기준 전압은 상기 데이터 전압의 최소 전압 보다 낮고,
    상기 픽셀 기준 전압과 상기 초기화 전압이 상기 기준 전압 보다 낮은 표시장치.
  15. 제 13 항에 있어서,
    상기 제1 및 제2 픽셀들의 제1 구동 기간은 초기화 단계, 센싱 단계, 데이터 기입 단계, 부스팅 단계, 및 발광 단계를 포함하고,
    상기 제1 구동 기간의 초기화 단계에서, 상기 제1 스캔 펄스와, 상기 제2 EM 펄스는 게이트 온 전압으로 발생되고, 상기 제2 스캔 펄스, 상기 제1 EM 펄스, 및 상기 제3 EM 펄스는 게이트 오프 전압이고,
    상기 제1 구동 기간의 센싱 단계에서, 상기 제1 스캔 펄스와 상기 제1 EM 펄스는 상기 게이트 온 전압으로 발생되고, 상기 제2 스캔 펄스, 상기 제2 EM 펄스, 및 상기 제3 EM 펄스는 상기 게이트 오프 전압이고,
    상기 제1 구동 기간의 데이터 기입 단계에서, 상기 제2 스캔 펄스는 상기 데이터 라인들에 인가되는 데이터 전압과 동기되는 상기 게이트 온 전압으로 발생되고, 상기 제1 스캔 펄스, 상기 제1 EM 펄스, 상기 제2 EM 펄스, 및 상기 제3 EM 펄스는 상기 게이트 오프 전압이고,
    상기 제1 구동 기간의 부스팅 단계와 발광 단계에서 상기 제1 EM 펄스와 상기 제2 EM 펄스는 상기 게이트 온 전압이고, 상기 제1 스캔 펄스, 상기 제2 스캔 펄스, 및 상기 제3 EM 펄스는 상기 게이트 오프 전압이고,
    상기 스위치 소자들은 상기 게이트 온 전압에 응답하여 턴-온되고, 상기 게이트 오프 전압에 응답하여 턴-오프되고,
    상기 제1 구동 기간 동안, 상기 제1 데이터 라인에 제1 데이터 전압이 인가되고, 상기 제2 데이터 라인에 제2 데이터 전압이 인가되는 표시장치.
  16. 제 15 항에 있어서,
    상기 제1 및 제2 픽셀들의 제2 구동 기간은 초기화 단계, 센싱 단계, 데이터 기입 단계, 부스팅 단계, 및 발광 단계를 포함하고,
    상기 제2 구동 기간의 초기화 단계에서, 상기 제1 스캔 펄스와, 상기 제3 EM 펄스는 게이트 온 전압으로 발생되고, 상기 제2 스캔 펄스, 상기 제1 EM 펄스, 및 상기 제2 EM 펄스는 게이트 오프 전압이고,
    상기 제2 구동 기간의 센싱 단계에서, 상기 제1 스캔 펄스와 상기 제1 EM 펄스는 상기 게이트 온 전압으로 발생되고, 상기 제2 스캔 펄스, 상기 제2 EM 펄스, 및 상기 제3 EM 펄스는 상기 게이트 오프 전압이고,
    상기 제2 구동 기간의 데이터 기입 단계에서, 상기 제2 스캔 펄스는 상기 데이터 라인들에 인가되는 데이터 전압과 동기되는 상기 게이트 온 전압으로 발생되고, 상기 제1 스캔 펄스, 상기 제1 EM 펄스, 상기 제2 EM 펄스, 및 상기 제3 EM 펄스는 상기 게이트 오프 전압이고,
    상기 제2 구동 기간의 부스팅 단계와 발광 단계에서 상기 제1 EM 펄스와 상기 제3 EM 펄스는 상기 게이트 온 전압이고, 상기 제1 스캔 펄스, 상기 제2 스캔 펄스, 및 상기 제2 EM 펄스는 상기 게이트 오프 전압이고,
    상기 제2 구동 기간 동안, 상기 제1 데이터 라인에 상기 제2 데이터 전압이 인가되고, 상기 제2 데이터 라인에 상기 제1 데이터 전압이 인가되는 표시장치.
  17. 제 11 항에 있어서,
    상기 게이트 펄스는,
    스캔 펄스와 EM 펄스를 포함하고,
    상기 제1 픽셀은,
    제1 발광 소자;
    상기 스캔 펄스가 인가되는 게이트 전극, 제1-4 노드에 연결된 제1 전극, 및 상기 제2-3 노드에 연결된 제2 전극을 포함한 제1-1 스위치 소자;
    상기 스캔 펄스가 인가되는 게이트 전극, 제1 데이터 전압이 인가되는 제1 전극, 및 상기 제1-2 노드에 연결된 제2 전극을 포함한 제1-2 스위치 소자;
    상기 스캔 펄스가 인가되는 게이트 전극, 초기화 전압이 인가되는 제1 전극, 및 상기 제1 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제1-3 스위치 소자;
    상기 EM 펄스가 인가되는 게이트 전극, 상기 제1-3 노드에 연결된 제1 전극, 및 상기 제1 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제1-4 스위치 소자;
    상기 제1-2 노드와 상기 제1-4 노드 사이에 연결된 제1-1 커패시터; 및
    상기 제1-2 노드와 상기 제1-3 노드 사이에 연결되거나, 상기 제1-4 노드와 상기 제1-3 노드 사이에 연결된 제1-2 커패시터를 더 포함하고,
    상기 제2 픽셀은,
    제2 발광 소자;
    상기 스캔 펄스가 인가되는 게이트 전극, 제2-4 노드에 연결된 제1 전극, 및 상기 제1-3 노드에 연결된 제2 전극을 포함한 제2-1 스위치 소자;
    상기 스캔 펄스가 인가되는 게이트 전극, 제2 데이터 전압이 인가되는 제1 전극, 및 상기 제2-2 노드에 연결된 제2 전극을 포함한 제2-2 스위치 소자;
    상기 스캔 펄스가 인가되는 게이트 전극, 상기 초기화 전압이 인가되는 제1 전극, 및 상기 제2 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제2-3 스위치 소자;
    상기 EM 펄스가 인가되는 게이트 전극, 상기 제2-3 노드에 연결된 제1 전극, 및 상기 제2 발광 소자의 애노드 전극에 연결된 제2 전극을 포함한 제2-4 스위치 소자;
    상기 제2-2 노드와 상기 제2-4 노드 사이에 연결된 제2-1 커패시터; 및
    상기 제2-2 노드와 상기 제2-3 노드 사이에 연결되거나, 상기 제2-4 노드와 상기 제2-3 노드 사이에 연결된 제2-2 커패시터를 더 포함하는 표시장치.
  18. 제 17 항에 있어서,
    상기 제1 및 제2 발광 소자의 캐소드 전극에 픽셀 기준 전압이 인가되고,
    상기 제1-1 노드와 상기 제2-1 노드에 픽셀 구동 전압이 인가되고,
    상기 픽셀 구동 전압은 상기 제1 및 제2 데이터 전압의 최대 전압 보다 높고,
    상기 픽셀 기준 전압과 상기 초기화 전압이 상기 제1 및 제2 데이터 전압의 최소 전압 보다 낮은 표시장치.
  19. 제 17 항에 있어서,
    상기 제1 및 제2 픽셀들의 구동 기간은 초기화 단계, 센싱 단계, 데이터 기입 단계, 부스팅 단계, 및 발광 단계를 포함하고,
    상기 초기화 단계에서, 상기 스캔 펄스와 상기 EM 펄스는 게이트 온 전압으로 발생되고,
    상기 센싱 단계에서, 상기 스캔 펄스는 상기 게이트 온 전압으로 발생되고, 상기 EM 펄스는 게이트 오프 전압이고,
    상기 데이터 기입 단계에서, 상기 스캔 펄스는 상기 제1 및 제2 데이터 전압과 동기되는 상기 게이트 온 전압으로 발생되고, 상기 EM 펄스는 상기 게이트 오프 전압이고,
    상기 부스팅 단계와 상기 발광 단계에서, 상기 EM 펄스는 상기 게이트 온 전압으로 발생되고, 상기 스캔 펄스는 상기 게이트 오프 전압이며,
    상기 스위치 소자들은 상기 게이트 온 전압에 응답하여 턴-온되고, 상기 게이트 오프 전압에 응답하여 턴-오프되는 표시장치.
KR1020210183519A 2021-09-27 2021-12-21 픽셀 회로와 이를 포함한 표시장치 KR102670243B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210700486.4A CN115881039A (zh) 2021-09-27 2022-06-20 像素电路和包括该像素电路的显示装置
DE102022123118.6A DE102022123118A1 (de) 2021-09-27 2022-09-12 Pixel-schaltung und anzeigevorrichtung, die dieselbe enthält
US17/947,786 US11715428B2 (en) 2021-09-27 2022-09-19 Pixel circuit and display device including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210127049 2021-09-27
KR1020210127049 2021-09-27

Publications (2)

Publication Number Publication Date
KR20230044911A KR20230044911A (ko) 2023-04-04
KR102670243B1 true KR102670243B1 (ko) 2024-05-30

Family

ID=85929060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210183519A KR102670243B1 (ko) 2021-09-27 2021-12-21 픽셀 회로와 이를 포함한 표시장치

Country Status (1)

Country Link
KR (1) KR102670243B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102523409B1 (ko) * 2016-05-26 2023-04-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 특성 센싱 방법

Also Published As

Publication number Publication date
KR20230044911A (ko) 2023-04-04

Similar Documents

Publication Publication Date Title
US20230178033A1 (en) Data driving circuit and display device including the same
US11620949B2 (en) Pixel circuit and display device including the same
US11783779B2 (en) Pixel circuit and display device including the same
KR102670243B1 (ko) 픽셀 회로와 이를 포함한 표시장치
US11715428B2 (en) Pixel circuit and display device including the same
KR102668459B1 (ko) 픽셀 회로와 이를 포함한 표시장치
US11670235B2 (en) Pixel circuit and display device including the same
US11854484B2 (en) Pixel circuit and display device including the same
KR102667191B1 (ko) 픽셀 회로 및 이를 포함하는 표시장치
KR102678891B1 (ko) 픽셀 회로와 이를 포함한 표시장치
US11727878B2 (en) Pixel circuit and display device including the same
US20240203345A1 (en) Pixel circuit and display device including the same
US11798476B2 (en) Pixel circuit and display device including the same
US20240203350A1 (en) Pixel circuit and display device including the same
US20240169921A1 (en) Pixel Circuit and Display Device Including the Same
US20240212612A1 (en) Display panel and display device including the same
US20240212615A1 (en) Pixel circuit and display device including the same
KR20240094458A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240087315A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240098368A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20230034821A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240105769A (ko) 표시장치 및 이를 포함한 모바일 단말기
KR20230034823A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240095850A (ko) 픽셀 회로와 이를 포함한 표시장치
KR20240076024A (ko) 픽셀 회로와 이를 포함한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right