JP7400028B2

JP7400028B2 - ピクセル回路とこれを含む表示装置

Info

Publication number: JP7400028B2
Application number: JP2022109512A
Authority: JP
Inventors: キミンソン，; チャンヒキム，; ソクノ，
Original assignee: エルジーディスプレイカンパニーリミテッド
Priority date: 2021-07-08
Filing date: 2022-07-07
Publication date: 2023-12-18
Anticipated expiration: 2042-07-07
Also published as: TWI818605B; EP4116963A1; JP2023010663A; CN115602118A; US20230029234A1; TW202318386A; US20240105122A1; US11887536B2

Description

本発明は、ピクセル回路とこれを含む表示装置に関する。

電界発光表示装置（ＥｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅＤｉｓｐｌａｙ）は、発光層の材料に応じて無機発光表示装置と有機発光表示装置とに分けられ得る。アクティブマトリックス方式（ａｃｔｉｖｅｍａｔｒｉｘｔｙｐｅ）の有機発光表示装置は、自ら発光する有機発光ダイオード（ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ：以下、「ＯＬＥＤ」という。）を含み、応答速度が速く、発光効率、輝度及び視野角が大きいというメリットがある。有機発光表示装置は、ＯＬＥＤ（ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ、「ＯＬＥＤ」という。）がピクセルの各々に形成される。有機発光表示装置は、応答速度が速く、発光効率、輝度、視野角などに優れるだけでなく、ブラック階調を完全なブラックで表現できるため、コントラスト比（ｃｏｎｔｒａｓｔｒａｔｉｏ）と色再現性に優れている。

電界放出表示装置のピクセル回路は、発光素子として利用されるＯＬＥＤと、ＯＬＥＤを駆動するための駆動素子とを含む。

ＯＬＥＤのアノード電極が駆動素子のソース電極に連結され、ＯＬＥＤのカソード電極が低電位電圧源に連結され得る。低電位電圧源は、ピクセルに共通に連結され得る。この場合、低電位電圧源が変動するとき、又はＯＬＥＤの影響を受けて駆動素子のゲート－ソース間電圧が変わって、画質低下をもたらすことがあり得る。駆動素子のゲート－ソース間電圧に応じてＯＬＥＤへ流れる電流が決定されるため、駆動素子のゲート－ソース間電圧の変化はＯＬＥＤの輝度変化をもたらす。データ電圧が印加されるデータラインと低電位電圧源との間に存在する寄生容量によって、データ電圧の変化が大きいとき、低電位電圧源にリップル（ｒｉｐｐｌｅ）が発生し得る。その結果、データ電圧が変わるピクセルラインの間にクロストーク（Ｃｒｏｓｓｔａｌｋ）を引き起こして、画面上で暗線や輝線が見えることがあり得る。

本発明は、前述の必要性及び／又は問題点を解決することを目的とする。特に、本発明は、駆動素子のゲート－ソース間電圧Ｖｇｓが低電位電圧源と発光素子との影響を受けないようにしたピクセル回路とこれを含む表示装置を提供する。

本発明の課題は、以上で言及した課題に制限されず、言及されていないさらなる課題は、以下の記載から当業者にとって明確に理解できるであろう。

本発明の一実施例によるピクセル回路は、ピクセル駆動電圧が印加される第１ノードに連結された第１電極、第２ノードに連結されたゲート電極及び第３ノードに連結された第２電極を含む駆動素子と、第４ノードに連結されたアノード電極と、低電位の電源電圧が印加されるカソード電極とを含む発光素子と、初期化電圧が印加される第１電極、初期化パルスが印加されるゲート電極及び前記第２ノードに連結された第２電極を含み、前記初期化パルスに応答して前記初期化電圧を前記第２ノードに供給する第１スイッチ素子と、前記第３ノード又は前記第４ノードに連結された第１電極、センシングパルスが印加されるゲート電極及び基準電圧が印加される第２電極を含み、前記センシングパルスに応答して前記第３ノード又は第４ノードに前記基準電圧を供給する第２スイッチ素子と、データ電圧が印加される第１電極、スキャンパルスが印加されるゲート電極及び前記第２ノードに連結された第２電極を含み、前記スキャンパルスに応答して前記データ電圧を前記第２ノードに供給する第３スイッチ素子と、前記第３ノードに連結された第１電極、第１発光制御パルスが印加されるゲート電極及び前記第４ノードに連結された第２電極を含み、前記第１発光制御パルスに応答して前記第３ノードを前記第４ノードに連結する第４スイッチ素子とを含む。

本発明の一実施例による表示装置は、複数のデータライン、前記データラインと交差する複数のゲートライン、互いに異なる定電圧が印加される複数の電源ライン及び複数のサブピクセルが配置された表示パネルと、前記データラインにピクセルデータのデータ電圧を供給するデータ駆動部と、初期化パルス、センシングパルス及び発光制御パルスを前記ゲートラインに供給するゲート駆動部とを含む。

前記サブピクセルの各々は、前記ピクセル回路を含む。

本発明は、発光素子のアノード電極と駆動素子のソース電極との間にスイッチ素子を追加して、低電位電圧源のリップルと発光素子の電圧変動の影響によって駆動素子のゲート－ソース間電圧Ｖｇｓが変わる現象を防止することができる。その結果、本発明は、表示装置においてデータ電圧の変化が大きいときに引き起こされるクロストークが視認されず、低階調むらが視認されない優れた画質を具現することができる。

本発明は、発光素子の仕事関数に対応可能であり、マイクロキャビティ（Ｍｉｃｒｏｃａｖｉｔｙ）を考慮して、発光素子のカソード抵抗が大きくなる金属によりカソード電極及び／又は電源ラインを具現しても、発光素子の輝度変化を防止することができる。

本発明は、初期化段階、センシング段階及びデータ書き込み段階において、駆動素子のゲート－ソース間電圧Ｖｇｓに対する発光素子のアノード電圧と低電位電圧源の影響を遮断し、アノード電圧と基準電圧を分離することにより、駆動素子のしきい値電圧補償範囲の制御を容易に行うことができる。

本発明の効果は、以上で言及した効果に制限されず、言及されていないさらなる効果は、請求の範囲の記載から当業者にとって明確に理解できるであろう。

本発明の一実施例による表示装置を示すブロック図である。図１に示された表示パネルの断面構造を示す断面図である。駆動素子のソース電圧が低電位の電源電圧ＥＬＶＳＳのリップルに影響される比較例によるピクセル回路の一例を示す回路図である。低電位の電源電圧にリップルが発生するとき、駆動素子のゲート－ソース間電圧が変わる例を示す波形図である。本発明の第１実施例によるピクセル回路を示す回路図である。図５に示されたピクセル回路に印加されるゲート信号を示す波形図である。図５に示されたピクセル回路に印加される定電圧を示す図である。図５に示されたピクセル回路の動作を段階的に示す回路図である。図５に示されたピクセル回路の動作を段階的に示す回路図である。図５に示されたピクセル回路の動作を段階的に示す回路図である。図５に示されたピクセル回路の動作を段階的に示す回路図である。発光素子のカソード電圧に応じた発光素子の輝度を、図３に示された比較例のピクセル回路と図５に示された本発明のピクセル回路とにおいて比較した実験結果を示す図である。本発明の第２実施例によるピクセル回路を示す回路図である。図１０に示されたピクセル回路に印加されるゲート信号を示す波形図である。図１１に示されたピクセル回路の動作を段階的に示す回路図である。図１１に示されたピクセル回路の動作を段階的に示す回路図である。図１１に示されたピクセル回路の動作を段階的に示す回路図である。図１１に示されたピクセル回路の動作を段階的に示す回路図である。本発明の第３実施例によるピクセル回路を示す回路図である。図１３に示されたピクセル回路に印加されるゲート信号を示す波形図である。図１３に示されたピクセル回路に印加される定電圧を示す図である。図１３に示されたピクセル回路の動作を段階的に示す回路図である。図１３に示されたピクセル回路の動作を段階的に示す回路図である。図１３に示されたピクセル回路の動作を段階的に示す回路図である。図１３に示されたピクセル回路の動作を段階的に示す回路図である。本発明の第４実施例によるピクセル回路を示す回路図である。図１７に示されたピクセル回路に印加されるゲート信号を示す波形図である。図１７に示されたピクセル回路の動作を段階的に示す回路図である。図１７に示されたピクセル回路の動作を段階的に示す回路図である。図１７に示されたピクセル回路の動作を段階的に示す回路図である。図１７に示されたピクセル回路の動作を段階的に示す回路図である。本発明の第５実施例によるピクセル回路を示す回路図である。図２０に示されたピクセル回路に印加されるゲート信号を示す波形図である。図２０に示されたピクセル回路に印加されるゲート信号を示す波形図である。ＯＬＥＤのターンオン電圧とＯＬＥＤの電流とを示す図である。図２３に示されたΔＶのＰＢＴＳ（Ｐｏｓｉｔｉｖｅ－ｂｉａｓｔｅｍｐｅｒａｔｕｒｅｓｔｒｅｓｓ）マージンを示す図である。

本発明の利点及び特徴、並びにそれらを達成する方法は、添付の図面と共に詳細に後述されている実施例を参照すれば明確になるであろう。本発明は、以下で開示する実施例に限定されるものではなく、互いに異なる様々な形態で具現されるものであり、単に実施例は、本発明の開示が完全になるようにし、本発明の属する技術分野において通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は請求項の範疇により定義されるだけである。

本発明の実施例を説明するための図面に開示された形状、大きさ、比率、角度、個数などは例示的なものであるから、本発明は図面に示された事項に限定されるものではない。明細書の全体に亘って、同一の参照符号は実質的に同一の構成要素を指し示す。また、本発明を説明するにあたり、関連する公知技術についての具体的な説明が本発明の要旨を不要に濁らせると判断される場合、その詳細な説明を省略する。

本明細書上で言及された「備える」、「含む」、「有する」、「からなる」などが使用される場合は、「～だけ」が使用されない以上、他の部分が追加され得る。構成要素を単数で表現した場合に、特に明示的な記載事項がない限り、複数であると解釈され得る。

構成要素を解釈するにあたり、別途の明示的な記載がなくても、誤差範囲を含むものと解釈する。

位置関係についての説明である場合、例えば、「～の上に」、「～の上部に」、「～の下部に」、「～の側方に」などのように２つの構成要素の間で位置関係が説明される場合、「すぐに」又は「直接」が使用されないそれらの構成要素の間に１つ以上の他の構成要素が介在され得る。

構成要素を区分するために、第１、第２などが使用され得るが、これらの構成要素は構成要素の前に付いた序数や構成要素の名称によりその機能や構造が制限されない。

以下の実施例は、部分的に又は全体的に互いに結合或いは組み合わせ可能であり、技術的に様々な連動及び駆動が可能である。各実施例が互いに対して独立的に実施することもでき、連関関係をもって一緒に実施することもできる。

ピクセルの各々は、色（カラー）の具現のために、色が互いに異なる複数のサブピクセルに分けられ、サブピクセルの各々は、スイッチ素子又は駆動素子として用いられるトランジスタを含む。このようなトランジスタは、ＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）で具現され得る。

表示装置の駆動回路は、入力映像のピクセルデータをピクセルに書き込む。平板表示装置（ＦｌａｔＰａｎｅｌＤｉｓｐｌａｙ）の駆動回路は、データ信号をデータラインに供給するデータ駆動部と、ゲート信号をゲートラインに供給するゲート駆動部などを含む。

本発明の表示装置において、ピクセル回路は複数のトランジスタを含むことができる。トランジスタは、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－ＳｅｍｉｃｏｎｄｕｃｔｏｒＦＥＴ）構造のＴＦＴで具現され得、酸化物半導体を含むＯｘｉｄｅＴＦＴ又は低温ポリシリコン（ＬｏｗＴｅｍｐｅｒａｔｕｒｅＰｏｌｙＳｉｌｉｃｏｎ、ＬＴＰＳ）を含むＬＴＰＳＴＦＴであり得る。以下で、ピクセル回路を構成するトランジスタは、ＯｘｉｄｅＴＦＴで具現されたｎチャネルＯｘｉｄｅＴＦＴで具現される例を中心として説明するが、本発明はこれに限定されない。

トランジスタは、ゲート（ｇａｔｅ）、ソース（ｓｏｕｒｃｅ）及びドレイン（ｄｒａｉｎ）を含む３電極素子である。ソースは、キャリア（ｃａｒｒｉｅｒ）をトランジスタに供給する電極である。トランジスタ内において、キャリアはソースから流れ出す。ドレインは、トランジスタからキャリアが外部へ出る電極である。トランジスタにおいてキャリアの流れは、ソースからドレインへと流れる。ｎチャネルトランジスタの場合、キャリアが電子（ｅｌｅｃｔｒｏｎ）であるため、ソースからドレインへと電子が流れ得るように、ソース電圧がドレイン電圧よりも低い電圧を有する。ｎチャネルトランジスタにおいて電流の方向は、ドレインからソース側へと流れる。ｐチャネルトランジスタの場合、キャリアが正孔（ｈｏｌｅ）であるため、ソースからドレインへと正孔が流れ得るように、ソース電圧がドレイン電圧よりも高い。ｐチャネルトランジスタにおいて正孔がソースからドレイン側へと流れるため、電流がソースからドレイン側へと流れる。トランジスタのソースとドレインとは、固定されたものではないことに注意すべきである。例えば、ソースとドレインとは、印加電圧に応じて変更され得る。したがって、トランジスタのソースとドレインとによって発明が制限されない。以下の説明では、トランジスタのソースとドレインとを、第１及び第２電極であると称することにする。

ゲート信号は、ゲートオン電圧（ＧａｔｅＯｎＶｏｌｔａｇｅ）とゲートオフ電圧（ＧａｔｅＯｆｆＶｏｌｔａｇｅ）との間でスイング（ｓｗｉｎｇ）し得る。ゲートオン電圧は、トランジスタのしきい値電圧よりも高い電圧に設定される。ゲートオフ電圧は、トランジスタのしきい値電圧よりも低い電圧に設定される。

トランジスタは、ゲートオン電圧に応答してターンオン（ｔｕｒｎ－ｏｎ）される反面、ゲートオフ電圧に応答してターンオフ（ｔｕｒｎ－ｏｆｆ）される。ｎチャネルトランジスタの場合に、ゲートオン電圧はゲートハイ電圧（ＧａｔｅＨｉｇｈＶｏｌｔａｇｅ、ＶＧＨ及びＶＥＨ）であり、ゲートオフ電圧はゲートロー電圧（ＧａｔｅＬｏｗＶｏｌｔａｇｅ、ＶＧＬ及びＶＥＨ）であり得る。

以下、添付の図面を参照して本発明の様々な実施例を詳細に説明する。以下の実施例において、表示装置は有機発光表示装置を中心として説明するが、本発明はこれに限定されない。

図１及び図２を参照すれば、本発明の実施例による表示装置は、表示パネル１００、表示パネル１００のピクセルにピクセルデータを書き込む（ｗｒｉｔｅ）ための表示パネル駆動部、及び、ピクセルと表示パネル駆動部の駆動に必要な電源を発生する電源部１４０を含む。

表示パネル１００は、Ｘ軸方向の長さ、Ｙ軸方向の幅及びＺ軸方向の厚さを有する長方形構造の表示パネルであり得る。表示パネル１００は、画面上で入力映像を表示するピクセルアレイを含む。ピクセルアレイは、複数のデータライン１０２、データライン１０２と交差する複数のゲートライン１０３、及び、マトリックス状に配置されるピクセルを含む。表示パネル１００は、ピクセルに共通に連結された電源ラインをさらに含むことができる。電源ラインは、ピクセル駆動電圧ＥＬＶＤＤが印加される電源ライン、初期化電圧Ｖｉｎｉｔが印加される電源ライン、基準電圧Ｖｒｅｆが印加される電源ライン、及び、低電位の電源電圧ＥＬＶＳＳが印加される電源ラインを含むことができる。このような電源ラインは、ピクセルに共通に連結される。

ピクセルアレイは、複数のピクセルラインＬ１～Ｌｎを含む。ピクセルラインＬ１～Ｌｎの各々は、表示パネル１００のピクセルアレイにおいて、ライン方向Ｘに沿って配置された１ラインのピクセルを含む。１ピクセルラインに配置されたピクセルは、ゲートライン１０３を共有する。データライン方向に沿ってカラム方向Ｙに配置されたサブピクセルは、同一のデータライン１０２を共有する。１水平期間１Ｈは、１フレーム期間をピクセルラインＬ１～Ｌｎの総本数で割った時間である。

表示パネル１００は、不透過型表示パネル又は透過型表示パネルで具現され得る。透過型表示パネルは、画面上に映像が表示され背景の実物が見える透明表示装置に適用されることができる。

表示パネルは、フレキシブル表示パネルで製作されることができる。フレキシブル表示パネルは、プラスチック基板を用いるＯＬＥＤパネルで具現され得る。プラスチックＯＬＥＤパネルのピクセルアレイと発光素子とは、バックプレート（Ｂａｃｋｐｌａｔｅ）上に接着された有機薄膜フィルム上に配置され得る。

ピクセル１０１の各々は、色の具現のために、赤色サブピクセル、緑色サブピクセル及び青色サブピクセルに分けられ得る。ピクセルの各々は、白色サブピクセルをさらに含むことができる。サブピクセルの各々は、ピクセル回路を含む。以下で、ピクセルは、サブピクセルと同じ意味であると解釈され得る。ピクセル回路の各々は、データラインとゲートラインと電源ラインとに連結される。

ピクセルは、リアル（ｒｅａｌ）カラーピクセルと、ペンタイル（ｐｅｎｔｉｌｅ）ピクセルとして配置され得る。ペンタイルピクセルは、予め設定されたピクセルレンダリングアルゴリズム（ｐｉｘｅｌｒｅｎｄｅｒｉｎｇａｌｇｏｒｉｔｈｍ）を用いて、色の異なる２つのサブピクセルを１つのピクセル１０１で駆動して、リアルカラーピクセルよりも高い解像度を具現することができる。ピクセルレンダリングアルゴリズムは、ピクセルの各々において不足する色表現を、隣接するピクセルより発光された光の色で補償することができる。

表示パネル１００の画面上に、タッチセンサが配置され得る。タッチセンサは、オンセルタイプ（Ｏｎ－ｃｅｌｌｔｙｐｅ）又はアドオンタイプ（Ａｄｄｏｎｔｙｐｅ）で表示パネルの画面上に配置されるか、ピクセルアレイＡＡに組み込まれるインセルタイプ（Ｉｎ－ｃｅｌｌｔｙｐｅ）のタッチセンサで具現され得る。

表示パネル１００は、断面構造から見るとき、図２に示されたように、基板１０上に積層された回路層１２、発光素子層１４、及び封止層（ｅｎｃａｐｓｕｌａｔｉｏｎｌａｙｅｒ）１６を含むことができる。

回路層１２は、データライン、ゲートライン、電源ラインなどの配線に連結されたピクセル回路、ゲートラインに連結されたゲート駆動部ＧＩＰ、デマルチプレクサアレイ１１２、図面において省略したオートプロブ検査のための回路などを含むことができる。回路層１２の配線と回路素子とは、複数の絶縁層と、絶縁層を挟んで分離された２つ以上の金属層と、半導体物質を含むアクティブ層とを含むことができる。回路層１２に形成された全てのトランジスタは、ｎチャネルタイプの酸化物半導体を含むＯｘｉｄｅＴＦＴで具現され得る。

発光素子層１４は、ピクセル回路により駆動される発光素子ＥＬを含むことができる。発光素子ＥＬは、赤色（Ｒ）発光素子、緑色（Ｇ）発光素子、及び青色（Ｂ）発光素子を含むことができる。発光素子層１４は、白色発光素子とカラーフィルタとを含むことができる。発光素子層１４の発光素子ＥＬは、有機膜及び保護膜を含む保護層により覆われることができる。

封止層１６は、回路層１２と発光素子層１４とを密封するように、前記発光素子層１４を覆う。封止層１６は、有機膜と無機膜とが交互に積層された多重積層膜の構造でもあり得る。無機膜は、水分や酸素の浸透を遮断する。有機膜は無機膜の表面を平坦化する。有機膜と無機膜とが複数の層で積層されると、単一層に比べて水分や酸素の移動経路が長くなって、発光素子層１４に影響を与える水分と酸素との浸透が効果的に遮断されることができる。

封止層１６上に形成されたタッチセンサ層が配置され得る。タッチセンサ層は、タッチ入力の前後で容量（ｃａｐａｃｉｔａｎｃｅ）の変化を基にタッチ入力をセンシングする静電容量方式のタッチセンサを含むことができる。タッチセンサ層は、タッチセンサの容量を形成する金属配線パターンと絶縁膜とを含むことができる。金属配線パターンの間にタッチセンサの容量が形成され得る。タッチセンサ層上に偏光板が配置され得る。偏光板は、タッチセンサ層と回路層１２の金属により反射された外部光の偏光を変換して、視認性とコントラスト比とを向上させることができる。偏光板は、線偏光板と位相遅延フィルムとが接合された偏光板又は円偏光板で具現され得る。偏光板上にカバーガラス（Ｃｏｖｅｒｇｌａｓｓ）が接着され得る。

表示パネル１００は、封止層１６上に積層されたタッチセンサ層と、カラーフィルタ層とをさらに含むことができる。カラーフィルタ層は、赤色、緑色及び青色カラーフィルタと、ブラックマトリックスパターンとを含むことができる。カラーフィルタ層は、回路層とタッチセンサ層から反射された光の波長の一部を吸収し、偏光板の役割を代わりにして色純度を高めることができる。この実施例は、偏光板に比べて光透過率の高いカラーフィルタ層２０を表示パネルに適用して、表示パネルＰＮＬの光透過率を向上させ、表示パネルＰＮＬの厚さと柔軟性とを改善することができる。カラーフィルタ層上にカバーガラスが接着され得る。

電源部１４０は、直流－直流変換器（ＤＣ－ＤＣＣｏｎｖｅｒｔｅｒ）を用いて、表示パネル１００のピクセルアレイと表示パネル駆動部の駆動に必要な直流（ＤＣ）電源を発生する。直流－直流変換器は、チャージポンプ（Ｃｈａｒｇｅｐｕｍｐ）、レギュレータ（Ｒｅｇｕｌａｔｏｒ）、バックコンバータ（ＢｕｃｋＣｏｎｖｅｒｔｅｒ）、ブーストコンバータ（ＢｏｏｓｔＣｏｎｖｅｒｔｅｒ）などを含むことができる。電源部１４０は、図示しないホストシステムから印加される直流入力電圧のレベルを調整して、ガンマ基準電圧ＶＧＭＡ、ゲートオン電圧ＶＧＨ、ＶＥＨ、ゲートオフ電圧ＶＧＬ、ＶＥＬ、ピクセル駆動電圧ＥＬＶＤＤ、低電位の電源電圧ＥＬＶＳＳ、基準電圧Ｖｒｅｆ、初期化電圧Ｖｉｎｉｔ、アノード電圧Ｖａｎｏなどの定電圧（又は直流電圧）を発生することができる。ガンマ基準電圧ＶＧＭＡは、データ駆動部１１０に供給される。ゲートオン電圧ＶＧＨ、ＶＥＨとゲートオフ電圧ＶＧＬ、ＶＥＬとは、ゲート駆動部１２０に供給される。ピクセル駆動電圧ＥＬＶＤＤ、低電位の電源電圧ＥＬＶＳＳ、基準電圧Ｖｒｅｆ、初期化電圧Ｖｉｎｉｔ、アノード電圧Ｖａｎｏなどの定電圧は、ピクセルに共通に供給される。

表示パネル駆動部は、タイミングコントローラ（Ｔｉｍｉｎｇｃｏｎｔｒｏｌｌｅｒ、ＴＣＯＮ）１３０の制御下に、表示パネル１００のピクセルに入力映像のピクセルデータを書き込む。

表示パネル駆動部は、データ駆動部１１０とゲート駆動部１２０とを含む。表示パネル駆動部は、データ駆動部１１０とデータライン１０２との間に配置されたデマルチプレクサアレイ１１２をさらに含むことができる。

デマルチプレクサアレイ１１２は、複数のデマルチプレクサ（Ｄｅ－ｍｕｌｔｉｐｌｅｘｅｒ）ＤＥＭＵＸを用いて、データ駆動部１１０のチャネルの各々から出力されたデータ電圧をデータライン１０２へ順次に供給する。デマルチプレクサは、表示パネル１００上に配置された多数のスイッチ素子を含むことができる。デマルチプレクサがデータ駆動部１１０の出力端子とデータライン１０２との間に配置されると、データ駆動部１１０のチャネル数が減少できる。デマルチプレクサアレイ１１２は省略され得る。

表示パネル駆動部は、タッチセンサを駆動するためのタッチセンサ駆動部をさらに含むことができる。タッチセンサ駆動部は、図１において省略されている。データ駆動部とタッチセンサ駆動部とは、１つのドライブＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）に集積されることができる。モバイル機器やウエアラブル機器において、タイミングコントローラ１３０、電源部１４０、データ駆動部１１０、タッチセンサ駆動部などは、１つのドライブＩＣに集積されることができる。

表示パネル駆動部は、タイミングコントローラ１３０の制御下に、低速駆動モード（Ｌｏｗｓｐｅｅｄｄｒｉｖｉｎｇｍｏｄｅ）で動作することができる。低速駆動モードは、入力映像を分析して、入力映像が予め設定された時間の間変化がないとき、表示装置の消費電力を減らすために設定され得る。低速駆動モードは、静止映像が一定の時間以上入力されるとき、ピクセルのリフレッシュレート（Ｒｅｆｒｅｓｈｒａｔｅ）を下げることにより、表示パネル駆動部と表示パネル１００との消費電力を減らすことができる。低速駆動モードは、静止映像が入力されるときに限定されない。例えば、表示装置が待機モードで動作するか、ユーザコマンド又は入力映像が所定の時間以上表示パネル駆動回路に入力されないとき、表示パネル駆動回路は低速駆動モードで動作することができる。

データ駆動部１１０は、ＤＡＣ（ＤｉｇｉｔａｌｔｏＡｎａｌｏｇＣｏｎｖｅｒｔｅｒ）を用いて、毎フレーム期間ごとにタイミングコントローラ１３０からデジタル信号として受信される入力映像のピクセルデータを、ガンマ補償電圧に変換してデータ電圧を発生する。ガンマ基準電圧ＶＧＭＡは、分圧回路を通して階調別のガンマ補償電圧に分圧されて、ＤＡＣへ供給される。データ電圧は、データ駆動部１１０のチャネルの各々から出力バッファを通して出力される。

ゲート駆動部１２０は、ピクセルアレイのＴＦＴアレイ及び配線と共に、表示パネル１００の回路層１２に直接形成されるＧＩＰ（Ｇａｔｅｉｎｐａｎｅｌ）回路で具現され得る。ＧＩＰ回路は、表示パネル１００の非表示領域であるベゼル領域（Ｂｅｚｅｌ）ＢＺ上に配置されるか、入力映像が再現されるピクセルアレイ内に分散配置され得る。ゲート駆動部１２０は、タイミングコントローラ１３０の制御下に、ゲート信号をゲートライン１０３へ順次に出力する。ゲート駆動部１２０は、シフトレジスタ（Ｓｈｉｆｔｒｅｇｉｓｔｅｒ）を用いてゲート信号をシフトさせることにより、それらの信号をゲートライン１０３へ順次に供給することができる。ゲート信号は、スキャンパルス、発光制御パルス（以下、「ＥＭパルス」という。）、初期化パルス、及びセンシングパルスを含むことができる。

ゲート駆動部１２０のシフトレジスタは、タイミングコントローラ１３０からのスタートパルス（ｓｔａｒｔｐｕｌｓｅ）とシフトクロック（Ｓｈｉｆｔｃｌｏｃｋ）とに応答してゲート信号のパルスを出力し、シフトクロックのタイミングに合わせてそのパルスをシフトする。

タイミングコントローラ１３０は、ホストシステムから入力映像のデジタルビデオデータＤＡＴＡと、それに同期するタイミング信号とを受信する。タイミング信号は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、クロックＣＬＫ及びデータイネーブル信号ＤＥなどを含むことができる。データイネーブル信号ＤＥをカウントする方法から垂直期間と水平期間とが分かるため、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃとは省略され得る。データイネーブル信号ＤＥは、１水平期間１Ｈの周期を有する。

ホストシステムは、テレビ（Ｔｅｌｅｖｉｓｉｏｎ）システム、タブレット型コンピュータ、ノートブック型コンピュータ、ナビゲーションシステム、パーソナルコンピュータ（ＰＣ）、ホームシアターシステム、モバイル機器、ウエアラブル機器、車両システムのうちのいずれか１つであり得る。ホストシステムは、ビデオソースからの映像信号を表示パネル１００の解像度に合わせてスケーリングし、タイミング信号と共にタイミングコントローラ１３へ伝送することができる。

タイミングコントローラ１３０は、ノーマル駆動モード（Ｎｏｒｍａｌｄｒｉｖｉｎｇｍｏｄｅ）において入力フレーム周波数をｉ倍逓倍して、入力フレーム周波数×ｉ（ｉは自然数）Ｈｚのフレーム周波数で表示パネル駆動部の動作タイミングを制御することができる。入力フレーム周波数は、ＮＴＳＣ（ＮａｔｉｏｎａｌＴｅｌｅｖｉｓｉｏｎＳｔａｎｄａｒｄｓＣｏｍｍｉｔｔｅｅ）方式において６０Ｈｚであり、ＰＡＬ（Ｐｈａｓｅ－ＡｌｔｅｒｎａｔｉｎｇＬｉｎｅ）方式において５０Ｈｚである。タイミングコントローラ１３０は、低速駆動モードにおいてピクセルのリフレッシュレートを下げるべく、フレーム周波数を１Ｈｚ～３０Ｈｚの間の周波数に下げて、表示パネル駆動部の駆動周波数を低下させることができる。

タイミングコントローラ１３０は、ホストシステムから受信されたタイミング信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥを基に、データ駆動部１１０の動作タイミングを制御するためのデータタイミング制御信号、デマルチプレクサアレイ１１２の動作タイミングを制御するための制御信号、及びゲート駆動部１２０の動作タイミングを制御するためのゲートタイミング制御信号を発生する。タイミングコントローラ１３０は、表示パネル駆動部の動作タイミングを制御して、データ駆動部１１０、デマルチプレクサアレイ１１２、タッチセンサ駆動部、及びゲート駆動部１２０を同期させる。

タイミングコントローラ１３０から出力されたゲートタイミング制御信号の電圧レベルは、図示しないレベルシフター（Ｌｅｖｅｌｓｈｉｆｔｅｒ）を通してゲートオン電圧ＶＧＨ及びＶＥＨとゲートオフ電圧ＶＧＬ、ＶＥＬとに変換されて、ゲート駆動部１２０に供給され得る。レベルシフターは、ゲートタイミング制御信号のローレベル電圧（ｌｏｗｌｅｖｅｌｖｏｌｔａｇｅ）をゲートオフ電圧ＶＧＬ、ＶＥＬに変換し、ゲートタイミング制御信号のハイレベル電圧（ｈｉｇｈｌｅｖｅｌｖｏｌｔａｇｅ）をゲートオン電圧ＶＧＨ、ＶＥＨに変換する。ゲートタイミング信号は、スタートパルスとシフトクロックとを含む。

表示パネル１００の製造工程で生じる工程ばらつきと素子特性ばらつきによって、ピクセル間で駆動素子の電気的特性に差があり得、このような差はピクセルの駆動時間が経つにつれてより大きくなり得る。ピクセル間における駆動素子の電気的特性ばらつきを補償するため、有機発光表示装置に内部補償技術又は外部補償技術が適用され得る。内部補償技術は、ピクセル回路の各々に具現された内部補償回路を利用して、サブピクセル別に駆動素子のしきい値電圧をサンプリングし、そのしきい値電圧だけ駆動素子のゲート－ソース間電圧Ｖｇｓを補償する。外部補償技術は、外部補償回路を利用して、駆動素子の電気的特性に応じて変わる駆動素子の電流又は電圧をリアルタイムでセンシングする。外部補償技術は、ピクセル別にセンシングされた駆動素子の電気的特性ばらつき（又は変化）だけ入力映像のピクセルデータ（デジタルデータ）を変調することにより、ピクセルの各々において駆動素子の電気的特性ばらつき（又は変化）をリアルタイムで補償する。表示パネル駆動部は、外部補償技術及び／又は内部補償技術を利用して、ピクセルを駆動することができる。本発明のピクセル回路は、内部補償回路が適用されたピクセル回路で具現され得る。

図３は、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓが低電位の電源電圧ＥＬＶＳＳのリップル（ｒｉｐｐｌｅ）に影響される比較例によるピクセル回路の一例を示す回路図である。図４は、低電位の電源電圧ＥＬＶＳＳにリップル（ｒｉｐｐｌｅ）が発生するとき、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓが変化する例を示す波形図である。

図３及び図４を参照すれば、比較例によるピクセル回路は、発光素子ＥＬ、駆動素子ＤＴ、スイッチ素子ＳＴ、及びキャパシタＣｓｔを含む。

比較例のピクセル回路において、発光素子ＥＬは、アノード電極とカソード電極との間に形成されたキャパシタＣｅｌをさらに含むことができる。ピクセルにおいて、低電位の電源電圧ＥＬＶＳＳが印加される電源ライン又は電極は、共通に連結される。駆動素子ＤＴは、第１ノードｎ１に連結された第１電極、第２ノードｎ２に連結されたゲート電極、及び第３ノードｎ３に連結された第２電極を含む。第１ノードｎ１は、ピクセル駆動電圧ＥＬＶＤＤが印加される第１電源ラインに連結される。発光素子ＥＬは、第３ノードに連結されたアノード電極と、低電位の電源電圧ＥＬＶＳＳが印加される第２電源ラインＰＬ２に連結されたカソード電極とを含む。駆動素子ＤＴは、ゲート－ソース間電圧Ｖｇｓに応じて発光素子ＥＬを駆動する電流を発生する。

スイッチ素子ＳＴは、ピクセルデータのデータ電圧Ｖｄａｔａが印加される第１電極、スキャンパルスＳＣＡＮが印加されるゲート電極、及び第２ノードｎ２に連結された第２電極を含む。スイッチ素子ＳＴは、スキャンパルスＳＣＡＮのゲートオン電圧ＶＧＨに応じてターンオンされて、データ電圧Ｖｄａｔａを第２ノードｎ２に供給する。キャパシタＣｓｔは、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓを貯蔵する。

発光素子ＯＬＥＤのアノード電極が駆動素子ＤＴの第２電極に連結され、データラインＤＬと第２電源ラインＰＬ２との間に寄生容量（ｐａｒａｓｉｔｉｃｃａｐａｃｉｔｙ）Ｃｐａｒが存在し得る。このような比較例のピクセル回路において、データ電圧Ｖｄａｔａの変化量が比較的大きいとき、寄生容量Ｃｐａｒを通して第２電源ラインＰＬ２へ印加される低電位の電源電圧ＥＬＶＳＳに、リップル（ｒｉｐｐｌｅ）が発生する。低電位の電源電圧ＥＬＶＳＳは、発光素子ＥＬのキャパシタＣｅｌを通して第３ノードｎ３へ伝達する。この場合、第３ノードｎ３の電圧又はソース電圧ＤＴＳが低電位の電源電圧ＥＬＶＳＳのリップルにより変わり、発光素子ＥＬの輝度が変わるようになる。

図４において、「ＤＴＧ」は駆動素子ＤＴのゲート電圧であり、「ＤＴＳ」は駆動素子ＤＴのソース電圧である。「Ｖｒｉｐｐｌｅ」は低電位の電源電圧ＥＬＶＳＳのリップルに影響を受けて変更されるソース電圧ＤＴＳである。「ΔＶｇｓ」は、低電位の電源電圧ＥＬＶＳＳの影響を受けて変更される駆動素子ＤＴのゲート－ソース間電圧である。「Ｖｓｎｏｒｍａｌ」は、低電位の電源電圧ＥＬＶＳＳのリップルがないか、低電位の電源電圧ＥＬＶＳＳのリップル影響を受けない理想的な（ｉｄｅａｌ）ソース電圧ＤＴＳを示す。「Ｖｇｓ」は、低電位の電源電圧ＥＬＶＳＳのリップルがないときの駆動素子ＤＴのゲート－ソース間電圧である。

本発明のピクセル回路は、図５乃至図１９ｄに示されたように、発光素子ＯＬＥＤと第３ノードｎ３との間にスイッチ素子を追加して、サブピクセルの各々において、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓに対する低電位の電源電圧ＥＬＶＳＳと発光素子ＥＬとの影響を遮断する。

図５は、本発明の第１実施例によるピクセル回路を示す回路図である。図６は、図５に示されたピクセル回路に印加されるゲート信号を示す波形図である。図７は、図５に示されたピクセル回路に印加される定電圧を示す図である。

図５及び図６を参照すれば、ピクセル回路は、発光素子ＥＬ、発光素子ＥＬを駆動する駆動素子ＤＴ、複数のスイッチ素子Ｍ０１～Ｍ０４、第１キャパシタＣｓｔ、及び第２キャパシタＣ２を含む。駆動素子ＤＴとスイッチ素子Ｍ０１～Ｍ０４とは、ｎチャネルＯｘｉｄｅＴＦＴで具現され得る。

このピクセル回路は、ピクセル駆動電圧ＥＬＶＤＤが印加される第１電源ラインＰＬ１、低電位の電源電圧ＥＬＶＳＳが印加される第２電源ラインＰＬ２、初期化電圧Ｖｉｎｉｔが印加される第３電源ラインＰＬ３、基準電圧Ｖｒｅｆが印加される第４電源ラインＲＬ、データ電圧Ｖｄａｔａが印加されるデータラインＤＬ、及び、ゲート信号ＩＮＩＴ、ＳＥＮＳＥ、ＳＣＡＮ、ＥＭが印加されるゲートラインＧＬ１～ＧＬ４に連結される。

ピクセル回路は、図６に示されたように、初期化段階Ｔｉ、センシング段階Ｔｓ、データ書き込み段階Ｔｗ、及び発光段階Ｔｅｍで駆動され得る。初期化段階Ｔｉにおいて、ピクセル回路が初期化される。センシング段階Ｔｓにおいて、駆動素子ＤＴのしきい値電圧Ｖｔｈがセンシングされて、第１キャパシタＣｓｔに貯蔵される。データ書き込み段階Ｔｗにおいて、ピクセルデータのデータ電圧Ｖｄａｔａが第２ノードｎ２に印加される。ブースティング段階Ｔｂｏｏｓｔにおいて、第２及び第３ノードｎ２、ｎ３の電圧が上昇した後、発光段階Ｔｅｍにおいて、発光素子ＥＬがピクセルデータの階調値に対応する輝度で発光され得る。

初期化段階Ｔｉにおいて、初期化パルスＩＮＩＴ、ＥＭパルス、及びセンシングパルスＳＥＮＳＥの電圧がゲートオン電圧ＶＧＨ、ＶＥＨであり、スキャンパルスＳＣＡＮの電圧がゲートオフ電圧ＶＧＬ、ＶＥＬである。センシング段階Ｔｓにおいて、初期化パルスＩＮＩＴとセンシングパルスＳＥＮＳＥとの電圧がゲートオン電圧ＶＧＨ、ＶＥＨであり、ＥＭパルスＥＭとスキャンパルスＳＣＡＮの電圧とがゲートオフ電圧ＶＧＬ、ＶＥＬである。データ書き込み段階Ｔｗにおいて、ピクセルデータのデータ電圧Ｖｄａｔａに同期するスキャンパルスＳＣＡＮは、ゲートオン電圧ＶＧＨとして発生される。初期化パルスＩＮＩＴ、ＥＭパルスＥＭ、及びセンシングパルスＳＥＮＳＥの電圧は、データ書き込み段階Ｔｗにおいて、ゲートオフ電圧ＶＧＬ、ＶＥＬである。発光段階Ｔｅｍにおいて、ＥＭパルスＥＭの電圧はゲートオン電圧ＶＥＨであり、他のゲート信号ＩＮＩＴ、ＳＥＮＳＥ、ＳＣＡＮの電圧はゲートオフ電圧ＶＧＬ、ＶＥＬである。

センシング段階Ｔｓとデータ書き込み段階Ｔｗとの間に、ホールド期間Ｔｈが割り当てられ得る。ホールド期間Ｔｈの間、ゲート信号ＩＮＩＴ、ＥＭ、ＳＣＡＮの電圧はゲートオフ電圧ＶＧＬ、ＶＥＬ、センシングパルスＳＥＮＳＥの電圧はゲートオン電圧ＶＧＨである。データ書き込み段階Ｔｗと発光段階Ｔｅｍとの間に、ブースティング段階Ｔｂｏｏｓｔが割り当てられ得る。ブースティング段階Ｔｂｏｏｓｔにおいて、ＥＭパルスＥＭの電圧がゲートオン電圧ＶＥＨに反転され、スキャンパルスＳＣＡＮとセンシングパルスＳＥＮＳＥとの電圧はゲートオフ電圧ＶＧＬに反転される。ブースティング段階Ｔｂｏｏｓｔにおいて、初期化パルスＩＮＩＴの電圧はゲートオフ電圧ＶＧＬを維持する。ブースティング段階Ｔｂｏｏｓｔの間、第２及び第３ノードｎ２、ｎ３の電圧が上昇する。

ピクセル回路に印加される定電圧ＥＬＶＤＤ、ＥＬＶＳＳ、Ｖｉｎｉｔ、Ｖｒｅｆは、駆動素子ＤＴの飽和（ｓａｔｕｒａｔｉｏｎ）領域の動作のための電圧マージン（ｍａｒｇｉｎ）を含んで、図７に示されたように、ＥＬＶＤＤ＞Ｖｉｎｉｔ＞ＥＬＶＳＳ＞Ｖｒｅｆに設定されるか、ＥＬＶＤＤ＞Ｖｉｎｉｔ＞Ｖｒｅｆ＞ＥＬＶＳＳに設定され得る。図７において、ＶＯＬＥＤ＿ｐｅａｋは、発光素子ＥＬの両端間ピーク電圧である。このような定電圧ＥＬＶＤＤ、ＥＬＶＳＳ、Ｖｉｎｉｔ、Ｖｒｅｆは、ワースト（ｗｏｒｓｔ）条件でＶｇｓ≦Ｖｄｓとなるように設定され得る。図７において、「Ｖｄｓ」は、駆動素子ＤＴのドレイ－ソース間電圧である。ゲートオン電圧ＶＧＨ、ＶＥＨは、ピクセル駆動電圧ＥＬＶＤＤよりも高い電圧であり、ゲートオフ電圧ＶＧＬ、ＶＥＬは、低電位の電源電圧ＥＬＶＳＳよりも低い電圧に設定され得る。

図５に示されたピクセル回路において、発光素子ＥＬはＯＬＥＤで具現され得る。ＯＬＥＤは、アノード電極とカソード電極との間に形成された有機化合物層を含む。有機化合物層は、正孔注入層（ＨｏｌｅＩｎｊｅｃｔｉｏｎｌａｙｅｒ）ＨＩＬ、正孔輸送層（Ｈｏｌｅｔｒａｎｓｐｏｒｔｌａｙｅｒ）ＨＴＬ、発光層（Ｅｍｉｓｓｉｏｎｌａｙｅｒ）ＥＭＬ、電子輸送層（Ｅｌｅｃｔｒｏｎｔｒａｎｓｐｏｒｔｌａｙｅｒ）ＥＴＬ、及び電子注入層（ＥｌｅｃｔｒｏｎＩｎｊｅｃｔｉｏｎｌａｙｅｒ）ＥＩＬを含み得るが、これに限定されない。発光素子ＥＬのアノード電極は第４ノードｎ４に連結され、カソード電極は低電位の電源電圧ＥＬＶＳＳが印加される第２電源ラインＰＬ２に連結される。発光素子ＥＬのアノード電極とカソード電極とに電圧が印加されれば、正孔輸送層ＨＴＬを通過した正孔と電子輸送層ＥＴＬを通過した電子とが、発光層ＥＭＬへ移動して励起子が形成され、発光層ＥＭＬから可視光が放出される。

駆動素子ＤＴは、ゲート－ソース間電圧Ｖｇｓに応じて電流を発生して、発光素子ＥＬを駆動する。駆動素子ＤＴは、第１ノードｎ１に連結された第１電極、第２ノードｎ２に連結されたゲート電極、及び第３ノードｎ３に連結された第２電極を含む。

第１キャパシタＣｓｔは、第２ノードｎ２と第３ノードｎ３との間に連結される。第２キャパシタＣ２は、第１ノードｎ１と第３ノードｎ３との間に連結される。

第１スイッチ素子Ｍ０１は、初期化段階Ｔｉにおいて、初期化パルスＩＮＩＴのゲートオン電圧ＶＧＨに応じてターンオンされて、初期化電圧Ｖｉｎｉｔを第２ノードｎ２に印加する。第１スイッチ素子Ｍ０１は、初期化電圧Ｖｉｎｉｔが印加される第３電源ラインＰＬ３に連結された第１電極、初期化パルスＩＮＩＴが印加される第１ゲートラインＧＬ１に連結されたゲート電極、及び第２ノードｎ２に連結された第２電極を含む。

第２スイッチ素子Ｍ０２は、センシング段階Ｔｓとデータ書き込み段階Ｔｗとにおいて、センシングパルスＳＥＮＳＥのゲートオン電圧ＶＧＨに応じてターンオンされて、第４ノードｎ４へ基準電圧Ｖｒｅｆを供給する。第２スイッチ素子Ｍ０２は、ホールド期間Ｔｈとブースティング段階Ｔｂｏｏｓｔとにおいてオン状態を維持することができる。第２スイッチ素子Ｍ０２は、第４ノードｎ４に連結された第１電極、センシングパルスＳＥＮＳＥが印加される第２ゲートラインＧＬ２に連結されたゲート電極、及び、第４電源ラインＲＬに連結された第２電極を含む。

第３スイッチ素子Ｍ０３は、データ書き込み段階Ｔｗにおいて、データ電圧Ｖｄａｔａに同期するスキャンパルスＳＣＡＮのゲートオン電圧ＶＧＨに応じてターンオンされて、データラインＤＬを第２ノードｎ２に連結する。データ電圧Ｖｄａｔａは、データ書き込み段階Ｔｗにおいて、第２ノードｎ２に印加される。第３スイッチ素子Ｍ０３は、データ電圧Ｖｄａｔａが印加されるデータラインＤＬに連結された第１電極、スキャンパルスＳＣＡＮが印加される第３ゲートラインＧＬ３に連結されたゲート電極、及び、第２ノードｎ２に連結された第２電極を含む。

第４スイッチ素子Ｍ０４は、初期化段階Ｔｉ、ブースティング段階Ｔｂｏｏｓｔ、及び発光段階Ｔｅｍにおいて、ＥＭパルスＥＭのゲートオン電圧ＶＥＨに応じてターンオンされて、第３ノードｎ３を第４ノードｎ４に連結する。第４スイッチ素子Ｍ０４は、第３ノードｎ３に連結された第１電極、ＥＭパルスＥＭが印加される第４ゲートラインＧＬ４に連結されたゲート電極、及び、第４ノードｎ４に連結された第２電極を含む。

初期化段階Ｔｉにおいて、図８ａに示されたように、第１、第２及び第４スイッチ素子Ｍ０１、Ｍ０２、Ｍ０４がターンオンされ、第３スイッチ素子Ｍ０３はターンオフされる。このとき、駆動素子ＤＴはターンオンされ、発光素子ＥＬはターンオンされない。

センシング段階Ｔｓにおいて、図８ｂに示されたように、第１及び第２スイッチ素子Ｍ０１、Ｍ０２がオン状態を維持し、第３ノードｎ３の電圧が上昇して、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈに到逹するとき、駆動素子ＤＴがターンオフされ、しきい値電圧Ｖｔｈが第１キャパシタＣｓｔに貯蔵される。センシング段階Ｔｓにおいて、第４スイッチ素子Ｍ０４がターンオフされるため、第３ノードｎ３は低電位の電源電圧ＥＬＶＳＳと発光素子ＥＬの影響を受けない。低電位の電源電圧ＥＬＶＳＳのリップルは、第２スイッチ素子Ｍ０２を通して基準電圧Ｖｒｅｆが印加される第４電源ラインＲＬへ放電される。ホールド期間Ｔｈにおいて、第２ノードｎ２と第３ノードｎ３はフローティング（ｆｌｏａｔｉｎｇ）されて以前の電圧を維持し、第４ノードｎ４の電圧は基準電圧Ｖｒｅｆである。

データ書き込み段階Ｔｗにおいて、図８ｃに示されたように、第３スイッチ素子Ｍ０３がターンオンされ、第１スイッチ素子Ｍ０１がターンオフされる。このとき、ピクセルデータのデータ電圧Ｖｄａｔａが第２ノードｎ２に印加されて、第２ノードｎ２の電圧がデータ電圧Ｖｄａｔａだけ変わる。

ブースティング段階Ｔｂｏｏｓｔの間、第４スイッチ素子Ｍ０４がターンオンされ、第１、第２及び第３スイッチ素子Ｍ０１、Ｍ０２、Ｍ０３がターンオフされる。この時、第２及び第３ノードｎ２、ｎ３の電圧が上昇する。

発光段階Ｔｅｍにおいて、図８ｄに示されたように、第４スイッチ素子Ｍ０４がオン状態を維持し、第１、第２及び第３スイッチ素子Ｍ０１、Ｍ０２、Ｍ０３がオフ状態を維持する。このとき、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓ、即ち第２及び第３ノード間電圧に応じて発生する電流が発光素子ＥＬに供給されて、発光素子ＥＬが発光され得る。

本発明のピクセル回路は、前述のように、センシング段階Ｔｓとデータ書き込み段階Ｔｗとにおいて、第４スイッチ素子Ｍ０４をターンオフさせることにより、第３ノードｎ３と低電位の電源電圧ＥＬＶＳＳとの間の電流経路を遮断する。その結果、センシング段階Ｔｓとデータ書き込み段階Ｔｗとにおいて、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓが低電位の電源電圧ＥＬＶＳＳと発光素子ＥＬの電圧に影響されないため、低電位の電源電圧ＥＬＶＳＳと発光素子ＥＬのアノード電圧が変わっても、表示装置の画質が低下しない。本発明の表示装置は、クロストークパターンのようにデータ電圧Ｖｄａｔａが大きく変わる映像でも、ピクセルの輝度変動やクロストークが視認されない優れた画質を具現することができる。

図９は、発光素子のカソード電圧に応じた発光素子の輝度を、図３に示された比較例のピクセル回路と図５に示された本発明のピクセル回路とにおいて比較した実験結果を示す図である。

図９を参照すれば、比較例のピクセル回路は、発光素子ＥＬが第３ノードｎ３に直接連結されるため、低電位の電源電圧ＥＬＶＳＳのリップル又は発光素子ＯＬＥＤの電圧が変わるとき、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓが変わり得る。低電位の電源電圧ＥＬＶＳＳは、全てのピクセルに連結された第２電源ラインＰＬ２を通して、全てのピクセルへ共通に印加される。第２電源ラインＰＬ２は、発光素子ＥＬの仕事関数に対応可能であり、マイクロキャビティ（Ｍｉｃｒｏｃａｖｉｔｙ）を考慮して高抵抗の金属であり得る。高抵抗の金属に連結された発光素子ＥＬのカソード電極の抵抗が大きくなる場合、第２電源ラインＰＬ２のＲＣディレイ（ｄｅｌａｙ）が大きくなり、リップル（ｒｉｐｐｌｅ）に脆弱となる。このために、比較例は、発光素子ＥＬのカソード抵抗が増加するほど、発光素子ＥＬの輝度変化（ΔＯＬＥＤ）が大きくなる。反面に、本発明は、センシング段階Ｔｓとデータ書き込み段階Ｔｗとにおいて、駆動素子ＤＴの第２電極と発光素子ＥＬとの間の電流経路（ｃｕｒｒｅｎｔｐａｔｈ）が遮断されて、低電位の電源電圧ＥＬＶＳＳのリップルに脆弱なカソード抵抗が大きくなっても、発光素子ＥＬの輝度がほとんど変わらない。

図１０は、本発明の第２実施例によるピクセル回路を示す回路図である。図１１は、図１０に示されたピクセル回路に印加されるゲート信号を示す波形図である。

図１０及び図１１を参照すれば、ピクセル回路は、発光素子ＥＬ、発光素子ＥＬを駆動する駆動素子ＤＴ、複数のスイッチ素子Ｍ１１～Ｍ１５、第１キャパシタＣｓｔ、及び第２キャパシタＣ２を含む。駆動素子ＤＴとスイッチ素子Ｍ１１～Ｍ１５とは、ｎチャネルＯｘｉｄｅＴＦＴで具現され得る。

このピクセル回路は、ピクセル駆動電圧ＥＬＶＤＤが印加される第１電源ラインＰＬ１、低電位の電源電圧ＥＬＶＳＳが印加される第２電源ラインＰＬ２、初期化電圧Ｖｉｎｉｔが印加される第３電源ラインＰＬ３、基準電圧Ｖｒｅｆが印加される第４電源ラインＲＬ、データ電圧Ｖｄａｔａが印加されるデータラインＤＬ、及び、ゲート信号ＩＮＩＴ、ＳＥＮＳＥ、ＳＣＡＮ、ＥＭ１、ＥＭ２が印加されるゲートラインＧＬ１～ＧＬ５に連結される。

ピクセル回路は、図１０に示されたように、初期化段階Ｔｉ、センシング段階Ｔｓ、データ書き込み段階Ｔｗ、及び発光段階Ｔｅｍで駆動され得る。初期化段階Ｔｉにおいて、ピクセル回路が初期化される。センシング段階Ｔｓにおいて、駆動素子ＤＴのしきい値電圧Ｖｔｈがセンシングされて、第１キャパシタＣｓｔに貯蔵される。データ書き込み段階Ｔｗにおいて、ピクセルデータのデータ電圧Ｖｄａｔａが第２ノードｎ２に印加される。ブースティング段階Ｔｂｏｏｓｔにおいて、第２及び第３ノードｎ２、ｎ３の電圧が上昇した後、発光段階Ｔｅｍにおいて、発光素子ＥＬがピクセルデータの階調値に対応する輝度で発光され得る。

初期化段階Ｔｉにおいて、初期化パルスＩＮＩＴ、第２ＥＭパルスＥＭ２、及びセンシングパルスＳＥＮＳＥの電圧がゲートオン電圧ＶＧＨ、ＶＥＨであり、スキャンパルスＳＣＡＮと第１ＥＭパルスＥＭ１の電圧がゲートオフ電圧ＶＧＬ、ＶＥＬである。図１２ａに示されたように、初期化段階Ｔｉにおいて、第１、第２及び第５スイッチ素子Ｍ１１、Ｍ１２、Ｍ１５と、駆動素子ＤＴとがターンオンされる反面、第３及び第４スイッチ素子Ｍ１３、Ｍ１４がターンオフされる。このとき、第２ノードｎ２へ初期化電圧Ｖｉｎｉｔが印加され、第３ノードｎ３へ基準電圧Ｖｒｅｆが印加される。これと同時に、ピクセル駆動電圧ＥＬＶＤＤが第１ノードｎ１に印加される。

センシングパルスＳＥＮＳＥは、初期化段階Ｔｉに進入する前に、ゲートオン電圧ＶＧＨに立ち上げ（ｒｉｓｉｎｇ）られ、初期化段階Ｔｉが終わるとき、ゲートオフ電圧ＶＧＬに立ち下げ（ｆａｌｌｉｎｇ）られ得る。センシングパルスＳＥＮＳＥのパルス幅の期間、即ちゲートオン電圧ＶＧＨの区間内において、初期化パルスＩＮＩＴがゲートオフ電圧ＶＧＬからゲートオン電圧ＶＧＨへと反転され、第１ＥＭパルスＥＭ１がゲートオン電圧ＶＧＨからゲートオフ電圧ＶＧＬへと反転される。センシングパルスＳＥＮＳＥは、スキャンパルスＳＣＡＮのパルス幅よりも広いパルス幅に発生され得る。例えば、スキャンパルスＳＣＡＮは、１水平期間のパルス幅であるのに対し、センシングパルスＳＥＮＳＥはおおよそ２水平期間２Ｈで発生され得る。

センシング段階Ｔｓにおいて、初期化パルスＩＮＩＴと第２ＥＭパルスＥＭ２がゲートオン電圧ＶＧＨを維持し、スキャンパルスＳＣＡＮと第１ＥＭパルスＥＭ１とがゲートオフ電圧ＶＧＬ、ＶＥＬを維持する。センシング段階Ｔｓにおいて、センシングパルスＳＥＮＳＥがゲートオフ電圧ＶＧＬに反転される。図１２ｂに示されたように、センシング段階Ｔｓにおいて、第１及び第５スイッチ素子Ｍ１１、Ｍ１５がオン状態を維持する反面、第３及び第４スイッチ素子Ｍ１３、Ｍ１４がオフ状態を維持する。第２スイッチ素子Ｍ１２は、センシング段階Ｔｓにおいてターンオフされる。駆動素子ＤＴは、第３ノードｎ３の電圧が上昇して、ゲート－ソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈに到逹するときにターンオフされ、そのしきい値電圧Ｖｔｈが第１キャパシタＣｓｔに貯蔵される。

データ書き込み段階Ｔｗにおいて、ピクセルデータのデータ電圧Ｖｄａｔａに同期するスキャンパルスＳＣＡＮは、ゲートオン電圧ＶＧＨとして発生される。第２ＥＭパルスＥＭ２は、データ書き込み段階Ｔｗにおいて、ゲートオン電圧ＶＧＨを維持するか、ゲートオフ電圧ＶＥＬに反転され得る。したがって、第５スイッチ素子Ｍ１５は、データ書き込み段階Ｔｗにおいて、オン状態を維持するかターンオフされ得る。第２ＥＭパルスＥＭ２がデータ書き込み段階Ｔｗにおいてゲートオン電圧ＶＥＨを維持するとき、駆動素子ＤＴの移動度に応じて第３ノードｎ３の電圧が変わって駆動素子ＤＴの移動度変化又はばらつきが補償され得る。

データ書き込み段階Ｔｗにおいて、初期化パルスＩＮＩＴと第１ＥＭパルスＥＭ１とセンシングパルスＳＥＮＳＥとの電圧は、ゲートオフ電圧ＶＧＬ、ＶＥＬである。図１２ｃに示されたように、データ書き込み段階Ｔｗにおいて、第３及び第５スイッチ素子Ｍ１３、Ｍ１５がターンオンされる反面、第１、第２及び第４スイッチ素子Ｍ１１、Ｍ１２、Ｍ１４がターンオフされる。駆動素子ＤＴは、データ電圧Ｖｄａｔａにより第２ノードｎ２の電圧が上昇して、ゲート－ソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高くなるときにターンオンされ得る。

発光段階Ｔｅｍにおいて、第１及び第２ＥＭパルスＥＭ１、ＥＭ２の電圧はゲートオン電圧ＶＥＨであり、他のゲート信号ＩＮＩＴ、ＳＥＮＳＥ、ＳＣＡＮの電圧はゲートオフ電圧ＶＧＬ、ＶＥＬである。図１２ｄに示されたように、発光段階Ｔｅｍにおいて、第４及び第５スイッチ素子Ｍ１４、Ｍ１５がターンオンされる反面、第１、第２及び第３スイッチ素子Ｍ１１、Ｍ１２、Ｍ１３がターンオフされる。発光段階Ｔｅｍにおいて、ピクセル回路はソースフォロワー（Ｓｏｕｒｃｅｆｏｌｌｏｗｅｒ）回路として動作し、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓに応じて発光素子ＥＬへ電流が供給される。このとき、発光素子ＥＬは、ピクセルデータの階調に対応する輝度で発光され得る。

第１及び第２ＥＭパルスＥＭ１、ＥＭ２は、発光段階Ｔｅｍにおいて、低階調の表現力を向上させるべく、ゲートオン電圧ＶＥＨとゲートオフ電圧ＶＥＬとの間でスイングされ得る。第１及び第２ＥＭパルスＥＭ１、ＥＭ２は、発光段階Ｔｅｍにおいて、予め設定されたＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）に設定されたデューティ比（ｄｕｔｙｒａｔｉｏ）でスイングされ得る。

センシング段階Ｔｓとデータ書き込み段階Ｔｗとの間に、フローティング（ｆｌｏａｔｉｎｇ）期間Ｔｆが割り当てられ得る。フローティング期間Ｔｆの間、第２ＥＭパルスＥＭ２を除くゲート信号ＩＮＩＴ、ＳＥＮＳＥ、ＳＣＡＮ、ＥＭ１は、ゲートオフ電圧ＶＧＬ、ＶＥＬである。したがって、第１乃至第４スイッチ素子Ｍ１１～Ｍ１４がフローティング期間Ｔｆの間ターンオフされて、ピクセル回路の第２乃至第４ノードｎ２～ｎ４がフローティング状態となり、以前の電圧を維持する。

データ書き込み段階Ｔｗと発光段階Ｔｅｍとの間に、ブースティング段階Ｔｂｏｏｓｔが割り当てられ得る。ブースティング段階Ｔｂｏｏｓｔにおいて、第１及び第２ＥＭパルスＥＭ１、ＥＭ２の電圧がゲートオン電圧ＶＥＨであり、それ以外のゲート信号ＩＮＩＴ、ＳＥＮＳＥ、ＳＣＡＮの電圧はゲートオフ電圧ＶＧＬである。したがって、ブースティング段階Ｔｂｏｏｓｔの間、第４及び第５スイッチ素子Ｍ１４、Ｍ１５がターンオンされ、それ以外のスイッチ素子Ｍ１１、Ｍ１２、Ｍ１３がターンオフされる。ブースティング段階Ｔｂｏｏｓｔの間、第２及び第３ノードｎ２、ｎ３の電圧が上昇する。

図１０に示されたピクセル回路に印加される定電圧ＥＬＶＤＤ、ＥＬＶＳＳ、Ｖｉｎｉｔ、Ｖｒｅｆは、図７に示されたように、ＥＬＶＤＤ＞Ｖｉｎｉｔ＞ＥＬＶＳＳ＞Ｖｒｅｆに設定されるか、ＥＬＶＤＤ＞Ｖｉｎｉｔ＞Ｖｒｅｆ＞ＥＬＶＳＳに設定され得る。

図１０に示されたピクセル回路において、発光素子ＥＬはＯＬＥＤで具現され得る。ＯＬＥＤは、アノード電極とカソード電極との間に形成された有機化合物層を含む。有機化合物層は、正孔注入層ＨＩＬ、正孔輸送層ＨＴＬ、発光層ＥＭＬ、電子輸送層ＥＴＬ及び電子注入層ＥＩＬを含み得るが、これに限定されない。発光素子ＥＬのアノード電極は第４ノードｎ４に連結され、カソード電極は低電位の電源電圧ＥＬＶＳＳが印加される第２電源ラインＰＬ２に連結される。

駆動素子ＤＴは、ゲート－ソース間電圧Ｖｇｓに応じて電流を発生して、発光素子ＥＬを駆動する。駆動素子ＤＴは、第１ノードｎ１に連結された第１電極、第２ノードｎ２に連結されたゲート電極、及び、第３ノードｎ３に連結された第２電極を含む。

第１スイッチ素子Ｍ１１は、初期化段階Ｔｉとセンシング段階Ｔｓにおいて、初期化パルスＩＮＩＴのゲートオン電圧ＶＧＨに応じてターンオンされて、初期化電圧Ｖｉｎｉｔを第２ノードｎ２に印加する。第１スイッチ素子Ｍ１１は、初期化電圧Ｖｉｎｉｔが印加される第３電源ラインＰＬ３に連結された第１電極、初期化パルスＩＮＩＴが印加される第１ゲートラインＧＬ１に連結されたゲート電極、及び、第２ノードｎ２に連結された第２電極を含む。

第２スイッチ素子Ｍ１２は、センシング段階Ｔｓにおいて、センシングパルスＳＥＮＳＥのゲートオン電圧ＶＧＨに応じてターンオンされて、第３ノードｎ３又は第４ノードｎ４を基準電圧Ｖｒｅｆが印加される第４電源ラインＲＬに連結する。第２スイッチ素子Ｍ１２は、第３ノードｎ３又は第４ノードｎ４に連結された第１電極、センシングパルスＳＥＮＳＥが印加される第２ゲートラインＧＬ２に連結されたゲート電極、及び、第４電源ラインＲＬに連結された第２電極を含む。

第３スイッチ素子Ｍ１３は、データ書き込み段階Ｔｗにおいて、データ電圧Ｖｄａｔａに同期するスキャンパルスＳＣＡＮのゲートオン電圧ＶＧＨに応じてターンオンされて、データラインＤＬを第２ノードｎ２に連結する。データ電圧Ｖｄａｔａはデータ書き込み段階Ｔｗにおいて、第２ノードｎ２に印加される。第３スイッチ素子Ｍ１３は、データ電圧Ｖｄａｔａが印加されるデータラインＤＬに連結された第１電極、スキャンパルスＳＣＡＮが印加される第３ゲートラインＧＬ３に連結されたゲート電極、及び、第２ノードｎ２に連結された第２電極を含む。

第４スイッチ素子Ｍ１４は、ブースティング段階Ｔｂｏｏｓｔと発光段階Ｔｅｍとにおいて第１ＥＭパルスＥＭ１のゲートオン電圧ＶＥＨに応じてターンオンされて、第３ノードｎ３を第４ノードｎ４に連結する。第４スイッチ素子Ｍ１４は、第３ノードｎ３に連結された第１電極、第１ＥＭパルスＥＭ１が印加される第４ゲートラインＧＬ４に連結されたゲート電極、及び、第４ノードｎ４に連結された第２電極を含む。

第５スイッチ素子Ｍ１５は、初期化段階Ｔｉ、センシング段階Ｔｓ、フローティング期間Ｔｆ、データ書き込み段階Ｔｗ、ブースティング段階Ｔｂｏｏｓｔ、及び発光段階Ｔｅｍにおいて、第２ＥＭパルスＥＭ２のゲートオン電圧ＶＥＨに応じてターンオンされて、ピクセル駆動電圧ＥＬＶＤＤを第１ノードｎ１に供給することができる。他の実施例において、第５スイッチ素子Ｍ１５は、データ書き込み段階Ｔｗにおいて、ゲートオフ電圧ＶＥＬに反転され得る。第５スイッチ素子Ｍ１５は、ピクセル駆動電圧ＥＬＶＤＤが印加される第１電源ラインＰＬ１に連結された第１電極、第２ＥＭパルスＥＭ２が印加される第５ゲートラインＧＬ５に連結されたゲート電極、及び、第１ノードｎ１に連結された第２電極を含む。

図１０に示されたピクセル回路において、第４スイッチ素子Ｍ１４は、発光素子ＥＬのアノード電極と第３ノードｎ３とを分離して、低電位の電源電圧ＥＬＶＳＳのリップル（ｒｉｐｐｌｅ）と発光素子ＥＬの電圧変動とが駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓに影響を与えないようにする。このピクセル回路は、発光素子ＥＬのアノード電圧と基準電圧Ｖｒｅｆとを分離することにより、駆動素子ＤＴのしきい値電圧補償の制御と画質の改善とを容易にする。例えば、発光素子ＥＬのアノード電圧の変動に応じて駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓが変わらないようにすることで、クロストークを引き起こす映像パターンからクロストーク（ｃｒｏｓｓｔａｌｋ）が視認されず、低階調むらが視認されない。

図１３は、本発明の第３実施例によるピクセル回路を示す回路図である。図１４は、図１３に示されたピクセル回路に印加されるゲート信号を示す波形図である。図１５は、図１３に示されたピクセル回路に印加される定電圧を示す図である。

図１３及び図１４を参照すれば、ピクセル回路は、発光素子ＥＬ、発光素子ＥＬを駆動する駆動素子ＤＴ、複数のスイッチ素子Ｍ２１～Ｍ２６、第１キャパシタＣｓｔ、及び第２キャパシタＣ２を含む。駆動素子ＤＴとスイッチ素子Ｍ２１～Ｍ２６とは、ｎチャネルＯｘｉｄｅＴＦＴで具現され得る。

このピクセル回路は、ピクセル駆動電圧ＥＬＶＤＤが印加される第１電源ラインＰＬ１、低電位の電源電圧ＥＬＶＳＳが印加される第２電源ラインＰＬ２、初期化電圧Ｖｉｎｉｔが印加される第３電源ラインＰＬ３、基準電圧Ｖｒｅｆが印加される第４電源ラインＲＬ、データ電圧Ｖｄａｔａが印加されるデータラインＤＬ、及び、ゲート信号ＩＮＩＴ、ＩＮＩＴ２、ＳＥＮＳＥ、ＳＣＡＮ、ＥＭ１、ＥＭ２が印加されるゲートラインＧＬ１～ＧＬ６に連結される。ピクセル回路は、予め設定されたアノード電圧Ｖａｎｏが印加される第５電源ラインＰＬ５に連結され得る。

ピクセル回路に印加される定電圧ＥＬＶＤＤ、ＥＬＶＳＳ、Ｖｉｎｉｔ、Ｖｒｅｆ、Ｖａｎｏは、駆動素子ＤＴの飽和（ｓａｔｕｒａｔｉｏｎ）領域の動作のための電圧マージン（ｍａｒｇｉｎ）を含み、図１５に示されたように、ＥＬＶＤＤ＞Ｖａｎｏ＞Ｖｉｎｉｔ＞ＥＬＶＳＳ＞Ｖｒｅｆに設定されるか、ＥＬＶＤＤ＞Ｖａｎｏ＞Ｖｉｎｉｔ＞Ｖｒｅｆ＞ＥＬＶＳＳに設定され得る。図１５において、ＶＯＬＥＤ＿ｐｅａｋは、発光素子ＥＬの両端間ピーク電圧である。図１５において、「Ｖｄｓ」は、駆動素子ＤＴのドレイン－ソース間電圧である。ゲートオン電圧ＶＧＨ、ＶＥＨは、ピクセル駆動電圧ＥＬＶＤＤよりも高い電圧であり、ゲートオフ電圧ＶＧＬ、ＶＥＬは、低電位の電源電圧ＥＬＶＳＳよりも低い電圧に設定され得る。

ピクセル回路は、図１４に示されたように、初期化段階Ｔｉ、センシング段階Ｔｓ、データ書き込み段階Ｔｗ、及び発光段階Ｔｅｍで駆動され得る。初期化段階Ｔｉにおいて、ピクセル回路が初期化される。センシング段階Ｔｓにおいて、駆動素子ＤＴのしきい値電圧Ｖｔｈがセンシングされて、第１キャパシタＣｓｔに貯蔵される。データ書き込み段階Ｔｗにおいて、ピクセルデータのデータ電圧Ｖｄａｔａが第２ノードｎ２に印加される。ブースティング段階Ｔｂｏｏｓｔにおいて、第２及び第３ノードｎ２、ｎ３の電圧が上昇した後、発光段階Ｔｅｍにおいて、発光素子ＥＬがピクセルデータの階調値に対応する輝度で発光され得る。

初期化段階Ｔｉにおいて、初期化パルスＩＮＩＴ、第２初期化パルスＩＮＩＴ２、第２ＥＭパルスＥＭ２、及びセンシングパルスＳＥＮＳＥの電圧がゲートオン電圧ＶＧＨ、ＶＥＨであり、スキャンパルスＳＣＡＮと第１ＥＭパルスＥＭ１の電圧がゲートオフ電圧ＶＧＬ、ＶＥＬである。図１６ａに示されたように、初期化段階Ｔｉにおいて、第１、第２、第５及び第６スイッチ素子Ｍ２１、Ｍ２２、Ｍ２５、Ｍ２６と、駆動素子ＤＴがターンオンされる反面、第３及び第４スイッチ素子Ｍ２３、Ｍ２４がターンオフされる。このとき、第２ノードｎ２に初期化電圧Ｖｉｎｉｔが印加され、第３ノードｎ３に基準電圧Ｖｒｅｆが印加される。これと同時に、ピクセル駆動電圧ＥＬＶＤＤが第１ノードｎ１に印加され、第４ノードｎ４に初期化電圧Ｖｉｎｉｔ又はアノード電圧Ｖａｎｏが印加される。

センシング段階Ｔｓにおいて、初期化パルスＩＮＩＴ、第２初期化パルスＩＮＩＴ２、及び第２ＥＭパルスＥＭ２がゲートオン電圧ＶＧＨを維持し、スキャンパルスＳＣＡＮと第１ＥＭパルスＥＭ１とがゲートオフ電圧ＶＧＬ、ＶＥＬを維持する。センシング段階Ｔｓにおいて、センシングパルスＳＥＮＳＥがゲートオフ電圧ＶＧＬに反転される。図１６ｂに示されたように、センシング段階Ｔｓにおいて、第１、第５及び第６スイッチ素子Ｍ２１、Ｍ２５、Ｍ２６がオン状態を維持する反面、第３及び第４スイッチ素子Ｍ２３、Ｍ２４がオフ状態を維持する。第２スイッチ素子Ｍ２２は、センシング段階Ｔｓにおいてターンオフされる。駆動素子ＤＴは、第３ノードｎ３の電圧が上昇して、ゲート－ソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈに到逹するときにターンオフされ、そのしきい値電圧Ｖｔｈが第１キャパシタＣｓｔに貯蔵される。

データ書き込み段階Ｔｗにおいて、ピクセルデータのデータ電圧Ｖｄａｔａに同期するスキャンパルスＳＣＡＮが、ゲートオン電圧ＶＧＨとして発生される。データ書き込み段階Ｔｗにおいて、第２初期化パルスＩＮＩＴ２は、ゲートオン電圧ＶＧＨを維持する。第２ＥＭパルスＥＭ２は、データ書き込み段階Ｔｗにおいて、ゲートオン電圧ＶＧＨを維持するか、ゲートオフ電圧ＶＧＬに反転され得る。したがって、第５スイッチ素子Ｍ２５は、データ書き込み段階Ｔｗにおいて、オン状態を維持するかターンオフされ得る。

データ書き込み段階Ｔｗにおいて、初期化パルスＩＮＩＴと第１ＥＭパルスＥＭ１、及びセンシングパルスＳＥＮＳＥの電圧は、ゲートオフ電圧ＶＧＬ、ＶＥＬである。図１６ｃに示されたように、データ書き込み段階Ｔｗにおいて、第３、第５及び第６スイッチ素子Ｍ２３、Ｍ２５、Ｍ２６がターンオンされる反面、第１、第２及び第４スイッチ素子Ｍ２１、Ｍ２２、Ｍ２４がターンオフされる。駆動素子ＤＴは、データ電圧Ｖｄａｔａにより第２ノードｎ２の電圧が上昇して、ゲート－ソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高くなるときにターンオンされ得る。

発光段階Ｔｅｍにおいて、第１及び第２ＥＭパルスＥＭ１、ＥＭ２の電圧は、ゲートオン電圧ＶＥＨであり、他のゲート信号ＩＮＩＴ、ＩＮＩＴ２、ＳＥＮＳＥ、ＳＣＡＮの電圧は、ゲートオフ電圧ＶＧＬ、ＶＥＬである。図１６ｄに示されたように、発光段階Ｔｅｍにおいて、第４及び第５スイッチ素子Ｍ２４、Ｍ２５がターンオンされる反面、それ以外のスイッチ素子Ｍ２１、Ｍ２２、Ｍ２３、Ｍ２６がターンオフされる。発光段階Ｔｅｍにおいて、ピクセル回路は、ソースフォロワー（Ｓｏｕｒｃｅｆｏｌｌｏｗｅｒ）回路として動作し、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓに応じて発光素子ＥＬへ電流が供給される。このとき、発光素子ＥＬは、ピクセルデータの階調に対応する輝度で発光され得る。

第１及び第２ＥＭパルスＥＭ１、ＥＭ２は、発光段階Ｔｅｍにおいて低階調の表現力を向上させるべく、ゲートオン電圧ＶＥＨとゲートオフ電圧ＶＥＬとの間でスイングされ得る。第１及び第２ＥＭパルスＥＭ１、ＥＭ２は、発光段階Ｔｅｍにおいて、予め設定されたＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）に設定されたデューティ比（ｄｕｔｙｒａｔｉｏ）でスイングされ得る。

センシング段階Ｔｓとデータ書き込み段階Ｔｗとの間に、ホールディング期間Ｔｈが割り当てられ得る。ホールディング期間Ｔｈの間、第２初期化パルスＩＮＩＴ２と第２ＥＭパルスＥＭ２の電圧はゲートオン電圧ＶＧＨ、ＶＥＨであり、それ以外の残りのゲート信号ＩＮＩＴ、ＳＥＮＳＥ、ＳＣＡＮ、ＥＭ１はゲートオフ電圧ＶＧＬ、ＶＥＬである。ホールディング期間Ｔｈの間、第１ノードｎ１にピクセル駆動電圧ＥＬＶＤＤが印加され、第４ノードｎ４に初期化電圧Ｖｉｎｉｔ又はアノード電圧Ｖａｎｏが印加される。ホールディング期間Ｔｈの間、第１乃至第４スイッチ素子Ｍ２１～Ｍ２４がターンオフされて、第１乃至第３ノードｎ１～ｎ３がフローティング状態である。

データ書き込み段階Ｔｗと発光段階Ｔｅｍとの間に、ブースティング段階Ｔｂｏｏｓｔが割り当てられ得る。ブースティング段階Ｔｂｏｏｓｔにおいて、第１及び第２ＥＭパルスＥＭ１、ＥＭ２の電圧がゲートオン電圧ＶＥＨであり、それ以外のゲート信号ＩＮＩＴ、ＩＮＩＴ２、ＳＥＮＳＥ、ＳＣＡＮの電圧はゲートオフ電圧ＶＧＬである。したがって、ブースティング段階Ｔｂｏｏｓｔの間、第４及び第５スイッチ素子Ｍ２４、Ｍ２５がターンオンされ、それ以外のスイッチ素子Ｍ２１、Ｍ２２、Ｍ２３、Ｍ２6がターンオフされる。ブースティング段階Ｔｂｏｏｓｔの間、第２及び第３ノードｎ２、ｎ３の電圧が上昇する。

一方で、ブースティング段階Ｔｂｏｏｓｔの初期に、第２初期化パルスＩＮＩＴ２がゲートオン電圧ＶGＨを維持した後、ゲートオフ電圧ＶGＬに反転され得る。したがって、ブースティング段階Ｔｂｏｏｓｔの初期に、初期化電圧Ｖｉｎｉｔ又はアノード電圧Ｖａｎｏが第４ノードｎ４に印加され得る。

図１３に示されたピクセル回路において、発光素子ＥＬはＯＬＥＤで具現され得る。ＯＬＥＤは、アノード電極とカソード電極との間に形成された有機化合物層を含む。有機化合物層は、正孔注入層ＨＩＬ、正孔輸送層ＨＴＬ、発光層ＥＭＬ、電子輸送層ＥＴＬ及び電子注入層ＥＩＬを含み得るが、これに限定されない。発光素子ＥＬのアノード電極は第４ノードｎ４に連結され、カソード電極は低電位の電源電圧ＥＬＶＳＳが印加される第２電源ラインＰＬ２に連結される。

第１スイッチ素子Ｍ２１は、初期化段階Ｔｉとセンシング段階Ｔｓにおいて、初期化パルスＩＮＩＴのゲートオン電圧ＶＧＨに応じてターンオンされて、初期化電圧Ｖｉｎｉｔを第２ノードｎ２に印加する。第１スイッチ素子Ｍ２１は、初期化電圧Ｖｉｎｉｔが印加される第３電源ラインＰＬ３に連結された第１電極、初期化パルスＩＮＩＴが印加される第１ゲートラインＧＬ１に連結されたゲート電極、及び、第２ノードｎ２に連結された第２電極を含む。

第２スイッチ素子Ｍ２２は、初期化段階Ｔｉにおいて、センシングパルスＳＥＮＳＥのゲートオン電圧ＶＧＨに応じてターンオンされて、第３ノードｎ３を基準電圧Ｖｒｅｆが印加される第４電源ラインＲＬに連結する。第２スイッチ素子Ｍ２２は、第３ノードｎ３に連結された第１電極、センシングパルスＳＥＮＳＥが印加される第２ゲートラインＧＬ２に連結されたゲート電極、及び、第４電源ラインＲＬに連結された第２電極を含む。

第３スイッチ素子Ｍ２３は、データ書き込み段階Ｔｗにおいて、データ電圧Ｖｄａｔａに同期するスキャンパルスＳＣＡＮのゲートオン電圧ＶＧＨに応じてターンオンされて、データラインＤＬを第２ノードｎ２に連結する。データ電圧Ｖｄａｔａは、データ書き込み段階Ｔｗにおいて、第２ノードｎ２に印加される。第３スイッチ素子Ｍ２３は、データ電圧Ｖｄａｔａが印加されるデータラインＤＬに連結された第１電極、スキャンパルスＳＣＡＮが印加される第３ゲートラインＧＬ３に連結されたゲート電極、及び、第２ノードｎ２に連結された第２電極を含む。

第４スイッチ素子Ｍ２４は、ブースティング段階Ｔｂｏｏｓｔと発光段階Ｔｅｍとにおいて、第１ＥＭパルスＥＭ１のゲートオン電圧ＶＥＨに応じてターンオンされて、第３ノードｎ３を第４ノードｎ４に連結する。第４スイッチ素子Ｍ２４は、第３ノードｎ３に連結された第１電極、第１ＥＭパルスＥＭ１が印加される第４ゲートラインＧＬ４に連結されたゲート電極、及び、第４ノードｎ４に連結された第２電極を含む。

第５スイッチ素子Ｍ２５は、初期化段階Ｔｉ、センシング段階Ｔｓ、ホールディング期間Ｔｈ、データ書き込み段階Ｔｗ、ブースティング段階Ｔｂｏｏｓｔ、及び発光段階Ｔｅｍにおいて、第２ＥＭパルスＥＭ２のゲートオン電圧ＶＥＨに応じてターンオンされて、ピクセル駆動電圧ＥＬＶＤＤを第１ノードｎ１に供給することができる。他の実施例において、第５スイッチ素子Ｍ２５は、データ書き込み段階Ｔｗにおいて、ゲートオフ電圧ＶＥＬに反転され得る。第５スイッチ素子Ｍ２５は、ピクセル駆動電圧ＥＬＶＤＤが印加される第１電源ラインＰＬ１に連結された第１電極、第２ＥＭパルスＥＭ２が印加される第５ゲートラインＧＬ５に連結されたゲート電極、及び、第１ノードｎ１に連結された第２電極を含む。

第６スイッチ素子Ｍ２６は、初期化段階Ｔｉ、センシング段階Ｔｓ、ホールディング期間Ｔｈ、及びデータ書き込み段階Ｔｗにおいて、第２初期化パルスＩＮＩＴ２のゲートオン電圧ＶＧＨに応じてターンオンされて、初期化電圧Ｖｉｎｉｔ１又はアノード電圧Ｖａｎｏを第４ノードｎ４に印加する。第６スイッチ素子Ｍ２６は、第４ノードｎ４に連結された第１電極、第２初期化パルスＩＮＩＴ２が印加される第６ゲートラインＧＬ６に連結されたゲート電極、及び、初期化電圧Ｖｉｎｉｔが印加される第３電源ラインＰＬ３又はアノード電圧Ｖａｎｏが印加される第５電源ラインＰＬ５に連結された第２電極を含む。第６スイッチ素子Ｍ２６を通して第４ノードｎ４に初期化電圧Ｖｉｎｉｔが印加される場合、第５電源ラインＰＬ５が不要であるため、電源ラインの本数が少なくなるので、ベゼル領域ＢＺが減少され、設計マージン（ｄｅｓｉｇｎｍａｒｇｉｎ）がさらに確保されることができる。

図１３に示されたピクセル回路において、第４スイッチ素子Ｍ２４は、発光素子ＥＬのアノード電極と第３ノードｎ３とを分離して、低電位の電源電圧ＥＬＶＳＳのリップル（ｒｉｐｐｌｅ）と発光素子ＥＬの電圧変動が駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓに影響を与えないようにする。このピクセル回路は、発光素子ＥＬのアノード電圧と基準電圧Ｖｒｅｆとを分離することにより、駆動素子ＤＴのしきい値電圧補償の制御と画質の改善とを容易にする。

図１７は、本発明の第４実施例によるピクセル回路を示す回路図である。図１８は、図１７に示されたピクセル回路に印加されるゲート信号を示す波形図である。このピクセル回路は、第ｎ（ｎは自然数）のピクセルラインに配置されたサブピクセルのピクセル回路である。

図１７及び図１８を参照すれば、ピクセル回路は、発光素子ＥＬ、発光素子ＥＬを駆動する駆動素子ＤＴ、複数のスイッチ素子Ｍ３１～Ｍ３６、第１キャパシタＣｓｔ、及び第２キャパシタＣ２を含む。駆動素子ＤＴとスイッチ素子Ｍ３１～Ｍ３６とは、ｎチャネルＯｘｉｄｅＴＦＴで具現され得る。

このピクセル回路は、ピクセル駆動電圧ＥＬＶＤＤが印加される第１電源ラインＰＬ１、低電位の電源電圧ＥＬＶＳＳが印加される第２電源ラインＰＬ２、初期化電圧Ｖｉｎｉｔが印加される第３電源ラインＰＬ３、基準電圧Ｖｒｅｆが印加される第４電源ラインＲＬ、データ電圧Ｖｄａｔａが印加されるデータラインＤＬ、及び、ゲート信号ＩＮＩＴ、ＳＥＮＳＥ（ｎ）、ＳＥＮＳＥ（ｎ＋１）、ＳＣＡＮ、ＥＭ１、ＥＭ２が印加されるゲートラインＧＬ１～ＧＬ６に連結される。ピクセル回路は、予め設定されたアノード電圧Ｖａｎｏが印加される第５電源ラインＰＬ５に連結され得る。第ｎのピクセルラインに印加される第ｎ＋１のセンシングパルスＳＥＮＳＥ（ｎ＋１）は、第ｎ＋１のピクセルラインへ第ｎのセンシングパルスＳＥＮＳＥ（ｎ）として印加される。センシングパルスＳＥＮＳＥ（ｎ）、ＳＥＮＳＥ（ｎ＋１）のパルス幅は、スキャンパルスＳＣＡＮよりも広いパルス幅に設定され得る。例えば、センシングパルスＳＥＮＳＥ（ｎ）、ＳＥＮＳＥ（ｎ＋１）は、２水平期間のパルス幅に設定され得、スキャンパルスＳＣＡＮは、１水平期間のパルス幅に設定され得る。第ｎ＋１のセンシングパルスＳＥＮＳＥ（ｎ＋１）は、第ｎのセンシングパルスＳＥＮＳＥ（ｎ）に続いて発生され、おおよそ１水平期間だけ第ｎのセンシングパルスＳＥＮＳＥ（ｎ）と重畳され得る。

このピクセル回路に印加される定電圧ＥＬＶＤＤ、ＥＬＶＳＳ、Ｖｉｎｉｔ、Ｖｒｅｆ、Ｖａｎｏは、図１５の通りである。

ピクセル回路は、図１８に示されたように、初期化段階Ｔｉ、センシング段階Ｔｓ、データ書き込み段階Ｔｗ、及び発光段階Ｔｅｍで駆動され得る。初期化段階Ｔｉにおいて、ピクセル回路が初期化される。センシング段階Ｔｓにおいて、駆動素子ＤＴのしきい値電圧Ｖｔｈがセンシングされて、第１キャパシタＣｓｔに貯蔵される。データ書き込み段階Ｔｗにおいて、ピクセルデータのデータ電圧Ｖｄａｔａが第２ノードｎ２に印加される。ブースティング段階Ｔｂｏｏｓｔにおいて、第２及び第３ノードｎ２、ｎ３の電圧が上昇した後、発光段階Ｔｅｍにおいて、発光素子ＥＬがピクセルデータの階調値に対応する輝度で発光され得る。

初期化段階Ｔｉにおいて、初期化パルスＩＮＩＴ、第２ＥＭパルスＥＭ２、及び第ｎのセンシングパルスＳＥＮＳＥ（ｎ）の電圧がゲートオン電圧ＶＧＨ、ＶＥＨであり、スキャンパルスＳＣＡＮ、第ｎ＋１のセンシングパルスＳＥＮＳＥ（ｎ＋１）、及び第１ＥＭパルスＥＭ１の電圧がゲートオフ電圧ＶＧＬ、ＶＥＬである。図１９ａに示されたように、初期化段階Ｔｉにおいて、第１、第２及び第５スイッチ素子Ｍ３１、Ｍ３２、Ｍ３５と、駆動素子ＤＴとがターンオンされる反面、第３、第４及び第６スイッチ素子Ｍ３３、Ｍ３４、Ｍ３６がターンオフされる。このとき、第２ノードｎ２に初期化電圧Ｖｉｎｉｔが印加され、第３ノードｎ３に基準電圧Ｖｒｅｆが印加される。これと同時に、ピクセル駆動電圧ＥＬＶＤＤが第１ノードｎ１に印加される。

センシング段階Ｔｓにおいて、初期化パルスＩＮＩＴ、及び第２ＥＭパルスＥＭ２がゲートオン電圧ＶＧＨ/VEHを維持し、スキャンパルスＳＣＡＮと第１ＥＭパルスＥＭ１とがゲートオフ電圧ＶＧＬ、ＶＥＬを維持する。第ｎのセンシングパルスＳＥＮＳＥ（ｎ）と第ｎ＋１のセンシングパルスＳＥＮＳＥ（ｎ＋１）は、センシング段階Ｔｓの初期に、ゲートオン電圧ＶＧＨとして発生された後、ゲートオフ電圧ＶＧＬに反転される。図１９ｂに示されたように、センシング段階Ｔｓにおいて、第１、第２、第５及び第６スイッチ素子Ｍ３１、Ｍ３２、Ｍ３５、Ｍ３６がターンオンされる反面、第３及び第４スイッチ素子Ｍ３３、Ｍ３４がターンオフされる。駆動素子ＤＴは、第３ノードｎ３の電圧が上昇して、ゲート－ソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈに到逹するときにターンオフされ、そのしきい値電圧Ｖｔｈが第１キャパシタＣｓｔに貯蔵される。

データ書き込み段階Ｔｗにおいて、ピクセルデータのデータ電圧Ｖｄａｔａに同期するスキャンパルスＳＣＡＮが、ゲートオン電圧ＶＧＨとして発生される。第２ＥＭパルスＥＭ２は、データ書き込み段階Ｔｗにおいて、ゲートオン電圧ＶＧＨを維持するか、ゲートオフ電圧ＶＧＬに反転され得る。したがって、第５スイッチ素子Ｍ３５は、データ書き込み段階Ｔｗにおいて、オン状態を維持するかターンオフされ得る。

データ書き込み段階Ｔｗにおいて、初期化パルスＩＮＩＴと第１ＥＭパルスＥＭ１、第ｎのセンシングパルスＳＥＮＳＥ（ｎ）、及び第ｎ＋１のセンシングパルスＳＥＮＳＥ（ｎ＋１）の電圧は、ゲートオフ電圧ＶＧＬ、ＶＥＬである。図１９ｃに示されたように、データ書き込み段階Ｔｗにおいて、第３及び第５スイッチ素子Ｍ３３、Ｍ３５がターンオンされる反面、それ以外のスイッチ素子Ｍ３１、Ｍ３２、Ｍ３４、Ｍ３６がターンオフされる。駆動素子ＤＴは、データ電圧Ｖｄａｔａにより第２ノードｎ２の電圧が上昇して、ゲート－ソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高くなるときにターンオンされ得る。

発光段階Ｔｅｍにおいて、第１及び第２ＥＭパルスＥＭ１、ＥＭ２の電圧はゲートオン電圧ＶＥＨであり、他のゲート信号ＩＮＩＴ、ＳＥＮＳＥ（ｎ）、ＳＥＮＳＥ（ｎ＋１）、ＳＣＡＮの電圧はゲートオフ電圧ＶＧＬ、ＶＥＬである。図１９ｄに示されたように、発光段階Ｔｅｍにおいて、第４及び第５スイッチ素子Ｍ３４、Ｍ３５がターンオンされる反面、それ以外のスイッチ素子Ｍ３１、Ｍ３２、Ｍ３３、Ｍ３６がターンオフされる。発光段階Ｔｅｍにおいて、ピクセル回路はソースフォロワー（Ｓｏｕｒｃｅｆｏｌｌｏｗｅｒ）回路として動作し、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓに応じて発光素子ＥＬへ電流が供給される。このとき、発光素子ＥＬは、ピクセルデータの階調に対応する輝度で発光され得る。

センシング段階Ｔｓとデータ書き込み段階Ｔｗとの間に、フローティング期間Ｔｆが割り当てられ得る。フローティング期間Ｔｆの間、第２ＥＭパルスＥＭ２の電圧はゲートオン電圧ＶEＨ、ＶＥＨであり、それ以外の残りのゲート信号ＩＮＩＴ、ＳＥＮＳＥ（ｎ）、ＳＥＮＳＥ（ｎ＋１）、ＳＣＡＮ、ＥＭ１はゲートオフ電圧ＶＧＬ、ＶＥＬである。したがって、フローティング期間Ｔｆの間、第５スイッチ素子Ｍ３５以外のスイッチ素子Ｍ３１～Ｍ３４、Ｍ３６がターンオフされ、第２乃至第４ノードｎ２、ｎ３、ｎ４がフローティングされて、以前の電圧を維持する。

データ書き込み段階Ｔｗと発光段階Ｔｅｍとの間に、ブースティング段階Ｔｂｏｏｓｔが割り当てられ得る。ブースティング段階Ｔｂｏｏｓｔにおいて、ＥＭパルスＥＭ１、ＥＭ２とセンシングパルスＳＥＮＳＥ（ｎ）、ＳＥＮＳＥ（ｎ＋１）の電圧がゲートオン電圧ＶＥＨ/VGHであり、初期化パルスＩＮＩＴとスキャンパルスＳＣＡＮとはゲートオフ電圧ＶＧＬである。したがって、ブースティング段階Ｔｂｏｏｓｔの間、第２、第４、第５及び第６スイッチ素子Ｍ３２、Ｍ３４、Ｍ３５、Ｍ３６がターンオンされ、第１及び第３スイッチ素子Ｍ３１、Ｍ３３がターンオフされる。ブースティング段階Ｔｂｏｏｓｔの間、第２及び第３ノードｎ２、ｎ３の電圧が上昇する。

図１７に示されたピクセル回路において、発光素子ＥＬはＯＬＥＤで具現され得る。ＯＬＥＤは、アノード電極とカソード電極との間に形成された有機化合物層を含む。有機化合物層は、正孔注入層ＨＩＬ、正孔輸送層ＨＴＬ、発光層ＥＭＬ、電子輸送層ＥＴＬ及び電子注入層ＥＩＬを含み得るが、これに限定されない。発光素子ＥＬのアノード電極は第４ノードｎ４に連結され、カソード電極は低電位の電源電圧ＥＬＶＳＳが印加される第２電源ラインＰＬ２に連結される。

第１スイッチ素子Ｍ３１は、初期化段階Ｔｉとセンシング段階Ｔｓとにおいて、初期化パルスＩＮＩＴのゲートオン電圧ＶＧＨに応じてターンオンされて、初期化電圧Ｖｉｎｉｔを第２ノードｎ２に印加する。第１スイッチ素子Ｍ３１は、初期化電圧Ｖｉｎｉｔが印加される第３電源ラインＰＬ３に連結された第１電極、初期化パルスＩＮＩＴが印加される第１ゲートラインＧＬ１に連結されたゲート電極、及び、第２ノードｎ２に連結された第２電極を含む。

第２スイッチ素子Ｍ３２は、センシング段階Ｔｓにおいて、第ｎのセンシングパルスＳＥＮＳＥ（ｎ）のゲートオン電圧ＶＧＨに応じてターンオンされて、第３ノードｎ３を基準電圧Ｖｒｅｆが印加される第４電源ラインＲＬに連結する。第２スイッチ素子Ｍ３２は、第３ノードｎ３に連結された第１電極、第ｎのセンシングパルスＳＥＮＳＥ（ｎ）が印加される第２－１のゲートラインＧＬ２ａに連結されたゲート電極、及び、第４電源ラインＲＬに連結された第２電極を含む。

第３スイッチ素子Ｍ３３は、データ書き込み段階Ｔｗにおいて、データ電圧Ｖｄａｔａに同期するスキャンパルスＳＣＡＮのゲートオン電圧ＶＧＨに応じてターンオンされて、データラインＤＬを第２ノードｎ２に連結する。データ電圧Ｖｄａｔａは、データ書き込み段階Ｔｗにおいて、第２ノードｎ２に印加される。第３スイッチ素子Ｍ３３は、データ電圧Ｖｄａｔａが印加されるデータラインＤＬに連結された第１電極、スキャンパルスＳＣＡＮが印加される第３ゲートラインＧＬ３に連結されたゲート電極、及び、第２ノードｎ２に連結された第２電極を含む。

第４スイッチ素子Ｍ３４は、ブースティング段階Ｔｂｏｏｓｔと発光段階Ｔｅｍとにおいて、第１ＥＭパルスＥＭ１のゲートオン電圧ＶＥＨに応じてターンオンされて、第３ノードｎ３を第４ノードｎ４に連結する。第４スイッチ素子Ｍ３４は、第３ノードｎ３に連結された第１電極、第１ＥＭパルスＥＭ１が印加される第４ゲートラインＧＬ４に連結されたゲート電極、及び、第４ノードｎ４に連結された第２電極を含む。

第５スイッチ素子Ｍ３５は、初期化段階Ｔｉ、センシング段階Ｔｓ、フローティング期間Ｔｆ、データ書き込み段階Ｔｗ、ブースティング段階Ｔｂｏｏｓｔ、及び発光段階Ｔｅｍにおいて、第２ＥＭパルスＥＭ２のゲートオン電圧ＶＥＨに応じてターンオンされて、ピクセル駆動電圧ＥＬＶＤＤを第１ノードｎ１に供給することができる。他の実施例において、第５スイッチ素子Ｍ３５は、データ書き込み段階Ｔｗにおいて、ゲートオフ電圧ＶＥＬに反転され得る。第５スイッチ素子Ｍ３５は、ピクセル駆動電圧ＥＬＶＤＤが印加される第１電源ラインＰＬ１に連結された第１電極、第２ＥＭパルスＥＭ２が印加される第５ゲートラインＧＬ５に連結されたゲート電極、及び、第１ノードｎ１に連結された第２電極を含む。

第６スイッチ素子Ｍ３６は、センシング段階Ｔｓ、及びブースティング段階Ｔｂｏｏｓｔにおいて、第ｎ＋１のセンシングパルスＳＥＮＳＥ（ｎ＋１）のゲートオン電圧ＶＧＨに応じてターンオンされて、初期化電圧Ｖｉｎｉｔ１又はアノード電圧Ｖａｎｏを第４ノードｎ４に印加する。第６スイッチ素子Ｍ３６は、第４ノードｎ４に連結された第１電極、第ｎ＋１のセンシングパルスＳＥＮＳＥ（ｎ＋１）が印加される第２－２のゲートラインＧＬ２ｂに連結されたゲート電極、及び、初期化電圧Ｖｉｎｉｔが印加される第３電源ラインＰＬ３又はアノード電圧Ｖａｎｏが印加される第５電源ラインＰＬ５に連結された第２電極を含む。第６スイッチ素子Ｍ３６を通して第４ノードｎ４へ初期化電圧Ｖｉｎｉｔが印加される場合、第５電源ラインＰＬ５が不要であるため、電源ラインの本数が少なくなるので、ベゼル領域ＢＺが減少され、設計マージン（ｄｅｓｉｇｎｍａｒｇｉｎ）がさらに確保されることができる。

第６スイッチ素子Ｍ３６は、第ｎ＋１のセンシングパルスＳＥＮＳＥ（ｎ＋１）が印加されるため、図１３に示されたピクセル回路に比べてゲートラインの本数が少なくなり、ベゼル領域が減少され得る。

図１７に示されたピクセル回路において、第４スイッチ素子Ｍ３４は、発光素子ＥＬのアノード電極と第３ノードｎ３とを分離して、低電位の電源電圧ＥＬＶＳＳのリップル（ｒｉｐｐｌｅ）と発光素子ＥＬの電圧変動が、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓに影響を与えないようにする。このピクセル回路は、発光素子ＥＬのアノード電圧と基準電圧Ｖｒｅｆとを分離することにより、駆動素子ＤＴのしきい値電圧補償の制御と画質の改善とを容易にする。

図２０は、本発明の第５実施例によるピクセル回路を示す回路図である。図２１及び図２２は、図２０に示されたピクセル回路に印加されるゲート信号を示す波形図である。図２１及び図２２において、「ＤＴＧ」は第２ノードｎ２の電圧であり、「ＤＴＳ」は第３ノードｎ３の電圧である。

図２０乃至図２２を参照すれば、ピクセル回路は、発光素子ＥＬ、発光素子ＥＬを駆動する駆動素子ＤＴ、複数のスイッチ素子Ｍ５１～Ｍ５５、第１キャパシタＣｓｔ、及び第２キャパシタＣ５２を含む。駆動素子ＤＴとスイッチ素子Ｍ５１～Ｍ５５とは、ｎチャネルＯｘｉｄｅＴＦＴで具現され得る。

ピクセル回路は、図２１に示されたように、初期化段階Ｔｉ、センシング段階Ｔｓ、データ書き込み段階Ｔｗ、及び発光段階Ｔｅｍで駆動され得る。データ書き込み段階Ｔｗと発光段階Ｔｅｍとの間に、第２及び第３ノードｎ２、ｎ３の電圧ＤＴＧ、ＤＴＳが上昇するブースティング段階Ｔｂｏｏｓｔが設定され得る。低速駆動モードにおいてフリッカー（Ｆｌｉｃｋｅｒ）が視認される現象を防止するために、アノードリセット段階ＡＲが、データ書き込み段階Ｔｗとブースティング段階Ｔｂｏｏｓｔとの間に設定され得る。

初期化段階Ｔｉにおいて、初期化パルスＩＮＩＴ、第１ＥＭパルスＥＭ１、第２ＥＭパルスＥＭ２、及びセンシングパルスＳＥＮＳＥの電圧がゲートオン電圧ＶＧＨ、ＶＥＨであり、スキャンパルスＳＣＡＮの電圧がゲートオフ電圧ＶＧＬ、ＶＥＬである。したがって、初期化段階Ｔｉにおいて、第１、第２、第４及び第５スイッチ素子Ｍ５１、Ｍ５２、Ｍ５４、Ｍ５５と、駆動素子ＤＴとがターンオンされる反面、第３スイッチ素子Ｍ５３がターンオフされる。このとき、第２ノードｎ２へ初期化電圧Ｖｉｎｉｔが印加され、第３ノードｎ３へ基準電圧Ｖｒｅｆが印加される。これと同時に、ピクセル駆動電圧ＥＬＶＤＤが第１ノードｎ１に印加される。

センシング段階Ｔｓにおいて、初期化パルスＩＮＩＴ、センシングパルスＳＥＮＳＥ、及び第２ＥＭパルスＥＭ２がゲートオン電圧ＶＧＨ、ＶＥＨを維持し、スキャンパルスＳＣＡＮはゲートオフ電圧ＶＧＬを維持する。第１ＥＭパルスＥＭ１は、センシング段階Ｔｓにおいてゲートオフ電圧ＶＥＬに反転される。センシング段階Ｔｓにおいて、第１、第２及び第５スイッチ素子Ｍ５１、Ｍ５２、Ｍ５５がオン状態を維持する反面、第３及び第４スイッチ素子Ｍ５３、Ｍ５４がターンオフされる。センシング段階Ｔｓにおいて、第４スイッチ素子Ｍ５４がターンオフされ、第２スイッチ素子Ｍ５２がターンオンされるため、第３ノードｎ３と第４ノードｎ４との間の電流経路（ｃｕｒｒｅｎｔｐａｔｈ）が遮断され、発光素子ＥＬのアノード電極へ基準電圧Ｖｒｅｆが印加される。これによって、発光素子ＥＬの残留電荷を除去することができ、低電位の電源電圧ＥＬＶＳＳのリップル（ｒｉｐｐｌｅ）が発光素子ＥＬのアノードと第３ノードｎ３とに影響を与える現象を防止することができる。

センシング段階Ｔｓにおいて、図２１に示されたように、第３ノードｎ３の電圧ＤＴＳが上昇して、第２及び第３ノードｎ２、ｎ３間の電圧、即ち駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈに到逹するときに駆動素子ＤＴがターンオフされ、そのしきい値電圧がキャパシタＣｓｔに貯蔵される。

データ書き込み段階Ｔｗにおいて、ピクセルデータのデータ電圧Ｖｄａｔａと同期するスキャンパルスＳＣＡＮは、ゲートオン電圧ＶＧＨとして発生され、センシングパルスＳＥＮＳＥがゲートオン電圧ＶＧＨとして発生される。データ書き込み段階Ｔｗにおいて、データ電圧Ｖｄａｔａが第２ノードｎ２に供給されて、第２及び第３ノードｎ２、ｎ３の電圧が上昇する。第２ＥＭパルスＥＭ２は、データ書き込み段階Ｔｗにおいて、ゲートオン電圧ＶＥＨを維持するか、ゲートオフ電圧ＶＥＬに反転され得る。したがって、データ書き込み段階Ｔｗにおいて、第２及び第３スイッチ素子Ｍ５２、Ｍ５３がターンオンされ、第５スイッチ素子Ｍ５５はオン状態を維持するかターンオフされ得る。

第２ＥＭパルスＥＭ２がデータ書き込み段階Ｔｗにおいてゲートオン電圧ＶＥＨを維持するとき、駆動素子ＤＴの移動度に応じて第３ノードｎ３の電圧が変わって、駆動素子ＤＴの移動度変化又はばらつきが補償され得る。例えば、データ書き込み段階Ｔｗの時間内で、図２２のように、駆動素子ＤＴの移動度（Ｍｏｂｉｌｉｔｙ、μ）が大きいと、第３ノードｎ３の電圧ＤＴＳが高くなり、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓが減少する。それに対し、駆動素子ＤＴの移動度（Ｍｏｂｉｌｉｔｙ、μ）が相対的に小さいと、第３ノードｎ３の電圧ＤＴＳが低くなり、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓが大きくなる。したがって、データ書き込み段階Ｔｗにおいて駆動素子ＤＴの移動度変化又はばらつきが補償され得る。

データ書き込み段階Ｔｗにおいて、初期化パルスＩＮＩＴと第１ＥＭパルスＥＭ１とは、ゲートオフ電圧ＶＧＬ、ＶＥＬである。データ書き込み段階Ｔｗにおいて、第１及び第４スイッチ素子Ｍ５１、Ｍ５４がターンオフされる。

アノードリセット段階ＡＲにおいて、第１ＥＭパルスＥＭ１とセンシングパルスＳＥＮＳＥとがゲートオン電圧ＶＧＨ、ＶＥＨとして発生される反面、第２ＥＭパルスＥＭ２、初期化パルスＩＮＩＴ及びスキャンパルスＳＣＡＮは、ゲートオフ電圧ＶＧＬ、ＶＥＬである。したがって、アノードリセット段階ＡＲにおいて、第２及び第４スイッチ素子Ｍ５２、Ｍ５４がターンオンされて、第３及び第４ノードｎ３、ｎ４へ基準電圧Ｖｒｅｆを供給する。アノードリセット段階ＡＲにおいて、第１、第３及び第５スイッチ素子Ｍ５１、Ｍ５３、Ｍ５５はターンオフされる。

ブースティング段階Ｔｂｏｏｓｔにおいて、第１及び第２ＥＭパルスＥＭ１、ＥＭ２はゲートオン電圧ＶＥＨとして発生され、他のゲート信号ＩＮＩＴ、ＳＥＮＳＥ、ＳＣＡＮはゲートオフ電圧ＶＧＬとして発生される。ブースティング段階Ｔｂｏｏｓｔにおいて、第４及び第５スイッチ素子Ｍ５４、Ｍ５５がターンオンされる反面、第１、第２及び第３スイッチ素子Ｍ５１、Ｍ５２、Ｍ５３はターンオフされる。ブースティング段階Ｔｂｏｏｓｔにおいて、第２及び第３ノードｎ２、ｎ３の電圧ＤTＧ、ＤTＳが発光素子ＥＬのターンオン電圧にまで上昇し、この際に発光素子ＥＬのキャパシタ（図３のＣｅｌ）が充電される。

発光段階Ｔｅｍにおいて、第１及び第２ＥＭパルスＥＭ１、ＥＭ２の電圧はゲートオン電圧ＶＥＨを維持し、他のゲート信号ＩＮＩＴ、ＳＥＮＳＥ、ＳＣＡＮの電圧はゲートオフ電圧ＶＧＬを維持する。発光段階Ｔｅｍにおいて、第４及び第５スイッチ素子Ｍ５４、Ｍ５５がターンオンされる反面、第１、第２及び第３スイッチ素子Ｍ５１、Ｍ５２、Ｍ５３はターンオフされる。発光段階Ｔｅｍにおいて、ピクセル回路はソースフォロワー（Ｓｏｕｒｃｅｆｏｌｌｏｗｅｒ）回路として動作して、駆動素子ＤＴのゲート－ソース間電圧Ｖｇｓに応じて発光素子ＥＬへ電流が供給される。このとき、発光素子ＥＬは、ピクセルデータの階調に対応する輝度で発光され得る。

第１及び第２ＥＭパルスＥＭ１、ＥＭ２は、発光段階Ｔｅｍにおいて低階調表現力を向上させるために、ゲートオン電圧ＶＥＨとゲートオフ電圧ＶＥＬとの間でスイングされ得る。第１及び第２ＥＭパルスＥＭ１、ＥＭ２は、発光段階Ｔｅｍにおいて、予め設定されたＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）に設定されたデューティ比（ｄｕｔｙｒａｔｉｏ）でスイングされ得る。

図２０に示されたピクセル回路に印加される定電圧ＥＬＶＤＤ、ＥＬＶＳＳ、Ｖｉｎｉｔ、Ｖｒｅｆは、ＥＬＶＤＤ＞Ｖｉｎｉｔ＞Ｖｒｅｆ＞ＥＬＶＳＳに設定され得るが、これに限定されない。例えば、定電圧はＥＬＶＤＤ＝１２Ｖ、Ｖｉｎｉｔ＝１Ｖ、Ｖｒｅｆ＝－４Ｖ、ＥＶＳＳ＝－６などのように定電圧が設定され得る。

発光素子ＥＬは、ＯＬＥＤで具現され得る。発光素子ＥＬとして用いられるＯＬＥＤは、複数の発光層が積層されたタンデム（Ｔａｎｄｅｍ）構造であり得る。基準電圧Ｖｒｅｆは、ブラック輝度が上昇しないように、ＯＬＥＤのターンオン電圧よりも小さな電圧、例えばＶｒｅｆ＜（ＥＬＶＳＳ＋ＯＬＥＤｔｕｒｎｏｎｖｏｌｔａｇｅ）に設定されることが望ましい。図２３は、ＯＬＥＤのターンオン電圧と、ＯＬＥＤの電流（ＩＯＬＥＤ）とを示す。

図２３において、「ΔＶ」は初期化電圧Ｖｉｎｉｔと基準電圧Ｖｒｅｆとの間の電圧差である。ΔＶは、図２４に示されたＰＢＴＳ（Ｐｏｓｉｔｉｖｅ－ｂｉａｓｔｅｍｐｅｒａｔｕｒｅｓｔｒｅｓｓ）マージンを考慮して設定され得る。ＰＢＴＳマージンは、ＰＢＴＳによって駆動素子のしきい値電圧が正極性側にシフトされるとき、最大シフト量を考慮した電圧補償の範囲に確保される。例えば、駆動素子ＤＴのしきい値電圧Ｖｔｈが５Ｖにまでシフトされた場合、Ｖｒｅｆ＝Ｖｉｎｉｔ－５Ｖ－ＰＢＴＳｍａｒｇｉｎ（１Ｖ）に設定され得る。ＰＢＴＳＭａｒｇｉｎは、駆動素子ＤＴのしきい値電圧に対するセンシング動作遂行のための最小電圧ばらつきであり得る。このようなＰＢＴＳＭａｒｇｉｎが確保されなければ、駆動素子ＤＴのしきい値電圧シフト量が大きくなるほどセンシング誤差がより大きく発生し得る。

第１キャパシタＣｓｔは、第２ノードｎ２と第３ノードｎ３との間に連結される。第２キャパシタＣ５２は、第３ノードｎ３と第５ノードｎ５との間に連結される。第５ノードｎ５には、定電圧ＤＣが印加される。定電圧ＤＣは、ＥＬＶＤＤ、Ｖｉｎｉｔ、Ｖｒｅｆのうちのいずれか１つであり得る。

第１スイッチ素子Ｍ５１は、初期化段階Ｔｉとセンシング段階Ｔｓとにおいて、初期化パルスＩＮＩＴのゲートオン電圧ＶＧＨに応じてターンオンされて、初期化電圧Ｖｉｎｉｔを第２ノードｎ２に印加する。第１スイッチ素子Ｍ５１は、初期化電圧Ｖｉｎｉｔが印加される第３電源ラインＰＬ３に連結された第１電極、初期化パルスＩＮＩＴが印加される第１ゲートラインＧＬ１に連結されたゲート電極、及び、第２ノードｎ２に連結された第２電極を含む。

第２スイッチ素子Ｍ５２は、初期化段階Ｔｉとセンシング段階Ｔｓとにおいて、センシングパルスＳＥＮＳＥのゲートオン電圧ＶＧＨに応じてターンオンされて、第４ノードｎ４を基準電圧Ｖｒｅｆが印加される第４電源ラインＲＬに連結する。第２スイッチ素子Ｍ５２は、第４ノードｎ４に連結された第１電極、センシングパルスＳＥＮＳＥが印加される第２ゲートラインＧＬ２に連結されたゲート電極、及び、第４電源ラインＲＬに連結された第２電極を含む。

第３スイッチ素子Ｍ５３は、データ書き込み段階Ｔｗにおいて、データ電圧Ｖｄａｔａに同期するスキャンパルスＳＣＡＮのゲートオン電圧ＶＧＨに応じてターンオンされて、データラインＤＬを第２ノードｎ２に連結する。データ電圧Ｖｄａｔａは、データ書き込み段階Ｔｗにおいて第２ノードｎ２に印加される。第３スイッチ素子Ｍ５３は、データ電圧Ｖｄａｔａが印加されるデータラインＤＬに連結された第１電極、スキャンパルスＳＣＡＮが印加される第３ゲートラインＧＬ３に連結されたゲート電極、及び、第２ノードｎ２に連結された第２電極を含む。

第４スイッチ素子Ｍ５４は、ブースティング段階Ｔｂｏｏｓｔと発光段階Ｔｅｍとにおいて、第１ＥＭパルスＥＭ１のゲートオン電圧ＶＥＨに応じてターンオンされて、第３ノードｎ３を第４ノードｎ４に連結する。第４スイッチ素子Ｍ５４は、低速駆動モードのアノードリセット段階において、第１ＥＭパルスＥＭ１のゲートオン電圧ＶＥＨに応じてターンオンされ得る。第４スイッチ素子Ｍ５４は、第３ノードｎ３に連結された第１電極、第１ＥＭパルスＥＭ１が印加される第４ゲートラインＧＬ４に連結されたゲート電極、及び、第４ノードｎ４に連結された第２電極を含む。

第５スイッチ素子Ｍ５５は、初期化段階Ｔｉ、センシング段階Ｔｓ、ブースティング段階Ｔｂｏｏｓｔ、及び発光段階Ｔｅｍにおいて、第２ＥＭパルスＥＭ２のゲートオン電圧ＶＥＨに応じてターンオンされて、ピクセル駆動電圧ＥＬＶＤＤを第１ノードｎ１に供給することができる。第５スイッチ素子Ｍ５５は、データ書き込み段階Ｔｗにおいて、第２ＥＭパルスＥＭ２のゲートオン電圧ＶＥＨに応じてターンオンされ得る。第５スイッチ素子Ｍ５５は、ピクセル駆動電圧ＥＬＶＤＤが印加される第１電源ラインＰＬ１に連結された第１電極、第２ＥＭパルスＥＭ２が印加される第５ゲートラインＧＬ５に連結されたゲート電極、及び、第１ノードｎ１に連結された第２電極を含む。

以上より、発明が解決しようとする課題、課題を解決するための手段、発明の効果に記載した明細書の内容が請求項の必須的な特徴を特定するものではないので、請求項の権利範囲は明細書の内容に記載した事項によって制限されない。

以上、添付の図面を参照して本発明の実施例をより詳細に説明したが、本発明は必ずしもこのような実施例に限るものではなく、本発明の技術思想を逸脱しない範囲内で様々に変形して実施することができる。したがって、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく説明するためのものであり、このような実施例によって本発明の技術思想の範囲が限定されるものではない。それゆえに、以上で記述した実施例は、あらゆる面で例示的なものであり、非限定的なものであると理解すべきである。本発明の保護範囲は、請求の範囲によって解釈されるべきであり、それと同等な範囲内にある全ての技術思想は本発明の権利範囲に含まれるものであると解釈されるべきであろう。

１００表示パネル
１０１ピクセル
１０２データライン
１０３ゲートライン
１１０データ駆動部
１２０ゲート駆動部
１３０タイミングコントローラ
１４０電源部
Ｍ０１～Ｍ０４、Ｍ１１～Ｍ１５、Ｍ２１～Ｍ２６、Ｍ３１～Ｍ３６スイッチ素子
ＥＬ発光素子
ＤＴ駆動素子
Ｃｓｔ、Ｃｅｌ、Ｃ２、Ｃ５２キャパシタ
Ｔｉ初期化段階
Ｔｓセンシング段階
Ｔｗデータ書き込み段階
Ｔｅｍ発光段階

Claims

ピクセル駆動電圧が印加される第１ノードに連結された第１電極、第２ノードに連結されたゲート電極、及び、第３ノードに連結された第２電極を含む駆動素子と、
第４ノードに連結されたアノード電極と、低電位の電源電圧が印加されるカソード電極とを含む発光素子と、
初期化電圧が印加される第１電極、初期化パルスが印加されるゲート電極、及び、前記第２ノードに連結された第２電極を含み、前記初期化パルスに応答して前記初期化電圧を前記第２ノードに供給する第１スイッチ素子と、
前記第３ノード又は前記第４ノードに連結された第１電極、センシングパルスが印加されるゲート電極、及び、基準電圧が印加される第２電極を含み、前記センシングパルスに応答して前記第３ノード又は第４ノードに前記基準電圧を供給する第２スイッチ素子と、
データ電圧が印加される第１電極、スキャンパルスが印加されるゲート電極、及び、前記第２ノードに連結された第２電極を含み、前記スキャンパルスに応答して前記データ電圧を前記第２ノードに供給する第３スイッチ素子と、
前記第３ノードに連結された第１電極、第１発光制御パルスが印加されるゲート電極、及び、前記第４ノードに連結された第２電極を含み、前記第１発光制御パルスに応答して前記第３ノードを前記第４ノードに連結する第４スイッチ素子と
を含む、ピクセル回路であって、
前記ピクセル回路は、初期化段階、センシング段階、データ書き込み段階、及び発光段階の順序で駆動され、
前記初期化段階において、前記初期化パルス、前記第１発光制御パルス、及び前記センシングパルスの電圧がゲートオン電圧であり、前記スキャンパルスの電圧がゲートオフ電圧であり、
前記センシング段階において、前記初期化パルスと前記センシングパルスとの電圧が前記ゲートオン電圧であり、前記第１発光制御パルスと前記スキャンパルスとの電圧が前記ゲートオフ電圧であり、
前記データ書き込み段階において、前記スキャンパルスの電圧が前記ゲートオン電圧であり、前記初期化パルス、前記第１発光制御パルス、及び前記センシングパルスの電圧が前記ゲートオフ電圧であり、
前記発光段階において、前記第１発光制御パルスの電圧が前記ゲートオン電圧であり、前記初期化パルス、前記センシングパルス、及び前記スキャンパルスの電圧が前記ゲートオフ電圧であり、
前記第１乃至第４スイッチ素子が前記ゲートオン電圧に応じてターンオンされ、前記ゲートオフ電圧に応じてターンオフされる、ピクセル回路。
前記第２ノードと前記第３ノードとの間に連結された第１キャパシタと、
前記第１ノードと前記第３ノードとの間に連結された第２キャパシタをさらに含む、請求項１に記載のピクセル回路。
前記センシング段階と前記データ書き込み段階との間に、ホールド期間が割り当てられ、
前記ホールド期間の間、前記初期化パルス、前記スキャンパルス、及び前記第１発光制御パルスの電圧が、前記ゲートオフ電圧である、請求項１に記載のピクセル回路。
前記初期化電圧は、前記ピクセル駆動電圧よりも低く、前記低電位の電源電圧よりも高く、
前記基準電圧が前記低電位の電源電圧よりも低いまたは高い、請求項１に記載のピクセル回路。
ピクセル駆動電圧が印加される第１ノードに連結された第１電極、第２ノードに連結されたゲート電極、及び、第３ノードに連結された第２電極を含む駆動素子と、
第４ノードに連結されたアノード電極と、低電位の電源電圧が印加されるカソード電極とを含む発光素子と、
初期化電圧が印加される第１電極、初期化パルスが印加されるゲート電極、及び、前記第２ノードに連結された第２電極を含み、前記初期化パルスに応答して前記初期化電圧を前記第２ノードに供給する第１スイッチ素子と、
前記第３ノード又は前記第４ノードに連結された第１電極、センシングパルスが印加されるゲート電極、及び、基準電圧が印加される第２電極を含み、前記センシングパルスに応答して前記第３ノード又は第４ノードに前記基準電圧を供給する第２スイッチ素子と、
データ電圧が印加される第１電極、スキャンパルスが印加されるゲート電極、及び、前記第２ノードに連結された第２電極を含み、前記スキャンパルスに応答して前記データ電圧を前記第２ノードに供給する第３スイッチ素子と、
前記第３ノードに連結された第１電極、第１発光制御パルスが印加されるゲート電極、及び、前記第４ノードに連結された第２電極を含み、前記第１発光制御パルスに応答して前記第３ノードを前記第４ノードに連結する第４スイッチ素子と、
前記ピクセル駆動電圧が印加される電源ラインに連結された第１電極、第２発光制御パルスが印加されるゲート電極、及び、前記第１ノードに連結された第２電極を含み、前記第２発光制御パルスに応答して前記電源ラインを前記第１ノードに連結する第５スイッチ素子と
を含む、ピクセル回路であって、
前記ピクセル回路は、初期化段階、センシング段階、データ書き込み段階、及び発光段階の順序で駆動され、
前記初期化段階において、前記初期化パルス、前記第２発光制御パルス、及び前記センシングパルスの電圧がゲートオン電圧であり、前記スキャンパルスと前記第１発光制御パルスとの電圧がゲートオフ電圧であり、
前記センシング段階において、前記初期化パルスと前記第２発光制御パルスとの電圧が前記ゲートオン電圧であり、前記第１発光制御パルス、前記センシングパルス、及び前記スキャンパルスの電圧が前記ゲートオフ電圧であり、
前記データ書き込み段階において、前記スキャンパルスと前記第２発光制御パルスとの電圧が前記ゲートオン電圧であり、前記初期化パルス、前記第１発光制御パルス、及び前記センシングパルスの電圧が前記ゲートオフ電圧であり、
前記発光段階において、前記第１発光制御パルスと前記第２発光制御パルスとの電圧が前記ゲートオン電圧であり、前記初期化パルス、前記センシングパルス、及び前記スキャンパルスの電圧が前記ゲートオフ電圧であり、
前記第１乃至第５スイッチ素子が、前記ゲートオン電圧に応じてターンオンされ、前記ゲートオフ電圧に応じてターンオフされる、ピクセル回路。
ピクセル駆動電圧が印加される第１ノードに連結された第１電極、第２ノードに連結されたゲート電極、及び、第３ノードに連結された第２電極を含む駆動素子と、
第４ノードに連結されたアノード電極と、低電位の電源電圧が印加されるカソード電極とを含む発光素子と、
初期化電圧が印加される第１電極、初期化パルスが印加されるゲート電極、及び、前記第２ノードに連結された第２電極を含み、前記初期化パルスに応答して前記初期化電圧を前記第２ノードに供給する第１スイッチ素子と、
前記第３ノード又は前記第４ノードに連結された第１電極、センシングパルスが印加されるゲート電極、及び、基準電圧が印加される第２電極を含み、前記センシングパルスに応答して前記第３ノード又は第４ノードに前記基準電圧を供給する第２スイッチ素子と、
データ電圧が印加される第１電極、スキャンパルスが印加されるゲート電極、及び、前記第２ノードに連結された第２電極を含み、前記スキャンパルスに応答して前記データ電圧を前記第２ノードに供給する第３スイッチ素子と、
前記第３ノードに連結された第１電極、第１発光制御パルスが印加されるゲート電極、及び、前記第４ノードに連結された第２電極を含み、前記第１発光制御パルスに応答して前記第３ノードを前記第４ノードに連結する第４スイッチ素子と、
前記ピクセル駆動電圧が印加される電源ラインに連結された第１電極、第２発光制御パルスが印加されるゲート電極、及び、前記第１ノードに連結された第２電極を含み、前記第２発光制御パルスに応答して前記電源ラインを前記第１ノードに連結する第５スイッチ素子と
を含む、ピクセル回路であって、
前記ピクセル回路は、初期化段階、センシング段階、データ書き込み段階、及び発光段階の順序で駆動され、
前記初期化段階において、前記初期化パルス、前記第２発光制御パルス、及び前記センシングパルスの電圧がゲートオン電圧であり、前記スキャンパルスと前記第１発光制御パルスとの電圧がゲートオフ電圧であり、
前記センシング段階において、前記初期化パルスと前記第２発光制御パルスとの電圧が前記ゲートオン電圧であり、前記第１発光制御パルス、前記センシングパルス、及び前記スキャンパルスの電圧が前記ゲートオフ電圧であり、
前記データ書き込み段階において、前記スキャンパルスの電圧が前記ゲートオン電圧であり、前記初期化パルス、前記第１発光制御パルス、前記第２発光制御パルス、及び前記センシングパルスの電圧が前記ゲートオフ電圧であり、
前記発光段階において、前記第１発光制御パルスと前記第２発光制御パルスとの電圧が前記ゲートオン電圧であり、前記初期化パルス、前記センシングパルス、及び前記スキャンパルスの電圧が前記ゲートオフ電圧であり、
前記第１乃至第５スイッチ素子が前記ゲートオン電圧に応じてターンオンされ、前記ゲートオフ電圧に応じてターンオフされる、ピクセル回路。
ピクセル駆動電圧が印加される第１ノードに連結された第１電極、第２ノードに連結されたゲート電極、及び、第３ノードに連結された第２電極を含む駆動素子と、
第４ノードに連結されたアノード電極と、低電位の電源電圧が印加されるカソード電極とを含む発光素子と、
初期化電圧が印加される第１電極、初期化パルスが印加されるゲート電極、及び、前記第２ノードに連結された第２電極を含み、前記初期化パルスに応答して前記初期化電圧を前記第２ノードに供給する第１スイッチ素子と、
前記第３ノード又は前記第４ノードに連結された第１電極、センシングパルスが印加されるゲート電極、及び、基準電圧が印加される第２電極を含み、前記センシングパルスに応答して前記第３ノード又は第４ノードに前記基準電圧を供給する第２スイッチ素子と、
データ電圧が印加される第１電極、スキャンパルスが印加されるゲート電極、及び、前記第２ノードに連結された第２電極を含み、前記スキャンパルスに応答して前記データ電圧を前記第２ノードに供給する第３スイッチ素子と、
前記第３ノードに連結された第１電極、第１発光制御パルスが印加されるゲート電極、及び、前記第４ノードに連結された第２電極を含み、前記第１発光制御パルスに応答して前記第３ノードを前記第４ノードに連結する第４スイッチ素子と、
前記ピクセル駆動電圧が印加される電源ラインに連結された第１電極、第２発光制御パルスが印加されるゲート電極、及び、前記第１ノードに連結された第２電極を含み、前記第２発光制御パルスに応答して前記電源ラインを前記第１ノードに連結する第５スイッチ素子と、
前記第４ノードに連結された第１電極、第２初期化パルスが印加されるゲート電極、及び、前記初期化電圧又は予め設定されたアノード電圧が印加される第２電極を含み、前記第２初期化パルスに応答して前記初期化電圧又は前記アノード電圧を前記第４ノードに印加する第６スイッチ素子と
を含む、ピクセル回路であって、
前記初期化電圧は前記ピクセル駆動電圧より低く、前記低電位の電源電圧より高く、
前記アノード電圧が前記ピクセル駆動電圧より低く、前記初期化電圧より高く、
前記基準電圧が前記低電位の電源電圧より低くまたは高く、
前記ピクセル回路は、初期化段階、センシング段階、データ書き込み段階、及び発光段階の順序で駆動され、
前記初期化段階において、前記初期化パルス、前記第２初期化パルス、前記第２発光制御パルス、及び前記センシングパルスの電圧がゲートオン電圧であり、前記スキャンパルスと前記第１発光制御パルスとの電圧がゲートオフ電圧であり、
前記センシング段階において、前記初期化パルス、前記第２初期化パルス、及び前記第２発光制御パルスの電圧が前記ゲートオン電圧であり、前記スキャンパルス、前記第１発光制御パルス、及び前記センシングパルスの電圧が前記ゲートオフ電圧であり、
前記データ書き込み段階において、前記スキャンパルス、前記第２初期化パルス、及び前記第２発光制御パルスの電圧が前記ゲートオン電圧であり、前記初期化パルス、前記第１発光制御パルス、及び前記センシングパルスの電圧が前記ゲートオフ電圧であり、
前記発光段階において、前記第１発光制御パルスと前記第２発光制御パルスとの電圧が前記ゲートオン電圧であり、前記初期化パルス、前記第２初期化パルス、前記センシングパルス、及び前記スキャンパルスの電圧が前記ゲートオフ電圧であり、
前記第１乃至第６スイッチ素子が、前記ゲートオン電圧に応じてターンオンされ、前記ゲートオフ電圧に応じてターンオフされる、ピクセル回路。
ピクセル駆動電圧が印加される第１ノードに連結された第１電極、第２ノードに連結されたゲート電極、及び、第３ノードに連結された第２電極を含む駆動素子と、
第４ノードに連結されたアノード電極と、低電位の電源電圧が印加されるカソード電極とを含む発光素子と、
初期化電圧が印加される第１電極、初期化パルスが印加されるゲート電極、及び、前記第２ノードに連結された第２電極を含み、前記初期化パルスに応答して前記初期化電圧を前記第２ノードに供給する第１スイッチ素子と、
前記第３ノード又は前記第４ノードに連結された第１電極、センシングパルスが印加されるゲート電極、及び、基準電圧が印加される第２電極を含み、前記センシングパルスに応答して前記第３ノード又は第４ノードに前記基準電圧を供給する第２スイッチ素子と、
データ電圧が印加される第１電極、スキャンパルスが印加されるゲート電極、及び、前記第２ノードに連結された第２電極を含み、前記スキャンパルスに応答して前記データ電圧を前記第２ノードに供給する第３スイッチ素子と、
前記第３ノードに連結された第１電極、第１発光制御パルスが印加されるゲート電極、及び、前記第４ノードに連結された第２電極を含み、前記第１発光制御パルスに応答して前記第３ノードを前記第４ノードに連結する第４スイッチ素子と、
前記ピクセル駆動電圧が印加される電源ラインに連結された第１電極、第２発光制御パルスが印加されるゲート電極、及び、前記第１ノードに連結された第２電極を含み、前記第２発光制御パルスに応答して前記電源ラインを前記第１ノードに連結する第５スイッチ素子と、
前記第４ノードに連結された第１電極、第２初期化パルスが印加されるゲート電極、及び、前記初期化電圧又は予め設定されたアノード電圧が印加される第２電極を含み、前記第２初期化パルスに応答して前記初期化電圧又は前記アノード電圧を前記第４ノードに印加する第６スイッチ素子と
を含む、ピクセル回路であって、
前記初期化電圧は前記ピクセル駆動電圧より低く、前記低電位の電源電圧より高く、
前記アノード電圧が前記ピクセル駆動電圧より低く、前記初期化電圧より高く、
前記基準電圧が前記低電位の電源電圧より低くまたは高く、
前記ピクセル回路は、初期化段階、センシング段階、データ書き込み段階、及び発光段階の順序で駆動され、
前記初期化段階において、前記初期化パルス、前記第２初期化パルス、前記第２発光制御パルス、及び前記センシングパルスの電圧がゲートオン電圧であり、前記スキャンパルスと前記第１発光制御パルスとの電圧がゲートオフ電圧であり、
前記センシング段階において、前記初期化パルス、前記第２初期化パルス、及び前記第２発光制御パルスの電圧が前記ゲートオン電圧であり、前記スキャンパルス、前記第１発光制御パルス、及び前記センシングパルスの電圧が前記ゲートオフ電圧であり、
前記データ書き込み段階において、前記スキャンパルスと前記第２初期化パルスとの電圧が前記ゲートオン電圧であり、前記初期化パルス、前記第１発光制御パルス、前記第２発光制御パルス、及び前記センシングパルスの電圧が前記ゲートオフ電圧であり、
前記発光段階において、前記第１発光制御パルスと前記第２発光制御パルスとの電圧が前記ゲートオン電圧であり、前記初期化パルス、前記第２初期化パルス、前記センシングパルス、及び前記スキャンパルスの電圧が前記ゲートオフ電圧であり、
前記第１乃至第６スイッチ素子が、前記ゲートオン電圧に応じてターンオンされ、前記ゲートオフ電圧に応じてターンオフされる、ピクセル回路。
ピクセル駆動電圧が印加される第１ノードに連結された第１電極、第２ノードに連結されたゲート電極、及び、第３ノードに連結された第２電極を含む駆動素子と、
第４ノードに連結されたアノード電極と、低電位の電源電圧が印加されるカソード電極とを含む発光素子と、
初期化電圧が印加される第１電極、初期化パルスが印加されるゲート電極、及び、前記第２ノードに連結された第２電極を含み、前記初期化パルスに応答して前記初期化電圧を前記第２ノードに供給する第１スイッチ素子と、
前記第３ノード又は前記第４ノードに連結された第１電極、センシングパルスが印加されるゲート電極、及び、基準電圧が印加される第２電極を含み、前記センシングパルスに応答して前記第３ノード又は第４ノードに前記基準電圧を供給する第２スイッチ素子と、
データ電圧が印加される第１電極、スキャンパルスが印加されるゲート電極、及び、前記第２ノードに連結された第２電極を含み、前記スキャンパルスに応答して前記データ電圧を前記第２ノードに供給する第３スイッチ素子と、
前記第３ノードに連結された第１電極、第１発光制御パルスが印加されるゲート電極、及び、前記第４ノードに連結された第２電極を含み、前記第１発光制御パルスに応答して前記第３ノードを前記第４ノードに連結する第４スイッチ素子と、
前記ピクセル駆動電圧が印加される電源ラインに連結された第１電極、第２発光制御パルスが印加されるゲート電極、及び、前記第１ノードに連結された第２電極を含み、前記第２発光制御パルスに応答して前記電源ラインを前記第１ノードに連結する第５スイッチ素子と、
前記第４ノードに連結された第１電極、前記センシングパルスに続いて生成される第２センシングパルスが印加されるゲート電極、及び、前記初期化電圧又は予め設定されたアノード電圧が印加される第２電極を含み、前記第２センシングパルスに応答して前記初期化電圧又は前記アノード電圧を前記第４ノードに印加する第６スイッチ素子と
を含む、ピクセル回路であって、
前記ピクセル回路は、初期化段階、センシング段階、データ書き込み段階、及び発光段階の順序で駆動され、
前記初期化段階において、前記初期化パルス、前記第２発光制御パルス、及び前記センシングパルスの電圧がゲートオン電圧であり、前記スキャンパルス、前記第２センシングパルス、及び前記第１発光制御パルスの電圧がゲートオフ電圧であり、
前記センシング段階において、前記初期化パルス、前記第２発光制御パルス、前記センシングパルス、及び前記第２センシングパルスの電圧が前記ゲートオン電圧であり、前記スキャンパルス及び前記第１発光制御パルスの電圧が前記ゲートオフ電圧であり、
前記データ書き込み段階において、前記スキャンパルスと前記第２発光制御パルスとの電圧が前記ゲートオン電圧であり、前記初期化パルス、前記第１発光制御パルス、前記センシングパルス、及び前記第２センシングパルスの電圧が前記ゲートオフ電圧であり、
前記発光段階において、前記第１発光制御パルスと前記第２発光制御パルスとの電圧が前記ゲートオン電圧であり、前記初期化パルス、前記センシングパルス、前記第２センシングパルス、及び前記スキャンパルスの電圧が前記ゲートオフ電圧であり、
前記第１乃至第６スイッチ素子が、前記ゲートオン電圧に応じてターンオンされ、前記ゲートオフ電圧に応じてターンオフされる、ピクセル回路。
前記ピクセル回路は、初期化段階、センシング段階、データ書き込み段階、ブースティング段階、及び発光段階の順に駆動され、
前記初期化段階において、前記初期化パルス、前記第１発光制御パルス、前記第２発光制御パルス、及び前記センシングパルスの電圧がゲートオン電圧であり、前記スキャンパルスの電圧がゲートオフ電圧であり、
前記センシング段階において、前記初期化パルス、前記センシングパルス、及び第２発光制御パルスの電圧が前記ゲートオン電圧であり、前記スキャンパルスと前記第１発光制御パルスの電圧が前記ゲートオフ電圧であり、
前記データ書き込み段階において、前記スキャンパルスと前記センシングパルスとの電圧が前記ゲートオン電圧であり、前記初期化パルスと前記第１発光制御パルスとの電圧が前記ゲートオフ電圧であり、
前記データ書き込み段階において、前記第２発光制御パルスの電圧が前記ゲートオン電圧又は前記ゲートオフ電圧であり、
前記ブースティング段階と前記発光段階とにおいて、前記第１及び第２発光制御パルスの電圧が前記ゲートオン電圧であり、前記初期化パルス、前記センシングパルス、及び前記スキャンパルスの電圧が前記ゲートオフ電圧であり、
前記ブースティング段階において、前記第２及び第３ノードの電圧が上昇し、
前記第１乃至第５スイッチ素子が、前記ゲートオン電圧に応じてターンオンされ、前記ゲートオフ電圧に応じてターンオフされる、請求項５に記載のピクセル回路。
前記データ書き込み段階と前記ブースティング段階との間に、アノードリセット段階が設定され、
前記アノードリセット段階において、前記第１発光制御パルスと前記センシングパルスとの電圧が前記ゲートオン電圧であり、前記第２発光制御パルス、前記初期化パルス及び前記スキャンパルスの電圧が前記ゲートオフ電圧である、請求項１０に記載のピクセル回路。
複数のデータライン、前記データラインと交差する複数のゲートライン、互いに異なる定電圧が印加される複数の電源ライン、及び複数のサブピクセルが配置された表示パネルと、
前記データラインにピクセルデータのデータ電圧を供給するデータ駆動部と、
初期化パルス、センシングパルス、及び第１発光制御パルスを前記ゲートラインに供給するゲート駆動部と、を含む、表示装置であって、
前記サブピクセルの各々は、
ピクセル駆動電圧が印加される第１ノードに連結された第１電極、第２ノードに連結されたゲート電極、及び、第３ノードに連結された第２電極を含む駆動素子と、
第４ノードに連結されたアノード電極と、低電位の電源電圧が印加されるカソード電極とを含む発光素子と、
初期化電圧が印加される第１電極、前記初期化パルスが印加されるゲート電極、及び、前記第２ノードに連結された第２電極を含み、前記初期化パルスに応答して前記初期化電圧を前記第２ノードに供給する第１スイッチ素子と、
前記第３ノード又は前記第４ノードに連結された第１電極、前記センシングパルスが印加されるゲート電極、及び、基準電圧が印加される第２電極を含み、前記センシングパルスに応答して前記第３ノード又は第４ノードに前記基準電圧を供給する第２スイッチ素子と、
前記データ電圧が印加される第１電極、スキャンパルスが印加されるゲート電極、及び、前記第２ノードに連結された第２電極を含み、前記スキャンパルスに応答して前記データ電圧を前記第２ノードに供給する第３スイッチ素子と、
前記第３ノードに連結された第１電極、前記第１発光制御パルスが印加されるゲート電極、及び、前記第４ノードに連結された第２電極を含み、前記第１発光制御パルスに応答して前記第３ノードを前記第４ノードに連結する第４スイッチ素子と
を含み、
前記サブピクセルは、初期化段階、センシング段階、データ書き込み段階、及び発光段階の順序で駆動され、
前記初期化段階において、前記初期化パルス、前記第１発光制御パルス、及び前記センシングパルスの電圧がゲートオン電圧であり、前記スキャンパルスの電圧がゲートオフ電圧であり、
前記センシング段階において、前記初期化パルスと前記センシングパルスとの電圧が前記ゲートオン電圧であり、前記第１発光制御パルスと前記スキャンパルスとの電圧が前記ゲートオフ電圧であり、
前記データ書き込み段階において、前記スキャンパルスの電圧が前記ゲートオン電圧であり、前記初期化パルス、前記第１発光制御パルス、及び前記センシングパルスの電圧が前記ゲートオフ電圧であり、
前記発光段階において、前記第１発光制御パルスの電圧が前記ゲートオン電圧であり、前記初期化パルス、前記センシングパルス、及び前記スキャンパルスの電圧が前記ゲートオフ電圧であり、
前記第１乃至第４スイッチ素子が前記ゲートオン電圧に応じてターンオンされ、前記ゲートオフ電圧に応じてターンオフされる、表示装置。