CN1983354A - 源极驱动器输出级电路、缓冲器电路及其电压调制方法 - Google Patents

源极驱动器输出级电路、缓冲器电路及其电压调制方法 Download PDF

Info

Publication number
CN1983354A
CN1983354A CN 200510131466 CN200510131466A CN1983354A CN 1983354 A CN1983354 A CN 1983354A CN 200510131466 CN200510131466 CN 200510131466 CN 200510131466 A CN200510131466 A CN 200510131466A CN 1983354 A CN1983354 A CN 1983354A
Authority
CN
China
Prior art keywords
voltage
input
output
impact damper
buffer circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510131466
Other languages
English (en)
Other versions
CN100466033C (zh
Inventor
黄国展
黄志豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Priority to CNB2005101314666A priority Critical patent/CN100466033C/zh
Publication of CN1983354A publication Critical patent/CN1983354A/zh
Application granted granted Critical
Publication of CN100466033C publication Critical patent/CN100466033C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

一种使用于源极驱动器输出级电路的缓冲器电路包括缓冲器以及D类放大器。缓冲器耦接至输入电压,并据以输出输出电压。D类放大器包括比较器以及开关元件。比较器用于比较输入电压以及输出电压,并据以输出比较信号。开关元件是耦接至操作电压,用于根据比较信号,调整输出电压。电压调制方法包括判断输出电压与输入电压的绝对差值是否大于截止电压,若绝对差值大于截止电压,则以第一电压调制速率将输出电压往输入电压值调制;以及以第二电压调制速率将输出电压调制至输入电压值,其中第一电压调制速率是大于第二电压调制速率。

Description

源极驱动器输出级电路、缓冲器电路及其电压调制方法
技术领域
本发明是有关于一种源极驱动器输出级(Output Stage)电路、缓冲器电路及其电压调制方法,且特别是有关于一种使用AD类输出结构的源极驱动器输出级电路、缓冲器电路及其电压调制方法。
背景技术
图1是已知源极驱动器输出级电路方块图。请参照图1,传统的源极驱动器输出级电路100包括高电压输出缓冲器(Buffer_HV)110、低电压输出缓冲器(Buffer_LV)120以及多工器130。高电压输出缓冲器110及低电压输出缓冲器120分别耦接至高、低模拟输入电压Vh及V1,例如是12V及0V,并以充放电方式将输出电压Vo1及Vo2调制至输入电压值Vh及V1,再经由多工器130进行极性反转,以提供显示面板140足够大的像素电流。
然而,传统的缓冲器110及120使用A类放大器,会有较高耗电量与功率效率(Power Efficiency)不够好的问题,且推动力亦不够强。或者缓冲器110及120使用AB类放大器以提高功率效率,但却因而增加输出级电路100的面积。而且无论以往使用A类或AB类输出结构,皆有温度过高造成芯片过热的问题。
发明内容
有鉴于此,本发明的目的就是在提供一种源极驱动器输出级电路及其缓冲器电路。利用AD类输出结构来解决上述问题进而改善温度过高芯片过热的困境,拥有较高的像素显示驱动能力,提高功率效率同时降低源极驱动器所占面积。
根据本发明的目的,提出一种缓冲器电路,使用于源极驱动器输出级,其包括缓冲器以及D类放大器。缓冲器耦接至输入电压,并据以输出输出电压。D类放大器包括比较器以及开关元件。比较器用于比较输入电压以及输出电压,并据以输出比较信号。开关元件是耦接至操作电压,用于根据比较信号,调整输出电压。
根据本发明的目的,提出一种源极驱动器输出级电路,包括第一缓冲器电路以及第二缓冲器电路。第一缓冲器电路包括第一缓冲器以及第一D类放大器。第一缓冲器耦接至第一输入电压,并据以输出第一输出电压。第一D类放大器包括第一比较器以及第一开关元件。第一比较器用于比较第一输入电压以及第一输出电压,并据以输出第一比较信号。第一开关元件耦接至第一操作电压,用于根据第一比较信号调整第一输出电压。第二缓冲器电路包括第二缓冲器以及第二D类放大器。第二缓冲器耦接至第二输入电压,并据以输出第二输出电压。第二D类放大器包括第二比较器以及第二D类放大器。第二比较器用于比较第二输入电压以及第二输出电压,并据以输出第二比较信号。第二开关元件耦接至第二操作电压,用于根据第二比较信号,调整第二输出电压。
根据本发明的目的,提出一种电压调制方法,使用于源极驱动器输出级。源极驱动器输出级包括缓冲器电路,耦接至输入电压,并据以输出输出电压。电压调制方法包括判断输出电压与输入电压的绝对差值是否大于截止电压,若绝对差值大于截止电压,则以第一电压调制速率将输出电压往输入电压值调制;以及以第二电压调制速率将输出电压调制至输入电压值,其中第一电压调制速率是大于第二电压调制速率。
为让本发明的上述目的、特征、和优点能更明显易懂,下文特举一较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1是已知源极驱动器输出级电路方块图。
图2绘示依照本发明一较佳实施例的一种源极驱动器输出级电路方块图。
图3绘示依照本发明较佳实施例的电压调制方法流程图。
图4A绘示图2中第一缓冲器电路的输出电压相对于时间的变化曲线与已知仅使用第一缓冲器的输出电压相对于时间的变化曲线对照图。
图4B绘示图2中第二缓冲器电路的输出电压相对于时间的变化曲线与已知仅使用第二缓冲器的输出电压相对于时间的变化曲线对照图。
[主要元件标号说明]
100、200:源极驱动器输出级电路
110:高电压输出缓冲器
120:低电压输出缓冲器
130、230:多工器
140、240:显示面板
210:第一缓冲器电路
212:第一缓冲器
214:第一D类放大器
216:第一比较器
218:第一开关元件
220:第二缓冲器电路
222:第二缓冲器
224:第二D类放大器
226:第二比较器
228:第二开关元件
具体实施方式
请参照图2,其绘示依照本发明一较佳实施例的一种源极驱动器输出级电路方块图。源极驱动器输出级电路200包括第一缓冲器电路210、第二缓冲器电路220以及多工器230。第一缓冲器电路210及第二缓冲器电路220分别耦接至第一输入电压Vin1及第二输入电压Vin2,并据以输出第一输出电压Vo1及第二输出电压Vo2至多工器230,再经由多工器230进行极性反转,以提供显示面板240足够大的像素电流。第一缓冲器电路210包括第一缓冲器212以及第一D类放大器214。第一缓冲器212,例如是一种高电压输出缓冲器Buffer_HV,耦接至第一输入电压Vin1,例如是12V,并据以输出第一输出电压Vo1。
第一D类放大器214包括第一比较器216以及第一开关元件218。第一比较器216是用于比较第一输入电压Vin1以及第一输出电压Vo1,并据以输出第一比较信号S1。第一比较器216的正极输入端(+)耦接至第一输出电压Vo1,且第一比较器216的负极输入端(-)耦接至第一输入电压Vin1。第一比较器216具有第一截止(Offset)电压Vos1,例如50mV。再者,第一开关元件218,例如是P型金属氧化物半导体(P-type Metal Oxide Semiconductor,PMOS)晶体管,其源极耦接至操作电压VDDA,其栅极耦接至第一比较器216的输出端,且其漏极耦接至第一比较器216的正极输入端(+)。其中操作电压VDDA是不小于输入电压Vin1,例如是12V。第一开关元件218是用于根据第一比较信号S1,调整第一输出电压Vo1。
另外,第二缓冲器电路220包括第二缓冲器222以及第二D类放大器224。第二缓冲器222,例如是一种低电压输出缓冲器Buffer_LV,耦接至第二输入电压Vin2,例如是0V,并据以输出第二输出电压Vo2。第二D类放大器224包括第二比较器226以及第二开关元件228。第二比较器226是用于比较第二输入电压Vin2以及第二输出电压Vo2,并据以输出第二比较信号S2。第二比较器226的正极输入端(+)耦接至第二输出电压Vo2,且第二比较器226的负极输入端(-)耦接至第二输入电压Vin2。第二比较器226具有第二截止电压Vos2,例如50mV。第二开关元件228,例如是N型金属氧化物半导体(N-typeMetal Oxide Semiconductor,NMOS)晶体管,其源极耦接至操作电压VSSA,其栅极耦接至第二比较器226的输出端,且其漏极耦接至第二比较器226的正极输入端(+)。其中操作电压VDD是不大于输入电压Vin2,例如是0V。第二开关元件228是用于根据第二比较信号S2,调整第二输出电压Vo2。
请参照图3,其绘示依照本发明较佳实施例的电压调制方法流程图。首先,于步骤310,判断输出电压Vo(Vo1或Vo2)与输入电压Vin(Vin1或Vin2)的绝对差值|Vo-Vin|(|Vo1-Vin1|或|Vo2-Vin2|)是否大于截止电压Vos(Vos1或Vos2)。例如是使用上述的第一比较器216或第二比较器226来比较第一输出电压Vo1与第一输入电压Vin1或比较第二输出电压Vo2与第二输入电压Vin2。若绝对差值|Vo1-Vin1|或|Vo2-Vin2|大于截止电压Vos1或Vos2,则进行步骤320,以第一电压调制速率m1将输出电压Vo1或Vo2往输入电压Vin1或Vin2调制。例如是在D类输出结构下,由第一比较器216或第二比较器226输出第一比较信号S1或第二比较信号S2导通第一开关元件218或第二开关元件228,以将操作电压VDDA或VSSA输入至第一比较器216或第二比较器226的正极输入端(+),使得第一输出电压Vo1或第二输出电压Vo2以第一电压调制速率m1往第一输入电压Vin1拉升或往第二输入电压Vin2调降。
接着,于步骤330,当绝对差值|Vo-Vin|(|Vo1-Vin1|或|Vo2-Vin2|)不大于截止电压Vos(Vos1或Vos2)时,以第二电压调制速率m2将输出电压Vo(Vo1或Vo2)调制至输入电压Vin(Vin1或Vin2),其中第一电压调制速率m1是大于第二电压调制速率m2。例如是由第一比较器216或第二比较器226输出第一比较信号S1或第二比较信号S2,以关闭第一开关元件218或第二开关元件228,并由A类输出结构的第一缓冲器212或第二缓冲器222继续以充电或放电方式,并以第二电压调制速率m2,将第一输出电压Vo1拉升至第一输入电压Vin1或将第二输出电压Vo2调降至第二输入电压Vin2,即结束本流程。
请参照图4A,其绘示图2中第一缓冲器电路210的输出电压Vo1相对于时间的变化曲线(C1)与已知仅使用第一缓冲器212的输出电压Vo1相对于时间的变化曲线(C2)对照图。当第一输入电压Vin1输入至第一缓冲器212(通常为A类输出结构)时,第一输出电压Vo1是由起始电压Va逐渐升高。起始电压Va一般介于Vin1/2以及Vin1之间,例如是9V。已知在没有第一D类放大器214的配置时,输出电压Vo1是由起始电压Va沿虚线曲线C2逐渐上升至第一输入电压值Vin1(=12V)。
然而,在本实施例的第一缓冲器电路210中,第一输入电压Vin1是同时输入至第一比较器216的负极输入端(-),且第一输出电压Vo1是输入至第一比较器216的正极输入端(+)。刚开始时,由于负极输入端(-)电压Vin1(=12V)与正极输入端(+)电压Va(=9V)的差值超过第一截止电压Vos1(=50mV),因此,第一比较信号S1是输出低电平的0V。此时,PMOS晶体管218的源极电压(=12V)高于栅极电压(=0V)超过一个临界电压(Threshold Voltage)值(约为0.7V),于是PMOS晶体管218导通,并将操作电压VDDA输出至第一比较器216的正极输入端(+),使得第一输出电压Vo1以第一电压调制速率m1沿实线曲线C1上升,其中m1=(Vin1-Vos1-Va)/t1。
一直到时间t1时,第一输出电压Vo1与第一输入电压Vin1的绝对差值|Vo1-Vin1|不大于第一截止电压Vos1,亦即第一输出电压Vo1=Vin1-Vos1时,第一比较信号S2输出为高电平的12V,使得第一开关元件218关闭,并由第一缓冲器212继续以第二电压调制速率m2(<m1)将第一输出电压Vo1拉升至第一输入电压值Vin1(12V)。因此,本发明第一缓冲器电路210的AD类输出结构,所产生的输出电压Vo1调制速率(沿曲线C1)将大于已知的输出电压调制速率(沿曲线C2),有效提高功率效率。
请参照图4B,其绘示图2中第二缓冲器电路220的输出电压Vo2相对于时间的变化曲线(C3)与已知仅使用第二缓冲器222的输出电压Vo2相对于时间的变化曲线(C4)对照图。当第二输入电压Vin2输入至第二缓冲器222(通常为A类输出结构)时,第二输出电压Vo2是由起始电压Vb逐渐下降。起始电压Vb一般介于Vin1/2以及Vin2之间,例如是3V。已知在没有第二D类放大器224的配置时,输出电压Vo2是由起始电压Vb沿虚线曲线C4逐渐下降至第二输入电压值Vin2(=0V)。
然而,在本实施例的第二缓冲器电路220中,第二输入电压Vin2是同时输入至第二比较器226的负极输入端(-),且第二输出电压Vo2是输入至第二比较器226的正极输入端(+)。刚开始时,由于正极输入端(+)电压Vb(=3V)高于负极输入端(-)电压Vin2(=0V)超过第二截止电压Vos2(=50 mV),因此,第二比较信号S2是输出高电平的12V。此时,NMOS晶体管228的栅极电压(=12V)高于源极电压(=0V)超过一个临界电压(Threshold Voltage)值(约为0.7V),于是NMOS晶体管228导通,并将操作电压VSSA输出至第二比较器226的正极输入端(+),使得第二输出电压Vo2以第一电压调制速率m1沿实线曲线C3下降,其中m1=(Vb-Vin2-Vos1)/t2。
一直到时间t2时,第二输出电压Vo2与第二输入电压Vin2的绝对差值|Vo2-Vin2|不大于第二截止电压Vos2,亦即第二输出电压Vo2=Vin2+Vos1时,第二比较信号S2输出低电平的0V,使得第一开关元件228关闭,并由第二缓冲器222继续以第二电压调制速率m2(<m1)将第二输出电压Vo2调降至第二输入电压值Vin2(0V)。因此,本发明第二缓冲器电路220的AD类输出结构,所产生的输出电压Vo2调制速率(沿曲线C4)将大于已知的输出电压调制速率(沿曲线C3),有效提高功率效率。
值得注意的是,本发明的第一缓冲器电路210或第二缓冲器电路220可通过改变第一截止电压Vos1或第二截止电压Vos2的大小,来调制第一缓冲器212与第一D类放大器214的消耗功率比、或第二缓冲器222与第二D类放大器224的消耗功率比。例如,本实施中第一输入电压Vin1为12V,第一输出电压Vo1的起始电压Va为9V,且第一截止电压Vos1为50mV。因此,第一D类放大器214负责将第一输出电压Vo1由9V拉升至11.95V(59/60),而剩下的0.05V(1/60)才由第一缓冲器212来推动。也就是说,若已知使用第一缓冲器212的消耗功率为A,而D类放大器214的消耗功率为B(<A),则使用本发明的AD类输出结构,其消耗功率为(A/60+59*B/60),是小于A值。而且当截止电压Vos1愈小时,第一缓冲器电路210的消耗功率也愈小。同样地,当截止电压Vos2愈小时,第二缓冲器电路220的消耗功率也愈小。因此,可有效降低源极驱动器输出级电路200的功率损耗,并提高整体的功率效率。
如上所述,本发明的源极驱动器输出级电路200也可以应用于使用AB类功率放大器或甚至其它非D类功率放大器的第一缓冲器212以及第二缓冲器222,通过分别耦接至第一D类放大器214及第二D类放大器224来提供输出电压Vo1及Vo2,亦可达到降低功率消耗及提高功率效率的目的。
本发明虽以第一开关元件218为PMOS晶体管且第二开关元件228为NMOS晶体管为例作说明,然本发明的第一D类放大器214及第二D类放大器224也可以使用任何其它的开关元件。只要当开关元件导通,可将操作电压VDDA或VSSA输入至比较器216或226的正极输入端,以大于第二电压调制速率m2的第一电压调制速率m1将输出电压Vo1或Vo2往输入电压Vin1或Vin2调制,亦可达到提高功率效率的目的。另外,比较器216(或226)也可以由其正极输入端耦接第一(或第二)输入电压而由其负极输入端耦接第一(或第二)输出电压,并搭配第一(或第二)开关元件,使得第一(或第二)输出电压以较大(D类)的电压调制速率调制至第一(或第二)输入电压值附近,再以较小(A类或AB类)的电压调制速率调制至第一(或第二)输入电压值,达到提高功率效率的目的。因此,皆不脱离本发明的技术范围。
本发明上述实施例所揭露的源极驱动器输出级电路、缓冲器电路及其电压调制方法具有下列的优点:
1.通过使用AD类输出结构,本发明的源极驱动器输出级电路可提高驱动能力,降低功率损耗,并将功率效率由原先的50%提高至70%以上。
2.通过调整D类放大器中比较器的截止电压,可控制缓冲器(A类)与D类放大器的功率消耗比,提高源极驱动器输出级电路的电压调制效率。
3.通过使用AD类输出结构,本发明的源极驱动器输出级电路可以较快的电压调制速率或较小电压调制时间,将输出电压调制至输入电压值,有效提高电压输出效率。
4.本发明的缓冲器电路所使用的D类放大器仅包括简单结构的比较器及开关元件,并不占用太多面积。而相对地由于缓冲器仅负责推动后半段的小幅度电压调制,所需功率消耗较低,因此可简化缓冲器的设计结构,缩小缓冲器的面积,达到整体缩小源极驱动器输出级面积及功率损耗的目的,可广泛应用于大尺寸面板。
5.本发明源极驱动器输出级电路,通过使用AD类输出结构,可将更多的热能移到显示面板上,有效解决已知温度过高芯片过热的困境。
综上所述,虽然本发明已以一较佳实施例揭露如上,然其并非用于限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (23)

1.一种缓冲器电路,使用于源极驱动器输出级电路,包括:
缓冲器,耦接至输入电压,并据以输出输出电压;以及
D类放大器,包括:
比较器,用于比较该输入电压以及该输出电压,并据以输出比较信号;以及
开关元件,耦接至操作电压,用于根据该比较信号,调整该输出电压。
2.根据权利要求1所述的缓冲器电路,其中该缓冲器包括A类功率放大器。
3.根据权利要求1所述的缓冲器电路,其中该缓冲器包括AB类功率放大器。
4.根据权利要求1所述的缓冲器电路,其中该缓冲器包括非D类功率放大器。
5.根据权利要求1所述的缓冲器电路,其中该比较器包括正极输入端以及负极输入端,该负极输入端耦接至该输入电压,且该正极输入端耦接至该输出电压。
6.根据权利要求5所述的缓冲器电路,其中该比较器具有截止电压,且当该输入电压开始输入该比较器的负极输入端时,该开关元件导通并将该操作电压输出至该比较器的该正极输入端,直到该输出电压与该输入电压的绝对差值不大于该截止电压时,该开关元件关闭,并由该缓冲器将该输出电压调整至该输入电压值。
7.根据权利要求6所述的缓冲器电路,其中该截止电压是用于控制该缓冲器电路的消耗功率。
8.根据权利要求1所述的缓冲器电路,其中该缓冲器为高电压缓冲器,且该操作电压是不小于该输入电压。
9.根据权利要求8所述的缓冲器电路,其中该开关元件为P型金属氧化物半导体晶体管。
10.根据权利要求1所述的缓冲器电路,其中该缓冲器为低电压缓冲器,且该操作电压是不大于该输入电压。
11.根据权利要求10所述的缓冲器电路,其中该开关元件为N型金属氧化物半导体晶体管。
12.一种源极驱动器输出级电路,包括:
第一缓冲器电路,包括:
第一缓冲器,耦接至第一输入电压,并据以输出第一输出电压;以及
第一D类放大器,包括:
第一比较器,用于比较该第一输入电压以及该第一输出电压,并据以输出第一比较信号;以及
第一开关元件,耦接至第一操作电压,用于根据该第一比较信号,调整该第一输出电压;以及
第二缓冲器电路,包括:
第二缓冲器,耦接至第二输入电压,并据以输出第二输出电压;以及
第二D类放大器,包括:
第二比较器,用于比较该第二输入电压以及该第二输出电压,并据以输出第二比较信号;以及
第二开关元件,耦接至第二操作电压,用于根据该第二比较信号,调整该第二输出电压。
13.根据权利要求12所述的源极驱动器输出级电路,其中该第一缓冲器及该第二缓冲器是各包括A类功率放大器。
14.根据权利要求12所述的源极驱动器输出级电路,其中该第一比较器包括第一正极输入端以及第一负极输入端,该第一负极输入端耦接至该第一输入电压,该第一正极输入端耦接至该第一输出电压,该第二比较器包括第二正极输入端以及第二负极输入端,该第二负极输入端耦接至该第二输入电压,且该第二正极输入端耦接至该第二输出电压。
15.根据权利要求14所述的源极驱动器输出级电路,其中该第一比较器具有第一截止电压,且当该第一输入电压开始输入至该第一负极输入端时,该第一开关元件导通并将该第一操作电压输入至该第一正极输入端,直到该第一输出电压与该第一输入电压的绝对差值不大于该第一截止电压时,该第一开关元件关闭,并由该第一缓冲器将该第一输出电压调整至该第一输入电压值。
16.根据权利要求15所述的源极驱动器输出级电路,其中该第一截止电压用于控制该第一缓冲器电路的消耗功率。
17.根据权利要求14所述的源极驱动器输出级电路,其中该第二比较器具有第二截止电压,且当该第二输入电压开始输入至该第二负极输入端时,该第二开关元件导通并将该第二操作电压输入至该第二正极输入端,直到该第二输出电压与该第二输入电压的绝对差值不大于该第二截止电压时,该第二开关元件关闭,并由该第二缓冲器将该第二输出电压调整至该第二输入电压值。
18.根据权利要求17所述的源极驱动器输出级电路,其中该第二截止电压用于控制该第二缓冲器电路的消耗功率。
19.根据权利要求14所述的源极驱动器输出级电路,其中该第一缓冲器为高输出电压缓冲器,且该第二缓冲器为低输出电压缓冲器。
20.根据权利要求19所述的源极驱动器输出级电路,其中该第一开关元件为PMOS晶体管,且该第二开关元件为NMOS晶体管。
21.一种电压调制方法,使用于源极驱动器输出级,该源极驱动器输出级包括缓冲器电路,耦接至输入电压,并据以输出输出电压,该电压调制方法包括:
判断该输出电压与该输入电压的绝对差值是否大于截止电压,若该绝对差值大于该截止电压,则以第一电压调制速率将该输出电压往该输入电压值调制;以及
若该绝对差值小于该截止电压,以第二电压调制速率将该输出电压调制至该输入电压值,其中该第一电压调制速率是大于该第二电压调制速率。
22.根据权利要求21所述的电压调制方法,其中该输出电压具有起始电压值,且该起始电压值与该输入电压的绝对差值是大于该截止电压。
23.根据权利要求21所述的电压调制方法,其中该截止电压是用于控制该缓冲器电路的消耗功率。
CNB2005101314666A 2005-12-14 2005-12-14 源极驱动器输出级电路、缓冲器电路及其电压调制方法 Expired - Fee Related CN100466033C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101314666A CN100466033C (zh) 2005-12-14 2005-12-14 源极驱动器输出级电路、缓冲器电路及其电压调制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101314666A CN100466033C (zh) 2005-12-14 2005-12-14 源极驱动器输出级电路、缓冲器电路及其电压调制方法

Publications (2)

Publication Number Publication Date
CN1983354A true CN1983354A (zh) 2007-06-20
CN100466033C CN100466033C (zh) 2009-03-04

Family

ID=38165861

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101314666A Expired - Fee Related CN100466033C (zh) 2005-12-14 2005-12-14 源极驱动器输出级电路、缓冲器电路及其电压调制方法

Country Status (1)

Country Link
CN (1) CN100466033C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515789B (zh) * 2008-02-21 2011-03-16 奇景光电股份有限公司 应用于接收器的前置放大器及其方法
CN101750815B (zh) * 2008-12-16 2011-11-09 奇景光电股份有限公司 用以驱动面板的源极驱动器及其相关控制显示器的方法
CN102339584A (zh) * 2010-07-19 2012-02-01 美格纳半导体有限公司 转换速率促进电路、具有该电路的输出缓冲器及其方法
CN101354877B (zh) * 2007-07-25 2012-03-21 联咏科技股份有限公司 具有电荷分享的源极驱动器
CN106373529A (zh) * 2015-07-23 2017-02-01 晶宏半导体股份有限公司 应用于电泳显示器的源极驱动方法及电路
CN106710616A (zh) * 2015-11-13 2017-05-24 爱思开海力士有限公司 存储器系统及其操作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098570A (ja) * 1995-06-15 1997-01-10 New Japan Radio Co Ltd Cmos演算増幅器
JP3988555B2 (ja) * 2002-07-16 2007-10-10 ヤマハ株式会社 D級増幅器
JP2005322957A (ja) * 2004-05-06 2005-11-17 Nec Electronics Corp D級アンプ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101354877B (zh) * 2007-07-25 2012-03-21 联咏科技股份有限公司 具有电荷分享的源极驱动器
CN101515789B (zh) * 2008-02-21 2011-03-16 奇景光电股份有限公司 应用于接收器的前置放大器及其方法
CN101750815B (zh) * 2008-12-16 2011-11-09 奇景光电股份有限公司 用以驱动面板的源极驱动器及其相关控制显示器的方法
CN102339584A (zh) * 2010-07-19 2012-02-01 美格纳半导体有限公司 转换速率促进电路、具有该电路的输出缓冲器及其方法
CN102339584B (zh) * 2010-07-19 2016-05-25 美格纳半导体有限公司 转换速率促进电路、具有该电路的输出缓冲器及其方法
CN106373529A (zh) * 2015-07-23 2017-02-01 晶宏半导体股份有限公司 应用于电泳显示器的源极驱动方法及电路
CN106373529B (zh) * 2015-07-23 2018-11-20 晶宏半导体股份有限公司 应用于电泳显示器的源极驱动方法及电路
CN106710616A (zh) * 2015-11-13 2017-05-24 爱思开海力士有限公司 存储器系统及其操作方法

Also Published As

Publication number Publication date
CN100466033C (zh) 2009-03-04

Similar Documents

Publication Publication Date Title
CN100466033C (zh) 源极驱动器输出级电路、缓冲器电路及其电压调制方法
CN100561872C (zh) 电平转换电路
CN103856205B (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
CN101795129A (zh) 上电复位电路
CN1841931B (zh) 容差输入电路
TWI298868B (en) Source driver output stage circuit, buffer circuit and voltage adjusting method thereof
CN107800422A (zh) 电平转移电路和半导体装置
CN105897252B (zh) 应用于显示装置的位准移位器电路
WO2012042683A1 (ja) レベルシフト回路
CN101552598B (zh) 切换式功率晶体管的栅极驱动电路
CN102904432B (zh) 一种同步开关电源转换系统中的驱动控制电路
CN104716938B (zh) 一种栅跟随输入输出电路
TWI436561B (zh) 高效能驅動電路
CN107800280B (zh) 功率开关的驱动电路
CN106998200B (zh) 高电压pmos驱动电路
TWI470398B (zh) 驅動電路及其中之電流控制電路
CN115632651B (zh) 一种无静态电流的电平转换电路
US7746146B2 (en) Junction field effect transistor input buffer level shifting circuit
CN101938268A (zh) 一种实现零静态功耗的启动电路
JP2006301840A (ja) 信号レベル変換バススイッチ
CN112838764B (zh) 一种供电电平转换电路及方法
CN112073054B (zh) 电平转换器
KR100479765B1 (ko) 플라즈마 디스플레이 패널 구동용 고전압 구동회로
CN101833911B (zh) 碳纳米管显示器驱动电路及调整显示器的输出亮度的方法
CN101340189B (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090304