KR100479765B1 - 플라즈마 디스플레이 패널 구동용 고전압 구동회로 - Google Patents

플라즈마 디스플레이 패널 구동용 고전압 구동회로 Download PDF

Info

Publication number
KR100479765B1
KR100479765B1 KR1020040057475A KR20040057475A KR100479765B1 KR 100479765 B1 KR100479765 B1 KR 100479765B1 KR 1020040057475 A KR1020040057475 A KR 1020040057475A KR 20040057475 A KR20040057475 A KR 20040057475A KR 100479765 B1 KR100479765 B1 KR 100479765B1
Authority
KR
South Korea
Prior art keywords
high voltage
terminal
drain
output
ldmosfet
Prior art date
Application number
KR1020040057475A
Other languages
English (en)
Inventor
송규상
Original Assignee
(주)아날로그칩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아날로그칩스 filed Critical (주)아날로그칩스
Priority to KR1020040057475A priority Critical patent/KR100479765B1/ko
Application granted granted Critical
Publication of KR100479765B1 publication Critical patent/KR100479765B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 등과 같은 평판 패널 디스플레이(Flat Panel Display)를 구동하기 위한 고전압구동회로는 로직(Logic) 회로의 신호를 받아 수십 내지 수백 볼트 정도의 고전압 신호로 변환시켜 출력시키는 기능을 한다. 이러한 구동회로는 디스플레이 패널을 이루는 행(Row)이나 열((Column)의 수에 비례하여 데이터 드라이버(Data Driver, 또는 Column Driver) IC나 스캔 드라이버(Scan Driver, 또는 Row Driver) IC가 필요하므로, 해상도(Resolution)가 높아짐에 따라서 더 많은 수의 고전압구동회로가 요구된다. 따라서 스캔 드라이버용 칩이나 데이터 드라이버용 IC 1개에 내장되는 고전압구동회로의 수가 점점 더 증가되는 추세이며 통상적으로 수십 개 이상이 집적되어 있다. 그리고 이런 구동회로는 수십 V에서 수백 V의 전압과 수십 mA에서 수백 mA의 전류 구동능력을 가져야 하므로, 수십 개 이상의 구동회로가 하나로 집적된 고전압 구동용 IC는 PDP 등의 디스플레이 시스템을 구성하는 다른 부분의 IC에 비하여 면적을 많이 차지하고 있고 전체 가격 내에서 많은 비중을 차지하고 있다.
본 발명에서는 칩 크기를 줄여 가격을 낮출 수 있는 새로운 고전압 구동회로를 고안하였다.

Description

플라즈마 디스플레이 패널 구동용 고전압 구동회로{High Voltage Driving Circuit for Plasma Display Panel}
본 발명은 PDP를 구동하기 위하여 로직레벨 신호를 고전압으로 변환한 후 고전압신호를 출력시키는 고전압구동회로로서 고전압구동 IC의 칩크기를 줄이기 위한 회로에 대한 것이다.
[도 1]은 종래의 고전압 구동회로로서, 레벨쉬프트단(110)과 고전압출력단(120)으로 구성되어 있으며, 사용된 트랜지스터는 수십 내지 수백볼트의 전압에서 동작 가능한 LDMOSFET(Lateral Double-diffused MOSFET)를 사용하고 있다. 이 회로는 박막형 n-LDMOSFET(n형 LDMOSFET)와 후막형 p-LDMOSFET(p형 LDMOSFET)를 사용하였으며, 박막형 n-LDMOSFET인 N1, N2 및 N3는 로직레벨 신호에 의하여 구동되고 후막형 p-LDMOSFET인 P1, P2 및 P3는 고전압레벨 신호로 구동된다. 박막형이나 후막형 LDMOSFET는 통상적인 CMOS 회로기술과 호환성이 있어 일반적인 로직회로와 함RP 단일칩화하는데 용이하다. 또한 [도 1]의 고전압 구동회로는 상보형(Complementary Type)으로 구성되어 있어 정적전류(Static Current)를 소모하지 않는 장점을 가지고 있다. 그러나 이 회로의 출력단(120)에는 두 상보형 트랜지스터 P3와 N3가 사용되는데 P3는 후막형 p-LDMOSFET인데 비하여 N3는 박막형 n-LDMOSFET로 구성되어 있다. 일반적으로 같은 크기의 PMOS와 NMOS가 사용되는 경우 NMOS의 전류구동능력(Current Driving Capability)이 PMOS의 전류구동능력에 비하여 2-3배 정도 크지만, [도 1]에 사용된 박막형 n-LDMOSFET는 [도 3]과 [도 4]에서 보여주는 바와 같이 같은 크기의 후막형 p-LDMOSFET의 전류구동능력에 비하여 상대적으로 작은 값을 갖고 있다. 따라서 고전압구동회로 크기의 대부분을 차지하고 있는 출력단 트랜지스터 P3와 N3 중에서도 박막형 n-LDMOSFET로 이루어진 N3가 가장 큰 면적을 차지하게 된다. 대략 N3의 크기는 대략 P3의 2-3배 정도가 되며 전체 고전압구동회로의 50% 이상을 차지한다. 참고로 레벨쉬프트단(110)에 사용된 박막형 n-LDMOSFET, N1 및 N2의 크기도 문제가 되지만 N3에 비하여 매우 작으므로 전체 크기에 대한 영향은 무시할 수 있다.
본 발명에서는 [도 1]의 박막형 n-LDMOSFET인 N3가 차지하는 면적을 줄이기 위하여 전류구동능력이 큰 후막형 n-LDMOSFET를 사용하였다. 그러나 후막형 n-LDMOSFET는 통상적인 로직레벨 전압인 5V보다 훨씬 큰 전압레벨에서 동작되기 때문에 로직레벨 신호로 직접 구동할 수 없으므로 본 발명에서는 새로운 회로를 고안하였다.
본 발명에서는 [도 1]의 출력단(120)을 구성하고 있는 박막형 n-LDMOSFET인 N3보다 전류구동능력이 좋은 후막형 n-LDMOSFET를 사용하기 위하여 [도 2]와 같은 회로를 고안하였고, [도 1]에 도시한 종래의 고전압구동회로와 동일한 전류구동능력을 갖는 경우 고전압구동회로의 전체 칩 크기를 줄이고자 하였다.
본 발명에서는 후막형 n-LDMOSFET를 사용하여 고전압구동회로의 크기를 줄일 수 있는 회로를 고안하였으며 [도 2]와 같다. 이 회로는 크게 레벨쉬프트단(210), 버퍼단(220), 그리고 출력단(230)으로 구성되어 있으며, 수십 내지 수백볼트의 전압에서 동작이 가능하도록 [도 1]에서 사용된 트랜지스터와 동일한 LDMOSFET(Lateral Double-diffused MOSFET)에서 사용하였다. 레벨쉬프트단(210)은 로직레벨 신호를 PDP 등의 시스템을 구동하기 위하여 많이 사용되는 50V-200V 정도의 고전압으로 변환시키는 기능을 한다. 버퍼단(220)은 레벨쉬프트단의 출력신호를 받아 출력단(230)을 구동하는 버퍼(Buffer) 역할을 한다. 출력단(230)은 PDP 등의 평판디스플레이 셀을 직접 구동하는 기능을 수행한다.
레벨쉬프트단(210)은 로직레벨의 신호입력을 받아들이는 2개의 박막형 n-LDMOSFET인 N11 및 N12와 부하(Load) 역할을 담당하는 2개의 후막형 p-LDMOSFET인 P11 및 P12로 구성되어 있다. N11 및 N12의 각 게이트 단자인 INN 및 INP는 로직회로부터 서로 상보형(Complementary) 차동(Differential) 신호를 받아 들인다. 이 두 트랜지스터의 게이트 산화막 두께는 CMOS 로직회로에 사용되는 트랜지스터의 게이트 산화막 두께와 동일하여 로직레벨 신호에 의하여 쉽게 동작된다. N11, N12의 각 드레인 단자에는 후막형 p-LDMOSFET인 P11 및 P12의 드레인 단자가 각각 연결되어 있고, P11의 게이트 단자는 P12의 드레인 단자에, P12의 게이트 단자는 P11의 드레인 단자에 연결되어 있는 래치(Latch) 구조를 이루고 있어 로직레벨 신호를 고전압레벨(VDDH)까지 변환시키는 기능을 한다. 단자 T11에는 고전압레벨로 변환된 신호가 출력된다. P11 및 P12의 후막형 p-LDMOSFET는 게이트 산화막의 두께가 고전압전원(VDDH)에 견딜수 있을 만큼 충분히 두껍게 만들어야 한다.
버퍼단(220)은 후막형 p-LDMOSFET인 P14 및 P15와 후막형 n-LDMOSFET인 N14 및 N15로 이루어진 두 개의 인버터(Inverter)로 구성되어 있다. 이 두 개의 인버터는 고전압레벨로 변환된 레벨쉬프트단(210)의 출력을 받아 각각 출력단(230)을 구성하고 있는 P13와 N13를 구동하기에 적절한 신호를 출력시키는 역할을 한다. 이때 두 개의 인버터를 구성하는 p-LDMOSFET와 n-LDMOSFET의 크기비, P14와 N14의 크기비와 P15와 N15의 크기 비를 조절하면 출력단(230)의 두 트랜지스터 P13과 N13이 동시에 턴온(Turn-On)되는 것을 방지할 수 있으며, 스위칭(Switching) 시 이 두 트랜지스터를 통하여 흐르는 누설전류의 흐름을 최소화할 수 있다.
출력단(230)은 후막형 p-LDMOSFET인 P13과 후막형 n-LDMOSFET인 N13이 서로 상보형(complementary) 구조로 이루어져 있다. 이 두 트랜지스터는 각각 버퍼단에 있는 두 개의 인버터에 의하여 구동되며 출력단자(OUT)를 통하여 플라즈마 패널을 구동하기 적절한 고전압레벨신호가 출력된다. 본 발명에서는 [도 1]의 출력단(120)에 있는 전류구동능력이 상대적으로 작은 박막형 n-LDMOSFET인 N3를 [도 2]의 출력단과 같이 전류구동능력이 큰 후막형 n-LDMOSFET인 N13으로 대치시켜 이 트랜지스터의 크기를 줄였으며 동시에 전체 구동회로의 크기를 작게 하였다.
본 발명은 도면에 제시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이것으로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 것을 이해할 것이다. 따라서 본 발명의 실질적인 기술적 보호 범위는 첨부된 등록 청구범위의 기술적 사항에 의해 정해져야 할 것이다.
삭제
상기에서 논술한 바와 같이, 본 발명에 따른 고전압구동회로는 종래의 박막형 n-LDMOSFET 대신 전류구동능력이 큰 후막형 n-LDMOSFET를 사용한 회로로서 [도 1]의 종래회로와 동일한 특성을 나타내면서 고전압구동회로의 크기를 줄이는 효과이 있다.
[도 1]은 종래의 PDP용 고전압 구동회로 예
[도 2]는 본 발명의 실시 예에 따른 PDP용 고전압 구동회로
[도 3]은 박막형(thin gate type) n-LDMOSFET의 I-V 특성
[도 4]는 후막형(thick gate type) n-LDMOSFET의 I-V 특성
삭제
<도면의 주요부분에 대한 부호의 설명>
[도 1]
110 : 레벨쉬프트단 (Level Shift Stage)
120 : 고전압출력단 (High Voltage Output Stage)
[도 2]
210 : 레벨쉬프트단 (Level Shift Stage)
220 : 버퍼단 (Buffer Stage)
230 : 고전압출력단 (High Voltage Output Stage)

Claims (4)

  1. PDP 등의 평판 디스플레이 셀을 구동하기 위한 고전압구동회로에 있어서 로직레벨신호를 받아 고전압으로 변환시키는 레벨쉬프트단(210)과 레벨쉬프트단의 출력(T11)을 받아 출력단(230)의 입력(T12 및 T13)을 전달하는 버퍼단(220), 그리고 고전압구동신호를 출력시키는 출력단(230)으로 구성된 고전압구동회로
  2. 제 1항에 있어서 레벨쉬프트단(210)은 차동로직입력(INN, INP)을 받아들이는 두 박막형 n-LDMOSFET인 N11 및 N12와 이 두 트랜지스터의 각 드레인 단자에 연결된 각각의 드레인 단자가 연결되어 있는 두개의 후막형 p-LDMOSFET인 P11 및 P12로 구성되어 있으며,
    N11 및 N12의 각 게이트 단자(INN 및 INP)에는 외부 로직부(Logic Part)로부터 입력되는 상보형 차동입력 신호가 인가되고, 각 소스 단자는 접지에 연결되어 있고, N11의 드레인은 P11의 드레인에 연결되고, N12의 드레인은 P12의 드레인과 연결되어 있으며,
    P11 및 P12의 각 드레인 단자는 N11 및 N12의 드레인 단자에 각각 연결되고, 각 소스 단자는 고전압전원(VDDH)에 연결되어 있고, P11의 게이트 단자는 P12의 드레인 단자에 연결되어 있고 P12의 게이트 단자는 P11의 드레인 단자와 래치구조로 연결되어 있어
    로직부로부터 입력되는 상보형 차동입력신호를 고전압전원(VDDH) 레벨신호로 변환해주는 고전압구동회로.
  3. 제1항에 있어서 버퍼단(220)은 후막형 p-LDMOSFET 및 n-LDMOSFET인 P14/N14 및 P15/N15로 구성된 두개의 인버터(Inverter)로 이루어져 있으며,
    4개의 트랜지스터 P14, N14, P15 및 N15의 각 게이트 단자는 서로 연결되어 레벨쉬프트단(210)의 출력, T11에 연결되어 있고, N14 및 N15의 소스 단자는 접지에, P14 및 P15의 소스 단자는 고전압전원(VDDH)에 연결되어 있고,
    P14 및 14의 드레인 단자는 서로 연결되어 있고, P15 및 N15의 드레인 단자도 서로 연결되어 있는 고전압 구동회로
  4. 제1항에 있어서 출력단(230)은 후막형 p-LDMOSFET 및 n-LDMOSFET 트랜지스터인 P13 및 N13이 상보형으로 구성되어 있으며,
    P13의 게이트 단자는 버퍼단(220)의 한 출력인 T12에 연결되고, N13의 게이트 단자는 버퍼단(210)의 다른 출력인 T13에 연결되어 있으며,
    P13의 소스 단자는 고전압전원(VDDH)에 N13의 소스 단자는 접지에 연결되어 있고, P13과 N13의 각 드레인 단자가 서로 연결되어 최종출력(OUT)을 구성하는 고전압 구동회로
KR1020040057475A 2004-07-23 2004-07-23 플라즈마 디스플레이 패널 구동용 고전압 구동회로 KR100479765B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040057475A KR100479765B1 (ko) 2004-07-23 2004-07-23 플라즈마 디스플레이 패널 구동용 고전압 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057475A KR100479765B1 (ko) 2004-07-23 2004-07-23 플라즈마 디스플레이 패널 구동용 고전압 구동회로

Publications (1)

Publication Number Publication Date
KR100479765B1 true KR100479765B1 (ko) 2005-04-06

Family

ID=37302169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057475A KR100479765B1 (ko) 2004-07-23 2004-07-23 플라즈마 디스플레이 패널 구동용 고전압 구동회로

Country Status (1)

Country Link
KR (1) KR100479765B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952415B2 (en) 2008-11-25 2011-05-31 Samsung Electronics Co., Ltd. Level shift circuit and display device having the same
US10186208B2 (en) 2017-01-09 2019-01-22 Samsung Display Co., Ltd. Low voltage display driver

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952415B2 (en) 2008-11-25 2011-05-31 Samsung Electronics Co., Ltd. Level shift circuit and display device having the same
US8237487B2 (en) 2008-11-25 2012-08-07 Samsung Electronics Co., Ltd. Level shift circuit and display device having the same
US10186208B2 (en) 2017-01-09 2019-01-22 Samsung Display Co., Ltd. Low voltage display driver

Similar Documents

Publication Publication Date Title
US6768368B2 (en) Level shifter circuit and semiconductor device including the same
US7683668B1 (en) Level shifter
US6700429B2 (en) Semiconductor device
US7176741B2 (en) Level shift circuit
US5440249A (en) Voltage level translator circuit with cascoded output transistors
US20040178828A1 (en) Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption
US8847661B2 (en) Level shift device
US7759987B2 (en) Multi-channel semiconductor integrated circuit
US6040729A (en) Digital output buffer for multiple voltage system
US6670841B2 (en) Level shifting circuit
US7102410B2 (en) High voltage level converter using low voltage devices
US7400171B1 (en) Electronic switch having extended voltage range
US6819159B1 (en) Level shifter circuit
US7492210B2 (en) Voltage selection circuit
CN112671393A (zh) 电平转换电路
US5378945A (en) Voltage level converting buffer circuit
US6225838B1 (en) Integrated circuit buffers having reduced power consumption requirements
US7746145B2 (en) Level shift circuit capable of preventing occurrence of malfunction when low power supply fluctuates, and semiconductor integrated circuit including the circuit
EP3522374B1 (en) A switch circuit, corresponding device and method
KR100479765B1 (ko) 플라즈마 디스플레이 패널 구동용 고전압 구동회로
KR100647418B1 (ko) 분리 소자로 사용 가능한 레벨 변환기 출력 버퍼 회로
US20050134311A1 (en) Level shifter
US8866466B2 (en) Power generating circuit and switching circuit
JPH06283979A (ja) レベルシフタ回路
US20050151574A1 (en) High voltage output level shifter

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100319

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee