CN102904432B - 一种同步开关电源转换系统中的驱动控制电路 - Google Patents

Abstract

本发明涉及一种同步开关电源转换系统中的驱动控制电路及实现方法。该驱动控制电路控制第一开关管、第二开关管开启及关断。且该第一开关管是P型MOS管，该第二开关管是N型MOS管。该P型MOS管漏极与该N型MOS管漏极相连。该驱动控制电路包括零死区控制模块。该零死区控制模块根据所述P型MOS管和所述N型MOS管中一个的栅极电压控制另一个的栅极电压，从而使该P型MOS管关断的同时该N型MOS管开启，且该P型MOS管开启的同时该N型MOS管关断。本发明实现了零死区控制，能够应用于开关电源转换系统中。

Description

一种同步开关电源转换系统中的驱动控制电路

技术领域

本发明涉及模拟集成电路，尤其涉及开关电源。

背景技术

电源转换系统通常分为两种，一种是线性电源转换系统，另一种是开关电源转换系统。开关电源转换系统相对于线性电源转换系统具有转换过程中内部消耗功率低的特点，因此被广泛用于各种高效低功耗的电子系统中。

开关电源转换系统的核心是一组后级功率开关以及控制这组功率开关的电路。开关电源转换系统可分为同步、异步以及零电压转换等类型。其中，同步开关电源转换系统相对于异步开关电源转换系统来说，具备更低的内部功率消耗，这一点在低压系统中显得尤其突出。

在同步开关电源转换系统中，需要两组功率开关的同步切换，当一组功率开关关断时，另一组功率开关要同时打开，以保证转换电流的连续性。为了防止两组功率开关同时打开而导致穿通效应，一组功率开关关断后要等待一段时间再打开另外一组开关，这段时间被称为死区时间。死区时间越大，内部消耗的功率越大，从效率角度考虑要尽可能降低死区时间。另一方面，死区时间不能为负值，这会导致穿通，而且也会造成额外的内部消耗功率。死区时间的最理想数值是零。因此，在同步开关电源转换系统中，控制开关切换的驱动控制电路尤为重要。性能优异的驱动控制电路需要使功率开关的切换不随工艺参数而变化，以保证死区时间接近于零并且在任何情况下都不能为负值。

图1是传统同步开关电源转换系统中驱动器的示意图，该驱动器是一种传统的CMOS输出桥驱动器。图2是图1中开关管MP0、开关管MP1输入以及驱动器输出波形示意图。图1中，PMOS管MP0和NMOS管MN0是同步开关系统中的两个功率开关管。图2中，PG、NG、VOUT分别是MP0、MN0栅极波形图以及输出VOTU的波形图。

图1中，当输出信号VOUT欲从高电平转为低电平时，MP0的驱动部分电路1(由若干MOS管组成的电路)将驱动MP0的栅极PG节点由低电平向高电平翻转。当MP0在时间点t1(如图2所示)关闭后，等待一段时间于时间点t2处通过驱动部分电路2(由若干MOS管组成的电路)使MN0栅极NG节点由低电平向高电平翻转，从而将MN0打开。其中，Δt(＝t2-t1)被称为死区时间。死区时间要为正值，否则会有穿通发生，从而导致输出桥烧毁。同时，过大的死区时间会使输出波形畸变，增大系统失真度，也会使寄生体二极管的正向导通时间增加，从而在死区边界产生大的反向恢复电流，最终恶化系统的电磁干扰性能。

因此，尽可能减小死区时间成为同步开关电源转换系统中驱动器设计的主要任务之一。然而，减小死区时间面临着工艺偏差、参数失配以及工作条件变动等诸多因此影响，使得精确设定一个稳定的死区时间变得很困难。

发明内容

本发明提供了一种能解决以上问题的同步开关电源转换系统中的驱动控制电路。

在第一方面，本发明提供了一种驱动控制电路。该驱动控制电路控制第一开关管、第二开关管开启及关断。且该第一开关管是P型MOS管，该第二开关管是N型MOS管。该P型MOS管漏极与该N型MOS管漏极相连。该驱动控制电路包括零死区控制模块。该零死区控制模块根据所述P型MOS管和所述N型MOS管中一个的栅极电压控制另一个的栅极电压，从而使该P型MOS管关断的同时该N型MOS管开启，且该P型MOS管开启的同时该N型MOS管关断。

本发明以简单方式实现了零死区的功率开关切换，同时可以任意调节开关速度，非常方便地实现了极低的电磁干扰。本发明在降低电路成本的同时，提高了电路性能，使死区时间接近于零。

附图说明

下面将参照附图对本发明的具体实施方案进行更详细的说明，在附图中：

图1是传统同步开关电源转换系统中驱动器的示意图；

图2是图1中开关管MP0、开关管MP1输入以及驱动器输出波形示意图；

图3是本发明一个实施例的驱动控制电路原理结构图；

图4是图3电路中输出信号由高电平向低电平翻转时开关管MP0栅极和开关管MN0栅极电压的波形图；

图5是图3电路中输出信号由低电平向高电平翻转时开关管MP0栅极和开关管MN0栅极电压的波形图；

图6是图3驱动部分电路实现电路图；

图7是本发明一个实施例的驱动控制电路的实现图。

具体实施方式

图3是本发明一个实施例的驱动控制电路原理结构图，该驱动控制电路在同步开关电源转换系统中用于控制开关管MP0、MN0的开启(导通)及关断(断开)，并使死区时间接近于零。

图3中，该驱动控制电路包括零死区控制模块310、驱动部分电路1、驱动部分电路2、PMOS管MP0、NMOS管MN0；其中，MP0、MN0为功率开关管，且该MP0漏极、MN0漏极连接至输出端VOUT。

该驱动部分电路1、驱动部分电路2可以是一个由多个MOS管组成的桥驱动器。一个例子中，该驱动部分电路1由PMOS管MP4、NMOS管MN4通过串联方式实现，该驱动部分电路2由PMOS管MP5、NMOS管MN5通过串联方式实现，参见图6，图6是图3驱动部分电路实现电路图。

回至图3，该零死区控制模块310通过来自PMOS管MP0栅极的信号来控制驱动部分电路2的作用时序，并通过该驱动部分电路2的时序信号来实现对开关管MN0的开启(导通)或关断(断开)；同时，该零死区控制模块310通过来自NMOS管MN0栅极的信号来控制驱动部分电路1的作用时序，并通过该驱动部分电路1的时序信号来实现对开关管MP0的开启(导通)或关断(断开)。并且该零死区控制模块310可使开关管MP0在开启的时刻，关断开关管MN0；并在开关管MN0开启的时刻，关断开关管MP0，从而使死区时间即两个开关管同时关断的时间接近于0，实现了零死区时间控制。下面将详细阐述该零死区控制模块310如何实现对零死区时间的控制。

图4是图3电路中输出信号VOUT由高电平向低电平翻转时开关管MP 0栅极和开关管MN0栅极电压的波形图。当输出信号VOUT需要从高电平向低电平翻转时，零死区控制模块310需要通过其内部上拉管(如一PMOS管)、驱动部分电路1使MP0的栅极电压(PG点电压)从低电平向高电平线性增大；当MP 0的栅极电压升至A点(参见图4)处时，零死区控制模块310通过其内部上拉管(如一NMOS管)、驱动部分电路2使MN0的栅极电压从低电平向高电平线性增大。

上述A点电压VA为：

VA＝VDD-2*VTHp                    (1)

其中，VDD为电源电压，VTHp为P型MOS管阈值电压的绝对值。公式(1)说明PG电压在上升到(VDD-2*VTHp)时，NG电压开始上升。

并且设计使得，

SRp1/SRn1＝VTHp/VTHn              (2)

其中，SRp1为MP0的栅极电压上升速率，SRn1为MN0的栅极电压上升速率，VTHp为MP0阈值电压绝对值，VTHn为MN0阈值电压绝对值。公式(2)说明，PG波形与NG波形的上升斜率相同。

由图4可知，在满足上述公式(1)、(2)条件下，输出信号VOUT由高电平向低电平翻转时，在t时刻，即MP0栅极电压(PG电压)上升到VDD-VTHp且MN0栅极电压(NG电压)上升到VTHn时，开关管MP0关断与开关管MN0开启同时发生，从而实现了零死区时间控制。

图5是图3电路中输出信号VOUT由低电平向高电平翻转时开关管MP0栅极和开关管MN0栅极电压的波形图。当输出信号VOUT从低电平向高电平翻转时，零死区控制模块310需要通过其内部下拉管(如一NMOS管)、驱动部分电路2使功率管MN0的栅极电压(NG点电压)从高电平向低电平线性降低。当MN0的栅极电压降至B点(参见图5)处时，零死区控制模块310通过其内部下拉管(如一NMOS管)、驱动部分电路1使功率管MP0的栅极从高电平向低电平线性降低。

上述B点电压VB为：

VB＝2*VTHn                    (3)

其中，VTHn为N型MOS管阈值电压的绝对值。公式(3)说明NG电压在下降到2*VTHn时，PG电压开始下降。

并且设计使得，

SRn2/SRp2＝VTHn/VTHp                (4)

其中，SRn2为MN0的栅极电压下降速率，SRp2为MP0的栅极电压下降速率，VTHn为MN0阈值电压绝对值，VTHp为MP0阈值电压绝对值。公式(4)说明，NG波形与PG波形的下降斜率相同。

由图5可知，在满足上升公式(3)、(4)条件下，输出信号VOUT由低电平向高电平翻转时，在t时刻，即MN0即栅极电压(NG电压)下降到VTHn且MP0栅极电压(PG电压)下降到VDD-VHTTp时，开关管MN0关断与开关管MP0开启同时发生，从而实现了零死区时间控制。图7是本发明一个实施例的驱动控制电路实现图。该驱动控制电路中的零死区控制模块310包括PMOS管栅极电压阈值判断电路311、NMOS管栅极电压阈值判断电路312，以及包括与非门I0、非门I1、与门I2、非门I3；其中，该PMOS管栅极电压阈值判断电路311包括PMOS管MP1、PMOS管MP2、NMOS管MN1，且MP1、MP2、MN1串联，MP1接VDD，MN1接地；该NMOS管栅极电压阈值判断电路312包括PMOS管MP3、NMOS管MN2、NMOS管MN3，且MP3、MN2、MN3串联，MP3接VDD，MN3接地。

图7中，开关管MP0源级接VDD，其栅极与MP2、MN1栅极相连。该MP2、MN1漏极连接到反向器I1的输入端，且该反向器I1的输出为与门I2的一个输入，该与门I2的另一个输入则与该电路的输入VIN相连。该与门I2的输出连接至驱动部分电路2的输入，且该驱动部分电路2的输出连接至开关管MN0的栅极。同时，该MN0的栅极连接至MP3、MN2的栅极；该MP3、MN2漏极连接至与非门I0的一个输入端，而VIN则通过一反向器I3与该与非门I0的另一个输入相连。该与非门I0的输出与该驱动部分电路1的输入相连，该驱动部分电路1的输出连接至该MP0栅极。

下面阐述图7电路如何实现开关管MN0开启的同时关断开关管MP0。

开关管MP0栅极(PG点)电压在由0向VDD-2*VTHp上升过程中，MP1、MP2开启(即导通)，则此时反向器I1电压由高电平1翻转为低电平0。与门I2一端输入电压为0，则其输出为0。该低电平0经驱动部分电路2进行信号增强后，输出仍为0。则此时开关管MN0栅极(NG电压)电压为0，因此开关管MN0处于关断(即断开)状态。由于MN0栅极与MP3、MN2栅极相连，因此在MN0栅极电压为0时，MP3、MP2栅极电压为0，MN2、MN3处于关断(即断开)状态。因此，由MP3、MN2、MN3组成的NMOS管栅极电压阈值判断电路输出电压为1。则与非门I0一个输入端电压为1，则其输出跟随另一个输入端，且该与非门I0另一个输入端为VIN非，因此与非门I0输出为VIN。此时，电压VIN经驱动部分电路1进行信号增强后，输出至MP0的栅极(PG点)。由此可见，MP0栅极(PG点)电压在由0向VDD-2*VTHp上升过程中，仅开关管MP0起作用，且其栅极电压与输入电压VIN成正比，而开关管MN0则一直处于关断(断开)状态。

当开关管MP0栅极(PG点)电压大于VDD-2*VTHp后，MP1、MP2处于关断(断开)状态，则非门I1电压由0翻转为1。此时，与门I2跟随输入电压VIN。而后驱动部分电路2对VIN进行信号增强，再输出至MN0的栅极。因此，在MP0栅极电压大于VDD-2*VTHp后，开关管MP0通过PMOS管栅极电压阈值判断电路以及与门I2强制上拉MN0的栅极电压。并在满足SRp1/SRn1＝VTHp/VTHn情况下，MP0栅极电压上升到VDD-VHTp时，MN0栅极电压上升到VTHn。此时MP0由开启状态切换到关断状态，同时MN0由关断状态切换到开启状态。由于此切换是在一个固定时刻(图4中的t时刻)完成，因此死区时间为0，从而实现了零死区时间控制。

下面继续阐述图7电路如何实现开关管MP0开启的同时关断开关管MN0。

MN0栅极(NG)电压由VDD开始下降，则MN2、MN3处于开启(导通)状态，由MP3、MN2、MN3组成的NMOS管栅极电压阈值判断电路输出为0。经与非门I0后输出为高电平，再经驱动部分电路1信号放大后输出至开关管MP0栅极(PG)。此时，MP0处于关断(断开)状态，其不起任何作用。

在MN0栅极(NG)电压下降到2*VTHn后，则MN2、MN3处于关断(断开)状态，由MP3、MN2、MN3组成的NMOS管栅极电压阈值判断电路输出为高电平1，则电压VIN经与非门I0后输出为VIN。该VIN经驱动部分电路1进行信号放大后，输出至开关管MP0。因此，在MN0电压小于2*VHTTn后，开关管MN0通过NMOS管栅极电压阈值判断电路以及与非门I0强制下拉MP0的栅极电压。并在需满足SRn2/SRp2＝VTHn/VTHp情况下，MN0电压下降到VTHn时，MP0电压下降到VDD-VHTp。此时MN0由开启状态切换到关断状态，同时MP0由关断状态切换到开启状态。由于此切换是在一个固定时刻(图5中的t时刻)完成，因此死区时间为0，从而实现了零死区时间控制。

需要说明的是，以上仅以PMOS管MP0栅极电压上升至VDD-2VTHp时NMOS管MN0栅极电压开始上升，并且满足SRp1/SRn1＝VTHp/VTHn为例说明MP0关断、MN0开启同时发生(参见图4及其说明部分)。实际上，不限于此。只要MP0栅极电压上升至VDD-k1*VTHp时MN0栅极电压开始上升，并且满足SRp1/SRn1＝(k1-1)*VTHp/VTHn，就能够实现MP0关断、MN0开启的同时发生；其中，k1为大于1的正整数。具体驱动电路的实现电路是：PMOS管栅极电压阈值判断电路(参见图7)包括k1个相互串联的PMOS管，例如k1＝2时，该PMOS管栅极电压阈值判断电路311包括两个相互串联的PMOS管MP1和MP2。

并且，以上仅以NMOS管MN0栅极电压下降至2VTHn时PMOS管MP0栅极电压开始下降，并且满足SRn2/SRp2＝VTHn/VTHp为例说明MN0关断、MP0开启同时发生(参见图5及其说明部分)。实际上，不限于此。只要MN0栅极电压下降至k2*VTHn时MP0栅极电压开始下降，并且满足SRn2/SRp2＝(k2-1)*VTHn/VTHp，就能够实现MN0关断、MP0开启的同时发生；其中，k2为大于1的正整数。具体驱动电路的实现电路是：NMOS管栅极电压阈值判断电路(参见图7)包括k2个相互串联的NMOS管，例如k2＝2时，该NMOS管栅极电压阈值判断电路312包括两个相互串联的NMOS管MN1和MN2。

显而易见，在不偏离本发明的真实精神和范围的前提下，在此描述的本发明可以有许多变化。因此，所有对于本领域技术人员来说显而易见的改变，都应包括在本权利要求书所涵盖的范围之内。本发明所要求保护的范围仅由所述的权利要求书进行限定。

Claims (8)

1.一种驱动控制电路，其中，该驱动控制电路控制第一开关管、第二开关管开启及关断，其特征在于，该第一开关管是P型MOS管(MP0)，该第二开关管是N型MOS管(MN0)，并且该P型MOS管(MP0)漏极与该N型MOS管(MN0)漏极相连；

该驱动控制电路包括：

零死区控制模块，根据所述第一开关管(MP0)和所述第二开关管(MN0)中一个的栅极电压控制另一个的栅极电压，从而使该第一开关管(MP0)关断的同时该第二开关管(MN0)开启，且该第一开关管(MP0)开启的同时该第二开关管(MNO)关断；

该电路还包括第一驱动部分电路和第二驱动部分电路；

该第一驱动部分电路连接至所述第一开关管(MP0)与所述零死区控制模块之间，其通过来自该第一开关管(MP0)的信号控制所述第二驱动部分电路，并通过该第二驱动部分电路实现对所述第二开关管(MNO)的开启或关断；

该第二驱动部分电路连接至所述第二开关管(MNO)与所述零死区控制模块之间，其通过来自该第二开关管(MN0)的信号控制所述第一驱动部分电路，并通过该第一驱动部分电路实现对所述第一开关管(MP0)的关断或开启；

其中，在该驱动控制电路的输出需要由高电平向低电平翻转时，所述零死区控制模块使该第一开关管(MP0)栅极电压线性增大，并在该电压升至VDD-k1*VTHp时，控制所述第二开关管(MN0)栅极电压从低电平开始线性增大，从而使该第一开关管(MP0)关断的同时该第二开关管(MN0)开启；

其中，VDD是工作电压；VTHp是所述第一开关管(MP0)阈值电压绝对值；k1是大于1的正整数。

2.如权利要求1所述的一种驱动控制电路，其特征在于，在该驱动控制电路的输出需要由低电平向高电平翻转时，所述零死区控制模块使该第二开关管(MNO)栅极电压线性减小，并在该电压降到k2*VTHn时，控制所述第一开关管(MP0)栅极电压从高电平开始线性减小，从而使该第二开关管(MNO)关断的同时该第一开关管(MP0)开启；

其中，VTHn是所述第二开关管(MN0)阈值电压绝对值；k2是大于1的正整数。

3.如权利要求2所述的一种驱动控制电路，其特征在于，满足：

SRp1/SRn1＝(k1-1)*VTHp/VTHn

其中，SRp1为第一开关管(MP0)栅极电压上升速率，SRn1为第二开关管(MN0)栅极电压上升速率。

4.如权利要求2所述的一种驱动控制电路，其特征在于，满足：

SRn2/SRp2＝(k2-1)*VTHn/VTHp，

其中，SRn2为第二开关管(MN0)栅极电压下降速率，SRp2为第一开关管(MP0)栅极电压下降速率。

5.如权利要求1所述的一种驱动控制电路，其特征在于，所述零死区驱动控制电路包括第一开关管电压阈值判断电路、第二开关管电压阈值判断电路，以及包括与非门(I0)、第一非门(I1)、与门(I2)、第二非门(I3)；

所述第一开关管电压阈值判断电路的输入与所述第一开关管栅极相连，其输出与所述第一非门(I1)输入相连；

所述与门(I2)一个输入端与所述第一非门(I1)的输出相连，另一个输入端连接至该驱动控制电路的输入(VIN)，其输出通过所述第二驱动部分电路与所述第二开关管(MNO)栅极相连；

所述第二开关管电压阈值判断电路的输入与所述第二开关管栅极相连，其输出连接至所述与非门(I0)的一个输入端；

所述与非门(I0)的另一个输入端与所述第二非门(I3)输出相连，其输出通过所述第一驱动部分电路与所述第一开关管(MP0)栅极相连；

所述与非门(I0)输入端连接至该驱动控制电路的输入(VIN)。

6.如权利要求5所述的一种驱动控制电路，其特征在于，所述第一开关管电压阈值判断电路包括k1个相互串联的PMOS管和第一NMOS管(MN1)；其中，k1为大于1的正整数；

所述k1个相互串联的PMOS管与所述第一NMOS管串联；

所述第一NMOS管(MN1)栅极与所述第一开关管(MP0)栅极相连；

所述第一NMOS管(MN1)漏极连接至所述第一非门(I1)输入端。

7.如权利要求5所述的一种驱动控制电路，其特征在于，第二开关管电压阈值判断电路包括第三PMOS管(MP3)和k2个相互串联的NMOS管；其中，k2为大于1的正整数；

所述k2个相互串联的NMOS管与所述第三PMOS管(MP3)相互串联；

所述第三PMOS管(MP3)栅极连接至所述第二开关管(MNO)；

所述第三PMOS管(MP3)漏极连接至所述与非门(I0)的一个输入端。

8.如权利要求1至7之一所述的一种驱动控制电路，其特征在于，该驱动控制电路用在开关电源转换系统中。