CN115632651B

CN115632651B - 一种无静态电流的电平转换电路

Info

Publication number: CN115632651B
Application number: CN202211523619.1A
Authority: CN
Inventors: 黄胜明; 范嘉琪
Original assignee: Suzhou Regu Technology Inc
Current assignee: Suzhou Regu Technology Inc
Priority date: 2022-12-01
Filing date: 2022-12-01
Publication date: 2023-03-21
Anticipated expiration: 2042-12-01
Also published as: CN115632651A

Abstract

本发明公开了一种无静态电流的电平转换电路，包括电源端VDD、接地端VSS、输入端VIN、输出端VOUT；P型MOSFET：PM0、PM1、PM2、PM3、PM4、PM5、PM6、PM7、PM8；N型MOSFET：NM0、NM1、NM2；电容：C0、C1；电阻：R0；当输入控制信号的高低电平介于0.8~0V之间、模拟开关电路的电源电压介于1.8~3.6V时，无论控制信号是处于逻辑低（模拟开关通道关断）还是逻辑高（模拟开关通道开通），稳定状态下模拟开关芯片没有功耗（静态电流），同时保证较高的转换速度。

Description

一种无静态电流的电平转换电路

技术领域

本发明涉及电子电路技术领域，具体涉及一种无静态电流的电平转换电路。

背景技术

在新一代电子电路设计中，随着低电压逻辑的引入，系统内部常常出现输入/输出（I/O）电压域不同的问题。不同的I/O接口所需要的电压不一致不能直接进行信号交换，所以必须设计出电平转换电路，用在不同电压域电路单元之间，用于将低压的逻辑信号转换为高压的逻辑信号。不同的应用对电平转换电路要求不同，主要性能指标为速度和功耗。而常见的高速电平转换电路需要的功耗大，而低功耗电平转换电路又不能很好地满足高速的需要。

图1所示是一种常用电平转换电路的示意图，例如从in是0~1V转换到out是0~3.3V（vddh=3.3V）。当输入端是低电平时（例如低于0.3V），NMOSFET n2截止，PMOSFET P2导通，此时outbk等于vddh-vt (vt是n1的开启阈值电压，例如典型值0.65V）；导致n3导通，p3截止，out被下拉到地，即接近0V。因此p4导通，把outb上拉到接近vddh。在此状态下，这个电平转换电路没有静态电流。当进行高电平转换时，例如把0.8V的输入电平转换为输出是3.3V的电平，即in=0.8V，n2导通（其阈值电压是0.65V），但此时p2也导通。如果需要把outb的电位下拉到n3的阈值电压0.65V以下，需要把p2的宽长比设计的足够小即导通电阻足够大，把n2的宽长比设计的足够大即导通电阻足够小。由于outb低于0.65V，n3截止，p3导通，out等于vddh=3.3V，实现了从输入0.8V到输出3.3V的高电平转换。但是，在这种状态下，由于n2和p2都导通，因此，有从vddh经过n1到p2再经过n2到地的电流通路，即有静态电流（功耗）存在。为了减小这一静态电流，也有电平转换电路中把n1用一个电阻来替换，达到减小这一静态电流的目的。但如果这个限流电阻太大，不仅占用较大的芯片版图面积，同时也会影响从输入到输出的低电平转换速度。

发明内容

针对现有技术的不足，本发明目的在于提供一种无静态电流的电平转换电路，可以解决现有技术电路电平转换过程中高速和低功耗无法兼具的技术问题，不仅把电平转换电路的静态电流降低到接近0，还能保证较高的转换速度。

为实现上述发明目的，本发明提供以下技术方案：

一种无静态电流的电平转换电路，包括电源端VDD、接地端VSS、输入端VIN、输出端VOUT；P型MOSFET： PM0、PM1、PM2、PM3、PM4、PM5、PM6、PM7、PM8；N型MOSFET：NM0、NM1、NM2；电容：C0、C1；电阻：R0；其中输入端VIN连接C1的b端和C0的b端及NM0的栅极端g；输出端VOUT连接PM1的漏端d和NM1的漏端d及PM3的栅极端g；PM0的栅极端g接NM2的源端s和C1的a端，PM0的源端s接PM2、PM3、PM4的漏端d和PM2的栅极端g，PM0漏端d接NM0的漏端d和PM1的栅极端g和NM1的栅极端g，PM0的衬底端b接电源端VDD。PM1的源端s和衬底端b接电源端VDD。PM2、PM3、PM4、PM5的源端s和PM3、PM4、PM5的衬底端b接电源端VDD。PM4的栅极g端接C0的a端和R0的b端和PM5的漏端d及PM6的源端s。PM5的栅极端g接R0的a端。PM6的漏端d和PM6栅极端g接PM7的源端s及NM2的栅极端g和NM2的漏端d。PM7的漏端d和PM7栅极端g接PM8的源端s。PM8的漏端d和PM8栅极端g接接地端VSS。PM6、PM7、PM8的衬底端b接电源端VDD。NM0的源端s和NM0的衬底端b接接地端VSS。NM1的源端s和NM1的衬底端b接接地端VSS。NM2的衬底端b接接地端VSS。

本发明中，输入端VIN小于0.3V时，NM0截止，NM2的漏极电平近似等于PM5、PM6、PM7和PM8的分压，PM0导通；在PM1和NM1的栅极电平近似等于VDD时，PM1截止，VOUT被下拉到地，完成低电平转换；此后，PM3导通，PM0的源极电平被上拉到接近VDD，即PM1的栅极电平接近VDD，导致PM1处于完全关断状态。

本发明中，输入端VIN从0瞬间上升到0.8V时，在电容C1的作用下，PM0的栅极电平被瞬间抬高，在PM0处于导通状态下，PM1和NM1的栅极电平被下拉到低于NM1的阈值电压，导致VOUT接近VDD，完成高电平转换；此后，由于PM3截止，导致PM0截止，PM1和NM1的栅极电平被下拉到地，NM1完全截止。

本发明中，VIN从0.8V瞬间下拉到0V时，在电容C0和R0的作用下，PM4栅极的电平瞬间下降，导致PM4从亚阈值工作的微导通状态进入完全导通状态，PM0的栅极电平瞬即接近VDD，使PM1和NM1的栅极电平瞬间上升，加速低电平转换过程。

本发明中，NM0的导通电阻小于PM0的导通电阻。

本发明的技术效果是：本发明设计了从低压逻辑高电平例如0.8~1.2V向高压逻辑高电平例如1.8~5.0V转换时的无静态电流控制转换电路，其特点是电平转换电路无静态功耗，对于要求超低功耗或无功耗的应用具有十分重要意义。

附图说明

图1是现有技术常用电平转换电路的示意图；

图2所示是本发明提出的电平转换电路。

具体实施方式

由图2所示，本发明提出的电平转换电路，包括电源端VDD、接地端VSS、输入端VIN、输出端VOUT；P型MOSFET： PM0、PM1、PM2、PM3、PM4、PM5、PM6、PM7、PM8；N型MOSFET：NM0、NM1、NM2；电容：C0、C1；电阻：R0；其中输入端VIN连接C1的b端和C0的b端及NM0的栅极端g；输出端VOUT连接PM1的漏端d和NM1的漏端d及PM3的栅极端g；PM0的栅极端g接NM2的源端s和C1的a端，PM0的源端s接PM2、PM3、PM4的漏端d和PM2的栅极端g，PM0漏端d接NM0的漏端d和PM1的栅极端g和NM1的栅极端g，PM0的衬底端b接电源端VDD。PM1的源端s和衬底端b接电源端VDD。PM2、PM3、PM4、PM5的源端s和PM3、PM4、PM5的衬底端b接电源端VDD。PM4的栅极g端接C0的a端和R0的b端和PM5的漏端d及PM6的源端s。PM5的栅极端g接R0的a端。PM6的漏端d和PM6栅极端g接PM7的源端s及NM2的栅极端g和NM2的漏端d。PM7的漏端d和PM7栅极端g接PM8的源端s。PM8的漏端d和PM8栅极端g接接地端VSS。PM6、PM7、PM8的衬底端b接电源端VDD。NM0的源端s和NM0的衬底端b接接地端VSS。NM1的源端s和NM1的衬底端b接接地端VSS。NM2的衬底端b接接地端VSS。

本发明电路中，PM5、PM6、PM7和PM8在稳定状态下都是当其栅极电位等于其漏极电位，其本征阈值电压是大约0.75V。但由于衬底偏置效应，PM6、PM7和PM8的实际阈值分别是0.8V、0.85V和0.9V。因此，当VDD=3.3V时，PM5、PM6、PM7和PM8都工作在饱和区，并且处于微导通即亚阈值工作区状态，即通过它们的电流很小，小于10nA。如果VDD比3.3V高，例如5V，那么就需要在PM5、PM6、PM7和PM8的串联通路上再增加两个同样的PMOSFET串联。当进行低电平转换时，即VIN小于0.3V时，NM0截止，NM2的漏极电平近似等于PM5、PM6、PM7和PM8的分压即1.75V，因此PM0的栅极电平是大约1.1V（1.8V减去NM2的阈值电压）。此时PM0的源极电平等于VDD减去PM2的阈值电压，即2.55V，因此PM0导通。所以在PM1和NM1的栅极电平近似等于VDD，PM1截止，VOUT被下拉到地，完成低电平转换。此后，PM3导通，PM0的源极电平被上拉到接近VDD，即PM1的栅极电平接近VDD，导致PM1处于完全关断状态。此状态下电平转换电路没有静态电流。当进行高电平转换时，例如VIN从0瞬间上升到0.8V，由于电容C1的作用，PM0的栅极电平被瞬间抬高到1.9V。尽管此时PM0仍处于导通状态，但设计NM0的宽长比（导通电阻）小于PM0的导通电阻，保证此状态下PM1和NM1的栅极电平被下拉到低于NM1的阈值电压即0.65V，导致VOUT接近VDD，完成从VIN=0.8V到VOUT=3.3V的高电平转换。此后，由于PM3截止，PM0的源极电平减小到VDD减去PM2的阈值电压，即2.55V，导致PM0截止，PM1和NM1的栅极电平被下拉到地，NM1完全截止。此后整体转换电路处于稳定状态，也没有静态电流。

本发明电路中R0、C0和PM4的作用是为了提高转换速度。当处于稳定的高电平状态，即VIN=0.8V，VOUT=3.3V，此后进行低电平转换，即VIN瞬间从0.8V下拉到0V，由于电容C0和R0的作用，PM4栅极的电平会瞬间下降，导致PM4从亚阈值工作的微导通状态进入完全导通状态，结果是PM0的栅极电平瞬即接近VDD。因此PM1和NM1的栅极电平就会瞬间上升，加速低电平转换过程。因此，本发明提出的电平转换电路既能保证较高的电平转换速度，更重要的是无静态电流（功耗），十分有利于降低电子系统功耗。

本发明电路实际应用于控制模拟开关电路通道的开和关，当输入控制信号的高低电平介于0.8~0V之间、模拟开关电路的电源电压介于1.8~3.6V时，无论控制信号是处于逻辑低（模拟开关通道关断）还是逻辑高（模拟开关通道开通），稳定状态下模拟开关芯片没有功耗（静态电流）。因此，本发明电路的实际应用效果良好，和设计完全吻合。

需要说明的是，本发明通过对现有技术电路的调整，解决了现有技术中电路电平转换过程中高速和低功耗无法兼具的技术问题，在本发明电路结构及条件下，达到了本发明的目的，并取得了预期的技术效果。本发明具体实施方式给出的实施例，仅仅是为了方便对本发明技术方案的描述，其实施方式并不限于这里所述的实施例，本领域技术人员根据本发明揭示，不脱离本发明范畴所做出的改进和修改都应在本发明保护范围之内。

Claims

1.一种无静态电流的电平转换电路，其特征是：包括电源端VDD、接地端VSS、输入端VIN、输出端VOUT；P型MOSFET： PM0、PM1、PM2、PM3、PM4、PM5、PM6、PM7、PM8；N型MOSFET：NM0、NM1、NM2；电容：C0、C1；电阻：R0；其中输入端VIN连接C1和C0的一端及NM0的栅极端；输出端VOUT连接PM1的漏端和NM1的漏端及PM3的栅极端；PM0的栅极端接NM2的源端和C1的另一端，PM0的源端接PM2、PM3、PM4的漏端和PM2的栅极端，PM0漏端接NM0的漏端和PM1的栅极端和NM1的栅极端，PM0的衬底端接电源端VDD，PM1的源端和衬底端接电源端VDD，PM2、PM3、PM4、PM5的源端和PM3、PM4、PM5的衬底端接电源端VDD，PM4的栅极端接C0的另一端和R0的一端和PM5的漏端及PM6的源端，PM5的栅极端接R0的另一端，PM6的漏端和PM6栅极端接PM7的源端及NM2的栅极端和NM2的漏端，PM7的漏端和PM7栅极端接PM8的源端，PM8的漏端和PM8栅极端接接地端VSS，PM6、PM7、PM8的衬底端接电源端VDD，NM0的源端和NM0的衬底端接接地端VSS，NM1的源端和NM1的衬底端接接地端VSS，NM2的衬底端接接地端VSS。

2.根据权利要求1所述的无静态电流的电平转换电路，其特征是：输入端VIN小于0.3V时，NM0截止，NM2的漏极电平近似等于PM5、PM6、PM7和PM8的分压，PM0导通；在PM1和NM1的栅极电平近似等于VDD时，PM1截止，VOUT被下拉到地，完成低电平转换；此后，PM3导通，PM0的源极电平被上拉到接近VDD，即PM1的栅极电平接近VDD，导致PM1处于完全关断状态。

3.根据权利要求1所述的无静态电流的电平转换电路，其特征是：输入端VIN从0瞬间上升到0.8V时，在电容C1的作用下，PM0的栅极电平被瞬间抬高，在PM0处于导通状态下，PM1和NM1的栅极电平被下拉到低于NM1的阈值电压，导致VOUT接近VDD，完成高电平转换；此后，由于PM3截止，导致PM0截止，PM1和NM1的栅极电平被下拉到地，NM1完全截止。

4.根据权利要求1所述的无静态电流的电平转换电路，其特征是：VIN从0.8V瞬间下拉到0V时，在电容C0和R0的作用下，PM4栅极的电平瞬间下降，导致PM4从亚阈值工作的微导通状态进入完全导通状态，PM0的栅极电平瞬间接近VDD，使PM1和NM1的栅极电平瞬间上升，加速低电平转换过程。

5.根据权利要求1或2所述的无静态电流的电平转换电路，其特征是：NM0的导通电阻小于PM0的导通电阻。