JP6414275B2 - 階調電圧生成回路、データ線ドライバー、半導体集積回路装置、及び、電子機器 - Google Patents

Description

本発明は、ＬＣＤ（Liquid Crystal Display：液晶表示）パネル等の表示パネルのデータ線を駆動するデータ線ドライバーに関する。さらに、本発明は、そのようなデータ線ドライバーを内蔵する半導体集積回路装置、及び、データ線ドライバーを含む表示パネル駆動回路を用いる電子機器等に関する。

例えば、ＨＴＰＳ（高温ポリシリコン）のＴＦＴ（薄膜トランジスター）を使用するＬＣＤパネルは、多階調（高精度）であると共に、超高速でデータ線を駆動する必要がある。特に、データ線ドライバーに含まれている限られた数の階調電圧生成回路によってＬＣＤパネルの１ライン分の画素を順次駆動する場合には、画像データの変化に対応して、階調電圧生成回路から出力される階調電圧を短時間で立ち上がらせたり立ち下がらせたりしなければならない。

そのために、従来から、階調電圧生成回路に使用されるオペアンプにおいて、差動段に流れる定常電流を増加させたり、出力トランジスターの能力を高めたりすることによって、オペアンプの能力を高めることが行われている。しかしながら、差動段や出力段において定常電流を増加させると、消費電力が増大してしまう。

あるいは、最終的な階調電圧を決定する高精度アンプと、階調変化時に階調電圧を素早く変化させる高駆動アンプとを並列接続することによって、高速でデータ線を駆動することも考えられる。しかしながら、高駆動アンプは高い駆動能力を有しているので、負荷によって発振してしまうことが多いという問題がある。

関連する技術として、特許文献１には、定常的な駆動電流を増大させることなく、スルーレートを高速化することが可能なオペアンプ、及び、それを用いた液晶駆動装置が開示されている。このオペアンプは、一対のトランジスターから成る差動対を用いて正相入力信号と逆相入力信号の電位差に応じた電圧信号を生成する少なくとも１つの差動入力部と、この差動入力部で生成される電圧信号に応じた論理レベルの出力信号を生成して出力する出力部と、正相入力信号又は逆相入力信号が急峻に変動したことを検出して補助電流を生成する少なくとも１つの補助電流生成部と、所定の基準電流と補助電流とを足し合わせて差動入力部の駆動電流を生成する駆動電流生成部とを有する。

しかしながら、特許文献１のオペアンプによれば、正相入力信号又は逆相入力信号が急峻に変動したことを検出した後に、差動入力部の駆動電流を増加させてスルーレートが高速化されるので、入力信号の変動からスルーレートの高速化までに時間差が生じて、応答が遅れてしまうことになる。

特開２０１１−１７２２０３号公報（段落００１１−００１３、図１）

そこで、上記の点に鑑み、本発明の目的の１つは、データ線ドライバーにおいて、画像データが変化したときの階調電圧の立ち上がり及び立ち下がり特性を向上させて、表示パネルのデータ線を高速で駆動できるようにすることである。

以上の課題を解決するため、本発明の１つの観点に係るデータ線ドライバーは、画像データに基づいて階調電圧を生成することにより、表示パネルのデータ線を駆動するデータ線ドライバーであって、画像データを第１の変換特性に従ってＤ／Ａ（ディジタル／アナログ）変換して第１の画像信号を出力する第１のＤＡＣ（ディジタル／アナログ変換器）と、第１のＤＡＣから出力される第１の画像信号を増幅して第１の出力信号を生成し、該第１の出力信号を階調電圧出力端子に供給する第１の増幅器と、画像データを第２の変換特性に従ってＤ／Ａ変換して第２の画像信号を出力する第２のＤＡＣと、第２のＤＡＣから出力される第２の画像信号を微分する微分回路と、微分回路によって微分された第２の画像信号を増幅して第２の出力信号を生成し、該第２の出力信号を階調電圧出力端子に供給する第２の増幅器とを具備する。

本発明の１つの観点によれば、第１の画像信号を増幅する第１の増幅器の出力信号と、微分された第２の画像信号を増幅する第２の増幅器の出力信号とを合成することにより、画像データが変化したときの階調電圧の立ち上がり及び立ち下がり特性を向上させて、表示パネルのデータ線を高速で駆動することができる。

ここで、第１のＤＡＣが、表示パネルのガンマ特性を補正する第１の変換特性に従って画像データをＤ／Ａ変換し、第２のＤＡＣが、表示パネルのガンマ特性及び第２の増幅器のリニアリティを補正する第２の変換特性に従って画像データをＤ／Ａ変換するようにしても良い。表示パネルのガンマ特性を補正することにより、画像データの値に対する表示パネルの透過率特性又は発光特性を直線に近付けることができる。また、第２の増幅器のリニアリティを補正することにより、第２の増幅器の出力特性を直線に近付けることができる。

また、第１の増幅器が、第１のＤＡＣから出力される第１の画像信号を、オーバーオールの負帰還を伴って増幅し、第２の増幅器が、微分回路によって微分された第２の画像信号を、オーバーオールの負帰還なしで増幅するようにしても良い。第１の増幅器は、オーバーオールの負帰還がかけられることにより、第１の画像信号を高精度で増幅することが可能である。一方、第２の増幅器にオーバーオールの負帰還をかけないことにより、リンギング等が発生し難く、また、出力インピーダンスが高くなるので第１の増幅器の動作に対する影響が低減する。

さらに、第２の増幅器が、所定の範囲の入力電圧に対して不感帯を有するようにしても良い。その場合には、第２の増幅器は、第２のＤＡＣから出力される第２の画像信号のレベルが大きく変化したときに動作する一方、第２の画像信号の多少のレベル変動に対しては動作しないので、第１の増幅器が階調電圧を収束させる動作に対する影響をさらに低減することができる。

以上において、第２の増幅器のスルーレートが、第１の増幅器のスルーレートよりも大きいことが望ましい。その場合には、第２の増幅器による階調電圧の波形改善効果が大きくなる。また、第２の増幅器の出力トランジスターのサイズが、第１の増幅器の出力トランジスターのサイズよりも大きいことが望ましい。その場合には、第２の増幅器が、高い駆動能力でデータ線を駆動することができる。

本発明の１つの観点に係る半導体集積回路装置は、上記いずれかのデータ線ドライバーを具備する。これにより、データ線ドライバーを含む回路を小型化して、表示パネルの近傍に配置することができる。

本発明の１つの観点に係る電子機器は、（ｉ）表示パネルと、（ii）上記いずれかのデータ線ドライバーを含み、表示パネルを駆動する表示パネル駆動回路とを具備する。これにより、データ線が高速で駆動される表示パネルを備えた電子機器を提供することができる。

本発明の一実施形態に係るデータ線ドライバーを含む画像表示部の図。 図１に示すデータ線ドライバーの構成例を示す回路図。 一般的な表示パネルのガンマ特性とガンマ補正との関係を示す図。 第２の増幅器のリニアリティとリニアリティ補正との関係を示す図。 第１及び第２の増幅器の出力信号及び階調電圧の波形を示す図。 第１及び第２の増幅器として使用可能なオペアンプの構成例を示す回路図。 ビデオプロジェクターの主要構成を示すブロック図。 図７に示す光学系の構成例を示す概略図。

以下、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
図１は、本発明の一実施形態に係るデータ線ドライバーを含む画像表示部の構成例を示すブロック図である。図１に示すように、この画像表示部は、表示制御回路１と、表示パネル駆動回路２と、表示パネル１００とを含み、外部から供給される画像データ等に基づいて画像を表示する。

表示パネル１００は、赤系の色（Ｒ）、緑系の色（Ｇ）、及び、青系の色（Ｂ）の画素を有するカラー表示パネルであっても良いし、単色の画素を有する単色の表示パネルであっても良い。特に、ビデオプロジェクター向けの用途においては、赤系の色（Ｒ）、緑系の色（Ｇ）、及び、青系の色（Ｂ）の画像を形成するために、３種類の表示パネルが設けられても良い。その場合には、３種類の表示パネルに対応して、３種類のデータ線ドライバーが設けられても良い。

また、表示パネル１００は、ＬＣＤパネルであっても良いし、有機ＥＬ（Electro-Luminescence：エレクトロルミネッセンス）パネル等であっても良い。本実施形態においては、一例として、アクティブマトリックス方式の透過型ＬＣＤパネルを用いる場合について説明する。

アクティブマトリックス方式のＬＣＤパネルにおいては、複数の個別電極及びそれらに接続された複数のＴＦＴ（薄膜トランジスター）が形成された第１の透明基板と、１つの共通電極が形成された第２の透明基板とが対向して配置され、第１の透明基板と第２の透明基板との間に液晶が封入されている。

表示パネル１００においては、例えば、７２０×１３２個の画素に対応して、それらの画素と同数の個別電極が、２次元マトリックス状に配置されている。図１において、個別電極と共通電極との間に形成される容量が、容量Ｃ１１、Ｃ１２、Ｃ１３、・・・、Ｃ２１、Ｃ２２、Ｃ２３、・・・として表されている。また、それらの画素と同数のＴＦＴ１１１、１１２、１１３、・・・、１２１、１２２、１２３、・・・が、２次元マトリックス状に配置されている。

複数のＴＦＴのドレインは、複数の個別電極にそれぞれ接続されている。また、図１において縦方向の複数のコラム（列）のＴＦＴのソースは、ソース線Ｓ１、Ｓ２、Ｓ３、・・・にそれぞれ接続されている。さらに、図１において横方向の複数のライン（行）のＴＦＴのゲートは、ゲート線（走査線とも呼ばれる）Ｇ１、Ｇ２、・・・にそれぞれ接続されている。各々のＴＦＴは、ハイレベルの走査信号がゲートに印加されてオン状態となったときに、ソースに供給される階調電圧をドレインから出力し、対応する個別電極に印加する。

表示パネル１００において、個別電極と共通電極との間に直流電圧を印加し続けると液晶の特性が劣化するので、個別電極と共通電極との間に印加される電圧の極性は、所定の周期で反転される。本実施形態においては、１フレーム毎に印加電圧の極性が反転されるフレーム反転方式、又は、１ライン毎に印加電圧の極性が反転されるライン反転方式が用いられる。

表示制御回路１は、画像データ処理回路１０と、表示タイミング生成回路２０とを含んでいる。また、表示パネル駆動回路２は、データ線ドライバー３０と、ゲート線ドライバー４０と、コモン電位生成回路５０とを含んでいる。

ここで、データ線ドライバー３０は、単独で、又は、ゲート線ドライバー４０若しくはコモン電位生成回路５０と共に、半導体集積回路装置（表示ドライバーＩＣ）に内蔵されても良い。これにより、データ線ドライバー３０を含む回路を小型化して、表示パネル１００の近傍に配置することができる。また、表示制御回路１は、表示ドライバーＩＣと別個の半導体集積回路装置（表示コントローラーＩＣ）に内蔵されても良いし、表示ドライバーＩＣ内に組み込まれても良い。

画像データ処理回路１０は、画像データ及びクロック信号を入力し、画像データに対して必要に応じて画像処理を施す。例えば、画像データ処理回路１０は、極性反転信号に従って、フレーム毎又はライン毎に階調電圧の極性が反転するように画像データを処理する。具体的には、共通電極に印加されるコモン電位が７Ｖと一定である場合に、個別電極に印加される階調電位は、階調１００％の場合に、正極性の１２Ｖと負極性の２Ｖとの間で反転される。さらに、画像データ処理回路１０は、輪郭強調等の一般的な画像処理を行っても良い。

表示タイミング生成回路２０は、水平同期信号、垂直同期信号、及び、クロック信号を入力し、各種のタイミング信号を生成する。各種のタイミング信号としては、例えば、階調電圧の極性の反転／非反転を表す極性反転信号や、階調電圧を出力するタイミングを表す出力タイミング信号や、表示パネル１００における書き込みコラムを選択するコラム選択信号や、表示パネル１００における書き込みラインの切り替えタイミングを表す走査タイミング信号等が該当する。

データ線ドライバー３０は、出力タイミング信号に従って、画像データ処理回路１０から供給される画像データに基づいて階調電圧を生成することにより、表示パネル１００のデータ線を駆動する。データ線ドライバー３０は、生成された複数の階調電圧を、表示パネル１００のデータ線（信号線とも呼ばれる）Ｄ１、Ｄ２、Ｄ３、・・・にそれぞれ出力する。

表示パネル１００に設けられているマルチプレクサー６０は、データ線Ｄ１、Ｄ２、Ｄ３、・・・を、ソース線Ｓ１、Ｓ２、Ｓ３、・・・の内からコラム選択信号に従って選択された一群のソース線にそれぞれ接続する。これにより、データ線ドライバー３０に含まれている限られた数の階調電圧生成回路によって、表示パネル１００の１ライン分の画素を順次駆動することができる。なお、データ線ドライバー３０において、表示パネル１００の１ライン分の画素の数と同じ数の階調電圧生成回路が設けられる場合には、マルチプレクサー６０は不要となり、データ線Ｄ１、Ｄ２、Ｄ３、・・・は、ソース線Ｓ１、Ｓ２、Ｓ３、・・・と等しくなる。

ソース線Ｓ１に供給される階調電圧は、第１列のＴＦＴ１１１、１２１、・・・のソースに印加される。また、ソース線Ｓ２に供給される階調電圧は、第２列のＴＦＴ１１２、１２２、・・・のソースに印加される。さらに、ソース線Ｓ３に供給される階調電圧は、第３列のＴＦＴ１１３、１２３、・・・のソースに印加され、以下同様である。

ゲート線ドライバー４０は、走査タイミング信号に従って、ゲート線Ｇ１、Ｇ２、・・・にそれぞれ供給される複数の走査信号を順次ハイレベル（例えば、１５Ｖ）に活性化する。これにより、各ソース線に接続されている複数のＴＦＴの内で、ゲート線がハイレベルとなったＴＦＴがオン状態となり、そのＴＦＴのドレインに接続されている個別電極に階調電圧を印加する。コモン電位生成回路５０は、コモン電位ＣＯＭを生成して、表示パネル１００の共通電極にコモン電位ＣＯＭを印加する。このようにして、表示パネル１００に画像が表示される。

図２は、図１に示すデータ線ドライバーの構成例を示す回路図である。図２に示すように、データ線ドライバー３０は、ＲＡＭ（random access memory：ランダムアクセスメモリー）３１と、複数の階調電圧生成回路３２とを含んでいる。ＲＡＭ３１は、画像データ処理回路１０（図１）から供給される画像データを一時的に格納し、出力タイミング信号に従って、複数画素分の画像データをパラレルに出力する。

各々の階調電圧生成回路３２は、画像データ入力端子３３と、第１のＤＡＣ（ディジタル／アナログ変換器）３４と、第１の増幅器３５と、第２のＤＡＣ３６と、微分回路３７と、第２の増幅器３８と、階調電圧出力端子３９とを含んでいる。第１のＤＡＣ３４及び第２のＤＡＣ３６には、ＲＡＭ３１から一度に１画素分の画像データが供給される。

第１のＤＡＣ３４は、画像データを第１の変換特性に従ってＤ／Ａ（ディジタル／アナログ）変換して第１の画像信号を出力する。第１の増幅器３５は、高い精度を有するオペアンプであり、第１のＤＡＣ３４から出力される第１の画像信号を増幅して第１の出力信号を生成し、該第１の出力信号を階調電圧出力端子３９に供給する。

第２のＤＡＣ３６は、画像データを第１の変換特性と異なる第２の変換特性に従ってＤ／Ａ変換して第２の画像信号を出力する。微分回路３７は、キャパシターＣ１と抵抗Ｒ１とを含んでいる。キャパシターＣ１の第１の端子は、第２のＤＡＣ３６の出力端子に接続されており、キャパシターＣ１の第２の端子は、抵抗Ｒ１の第１の端子に接続されている。抵抗Ｒ１の第２の端子には、第２の増幅器３８の反転入力端子に供給されて増幅動作の基準となる参照電位Ｖ_REFが供給される。また、キャパシターＣ１の第２の端子と第２の増幅器３８の非反転入力端子との間には、カップリング用のキャパシターＣ２が接続されている。

微分回路３７は、第２のＤＡＣ３６から出力される第２の画像信号を微分する。第２の増幅器３８は、高い駆動能力を有するオペアンプであり、微分回路３７によって微分された第２の画像信号を増幅して第２の出力信号を生成し、該第２の出力信号を階調電圧出力端子３９に供給する。これにより、第１の増幅器３５の第１の出力信号と、第２の増幅器３８の第２の出力信号とが、階調電圧出力端子３９において合成されて、階調電圧が生成される。

上記の構成によれば、第１の画像信号を増幅する第１の増幅器３５の出力信号と、微分された第２の画像信号を増幅する第２の増幅器３８の出力信号とを合成することにより、画像データが変化したときの階調電圧の立ち上がり及び立ち下がり特性を向上させて、表示パネル１００（図１）のデータ線を高速で駆動することができる。

第１のＤＡＣ３４及び第２のＤＡＣ３６として抵抗ラダー型のＤＡＣを用いる場合には、ＤＡＣの変換特性は、ラダー型抵抗回路における抵抗値の設定によって決定される。例えば、第１のＤＡＣ３４は、表示パネル１００のガンマ特性を補正する第１の変換特性に従って画像データをＤ／Ａ変換しても良い。一方、第２のＤＡＣ３６は、表示パネル１００のガンマ特性及び第２の増幅器３８のリニアリティを補正する第２の変換特性に従って画像データをＤ／Ａ変換しても良い。

図３は、一般的な表示パネルのガンマ特性とガンマ補正との関係を示す図である。図３（ａ）は、表示パネルにおける階調電圧ｘ（最大値を１とする）と明るさｙ（最大値を１とする）との関係を示している。一般に、表示パネルの透過率特性又は発光特性は、ｙ＝ｘ^γという式で近似できることが知られている。図３（ｂ）は、補正前の階調電圧ｘと補正後の階調電圧ｘ'との関係を示している。

図３（ｂ）に示すように、ｘ'＝ｘ^(1/γ)という式でガンマ補正を行うことにより、画像データの値に対する表示パネルの透過率特性又は発光特性を直線に近付けることができる。ただし、ＲＡＭ３１に供給される画像データにおいて既に標準的なガンマ補正が施されている場合には、表示パネル１００（図１）のガンマ特性が標準的なガンマ特性と異なる場合のみ、第１のＤＡＣ３４及び第２のＤＡＣ３６において差分のガンマ補正を行えば良い。

図４は、図２に示す第２の増幅器のリニアリティとリニアリティ補正との関係を示す図である。図４（ａ）は、第２の増幅器３８における入力電圧ｕ（最大値を１とする）と出力電圧ｖ（最大値を１とする）との関係を示している。図４（ｂ）は、補正前の入力電圧ｕと補正後の入力電圧ｕ'との関係を示している。第２の増幅器３８は、高い駆動能力を有しているが、リニアリティはあまり良くないので、図４（ｂ）に示すように、第２の増幅器３８のリニアリティを補正することにより、第２の増幅器３８の出力特性を直線に近付けることができる。

再び図２を参照すると、第１の増幅器３５は、第１のＤＡＣ３４から出力される第１の画像信号を、オーバーオールの負帰還（出力端子から反転入力端子に向けた負帰還）を伴ってＤＣ的に増幅する。第１の増幅器３５は、オープンループゲインが大きく、オーバーオールの負帰還がかけられることにより、第１の画像信号を高精度で増幅することが可能である。一方、第２の増幅器３８は、微分回路３７によって微分された第２の画像信号を、オーバーオールの負帰還なしでＡＣ的に増幅する。第２の増幅器３８にオーバーオールの負帰還をかけないことにより、リンギング等が発生し難く、また、出力インピーダンスが高くなるので第１の増幅器３５の動作に対する影響が低減する。

図５は、図２に示す第１及び第２の増幅器の出力信号の波形及びそれらを合成して得られる階調電圧の波形を示す図である。図５（ａ）に示すように、第１の画像信号が入力される第１の増幅器３５の出力信号ｖ１は、立ち上がりが遅いが、立ち上がった後は負帰還によって正確な電圧を維持している。

一方、図５（ｂ）に示すように、微分回路３７によって微分された第２の画像信号が入力される第２の増幅器３８の出力信号ｖ２は、第２の画像信号の変化に対応するパルス波形を有している。第１の増幅器３５及び第２の増幅器３８の負荷となるのは、表示パネルの個別電極と共通電極との間に形成される容量及び配線容量である。第２の増幅器３８は、パルス波形を有する出力信号ｖ２によってそれらの容量に電荷を供給し、その後は、高い出力インピーダンスによって階調電圧に殆ど影響を与えない。

第１の増幅器３５の出力信号ｖ１と第２の増幅器３８の出力信号ｖ２とを合成することにより、図５（ｃ）に示すような波形を有する階調電圧ｖ３が得られる。階調電圧ｖ３の波形（実線）においては、第１の増幅器３５の出力信号ｖ１の波形（破線）と比較して、立ち上がり特性が改善されている。階調電圧ｖ３の波形は、微分回路３７の時定数及び第２の増幅器３８のゲイン等を調整することによって最適化することができる。

図６は、図２に示す第１及び第２の増幅器の各々として使用可能なオペアンプの構成例を示す回路図である。図６において、ＰチャネルＭＯＳトランジスターＱＰ１及びＮチャネルＭＯＳトランジスターＱＮ１は、第１のインバーターを構成している。トランジスターＱＰ１のソースは、高電位側の電源電位ＶＤＤの配線に接続されている。トランジスターＱＮ１のドレインは、トランジスターＱＰ１のドレインに接続されており、トランジスターＱＮ１のソースは、低電位側の電源電位ＶＳＳの配線に接続されている。トランジスターＱＰ１及びＱＮ１のゲートは、イネーブル信号ＥＮＢの入力端子に接続されている。第１のインバーターは、入力されるイネーブル信号ＥＮＢを反転して、第１の制御信号ＰＳを出力する。

ＰチャネルＭＯＳトランジスターＱＰ２及びＮチャネルＭＯＳトランジスターＱＮ２は、第２のインバーターを構成している。トランジスターＱＰ２のソースは、電源電位ＶＤＤの配線に接続されている。トランジスターＱＮ２のドレインは、トランジスターＱＰ２のドレインに接続されており、トランジスターＱＮ２のソースは、電源電位ＶＳＳの配線に接続されている。トランジスターＱＰ２及びＱＮ２のゲートには、第１の制御信号ＰＳが入力される。第２のインバーターは、入力される第１の制御信号ＰＳを反転して、第２の制御信号ＸＰＳを出力する。

ＰチャネルＭＯＳトランジスターＱＰ３〜ＱＰ４及びＮチャネルＭＯＳトランジスターＱＮ３〜ＱＮ６は、第１の差動段を構成している。トランジスターＱＰ３及びＱＰ４のソースは、電源電位ＶＤＤの配線に接続されており、トランジスターＱＰ３及びＱＰ４のゲートは、トランジスターＱＰ４のドレインに接続されている。

トランジスターＱＮ３のドレインは、トランジスターＱＰ３のドレインに接続されており、トランジスターＱＮ３のゲートは、オペアンプの非反転入力端子に接続されている。トランジスターＱＮ４のドレインは、トランジスターＱＰ４のドレインに接続されており、トランジスターＱＮ４のゲートは、オペアンプの反転入力端子に接続されている。

トランジスターＱＮ５のドレインは、トランジスターＱＮ３及びＱＮ４のソースに接続されており、トランジスターＱＮ５のゲートには、第２の制御信号ＸＰＳが供給される。トランジスターＱＮ６のドレインは、トランジスターＱＮ５のソースに接続されており、トランジスターＱＮ６のソースは、電源電位ＶＳＳの配線に接続されている。トランジスターＱＮ６のゲートには、第１のバイアス電位ＶＲＮが供給される。

イネーブル信号ＥＮＢがハイレベルに活性化されると、第２の制御信号ＸＰＳもハイレベルとなり、トランジスターＱＮ５がオンして、第１の差動段が動作する。第１の差動段は、オペアンプの非反転入力端子に入力される信号と反転入力端子に入力される信号との差分を反転増幅して、トランジスターＱＰ３及びＱＮ３のドレインに第１の増幅信号を生成する。

ＰチャネルＭＯＳトランジスターＱＰ５〜ＱＰ８及びＮチャネルＭＯＳトランジスターＱＮ７〜ＱＮ８は、第２の差動段を構成している。トランジスターＱＰ５のソースは、電源電位ＶＤＤの配線に接続されており、トランジスターＱＰ５のゲートには、第２のバイアス電位ＶＲＰが供給される。トランジスターＱＰ６のソースは、トランジスターＱＰ５のドレインに接続されており、トランジスターＱＰ６のゲートには、第１の制御信号ＰＳが供給される。

トランジスターＱＰ７及びＱＰ８のソースは、トランジスターＱＰ６のドレインに接続されている。トランジスターＱＰ７のゲートは、オペアンプの非反転入力端子に接続されている。また、トランジスターＱＰ８のゲートは、オペアンプの反転入力端子に接続されている。

トランジスターＱＮ７のドレインは、トランジスターＱＰ７のドレインに接続されており、トランジスターＱＮ７のソースは、電源電位ＶＳＳの配線に接続されている。トランジスターＱＮ８のドレインは、トランジスターＱＰ８のドレインに接続されており、トランジスターＱＮ８のソースは、電源電位ＶＳＳの配線に接続されている。トランジスターＱＮ７及びＱＮ８のゲートは、トランジスターＱＮ８のドレインに接続されている。

イネーブル信号ＥＮＢがハイレベルに活性化されると、第１の制御信号ＰＳがローレベルとなり、トランジスターＱＰ６がオンして、第２の差動段が動作する。第２の差動段は、オペアンプの非反転入力端子に入力される信号と反転入力端子に入力される信号との差分を反転増幅して、トランジスターＱＰ７及びＱＮ７のドレインに第２の増幅信号を生成する。

ＰチャネルＭＯＳトランジスターＱＰ９及びＮチャネルＭＯＳトランジスターＱＮ９は、出力段を構成している。トランジスターＱＰ９のソースは、電源電位ＶＤＤに接続されており、トランジスターＱＰ９のドレインは、出力端子に接続されており、トランジスターＱＰ９のゲートには、第１の増幅信号が供給される。トランジスターＱＮ９のソースは、電源電位ＶＳＳに接続されており、トランジスターＱＮ９のドレインは、出力端子に接続されており、トランジスターＱＮ９のゲートには、第２の増幅信号が供給される。トランジスターＱＰ９は、ゲートに印加される第１の増幅信号を反転増幅して出力端子に供給し、トランジスターＱＮ９は、ゲートに印加される第２の増幅信号を反転増幅して出力端子に供給する。

図６に示すオペアンプを図２に示す第２の増幅器３８として使用する場合には、第１の差動段の差動対を構成するトランジスターＱＮ３及びＱＮ４において、トランジスターＱＮ３のチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌを、トランジスターＱＮ４のチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌよりも所定の割合で小さくしても良い。その場合には、第１の差動段におけるバランス点がずれて、非反転入力端子の電位が反転入力端子の電位よりもある程度高くならなければ、出力トランジスターＱＰ９がオンしなくなる。

また、第２の差動段の差動対を構成するトランジスターＱＰ７及びＱＰ８において、トランジスターＱＰ７のチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌを、トランジスターＱＰ８のチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌよりも所定の割合で小さくしても良い。その場合には、第２の差動段におけるバランス点がずれて、非反転入力端子の電位が反転入力端子の電位よりもある程度低くならなければ、出力トランジスターＱＮ９がオンしなくなる。

その結果、非反転入力端子の電位が反転入力端子の電位に対して所定の範囲内にある場合には、オペアンプが増幅動作を行わず、また、オペアンプの出力インピーダンスが上昇する。即ち、このオペアンプは、所定の範囲の入力電圧に対して不感帯を有することになる。

これにより、第２の増幅器３８は、第２のＤＡＣ３６から出力される第２の画像信号のレベルが大きく変化したときに動作する一方、第２の画像信号の多少のレベル変動に対しては動作しないので、第１の増幅器３５が階調電圧を収束させる動作に対する影響をさらに低減することができる。また、第１の増幅器３５の出力端子と第２の増幅器３８の出力端子とが接続されることによる電力ロスをさらに低減することができる。

図６に示すオペアンプは、図２に示す第１の増幅器３５として使用することも可能である。ただし、第２の増幅器３８のスルーレートを、第１の増幅器３５のスルーレートよりも大きくすることが望ましい。その場合には、第２の増幅器３８による階調電圧の波形改善効果が大きくなる。

また、第２の増幅器３８の出力トランジスターのサイズ（例えば、チャネル幅）及び／又は駆動電流を、第１の増幅器３５の出力トランジスターのサイズ及び／又は駆動電流よりも大きくすることが望ましい。その場合には、第２の増幅器３８が、高い駆動能力でデータ線を駆動することができる。

次に、本発明の一実施形態に係る電子機器について説明する。
本発明は、ビデオプロジェクター、電子ビューファインダー、表示装置、携帯電話機等の電子機器に適用することが可能であるが、以下においては、本発明をビデオプロジェクターに適用した実施形態について説明する。

図７は、本発明の一実施形態に係る電子機器としてビデオプロジェクターの主要構成を示すブロック図である。図７に示すように、ビデオプロジェクターは、表示制御回路１と、表示パネル駆動回路２と、光学系３と、制御部４と、電源部５とを含んでいる。このビデオプロジェクターは、外部装置から入力される画像データに応じた画像をスクリーン６等に投射することができる。

表示制御回路１及び表示パネル駆動回路２は、既に説明したものと同様である。光学系３は、ランプ３ａと、画像形成部３ｂと、投射レンズ部３ｃとを含んでいる。ランプ３ａは、例えば、高圧水銀ランプ又はメタルハライドランプであり、画像形成部３ｂ及び投射レンズ部３ｃを介してスクリーン６に向けて射出される光を発生する。

画像形成部３ｂは、少なくとも１つの表示パネルを含んでいる。カラー方式の場合には、画像形成部３ｂが、３つの表示パネルを含んでも良い。表示パネルは、透過型の画像形成パネルであり、表示パネル駆動回路２から供給される階調電圧及び走査信号等に従って、各画素の透過率を変化させることにより画像を形成する。

画像形成部３ｂには、ランプ３ａから発生する光が照射されるので、表示パネルに形成された画像は、投射レンズ部３ｃに投影される。投射レンズ部３ｃは、入射光を屈折させて投射光７を射出する。従って、表示パネルに形成された画像は、拡大されてスクリーン６に投射される。

制御部４は、例えば、マイクロコンピューターで構成され、ＣＰＵ（中央演算装置）４ａと、メモリー４ｂとを含んでいる。ＣＰＵ４ａは、メモリー４ｂに格納されている制御プログラムに従って、表示制御回路１及び表示パネル駆動回路２等の動作を制御する。電源部５は、外部から供給される交流又は直流の電源電圧に基づいて、ビデオプロジェクターの各部に電力を供給する。

ここで、図７に示す光学系の画像形成部の構成例について詳細に説明する。
図８は、図７に示す光学系の構成例を示す概略図である。図８に示すように、画像形成部３ｂは、分光部９０と、３つの表示パネル１００Ｒ、１００Ｇ、及び、１００Ｂと、クロスダイクロイックプリズム１１０とを含んでいる。

分光部９０は、ダイクロイックミラー９１及び９２と、反射ミラー９３〜９５とを含んでいる。分光部９０には、ランプ３ａから発生する光８が、光軸９ａに沿って入射する。分光部９０は、入射する光（略白色光）８から、例えば、赤系の色の光８Ｒ、緑系の色の光８Ｇ、及び、青系の色の光８Ｂを分離する。

ダイクロイックミラー９１は、光軸９ａと交差する位置に、光軸９ａに対して略４５°傾斜して配置されている。ダイクロイックミラー９１は、入射する光８の内で、赤系の色の光８Ｒを透過させ、緑系の色の光８Ｇ及び青系の色の光８Ｂを反射する。ダイクロイックミラー９１を透過した光８Ｒは、光軸９ａに沿って反射ミラー９３に導かれる。反射ミラー９３は、光軸９ａと交差する位置に、光軸９ａに対して略４５°傾斜して配置されている。光８Ｒは、反射ミラー９３によって反射され、光軸９ｂに沿って表示パネル１００Ｒに入射する。

一方、ダイクロイックミラー９１によって反射された光は、光軸９ｃに沿ってダイクロイックミラー９２に導かれる。ダイクロイックミラー９２は、光軸９ｃと交差する位置に、光軸９ｃに対して略４５°傾斜して配置されている。ダイクロイックミラー９２は、ダイクロイックミラー９１によって反射された光の内で、緑系の色の光８Ｇを反射し、青系の色の光８Ｂを透過させる。ダイクロイックミラー９２によって反射された光８Ｇは、光軸９ｄに沿って表示パネル１００Ｇに入射する。

一方、ダイクロイックミラー９２を透過した光８Ｂは、光軸９ｃに沿って反射ミラー９４に導かれる。反射ミラー９４は、光軸９ｃと交差する位置に、光軸９ｃに対して略４５°傾斜して配置されている。光８Ｂは、反射ミラー９４によって反射され、光軸９ｅに沿って反射ミラー９５に導かれる。反射ミラー９５は、光軸９ｅと交差する位置に、光軸９ｅの方向に対して略４５°傾斜して配置されている。光８Ｂは、反射ミラー９５によって反射され、光軸９ｆに沿って表示パネル１００Ｂに入射する。

分光部９０と各表示パネルとの間には、図示しない偏光板が設けられている。また、各表示パネルとクロスダイクロイックプリズム１１０との間にも、図示しない偏光板が設けられている。それらの偏光板は、それぞれ透過軸を有しており、透過軸の方向に偏光軸を有する光を透過させることができる。表示パネルを挟んで互いに対向する一対の偏光板は、互いに透過軸が交差する状態で設けられている。

クロスダイクロイックプリズム１１０は、光軸９ｂ、９ｄ、及び、９ｆの交点と重なる位置に設けられており、４つの面１１０ａ〜１１０ｄを有している。表示パネル１００Ｒを透過した光８Ｒは、面１１０ａからクロスダイクロイックプリズム１１０に入射する。表示パネル１００Ｇを透過した光８Ｇは、面１１０ｂからクロスダイクロイックプリズム１１０に入射する。表示パネル１００Ｂを透過した光８Ｂは、面１１０ｃからクロスダイクロイックプリズム１１０に入射する。これにより、面１１０ａには赤系の色の画像が投影され、面１１０ｂには緑系の色の画像が投影され、面１１０ｃには青系の色の画像が投影される。

クロスダイクロイックプリズム１１０に入射した赤系の色の光８Ｒ、緑系の色の光８Ｇ、及び、青系の色の光８Ｂは、クロスダイクロイックプリズム１１０によって合成される。即ち、クロスダイクロイックプリズム１１０によって、赤系の色の画像と、緑系の色の画像と、青系の色の画像とが合成される。

合成された光は、クロスダイクロイックプリズム１１０の面１１０ｄからカラーの画像光８Ｃとして出射され、投射レンズ部３ｃに入射する。投射レンズ部３ｃに入射したカラーの画像光８Ｃは、図７に示すように、投射光７としてスクリーン６等に投射される。このように、本発明に係るデータ線ドライバーを含む表示パネル駆動回路を用いることにより、データ線が高速で駆動される表示パネルを備えた電子機器を提供することができる。

本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。

１…表示制御回路、２…表示パネル駆動回路、３…光学系、３ａ…ランプ、３ｂ…画像形成部、３ｃ…投射レンズ部、４…制御部、４ａ…ＣＰＵ、４ｂ…メモリー、５…電源部、６…スクリーン、１０…画像データ処理回路、２０…表示タイミング生成回路、３０…データ線ドライバー、３１…ＲＡＭ、３２…階調電圧生成回路、３３…画像データ入力端子、３４…第１のＤＡＣ、３５…第１の増幅器、３６…第２のＤＡＣ、３７…微分回路、３８…第２の増幅器、３９…階調電圧出力端子、４０…ゲート線ドライバー、５０…コモン電位生成回路、６０…マルチプレクサー、９０…分光部、９１、９２…ダイクロイックミラー、９３〜９５…反射ミラー、１００、１００Ｒ、１００Ｇ、１００Ｂ…表示パネル、１１０…クロスダイクロイックプリズム、１１１〜１２３…ＴＦＴ、Ｃ１１〜Ｃ２３…容量、Ｄ１、Ｄ２、Ｄ３…データ線、Ｓ１、Ｓ２、Ｓ３…ソース線、Ｇ１、Ｇ２…ゲート線、Ｃ１、Ｃ２…キャパシター、Ｒ１…抵抗、ＱＰ１〜ＱＰ９…ＰチャネルＭＯＳトランジスター、ＱＮ１〜ＱＮ９…ＮチャネルＭＯＳトランジスター

Claims (5)

1. 画像データに基づいて、画像信号を出力する階調電圧生成回路であって、
   前記階調電圧生成回路は、
   前記画像データに対応する階調電圧を出力する階調電圧出力部と、
   前記画像データに対応する階調電圧の出力の変化量に対応する電荷を出力する電荷出力部と、
   前記画像データに対応する階調電圧と、前記画像信号に対応する階調電圧の変化量に対応する電荷とを合成する合成部と
   を具備し、
   前記階調電圧出力部は、前記画像データに対応する階調電圧を出力する第１の出力回路とを備え、
   前記電荷出力部は、前記画像信号に対応する階調電圧の出力の変化量を検出する微分回路と、前記変化量に対応する電荷を出力する第２の出力回路とを備え、
   前記第２の出力回路のスルーレートが、前記第１の出力回路のスルーレートよりも大きい、
   ことを特徴とする階調電圧生成回路。
2. 前記第１の出力回路と前記第２の出力回路は増幅回路であり、
   前記第２の出力回路の出力トランジスターのサイズが、前記第１の出力回路の出力トランジスターのサイズよりも大きい、
   ことを特徴とする請求項１記載の階調電圧生成回路。
3. 請求項１または２に記載の階調電圧生成回路が複数のデータ線のそれぞれに対応して設けられたことを特徴とするデータ線ドライバー。
4. 請求項３に記載のデータ線ドライバーを具備することを特徴とする半導体集積回路装置。
5. 表示パネルと、
   請求項３に記載のデータ線ドライバーを含み、前記表示パネルを駆動する表示パネル駆動回路と、
   を具備することを特徴とする電子機器。

Images