JP4663465B2 - スルーレートの改善のための差動増幅器回路及び方法 - Google Patents
スルーレートの改善のための差動増幅器回路及び方法 Download PDFInfo
- Publication number
- JP4663465B2 JP4663465B2 JP2005278626A JP2005278626A JP4663465B2 JP 4663465 B2 JP4663465 B2 JP 4663465B2 JP 2005278626 A JP2005278626 A JP 2005278626A JP 2005278626 A JP2005278626 A JP 2005278626A JP 4663465 B2 JP4663465 B2 JP 4663465B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- switch
- operational amplifier
- period
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 12
- 230000006872 improvement Effects 0.000 title description 2
- 239000003990 capacitor Substances 0.000 claims description 105
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 7
- 102100031145 Probable low affinity copper uptake protein 2 Human genes 0.000 description 6
- 101710095010 Probable low affinity copper uptake protein 2 Proteins 0.000 description 6
- 101150053510 ITR1 gene Proteins 0.000 description 4
- 101150117564 ITR2 gene Proteins 0.000 description 4
- 101150004012 ctr4 gene Proteins 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 101000821972 Homo sapiens Solute carrier family 4 member 11 Proteins 0.000 description 3
- 101100329714 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CTR3 gene Proteins 0.000 description 3
- 101100329720 Schizosaccharomyces pombe (strain 972 / ATCC 24843) ctr6 gene Proteins 0.000 description 3
- 102100021475 Solute carrier family 4 member 11 Human genes 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- XBDRAUPLGHAFCU-UHFFFAOYSA-N 3-[6-amino-5-(6-ethoxynaphthalen-2-yl)pyridin-3-yl]-n-[2-(dimethylamino)ethyl]benzamide Chemical compound C1=CC2=CC(OCC)=CC=C2C=C1C(C(=NC=1)N)=CC=1C1=CC=CC(C(=O)NCCN(C)C)=C1 XBDRAUPLGHAFCU-UHFFFAOYSA-N 0.000 description 2
- 101100112083 Arabidopsis thaliana CRT1 gene Proteins 0.000 description 2
- 101100238301 Arabidopsis thaliana MORC1 gene Proteins 0.000 description 2
- 101100111303 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BCK2 gene Proteins 0.000 description 2
- 101100519629 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX2 gene Proteins 0.000 description 2
- 101100468521 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFX1 gene Proteins 0.000 description 2
- 101100329719 Schizosaccharomyces pombe (strain 972 / ATCC 24843) ctr5 gene Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 102100031577 High affinity copper uptake protein 1 Human genes 0.000 description 1
- 101710196315 High affinity copper uptake protein 1 Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
ソースラインドライバは、演算増幅器の差動入力段の非反転及び反転入力端子に印加される、差動的に増幅された入力信号によって作動する。
前記解像度が向上するにつれて、TFT−LCDパネルを駆動するための入力信号の活性周期は、さらに短縮される。結果的に、差動増幅器のスルーレートが低くなることが重要である。
しかも、前記演算増幅器100は、位相マージンを向上させ、かつ発振を減少させるものであって、当該分野で公知のカスコードミラー周波数補償構造を具現する周波数補償回路140で構成される。
前記差動入力回路110は、軌道から軌道への演算を提供するために設計されるが、ここで、入力の共通モード電圧は、正の電力供給軌道電圧VDDと負の電力供給軌道電圧VSSとの間の範囲で変化する。
第1演算増幅器のPMOSトランジスタDTR11,DTR12は、電源電極が共通にノードN10に連結されて共通電源構成を有するトランジスタ対である。
同様に、NMOSトランジスタDTR21,DTR22(第2差動増幅器)は、電源電極が共通にノードN20に連結されて共通電源構成を有するトランジスタ対である。
第2電流電源ITR2は、前記共通ノードN20と負の電力供給軌道電圧VSSとの間に連結される。
前記トランジスタDTR11,DTR21のゲート電極は、正(非反転)の入力端子INPと共通に連結されており、前記トランジスタDTR12,DTR22のゲート電極は、負(反転)の入力端子INNと共通に連結される。
前記合算回路は、前記差動入力段110内にある差動増幅器の出力電流を合算する演算を行うが、これは、前記ドライバ出力段130のために駆動電流を供給するためである。特に、第1電流ミラーCTR1〜CTR4は、前記入力対DTR21,DTR22のドレイン電流によって負荷がかかり、第2電流ミラーCTR5〜CTR8は、前記入力対DTR11,DTR12のドレイン電流によって負荷がかかる。
前記出力段130は、制御ノードNC1,NC2にそれぞれ連結された出力トランジスタPUTR,PDTRと結合された共通ソース対で形成された、クラスAB出力段で構成される。
前記トランジスタBTR2,BTR4は、出力トランジスタPUTR,PDTRに平行に駆動電流を供給するための制御ノードNC1,NC2と平行に連結され、バイアス電圧VB3,VB4によってそれぞれバイアスされる。前記クラスABの実行は、出力トランジスタPUTR,PDTRのゲート間の電圧は、定数で維持することによって行われる(すなわち、NC1−NC2=定数)。前記フローティング電流電源は、クラスAB制御回路だけでなく、合算回路もバイアスさせる。
さらに詳細には、図1の一般的な増幅器で、出力信号のスルーレートは、補償キャパシタC1,C2の充電及び放電に利用される、電流ISによって主に決定される。前記出力信号のスルーレートは、
理想的には、出力電圧の波形(PDで表示される)は、入力電圧の波形(INPで表示される)を追従せねばならない。しかし、前記出力電圧PDの上昇及び下降エッジは、スルーレートによってその傾斜度が決定される、傾いた変移を有する。
スルーレートを改善するために、前記補償キャパシタC1,C2のサイズが減少されるか、または前記差動増幅器のバイアス電流が増加されねばならない。しかし、補償キャパシタC1,C2のサイズを減少することは安定度を低下させ、出力電圧を発振させる結果となり、これは望ましくない。スルーレートを改善するために、前記バイアス電流を増加させうるが、これは、増加したバイアス電流レベルが、電力消耗の増加をもたらして望ましくない。
図2では、本発明の実施形態による演算増幅器を説明する。
前記演算増幅器200は、スタティック電力消耗の増加なしにスルーレートを改善するように設計された周波数補償回路240で構成されたことを除いては、図1の演算増幅器100と構造物が類似している。
また、前記キャパシタC21は、折り畳みカスコード段120のノードN1と、出力ノードNOUTとの間に連結され、キャパシタC22は、折り畳みカスコード段120のノードN2と出力ノードNOUTとの間に連結される。前記スイッチSW3は、出力ノードNOUTと演算増幅器200の出力端子(PD:pad)との間に連結される。
前記補償回路240を有する演算増幅器200の動作モードの例が、図5及び図6の波形図を参照して説明されるので、ここで、演算増幅器200は、差動入力段110の反転入力端子INNと連結された出力ノードNOUTとを有する利得値段1のバッファで構成されると仮定し、入力信号は、非反転端子INPに印加されるものとする。
前述したように、LCDは、高解像度を有するように設計されて、前記動作周期が短くならねばならない(例えば、周期Pが長くならねばならない)。結果的に、ソースラインを駆動するために必要な最大の固定セットアップタイム周期P1を制限することが望ましい。
時間t0で、前記補償回路240は、回路の安定度を維持し、出力電圧の発振を防止する十分な補償を提供しつつも、周期P1の間にノードNOUTの出力電圧の急激な転移が可能になるように、動的に構成されている。
時間t1で、補償回路240は、回路の安定度を維持し、出力電圧の発振を防止する十分な補償を提供しつつも、周期P2の間に安定した出力電圧として出力負荷を有効に駆動するために、動的に構成されている。
したがって、前述したように、前記周波数補償回路240は、他の周期の間に、補償キャパシタの結線を変える前記スイッチを制御することによって動的に構成され、それにより、十分な安定度を提供しつつも、増加したスルーレートを得られる。
前記出力ノードNOUTは、前記差動増幅器の入力段110の反転入力端子INNにフィードバックで連結されている。前記スイッチSW11とキャパシタC1とは、供給電圧VDD軌道と出力ノードNOUTとの間に直列に連結される。前記スイッチSW12とキャパシタC2供給電圧VSS軌道と出力ノードNOUTとの間に直列に連結される。
前記スイッチSW22は、折り畳みカスコード段120のノードN2と、スイッチSW12とキャパシタC2との間のノードN22とに連結される。
図3の実施形態で、前記スイッチSW11,SW12,SW21,SW22は、安定した作動及びスルーレートを向上させる方式で、任意の周期に色々な補償キャパシタC1,C2のノード接続を変化させるために、それぞれの制御信号CTRL1,CTRL2によって、選別的に動作/非動作される。
説明のために、周期P(P1及びP2からなる)は、TFT−LCDのローラインスキャンタイムを表すものと仮定し、ここで、周期P1t0〜t1は固定され、既定のソースドライバセットアップ時間を表し、周期P2は、ソースラインを駆動する周期とする。
たとえ周期P1の間にミラー補償の不足によって発振が発生することもあるとしても、キャパシタC1,C2がノードN1,N2に接続される周期P2の開始点で、電圧の発振が急激に緩衝されるように、前記キャパシタC1,C2の値は選択できる。
これと同様に、ノードN2,N22がスイッチSW22の動作によって連結されるとき、そのノード間の重要な小さな電圧差(約0V)は、駆動周期P2の開始点で、出力電圧に電圧波を発生させない。
第1段S1は、差動入力及び適切な構造物を有する利得段(例、カスコード回路)からなる。第2段は、要求されるクラス演算(例、クラスAB、クラスAなど)に関する適切な構造物を有する利得段(または、出力段)からなる。出力ノードNOUTは、入力段S1の反転入力端子に連結される。
図9を参照すれば、演算増幅器500は、第1及び第2段S1,S2を有する2段位相及び出力ノードNOUTとS1段の出力ノード(例、カスコードノード)との間に連結する周波数補償回路540で構成される。図8の実施形態のように、第1段S1は、差動入力及び適切な構造物を有する利得段(例、カスコード回路)で構成される。第2段は、要求されるクラス演算(例、クラスAB、クラスAなど)に関する適切な構造物を有する利得段(または、出力段)で構成される。
200…演算増幅器
240…周波数補償回路
Claims (15)
- 演算増幅器において、
第1供給電圧軌道部と、
第2供給電圧軌道部と、
第1入力端子及び第2入力端子で形成された、差動増幅器の入力段と、
第1、第2、第3及び第4ノードを備え、前記差動増幅器の入力段の出力と連結されている折り畳みカスコード段と、
前記折り畳みカスコード段の第1及び第2ノードにそれぞれ連結された第1及び第2出力トランジスタを備え、前記演算増幅器の出力ノードに駆動電流を発生させるための出力ドライバ段と、
前記折り畳みカスコード段の第3及び第4ノードと前記演算増幅器の出力ノードとに連結された補償回路と
を備え、
前記出力ノードは、前記差動増幅器の入力段の第2入力端子に連結され、
前記補償回路は、
第1及び第2キャパシタと、
第1、第2、第3及び第4スイッチと
を備え、
ここで、前記第1スイッチと前記第1キャパシタとは、前記第1供給電圧軌道と前記出力ノードとの間に直列に連結され、前記第2スイッチと前記第2キャパシタとは、前記第2供給電圧軌道と前記出力ノードとの間に直列に連結され、前記第3スイッチは、前記第1スイッチと第1キャパシタとの間で前記折り畳みカスコード段の第3ノードに連結され、前記第4スイッチは、前記第2スイッチと第2キャパシタとの間で折り畳みカスコード段の第4ノードに連結され、
差動増幅器の第1入力端子に入力信号が入力されるとき、複数のスイッチ制御信号を発生させる制御回路をさらに備え、
前記制御回路は、
第1周期の間には、第1及び第2キャパシタがそれぞれ第1及び第2供給電圧軌道に接続するように第1及び第2スイッチを動作させ、第3及び第4スイッチを非動作させるスイッチ制御信号を発生させ、
第1周期に連続する第2周期の間には、第1及び第2スイッチを非動作させ、第1及び第2キャパシタがそれぞれ折り畳みカスコードの第3及び第4ノードに接続するように第3及び第4スイッチを動作させるスイッチ制御信号を発生させることを特徴とする演算増幅器。 - 前記補償回路は、折り畳みカスコード段の第3ノードと前記出力ノードとの間に第3キャパシタを備え、折り畳みカスコード段の第4ノードと前記出力ノードとの間に第4キャパシタをさらに備え、
前記補償回路は、出力ノードと前記演算増幅器の出力端子との間に第5スイッチをさらに備え、
差動増幅器の第1入力端子に入力信号が入力されるとき、複数のスイッチ制御信号を発生させる制御回路をさらに備え、
ここで、第1周期の間には、前記第1及び第2キャパシタがそれぞれ第1及び第2供給電圧軌道に接続するように前記第1及び第2スイッチを動作させ、前記第3、第4及び第5スイッチを非動作させるスイッチ制御信号を発生させ、
ここで、第1周期に連続する第2周期の間には、前記第1及び第2スイッチを非動作させ、前記第1及び第3キャパシタをそれぞれ折り畳みカスコードの第3ノードと出力端子との間に並列に接続させ、前記第2及び第4キャパシタをそれぞれ折り畳みカスコードの第4ノードと出力端子との間に並列に接続させる、前記第3、第4及び第5スイッチを動作させるスイッチ制御信号を発生させることを特徴とすることを特徴とする請求項1に記載の演算増幅器。 - 演算増幅器において、
第1差動増幅器入力段と、
出力ノードNOUTを有する第2段と、
出力ノードNOUTと第1差動増幅器入力段の出力ノードN1との間に連結される周波数補償回路と
を備え、
前記周波数補償回路は、
第1キャパシタと、
第1及び第2スイッチと
を備え、
ここで、第1スイッチと第1キャパシタとは、供給電圧軌道と出力ノードNOUTとの間に直列に連結され、第2スイッチは、第1スイッチと第1キャパシタとの間のノードと出力ノードN1に連結され、
前記補償回路は、
前記出力ノードNOUT,N1の間に連結された第2キャパシタと、
前記出力ノードNOUTと前記演算増幅器の出力端子との間に連結された第3スイッチと
をさらに備え、
前記第1差動増幅器入力段の第1入力端子に入力信号が入力されるとき、複数のスイッチ制御信号を発生させる制御回路をさらに備え、
ここで、第1周期の間には、前記第1キャパシタが供給電圧軌道に接続するように前記第1スイッチを動作させ、前記第2及び第3スイッチを非動作させるスイッチ制御信号が発生し、
ここで、第1周期に連続する第2周期の間には、前記第1スイッチを非動作させ、前記第1及び第2キャパシタが出力ノードNOUTと出力ノードN1との間に並列に接続し、出力ノードNOUTが出力負荷を駆動する出力パッドに接続されるように、第2及び第3スイッチを動作させるスイッチ制御信号を発生させることを特徴とする演算増幅器。 - 前記第1差動増幅器入力段の第1入力端子に入力信号が入力されるとき、複数のスイッチ制御信号を発生させる制御回路をさらに備え、
ここで、第1周期の間には、前記第1キャパシタが供給電圧軌道に接続するように前記第1スイッチを動作させ、前記第2スイッチを非動作させるスイッチ制御信号を発生させ、
また、第1周期に連続する第2周期の間には、前記第1スイッチを非動作させ、前記第1キャパシタが出力ノードN1に接続するように前記第2スイッチを動作させるスイッチ制御信号を発生させることを特徴とする請求項3に記載の演算増幅器。 - 前記第1差動増幅器入力段は、差動増幅器とその差動増幅器の出力電流を増幅する折り畳みカスコード利得段を備えることを特徴とする請求項3に記載の演算増幅器。
- 前記第1キャパシタは、カスコードミラー周波数補償を提供するために、出力ノードNOUTと出力ノードN1との間に連結されることを特徴とする請求項5に記載の演算増幅器。
- 前記第1差動増幅器入力段及び前記第2段は、正の電力供給軌道電圧と負の電力供給軌道電圧との間の範囲で変化する電圧の演算を提供することを特徴とする請求項3に記載の演算増幅器。
- 前記第1周期は、既定のソースドライバセットアップ時間であり、前記第2周期は、LCDパネルのソースラインを駆動するための固定された周期であることを特徴とする請求項4に記載の演算増幅器。
- 前記第1周期は、既定のソースドライバセットアップ時間であり、前記第2周期は、LCDパネルのソースラインを駆動するための固定された周期であることを特徴とする請求項3に記載の演算増幅器。
- 負荷を駆動するための演算増幅器の出力電圧を発生させるための方法において、
前記演算増幅器の非反転入力端子へのデータ信号入力と前記演算増幅器の反転入力端子へのフィードバック信号入力(ここで、フィードバック信号は、前記演算増幅器の出力ノードNOUTの出力電圧)とを差動的に増幅するステップと、
第1補償キャパシタを、出力ドライバセットアップ周期の間に前記補償キャパシタを充電または放電させ、出力ノードNOUTを要求される駆動出力電圧として駆動するために、出力電圧軌道と前記演算増幅器の出力ノードNOUTとの間に接続するステップと、
第1補償キャパシタを、駆動出力電圧が出力負荷を駆動するために印加される駆動周期の間に周波数補償を提供するために、利得段の出力ノードN1と出力ノードNOUTとの間に接続するステップと
を含むことを特徴とする演算増幅器の出力電圧の発生方法。 - 出力ドライバセットアップ周期の間に、出力ノードNOUTを出力負荷に連結された出力パッドから分離するステップと、
駆動周期の間に、出力ノードNOUTを出力パッドと結合するステップと
をさらに含むことを特徴とする請求項10に記載の演算増幅器の出力電圧の発生方法。 - 出力ドライバセットアップ周期の間に、出力ノードNOUT,N1の間に連結された第2補償キャパシタを利用して周波数補償を提供するステップと、
駆動周期の間に出力負荷を駆動するとき、周波数補償を提供するために、出力ノードNOUT,N1の間に第1及び第2補償キャパシタを並列に結合するステップと
をさらに含むことを特徴とする請求項11に記載の演算増幅器の出力電圧の発生方法。 - 駆動出力電圧を利用して、LCDパネルのソースラインを駆動するステップをさらに含むことを特徴とする請求項11に記載の演算増幅器の出力電圧の発生方法。
- 前記利得段は、折り畳みカスコード回路を備えることを特徴とする請求項10に記載の演算増幅器の出力電圧の発生方法。
- 前記第1補償キャパシタは、前記第2補償キャパシタのキャパシタンスよりさらに大きいキャパシタンスを有することを特徴とする請求項12に記載の演算増幅器の出力電圧の発生方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040077156A KR100674912B1 (ko) | 2004-09-24 | 2004-09-24 | 슬루 레이트(slew rate)를 개선시킨 차동 증폭회로 |
US11/228,998 US7652538B2 (en) | 2004-09-24 | 2005-09-16 | Circuits and methods for improving slew rate of differential amplifiers |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006094534A JP2006094534A (ja) | 2006-04-06 |
JP4663465B2 true JP4663465B2 (ja) | 2011-04-06 |
Family
ID=36234965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005278626A Active JP4663465B2 (ja) | 2004-09-24 | 2005-09-26 | スルーレートの改善のための差動増幅器回路及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4663465B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006103977A1 (ja) * | 2005-03-29 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | ディスプレイ駆動回路 |
US7952553B2 (en) | 2006-06-12 | 2011-05-31 | Samsung Electronics Co., Ltd. | Amplifier circuits in which compensation capacitors can be cross-connected so that the voltage level at an output node can be reset to about one-half a difference between a power voltage level and a common reference voltage level and methods of operating the same |
JP5128996B2 (ja) * | 2008-04-01 | 2013-01-23 | ラピスセミコンダクタ株式会社 | 出力回路、及びオフセットキャンセル方法 |
JP4963489B2 (ja) * | 2008-05-16 | 2012-06-27 | ラピスセミコンダクタ株式会社 | 駆動装置 |
JP2010021911A (ja) * | 2008-07-14 | 2010-01-28 | Nec Electronics Corp | 演算増幅器 |
JP5075051B2 (ja) * | 2008-08-05 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | Ab級増幅回路、及び表示装置 |
JP5719269B2 (ja) | 2010-11-29 | 2015-05-13 | ルネサスエレクトロニクス株式会社 | 演算増幅回路、液晶パネル駆動装置 |
KR101675573B1 (ko) * | 2016-03-21 | 2016-11-11 | 주식회사 이노액시스 | 레벨 시프터, 디지털 아날로그 변환기, 버퍼 증폭기 및 이를 포함하는 소스 드라이버와 전자 장치 |
JP2017181701A (ja) * | 2016-03-30 | 2017-10-05 | ラピスセミコンダクタ株式会社 | 表示ドライバ |
CN114640314B (zh) * | 2022-04-07 | 2024-04-09 | 西安理工大学 | 一种用于传感器线性化电路的cmos功率放大器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1013166A (ja) * | 1996-06-27 | 1998-01-16 | Oki Electric Ind Co Ltd | 出力回路 |
JPH10187100A (ja) * | 1996-12-26 | 1998-07-14 | Nec Ic Microcomput Syst Ltd | 液晶駆動回路及びその制御方法 |
JP2001156559A (ja) * | 1999-09-17 | 2001-06-08 | Matsushita Electric Ind Co Ltd | 高スルーレート差動増幅回路 |
JP2002111411A (ja) * | 2000-09-27 | 2002-04-12 | Denso Corp | 演算増幅器 |
JP2003249826A (ja) * | 2002-02-25 | 2003-09-05 | Nec Corp | 差動回路及び増幅回路及びそれを用いた表示装置 |
JP2006011499A (ja) * | 2004-06-22 | 2006-01-12 | Denso Corp | 直流電源装置 |
-
2005
- 2005-09-26 JP JP2005278626A patent/JP4663465B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1013166A (ja) * | 1996-06-27 | 1998-01-16 | Oki Electric Ind Co Ltd | 出力回路 |
JPH10187100A (ja) * | 1996-12-26 | 1998-07-14 | Nec Ic Microcomput Syst Ltd | 液晶駆動回路及びその制御方法 |
JP2001156559A (ja) * | 1999-09-17 | 2001-06-08 | Matsushita Electric Ind Co Ltd | 高スルーレート差動増幅回路 |
JP2002111411A (ja) * | 2000-09-27 | 2002-04-12 | Denso Corp | 演算増幅器 |
JP2003249826A (ja) * | 2002-02-25 | 2003-09-05 | Nec Corp | 差動回路及び増幅回路及びそれを用いた表示装置 |
JP2006011499A (ja) * | 2004-06-22 | 2006-01-12 | Denso Corp | 直流電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006094534A (ja) | 2006-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7652538B2 (en) | Circuits and methods for improving slew rate of differential amplifiers | |
JP4663465B2 (ja) | スルーレートの改善のための差動増幅器回路及び方法 | |
JP4095174B2 (ja) | 液晶ディスプレイ装置 | |
CN107180617B (zh) | 缓冲电路及具有该缓冲电路的源极驱动电路 | |
KR100699829B1 (ko) | 높은 슬루 레이트를 가지는 액정 표시 장치에 포함된 소스드라이버의 출력 버퍼 및 출력 버퍼의 제어 방법 | |
US7855600B2 (en) | Two-stage operational amplifier with class AB output stage | |
US7692471B2 (en) | Switched-capacitor circuit having two feedback capacitors | |
JP3158759B2 (ja) | 同相モード安定性が強化された差動増幅器 | |
KR101916224B1 (ko) | 출력 버퍼용 증폭기 및 이를 이용한 신호 처리 장치 | |
JP4502212B2 (ja) | 差動増幅器とデータドライバ及び表示装置 | |
US7764121B2 (en) | Differential amplifier, method for amplifying signals of differential amplifier, and display driving device having differential amplifier | |
US7391264B2 (en) | Amplifier | |
US20020067207A1 (en) | Operational amplifier | |
KR101330751B1 (ko) | 클래스 ab 출력 스테이지를 갖는 투-스테이지 연산증폭기 | |
KR19990023418A (ko) | 증폭회로 및 이를 이용한 액정디스플레이장치 | |
US6727753B2 (en) | Operational transconductance amplifier for an output buffer | |
KR20000052438A (ko) | 동적 보상 증폭기 및 그 방법 | |
US7652534B1 (en) | Rail-to-rail operational amplifier capable of reducing current consumption | |
US7999617B2 (en) | Amplifier circuit | |
EP0797867B1 (en) | Low voltage linear output buffer operational amplifier | |
KR100753151B1 (ko) | 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로 | |
JPH0927721A (ja) | 演算増幅装置 | |
KR100450171B1 (ko) | 평판 디스플레이 구동용 저소비전력 고 슬루율 연산증폭기 | |
JP3276512B2 (ja) | 差動増幅回路 | |
JP2004180268A (ja) | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4663465 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |