JP5001805B2 - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP5001805B2 JP5001805B2 JP2007311644A JP2007311644A JP5001805B2 JP 5001805 B2 JP5001805 B2 JP 5001805B2 JP 2007311644 A JP2007311644 A JP 2007311644A JP 2007311644 A JP2007311644 A JP 2007311644A JP 5001805 B2 JP5001805 B2 JP 5001805B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- output
- buffer
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
- H03F3/303—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage using opamps as driving stages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/297—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
ωzm≒−Ao/Cc・Ro
ωzb≒−Ao・Ab/Cc・Ro
となる(但し、Aoは出力段の増幅率、Abはバッファの増幅率、Cc位相補償用の容量の静電容量、Roは出力段の出力抵抗)。上記の式より明らかなように、増幅部の出力端を増幅率Abのバッファ、位相補償用の容量を介して増幅部の出力段の入力端と接続した構成における零(ωzb)は、ミラー効果を利用した位相補償における零(ωzm)に対してAb倍されており、ミラー効果を利用した位相補償よりも位相余裕を確保し易く、位相補償用の容量を小さくできることが理解できる。
図1には本実施形態に係る表示装置10が示されている。表示装置10は、TFT−LCD等から成る表示デバイス12に周辺回路が接続されて構成されている。表示デバイス12がTFT−LCDである場合、図示は省略するが、表示デバイス12は、所定の間隔を隔てて対向配置された一対の透明基板の間に液晶が封入され、一方の透明基板の対向面上の全面に電極が形成され、他方の透明基板の対向面上に、図1のX方向に沿って一定間隔で配置され各々図1のY方向に沿って延びる多数本のデータ線と、図1のY方向に沿って一定間隔で配置され各々図1のX方向に沿って延びる多数本のゲート線と、個々のデータ線と個々のゲート線の交差位置(画素位置)に各々配置された薄膜トランジスタ(TFT)及び電極が各々設けられて構成されており、個々のTFTはソースが電極に、ゲートがゲート線に、ドレインがデータ線に各々接続されている。なお、表示デバイス12はTFT−LCDに限られるものではなく、例えばプラズマディスプレイや有機ELディスプレイ等、公知の他のディスプレイであってもよい。
次に本発明の第2実施形態について説明する。なお、第1実施形態と同一の部分には同一の符号を付し、説明を省略する。図3には本第2実施形態に係る増幅回路60が示されている。第2実施形態に係る増幅回路60は、第1実施形態で説明した増幅回路30と略同一の構成であり、第1の位相補償容量52の静電容量Cp1、第2の位相補償容量54の静電容量Cn1、第3の位相補償容量56の静電容量Cp2、第4の位相補償容量58の静電容量Cn2のうち、Cn1,Cp2を容量値:大、Cn2,Cp1を容量値:小とし、静電容量の大小関係をCp2>Cp1、Cn1>Cn2としている点のみ相違している。このように、本第2実施形態に係る増幅回路60は請求項1〜請求項4、請求項6,請求項7に記載の増幅回路に対応している。
32 入力増幅段
34 出力段
36 P型MOSトランジスタ
38 N型MOSトランジスタ
40 第1の電圧バッファ
46 第2の電圧バッファ
52 第1の位相補償容量
54 第2の位相補償容量
56 第3の位相補償容量
58 第4の位相補償容量
60 増幅回路
Claims (7)
- 表示デバイスを駆動する駆動回路に用いられる増幅回路であって、
入力増幅段と出力段を備え、前記出力段に設けられた第1の増幅素子及び第2の増幅素子がプッシュプル回路として動作する増幅部と、
入力端が前記増幅部の出力端と接続され、出力端が第1の容量を介して前記第1の増幅素子の信号入力端に接続されると共に、第2の容量を介して前記第2の増幅素子の信号入力端に接続された第1のバッファと、
入力端が前記増幅部の出力端又は前記第1のバッファの出力端と接続され、出力端が少なくとも前記第1の増幅素子の信号入力端と第3の容量を介して接続された第2のバッファと、
を含む増幅回路。 - 前記第1の増幅素子は、電源端子及び前記増幅部の出力端に各々接続され、前記増幅部の出力電圧を増大させる場合に作動され、前記第2の増幅素子は、接地端子及び前記増幅部の出力端に各々接続され、前記増幅部の出力電圧を減少させる場合に作動されることを特徴とする請求項1記載の増幅回路。
- 前記増幅部はボルテージフォロワとして動作するように構成されていることを特徴とする請求項1記載の増幅回路。
- 前記第1のバッファは、前記増幅部の出力電圧が電源電圧以下かつ接地電圧よりも第1の所定電圧高い値以上の範囲内のときに動作し、前記増幅部の出力電圧よりも前記第1の所定電圧だけ低い電圧を出力する電圧バッファであり、
前記第2のバッファは、前記増幅部の出力電圧が電源電圧よりも第2の所定電圧低い値以下かつ接地電圧以上の範囲内のときに動作し、前記増幅部の出力電圧よりも前記第2の所定電圧だけ高い電圧を出力する電圧バッファであることを特徴とする請求項1記載の増幅回路。 - 前記第1の容量が前記第2の容量及び前記第3の容量よりも小さくされていることを特徴とする請求項1〜請求項4の何れか1項記載の増幅回路。
- 前記第2のバッファの出力端が、前記第2の増幅素子の信号入力端とも第4の容量を介して接続されていることを特徴とする請求項1〜請求項4の何れか1項記載の増幅回路。
- 前記第1の容量が前記第3の容量よりも小さく、前記第2の容量が前記第4の容量よりも大きくされていることを特徴とする請求項6記載の増幅回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007311644A JP5001805B2 (ja) | 2007-11-30 | 2007-11-30 | 増幅回路 |
TW097142202A TWI482428B (zh) | 2007-11-30 | 2008-10-31 | 放大電路 |
CN200810173275.XA CN101447768B (zh) | 2007-11-30 | 2008-10-31 | 放大电路 |
US12/274,015 US7724089B2 (en) | 2007-11-30 | 2008-11-19 | Amplifying circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007311644A JP5001805B2 (ja) | 2007-11-30 | 2007-11-30 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009135833A JP2009135833A (ja) | 2009-06-18 |
JP5001805B2 true JP5001805B2 (ja) | 2012-08-15 |
Family
ID=40675098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007311644A Active JP5001805B2 (ja) | 2007-11-30 | 2007-11-30 | 増幅回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7724089B2 (ja) |
JP (1) | JP5001805B2 (ja) |
CN (1) | CN101447768B (ja) |
TW (1) | TWI482428B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWM340549U (en) * | 2008-04-01 | 2008-09-11 | Richtek Technology Corp | Apparatus for decreasing internal power loss in integrated circuit package |
JP5328461B2 (ja) * | 2009-04-21 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 演算増幅器 |
US8525558B2 (en) * | 2009-12-30 | 2013-09-03 | Himax Technologies Limited | Operational circuit and related control method |
US8054107B2 (en) * | 2009-12-30 | 2011-11-08 | Himax Technologies Limited | Operational circuit having protection circuit for detecting driving current to adjust control signal and related control method |
TWI398098B (zh) * | 2010-02-04 | 2013-06-01 | Novatek Microelectronics Corp | 可提高穩定性之輸出緩衝電路 |
KR101147354B1 (ko) * | 2010-07-19 | 2012-05-23 | 매그나칩 반도체 유한회사 | 출력 버퍼용 슬루율 부스트 회로 및 이를 구비한 출력 버퍼 |
KR101153552B1 (ko) | 2010-12-07 | 2012-06-12 | 한국과학기술원 | 선형 증폭기 |
US9595929B2 (en) | 2013-10-11 | 2017-03-14 | Texas Instruments Incorporated | Distributed pole-zero compensation for an amplifier |
TWI557706B (zh) * | 2013-11-08 | 2016-11-11 | 瑞鼎科技股份有限公司 | 應用於液晶顯示裝置之類比資料傳送器及其運作方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3987369A (en) * | 1974-05-22 | 1976-10-19 | Nippon Gakki Seizo Kabushiki Kaisha | Direct-coupled FET amplifier |
US4510459A (en) * | 1982-11-10 | 1985-04-09 | Sony Corporation | Wideband record amplifier |
JPS60239109A (ja) * | 1984-05-14 | 1985-11-28 | Nec Corp | 演算増幅器 |
US4668919A (en) * | 1986-02-19 | 1987-05-26 | Advanced Micro Devices, Inc. | High speed operational amplifier |
JPH02303204A (ja) * | 1989-05-17 | 1990-12-17 | Sony Corp | バッファアンプ |
US5361041A (en) * | 1993-06-17 | 1994-11-01 | Unitrode Corporation | Push-pull amplifier |
US5477190A (en) * | 1994-12-16 | 1995-12-19 | Advanced Micro Devices, Inc. | Low voltage linear output buffer operational amplifier |
JP3145650B2 (ja) * | 1997-03-26 | 2001-03-12 | セイコーインスツルメンツ株式会社 | オペアンプ位相補償回路およびそれを用いたオペアンプ |
JP3561196B2 (ja) * | 1999-12-17 | 2004-09-02 | 東光株式会社 | 半導体集積回路 |
JP4515821B2 (ja) * | 2004-05-25 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 駆動回路、動作状態検出回路及び表示装置 |
US7224225B2 (en) * | 2005-04-26 | 2007-05-29 | Intel Corporation | Differential inductor based low noise amplifier |
TWI291806B (en) * | 2005-12-19 | 2007-12-21 | Denmos Technology Inc | Buffer for source driver |
JP4939096B2 (ja) * | 2006-04-04 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 増幅器及びこれを用いた駆動回路 |
CN100446415C (zh) * | 2006-07-19 | 2008-12-24 | 中国科学院等离子体物理研究所 | 高精度、低失真的脉冲功率放大电路 |
US7528655B2 (en) * | 2006-08-03 | 2009-05-05 | Intersil Americas Inc. | Amplifier with improved compensation topology and related amplifier circuit, system, and method |
-
2007
- 2007-11-30 JP JP2007311644A patent/JP5001805B2/ja active Active
-
2008
- 2008-10-31 CN CN200810173275.XA patent/CN101447768B/zh active Active
- 2008-10-31 TW TW097142202A patent/TWI482428B/zh active
- 2008-11-19 US US12/274,015 patent/US7724089B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20090140811A1 (en) | 2009-06-04 |
TWI482428B (zh) | 2015-04-21 |
CN101447768B (zh) | 2012-12-19 |
CN101447768A (zh) | 2009-06-03 |
US7724089B2 (en) | 2010-05-25 |
JP2009135833A (ja) | 2009-06-18 |
TW200934106A (en) | 2009-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5001805B2 (ja) | 増幅回路 | |
JP4939096B2 (ja) | 増幅器及びこれを用いた駆動回路 | |
JP5623883B2 (ja) | 差動増幅器及びデータドライバ | |
JP4082398B2 (ja) | ソースドライバ、電気光学装置、電子機器及び駆動方法 | |
US9692374B2 (en) | Differential amplifier circuit and display drive circuit | |
US7903078B2 (en) | Data driver and display device | |
US7786801B2 (en) | Operational amplifier having high slew rate and stability, and operating method thereof | |
JP2005192260A (ja) | 高スルーレート差動増幅回路 | |
JP4371006B2 (ja) | ソースドライバ及び電気光学装置 | |
US20100013558A1 (en) | Driving Circuit Capable of Enhancing Response Speed and Related Method | |
US20070290752A1 (en) | Adjusting methods of arithmetic multiplying circuit, drive circuit, and phase margin | |
JP4730727B2 (ja) | 液晶表示装置の駆動回路 | |
JP2006050296A (ja) | 差動増幅器、及びそれを用いた表示装置のデータドライバ | |
CN102881267A (zh) | 放大器、液晶显示驱动电路和液晶显示装置 | |
JP3888350B2 (ja) | 演算増幅器及びこれを用いた駆動回路 | |
JP4676507B2 (ja) | 負荷容量の駆動回路 | |
US8294653B2 (en) | Display panel driving voltage output circuit | |
JP2012109848A (ja) | 差動増幅回路および液晶表示装置 | |
KR100486292B1 (ko) | 액정표시장치의 소오스 구동부에서 높은 슬루율을 갖는출력 버퍼 | |
JP2009258237A (ja) | 液晶駆動装置 | |
JP2010039152A (ja) | 表示用駆動装置 | |
JP2009265300A (ja) | 電位生成回路および液晶表示装置 | |
JP4386116B2 (ja) | インピーダンス変換回路、ソースドライバ、電気光学装置及び電子機器 | |
JP2006136004A (ja) | 演算増幅回路、駆動回路及び位相余裕の調整方法 | |
JP4963489B2 (ja) | 駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111011 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120518 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5001805 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |