KR101153552B1 - 선형 증폭기 - Google Patents

선형 증폭기 Download PDF

Info

Publication number
KR101153552B1
KR101153552B1 KR1020100124436A KR20100124436A KR101153552B1 KR 101153552 B1 KR101153552 B1 KR 101153552B1 KR 1020100124436 A KR1020100124436 A KR 1020100124436A KR 20100124436 A KR20100124436 A KR 20100124436A KR 101153552 B1 KR101153552 B1 KR 101153552B1
Authority
KR
South Korea
Prior art keywords
signal
unit
bias voltage
preset
providing
Prior art date
Application number
KR1020100124436A
Other languages
English (en)
Inventor
김유신
김윤석
조규형
채창석
육영섭
Original Assignee
한국과학기술원
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 삼성전기주식회사 filed Critical 한국과학기술원
Priority to KR1020100124436A priority Critical patent/KR101153552B1/ko
Priority to US13/312,288 priority patent/US8564369B2/en
Application granted granted Critical
Publication of KR101153552B1 publication Critical patent/KR101153552B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 소스 팔로워 및 로컬 피드백 루프에 의해 대역폭 감소를 억제하고 리플 전압을 저감할 수 있는 선형 증폭기에 관한 것으로, 입력 신호와 피드백 신호간의 신호 레벨차에 따라 상기 입력 신호를 증폭하는 증폭기와, 상기 증폭기로부터의 증폭된 신호를 소스 팔로우(source follow) 방식으로 버퍼링하여 신호의 대역폭 감소를 저감시키고 상기 증폭기에 버퍼링된 신호를 상기 피드백 신호로 제공하는 버퍼를 포함하는 것을 특징으로 하는 선형 증폭기를 제공한다.

Description

선형 증폭기{LINEAR AMPLIFIER}
본 발명은 선형 증폭기에 관한 것으로 보다 상세하게는 소스 팔로워 및 로컬 피드백 루프에 의해 대역폭 감소를 억제하고 리플 전압을 저감할 수 있는 선형 증폭기에 관한 것이다.
최근 들어, 무선 통신 기술 발달에 따라 사람의 목소리 또는 문자와 같은 저용량의 데이터 뿐만 아니라, 동영상과 같은 대용량의 데이터를 빠르게 전송할 수 있는 기술의 필요성이 대두되었다.
일반적인 RF 증폭기로는 적정한 파워 효율을 유지하면서 대용량의 데이터를 빠르게 보낼 수 없어서, 신호의 위상(Phase) 성분과 엔벨로프(Envelope) 성분을 분리하여 RF 증폭기에 전달하는 방법이 고안되었고 이러한 방법으로는 선형 RF 전력 증폭기를 쓰는 ET(Envelope Tracking) 방식과 스위칭 전력 증폭기를 쓰는 폴라(Polar) 방식이 주로 사용된다.
폴라 방식으로 엔벨로프 변조기를 구현하기 위해서는 선형 증폭기를 사용하는 방식, 스위칭 증폭기를 사용하는 방식 및 선형 증폭기와 스위칭 증폭기를 혼합하여 사용하는 하이브리드 방식이 있다.
상술한 방식들 중 선형 증폭기와 스위칭 증폭기의 장점을 모두 사용할 수 있는 하이브리드 방식이 주로 사용되나, 엔벨로프 변조기에서 RF 전력 증폭기에 공급해주어야 하는 전력이 높을수록 선형 증폭기에서 감당해 주어야 할 전류 구동(Current Driving)능력이 커지기 때문에, 대역폭(Bandwidth)이 감소하고 리플 전압(Ripple Voltage)이 증가하는 문제점이 있다.
상술한 문제점을 해결하기 위해, 본 발명의 목적은 소스 팔로워 및 로컬 피드백 루프에 의해 대역폭 감소를 억제하고 리플 전압을 저감할 수 있는 선형 증폭기를 제공하는 것이다.
상술한 목적을 달성하기 위해, 본 발명의 하나의 기술적인 측면은 입력 신호와 피드백 신호간의 신호 레벨차에 따라 상기 입력 신호를 증폭하는 증폭기와, 상기 증폭기로부터의 증폭된 신호를 소스 팔로우(source follow) 방식으로 버퍼링하여 신호의 대역폭 감소를 억제시켜 출력하고, 상기 증폭기에 버퍼링된 신호를 상기 피드백 신호로 제공하는 버퍼를 포함하는 것을 특징으로 하는 선형 증폭기를 제공하는 것이다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 버퍼는 소스 팔로우(source follow) 방식에 필요한 바이어스를 공급하는 트랜지스터의 바디 이펙트를 제거하는 제거부와, 출력되는 신호가 레일-투-레일(rail to rail) 스윙 증폭되도록 제어하는 제어부와, 상기 제거부로부터의 신호의 전달 경로에 사전에 설정된 제1 및 제2 로컬 피드백 루프를 제공하여 증폭된 신호의 대역폭 감소를 억제하는 피드백 제공부와, 소스 팔로우(source follow) 방식에 필요한 바이어스를 공급하는 바이어스부와, 상기 증폭된 신호를 소스 팔로워 방식으로 버퍼링하여 상기 증폭된 신호의 대역폭 감소를 억제하는 버퍼부와, 상기 버퍼부로부터 버퍼링된 신호를 출력시키고, 출력된 신호를 상기 증폭기에 상기 피드백 신호로 제공하는 출력부를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 출력부는 상기 버퍼링된 신호의 전류를 드라이빙하는 제1 출력부와, 상기 버퍼링된 신호의 전압을 드라이빙하는 제2 출력부를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 버퍼부는 버퍼링되는 신호의 전달 경로에 사전에 설정된 로컬 피드백 루프를 제공하여 버퍼링된 신호의 대역폭 감소를 억제할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 버퍼부는 사전에 설정된 전류를 공급하는 제1 및 제2 전류원과, 상기 제1 및 제2 전류원과 접지 사이에 연결된 제1 캐스코드 커런트 미러와, 상기 제1 캐스코드 커런트 미러에 연결되어 사전에 설정된 제3 로컬 피드백 루프를 제공하는 제1 및 제2 PMOS 타입 소스 팔로워와, 사전에 설정된 전류를 싱킹(sinking)하는 제3 및 제4 전류원과, 구동 전원단과 상기 제3 및 제4 전류원 사이에 연결된 제2 캐스코드 커런트 미러와, 상기 제2 캐스코드 커런트 미러에 연결되어 사전에 설정된 제4 로컬 피드백 루프를 제공하는 제1 및 제2 NMOS 타입 소스 팔로워를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 바이어스부는 상기 제1 PMOS 타입 소스 팔로워의 게이트에 사전에 설정된 바이어스 전압을 제공하는 제1 바이어스 전압 제공부와, 상기 제1 NMOS 타입 소스 팔로워의 게이트에 사전에 설정된 바이어스 전압을 제공하는 제2 바이어스 전압 제공부와, 상기 제1 바이어스 전압 제공부에 사전에 설정된 기준 전압을 제공하는 제1 바이어스 전압 레퍼런스부와, 상기 제2 바이어스 전압 제공부에 사전에 설정된 기준 전압을 제공하는 제2 바이어스 전압 레퍼런스부를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 상기 피드백 제공부는 상기 제1 로컬 피드백 루프를 제공하여 증폭된 신호의 대역폭 감소를 억제하는 제1 로컬 피드백 루프 제공부와 상기 제2 로컬 피드백 루프를 제공하여 증폭된 신호의 대역폭 감소를 억제하는 제2 로컬 피드백 루프 제공부를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 제1 로컬 피드백 루프 제공부는 사전에 설정된 바이어스 전압을 제공하는 제3 바이어스 전압 제공부와, 상기 제3 바이어스 전압 제공부에 사전에 설정된 기준 전압을 제공하는 NMOS 트랜지스터 쌍과, 상기 제3 바이어스 전압 제공부로부터 바이어스 전압을 제공받는 제3 PMOS 타입 소스 팔로워를 포함할 수 있다.
본 발명의 하나의 기술적인 측면에 따르면, 제2 로컬 피드백 루프 제공부는 사전에 설정된 바이어스 전압을 제공하는 제4 바이어스 전압 제공부와, 상기 제4 바이어스 전압 제공부에 사전에 설정된 기준 전압을 제공하는 PMOS 트랜지스터 쌍과, 상기 제4 바이어스 전압 제공부로부터 바이어스 전압을 제공받는 제3 NMOS 타입 소스 팔로워를 포함할 수 있다.
본 발명에 따르면, 선형 증폭기에 소스 팔로워 및 로컬 피드백 루프을 채용하여 대역폭 감소를 억제하고 리플 전압을 저감할 수 있는 효과가 있다.
도 1은 본 발명의 개략적인 구성을 나타내는 구성도.
도 2는 도 2는 본 발명에 채용된 버퍼부의 개략적인 신호 흐름을 나타내는 도면.
도 3은 본 발명에 채용된 피드백 제공부 및 바이어스부의 개략 흐름을 나타내는 도면.
도 4는 본 발명의 대역폭 측정 결과를 나타내는 그래프.
도 5a 내지 도 5c는 본 발명의 출력 전력에 따른 리플을 나타내는 그래프.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
도 1은 본 발명의 개략적인 구성을 나타내는 구성도이다.
도 1을 참조하면, 본 발명의 선형 증폭기(100)는 증폭기(110), 버퍼(120)를 포함할 수 있다.
증폭기(110)는 입력 신호와 피드백 신호의 전압 레벨을 비교하여 그 레벨 차이에 따라 상기 입력 신호를 증폭할 수 있다. 증폭기(110)는 OTA(Operational Transconductance Amplifier)로 구성될 수 있으며, 증폭된 신호는 버퍼(120)에 전달될 수 있다.
버퍼(120)는 제거부(121), 제어부(122), 피드백 제공부(123), 바이어스부(124), 버퍼부(125) 및 출력부(126)를 포함할 수 있다.
제거부(121)는 바이어스부(125)에 포함된 트랜지스터에 의해 발생되는 바디 이펙트(Body Effects)를 제거할 수 있다.
제어부(122)는 출력되는 신호가 양 레일(rail)로 증폭되도록 레일-투-레일(Rail-to-Rail) 스윙을 제어할 수 있다. 이를 위해, 제어부(122)는 MOSFET으로 이루어진 제1 및 제2 비교기(C1,C2)를 구비할 수 있다.
피드백 제공부(123)는 증폭된 신호의 전달 경로에 사전에 설정된 제1 및 제2 로컬 피드백 루프(①,②)을 제공하여 증폭된 신호의 대역폭 감소를 억제할 수 있다.
바이어스부(124)는 사전에 설정된 바이어스 전원을 공급할 수 있다.
버퍼부(125)는 소프 팔로워 방식으로 신호를 버퍼링하고, 신호 전달 경로에 사전에 설정된 제3 및 제4 로컬 피드백 루프(③,④)을 제공하여 버퍼링된 신호의 대역폭이 저감되는 것을 억제할 수 있다.
출력부(126)는 버퍼부(125)로부터의 신호를 전압, 전류를 드라이빙하여 출력할 수 있고, 증폭기(110)에 출력을 네거티브 피드백하여 상기 피드백 신호로 제공할 수 있다.
보다 상세하게는, 출력부(126)는 제1 출력부(126a)와 제2 출력부(126b)를 포함할 수 있다. 제1 출력부(126a)는 출력되는 신호의 전류를 드라이빙할 수 있고, 제2 출력부(126b)는 출력되는 신호의 전압을 드라이빙할 수 있다.
제1 출력부(126a)는 구동 전압단(Vdd)과 접지 사이에 직렬 연결된 PMOS 트랜지스터(MP)와 NMOS 트랜지스터(MN)를 구비할 수 있다. PMOS 트랜지스터(MP)와 NMOS 트랜지스터(MN)는 출력되는 신호의 전류를 드라이빙하기 위해 사이즈가 커지고 이에 따라 게이트(gate)의 캐패시턴스가 증가하게되어 출력되는 신호의 대역폭이 저감될 수 있다.
마찬가지로, 제2 출력부(126b)는 사전에 설정된 전류를 공급 및 싱킹(sinking)하는 전류원(I11,I12)와 전류원 사이에 직렬 연결된 PMOS 트랜지스터(MPS)와 NMOS 트랜지스터(MNS)를 구비할 수 있다. PMOS 트랜지스터(MPS)와 NMOS 트랜지스터(MNS)는 출력되는 신호의 전압를 드라이빙하기 위해 사이즈가 커지고 이에 따라 게이트(gate)의 캐패시턴스가 증가하게 되어 출력되는 신호의 대역폭이 저감될 수 있다.
이에 따라, 버퍼부(125)와 피드백 제공부(123)는 소스 팔로워 방식으로 신호를 버퍼링하고, 네거티브 로컬 피드백 루프를 제공하여 출력되는 신호의 대역폭이 저감되는 것을 억제할 수 있다.
버퍼부(125)는 구동 전원(Vdd)단과 접지 사이에 연결된 제1 캐스코드 커런트 미러(cascode current mirror)(CCm1) 및 제2 캐스코드 커런트 미러(CCm2)와, 구동 전원(Vdd)단과 제1 캐스코드 커런트 미러(CCm1) 사이에 연결된 제1 및 제2 전류원(I1,I2)과, 제1 캐스코드 커런트 미러(CCm1)에 연결된 제1 및 제2 PMOS 타입 소스 팔로워(Source Follower)(P1,P2)와, 제2 캐스코드 커런트 미러(CCm2)에 연결된 제1 및 제2 NMOS 타입 소스 팔로워(Source Follower)(N1,N2)와, 접지(GND)단과 제2 캐스코드 커런트 미러(CCm2) 사이에 연결된 제3 및 제4 전류원(I3,I4)으로 구성될 수 있다.
버퍼부(125)는 신호를 소스 팔로워 방식으로 버퍼링할 수 있으며, 더하여 제3 및 제4 네거티브 로컬 피드백 루프(③,④)를 제공할 수 있다. 제3 네거티브 로컬 로프 피드백(③)은 제1 및 제2 PMOS 타입 소스 팔로워(P1,P2)와 제1 캐스코드 커런트 미러(CCm1)의 일부에 의해 구성되어 제1 출력부(126a)의 PMOS 트랜지스터(MP)에 의한 신호의 밴드폭 저감을 억제할 수 있다. 제4 네거티브 로컬 로프 피드백(④)은 제1 및 제2 NMOS 타입 소스 팔로워(N1,N2)와 제2 캐스코드 커런트 미러(CCm2)의 일부에 의해 구성되어 제1 출력부(126a)의 NMOS 트랜지스터(MN)에 의한 신호의 밴드폭 저감을 억제할 수 있다.
상기 바이어스부(124)는 제1 및 제2 바이어스 전압 제공부(Ba1,Ba2)와, 제1 및 제2 바이어스 전압 레퍼런스부를 포함할 수 있다.
제1 및 제2 바이어스 전압 제공부(Ba1,Ba2)는 각각 병렬 연결된 P타입 MOSFET(metal-oxide-semiconductor field-effect transistor) 또는 N타입 MOSFET으로 이루어질 수 있다.
상기 제1 및 제2 바이어스 전압 레퍼런스부는 각각 구동 전원(Vdd)단과 접지 사이에 직렬 연결된 제1 또는 제2 다이오드(D1,D2)과 제5 또는 제6 전류원(I5,I6)으로 구성될 수 있으며, 제1 및 제2 바이어스 전압 제공부(Ba1,Ba2)에 각각 사전에 설정된 전압 레벨을 갖는 기준 전압을 제공할 수 있다. 제1 및 제2 다이오드(D1,D2)는 각각 MOSFET으로 이루어질 수 있다.
제1 및 제2 바이어스 전압 제공부(Ba1,Ba2)은 각각 제1 PMOS 타입 및 제1 NMOS 타입 소스 팔로워(P1,N1)에 사전에 설정된 전압 레벨을 갖는 바이어스 전압을 제공할 수 있다.
피드백 제공부(123)는 상기 제1 로컬 피드백 루프(①)를 제공하여 증폭된 신호의 대역폭 감소를 억제하는 제1 로컬 피드백 루프 제공부와 상기 제2 로컬 피드백 루프(②)를 제공하여 증폭된 신호의 대역폭 감소를 억제하는 제2 로컬 피드백 루프 제공부를 포함할 수 있다.
상기 제1 로컬 피드백 루프 제공부는 사전에 설정된 바이어스 전압을 제공하는 제3 바이어스 전압 제공부(Ba3)와, 제3 바이어스 전압 제공부(Ba3)에 사전에 설정된 기준 전압을 제공하는 NMOS 트랜지스터 쌍(N4,N5)과, 제3 바이어스 전압 제공부로부터 바이어스 전압을 제공받는 제3 PMOS 타입 소스 팔로워(P3)를 포함할 수 있다.
상기 제2 로컬 피드백 루프 제공부는 사전에 설정된 바이어스 전압을 제공하는 제4 바이어스 전압 제공부(Ba4)와, 제4 바이어스 전압 제공부(Ba4)에 사전에 설정된 기준 전압을 제공하는 PMOS 트랜지스터 쌍(P4,P5)과, 제4 바이어스 전압 제공부로부터 바이어스 전압을 제공받는 제3 NMOS 타입 소스 팔로워(N3)를 포함할 수 있다.
도 2는 본 발명에 채용된 버퍼부의 개략적인 신호 흐름을 나타내는 도면이다.
도 1과 함께, 도 2를 참조하면, 제3 네거티브 로컬 피드백(negative local feedback) 루프(③)를 이용하여 출력되는 신호의 도미넌트 폴(dominant pole)과 세컨드 폴(second pole)을 많이 떨어뜨려 놓음과 동시에 빠른 커런트 소싱(current sourcing) 및 싱킹(sinking)을 가능하게 한다.
제3 네거티브 로컬 피드백 루프(③)는 제2 PMOS 타입 소스 팔로워(P2)의 소스 노드 임피던스를 줄이는 역할과 함께 제2 신호 경로를 따라 PMOS 트랜지스터(MP)의 빠른 커런트 소싱을 가능하게 한다.
도시된 바와 같이 버퍼부(125)의 일부만을 도시하였으나, 이는 구조가 대칭적이므로 도시되지 않은 버퍼부의 대칭되는 부분에서 제4 네거티브 로컬 피드백 루프(④)가 형성될 수 있으며, 이에 관한 상세한 설명은 생략하도록 한다. 다만 대칭되는 부분에서는 전류의 싱킹(sinking)이 빠르게 이루어질 수 있다.
대역폭의 저감을 억제하기 위해 출력되는 신호의 서드 폴(third pole)위치를 더 높은 주파수로 보내는 방법이 있다. 이렇게 하기 위해서는 서드 폴을 형성하는 노드를 포함해서 네거티브 로컬 피드백을 형성해주어야 한다. 이때 네거티브 피드백을 이용하여 제3 PMOS 타입 소스 팔로워(P3)의 바이어스(Bias) 전원을 공급할 수 있다.
도 3은 본 발명에 채용된 피드백 제공부 및 바이어스부의 개략 흐름을 나타내는 도면이다.
도 1과 함께 도 3을 참조하면, 도시된 바와 같이, 네거티브 로컬 피드백(①)은 제3 PMOS 타입 소스 팔로워(P3)와 제3 바이어스 전압 제공부(Ba3) 및 NMOS 트랜지스터(N5)로 이루어져 출력되는 신호의 써드폴(third pole)을 고주파 대역으로 보내는 역할을 하고 있다.
도 3에 도시되지 않았지만, 상술한 네거티브 로컬 피드백(①)과 마찬가지로, 피드백 제공부(123) 및 바이어스부(124)의 대칭되는 부분에 제2 네거티브 로컬 피드백 루프(②)가 형성되고, 제2 네거티브 로컬 피드백 루프(②)은 제3 NMOS 타입 소스 팔로워(N3)와, 제4 바이어스 전압 제공부(Ba4) 및 PMOS 트랜지스터(P5)로 이루어져 출력되는 신호의 도미넌트 폴(Dominent pole)을 고주파 대역으로 보내는 역활을 하고 있다.
도 4는 본 발명의 대역폭 측정 결과를 나타내는 그래프이다.
도 4에 도시된 바와 같이, 본 발명의 선형 증폭기는 상술한 바와 같은 본 발명의 선형 증폭기는 3.8V의 구동 전원에 부하를 1.8 ohm ~ 500 ohm으로 안정적으로 구동할 수 있다. 여기서 1.8 ohm은 RF 전력 증폭기가 최대 전력을 내고 있을 때, 증폭 변조기에서 RF 전력 증폭기를 바라본 임피던스에 해당하며, 500 ohm은 RF 전력 증폭기가 최소 전력을 내고 있을 때 바라본 값이다.
도 5a 내지 도 5c는 본 발명의 출력 전력에 따른 리플을 나타내는 그래프이다.
도 5a는 출력 전력이 최고 전력의 절반일 때의 리플 전압이고, 도 5b는 최저 출력일 때의 리플 전압이며, 도 5c는 최고 전력일 때의 리플 전압을 나타내고 있다. 도시된 바와 같이, 최고 전력일때 리플 전압은 2mV이고, 최저 전력일때는 2.5mV이며, 절반의 전력일 때 리플 전압은 13mV정도로 안정적으로 동작하는 것을 볼 수 있다.
상술한 바와 같이, 본 발명에 따르면 선형 증폭기에 소스 팔로워와 네거티브 로컬 피드백 루프를 채용하여 출력되는 신호의 세컨드 폴, 써드 폴 및 도미넌트 폴을 사용 주파수 대역으로부터 멀리 떨어트려 사용 주파수 대역폭의 감소를 억제하고 리플 전압을 저감할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
100...선형 증폭기 110...증폭기
120...버퍼 121...제거부
122...제어부 123...피드백 제공부
124...바이어스부 125...버퍼부

Claims (9)

  1. 입력 신호와 피드백 신호간의 신호 레벨차에 따라 상기 입력 신호를 증폭하는 증폭기; 및
    상기 증폭기로부터의 증폭된 신호를 소스 팔로우(source follow) 방식으로 버퍼링하여 신호의 대역폭 감소를 억제시켜 출력하고, 상기 증폭기에 버퍼링된 신호를 사전에 설정된 로컬 피드백 루프를 통해 상기 피드백 신호로 제공하는 버퍼
    를 포함하는 것을 특징으로 하는 선형 증폭기.
  2. 제1항에 있어서, 상기 버퍼는
    상기 소스 팔로우(source follow) 방식에 필요한 바이어스를 공급하는 트랜지스터의 바디 이펙트를 제거하는 제거부;
    출력되는 신호가 레일-투-레일(rail to rail) 스윙 증폭되도록 제어하는 제어부;
    상기 제거부로부터의 신호의 전달 경로에 사전에 설정된 제1 및 제2 로컬 피드백 루프를 제공하여 증폭된 신호의 대역폭 감소를 억제하는 피드백 제공부;
    상기 소스 팔로우(source follow) 방식에 필요한 바이어스를 공급하는 바이어스부;
    상기 증폭된 신호를 소스 팔로워 방식으로 버퍼링하여 상기 증폭된 신호의 대역폭 감소를 억제하는 버퍼부; 및
    상기 버퍼부로부터 버퍼링된 신호를 출력시키고, 출력된 신호를 상기 증폭기에 상기 피드백 신호로 제공하는 출력부
    를 포함하는 것을 특징으로 하는 선형 증폭기.
  3. 제2항에 있어서, 상기 출력부는
    상기 버퍼링된 신호의 전류를 드라이빙하는 제1 출력부; 및
    상기 버퍼링된 신호의 전압을 드라이빙하는 제2 출력부
    를 포함하는 것을 특징으로 하는 선형 증폭기.
  4. 제2항에 있어서,
    상기 버퍼부는 버퍼링되는 신호의 전달 경로에 상기 로컬 피드백 루프를 제공하여 버퍼링된 신호의 대역폭 감소를 억제하는 것을 특징으로 하는 선형 증폭기.
  5. 제4항에 있어서, 상기 버퍼부는
    사전에 설정된 전류를 공급하는 제1 및 제2 전류원;
    상기 제1 및 제2 전류원과 접지 사이에 연결된 제1 캐스코드 커런트 미러;
    상기 제1 캐스코드 커런트 미러에 연결되어 사전에 설정된 제3 로컬 피드백 루프를 제공하는 제1 및 제2 PMOS 타입 소스 팔로워;
    사전에 설정된 전류를 싱킹(sinking)하는 제3 및 제4 전류원;
    구동 전원단과 상기 제3 및 제4 전류원 사이에 연결된 제2 캐스코드 커런트 미러;
    상기 제2 캐스코드 커런트 미러에 연결되어 사전에 설정된 제4 로컬 피드백 루프를 제공하는 제1 및 제2 NMOS 타입 소스 팔로워
    를 포함하는 것을 특징으로 하는 선형 증폭기.
  6. 제5항에 있어서, 상기 바이어스부는
    상기 제1 PMOS 타입 소스 팔로워의 게이트에 사전에 설정된 바이어스 전압을 제공하는 제1 바이어스 전압 제공부;
    상기 제1 NMOS 타입 소스 팔로워의 게이트에 사전에 설정된 바이어스 전압을 제공하는 제2 바이어스 전압 제공부;
    상기 제1 바이어스 전압 제공부에 사전에 설정된 기준 전압을 제공하는 제1 바이어스 전압 레퍼런스부
    상기 제2 바이어스 전압 제공부에 사전에 설정된 기준 전압을 제공하는 제2 바이어스 전압 레퍼런스부
    를 포함하는 것을 특징으로 하는 선형 증폭기.
  7. 제2항에 있어서, 상기 피드백 제공부는
    상기 제1 로컬 피드백 루프를 제공하여 증폭된 신호의 대역폭 감소를 억제하는 제1 로컬 피드백 루프 제공부
    상기 제2 로컬 피드백 루프를 제공하여 증폭된 신호의 대역폭 감소를 억제하는 제2 로컬 피드백 루프 제공부
    를 포함하는 것을 특징으로 하는 선형 증폭기.
  8. 제7항에 있어서, 제1 로컬 피드백 루프 제공부는
    사전에 설정된 바이어스 전압을 제공하는 제3 바이어스 전압 제공부;
    상기 제3 바이어스 전압 제공부에 사전에 설정된 기준 전압을 제공하는 NMOS 트랜지스터 쌍; 및
    상기 제3 바이어스 전압 제공부로부터 바이어스 전압을 제공받는 제3 PMOS 타입 소스 팔로워
    를 포함하는 것을 특징으로 하는 선형 증폭기.
  9. 제7항에 있어서, 제2 로컬 피드백 루프 제공부는
    사전에 설정된 바이어스 전압을 제공하는 제4 바이어스 전압 제공부;
    상기 제4 바이어스 전압 제공부에 사전에 설정된 기준 전압을 제공하는 PMOS 트랜지스터 쌍; 및
    상기 제4 바이어스 전압 제공부로부터 바이어스 전압을 제공받는 제3 NMOS 타입 소스 팔로워
    를 포함하는 것을 특징으로 하는 선형 증폭기.
KR1020100124436A 2010-12-07 2010-12-07 선형 증폭기 KR101153552B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100124436A KR101153552B1 (ko) 2010-12-07 2010-12-07 선형 증폭기
US13/312,288 US8564369B2 (en) 2010-12-07 2011-12-06 Linear amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100124436A KR101153552B1 (ko) 2010-12-07 2010-12-07 선형 증폭기

Publications (1)

Publication Number Publication Date
KR101153552B1 true KR101153552B1 (ko) 2012-06-12

Family

ID=46161673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100124436A KR101153552B1 (ko) 2010-12-07 2010-12-07 선형 증폭기

Country Status (2)

Country Link
US (1) US8564369B2 (ko)
KR (1) KR101153552B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9817426B2 (en) * 2014-11-05 2017-11-14 Nxp B.V. Low quiescent current voltage regulator with high load-current capability
CN112688545A (zh) * 2020-12-16 2021-04-20 河南海格经纬信息技术有限公司 一种ac/dc变换器的低输出纹波控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870224A (ja) * 1991-04-16 1996-03-12 Siemens Ag 出力緩衝増幅器
KR20090013547A (ko) * 2007-08-02 2009-02-05 한국과학기술원 출력 버퍼 및 이를 포함하는 전력 증폭기
JP2009135833A (ja) 2007-11-30 2009-06-18 Oki Semiconductor Co Ltd 増幅回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728901A (en) * 1986-04-07 1988-03-01 Tektronix, Inc. Power buffer circuit
EP1229641B1 (en) 2001-02-01 2013-11-06 Alcatel Lucent Self oscillating power amplifier
US7589507B2 (en) * 2005-12-30 2009-09-15 St-Ericsson Sa Low dropout regulator with stability compensation
US7847846B1 (en) * 2006-05-16 2010-12-07 University Of Rochester CMOS image sensor readout employing in-pixel transistor current sensing
TW200840207A (en) * 2007-03-30 2008-10-01 Novatek Microelectronics Corp Differential feedback amplifier circuit with cross coupled capacitors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870224A (ja) * 1991-04-16 1996-03-12 Siemens Ag 出力緩衝増幅器
KR20090013547A (ko) * 2007-08-02 2009-02-05 한국과학기술원 출력 버퍼 및 이를 포함하는 전력 증폭기
JP2009135833A (ja) 2007-11-30 2009-06-18 Oki Semiconductor Co Ltd 増幅回路

Also Published As

Publication number Publication date
US8564369B2 (en) 2013-10-22
US20120139637A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
KR101670477B1 (ko) 클래스 ab 오디오 증폭기 출력단 전압 보호 방법 및 장치
US8040187B2 (en) Semiconductor integrated circuit device
CN107852137B (zh) 用于自适应放大器偏置的放大器电路和方法
US8618787B1 (en) Current mirror and high-compliance single-stage amplifier
US8665023B2 (en) Class-AB/B amplifier with quiescent control circuit
ATE528851T1 (de) Dynamische vorspannungssteuerung in einem leistungsverstärker
CN102474224B (zh) 放大器级
US8896378B2 (en) Differential amplifier circuit with ultralow power consumption provided with adaptive bias current generator circuit
KR20170069923A (ko) 증폭 회로 및 볼티지 레귤레이터
JP2015195566A (ja) 電力増幅モジュール
KR101153552B1 (ko) 선형 증폭기
WO2012111451A1 (ja) 利得・歪み特性安定化方法および回路
KR20110131967A (ko) 레일-투-레일 증폭기
US7088182B2 (en) Class AB output stage circuit with stable quiescent current
JP2019036839A (ja) トランスインピーダンスアンプ
US8164386B2 (en) Methods and apparatus to control rail-to-rail class AB amplifiers
US9024603B2 (en) Low power current comparator for switched mode regulator
US11545936B2 (en) Amplifier biasing techniques
US8432226B1 (en) Amplifier circuits and methods for cancelling Miller capacitance
KR20180108496A (ko) 차동 증폭 회로
KR20160027888A (ko) 병렬 출력단 선형 증폭기
JP6494908B2 (ja) 高周波増幅器
JP2015019328A (ja) 増幅回路
KR101101453B1 (ko) 전력 증폭 장치
US8786366B1 (en) Amplifier circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8

R401 Registration of restoration
R401 Registration of restoration