CN107852137B - 用于自适应放大器偏置的放大器电路和方法 - Google Patents

用于自适应放大器偏置的放大器电路和方法 Download PDF

Info

Publication number
CN107852137B
CN107852137B CN201680042006.2A CN201680042006A CN107852137B CN 107852137 B CN107852137 B CN 107852137B CN 201680042006 A CN201680042006 A CN 201680042006A CN 107852137 B CN107852137 B CN 107852137B
Authority
CN
China
Prior art keywords
circuit
amplifier
stage
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680042006.2A
Other languages
English (en)
Other versions
CN107852137A (zh
Inventor
P·P·西尼斯卡奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN107852137A publication Critical patent/CN107852137A/zh
Application granted granted Critical
Publication of CN107852137B publication Critical patent/CN107852137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45112—Indexing scheme relating to differential amplifiers the biasing of the differential amplifier being controlled from the input or the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45454—Indexing scheme relating to differential amplifiers the CSC comprising biasing means controlled by the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45476—Indexing scheme relating to differential amplifiers the CSC comprising a mirror circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开的示例包括放大器电路(100)，放大器电路具有：第一级(AS1)，其用于根据第一级增益来放大输入电压信号(INP、INM)以便提供第一级输出电压信号(VOUT1)；以及用于提供放大器输出电压信号(VOUT)的第二级(AS2)。偏置电路(114、120)向与第一级(AS1)耦合的用于控制第一级偏置电流(I1)的电流镜像电路(CM1、CM2)提供放大器偏置电流信号(IAMP)，并且当输入电压信号(INP、INM)在第一电源电压(AVDD)或第二电源电压(GND)附近时，调节电路(120)减小放大器偏置电流信号(IAMP)并且增加第一级增益。

Description

用于自适应放大器偏置的放大器电路和方法
技术领域
本申请涉及一种放大器电路，并且具体涉及用于自适应放大器偏置的放大器电路和方法。
背景技术
缓冲放大器用于各种应用以便将输入信号接口连接到接收电路。例如，运算放大器用于其中反相或“负”输入端连接到输出的电压跟随器配置，使得输出电压理想地跟踪输入电压信号。然而，运算放大器随着其输出被驱动朝向供电轨(诸如接地)而失去增益，这是因为当相关联的漏极-源极电压VDS小于其饱和电压VDSAT时，共源输出晶体管进入三极管区操作。因此，尽管以电压跟随器配置进行连接，但总放大器增益在整个输入信号范围内不是线性的，并且增益在供电轨(诸如100mV至200mV，其取决于输出晶体管的偏置和尺寸)附近小于单位(unity)增益。真实的单位增益只能在中间范围内实现，并且放大器电路遭受限制有用信号范围的增益误差。
发明内容
所公开的示例包括具有第一级和第二级的放大器电路，其用于放大输入电压信号并且提供放大器输出电压信号。偏置电路向与第一级耦合的电流镜像电路提供放大器偏置电流信号，以便控制第一级偏置电流。当输入电压信号在电源电压附近时，调节电路减小放大器偏置电流信号以便增加第一级增益。所增加的第一级增益补偿供电轨附近的输出级增益损耗，以便增强放大器电路的整个输出信号范围内的增益均匀性。在某些示例中，调节电路根据控制输入处接收的信号来减小放大器偏置电流信号。在跟随缓冲器应用中，控制输入可以连接到放大器电路的输入节点，以便当输入电压信号在电源电压附近时减小放大器偏置电流信号。在其他示例中，控制输入连接到第二放大器级以接收放大器输出信号，以便当输出信号在供电轨附近时自适应地偏置第一放大器级。在某些示例中，第一放大器级包括差分放大器。在某些示例中，当放大器输出电压信号在第一供电轨电压或第二供电轨电压附近时，调节电路减小放大器偏置电流信号，以便增加第一级增益。
附图说明
图1是具有调节电路以改变第一放大器级增益的自适应偏置双级放大器的示意图。
图2是具有连接到输入端的调节电路控制输入的连接在电压跟随缓冲放大器配置中的图1的放大器的简化示意图。
图3是包括p沟道第一级差分放大器与第一示例性调节电路的图1的放大器的示意图。
图4是包括具有n沟道差分放大器的第一级和第二示例性调节电路的另一个示例性放大器的示意图。
图5是包括具有p沟道和n沟道差分放大器的第一级以及第三示例性调节电路的轨到轨放大器的示意图。
图6是具有连接到放大器输出端的调节电路控制输入的图1的放大器的简化示意图。
图7是包括具有n沟道差分放大器的第一级和调节电路的另一个示例性放大器的示意图。
具体实施方式
在附图中，相同的附图标记始终表示相同的元件，并且各种特征件未必按比例绘制。如果第一器件耦合到第二器件或与第二器件耦合，则该连接可以是通过直接电连接进行，或者通过经由一个或多个介入装置和连接的间接电连接进行。
首先参考图1和图2，图1示出了使用调节电路120(图1中的偏置调节电路)来提供自适应偏置的两级缓冲放大器100。调节电路120有助于改善电源电压(在该情况下是接地节点118GND)附近的输出驱动。图2示出了具有作为电压跟随缓冲放大器连接的放大器100的放大器电路200，放大器100中的调节电路控制输入122(CONT)被连接到输入端131。所公开的示例提供智能放大器电路偏置和增益控制，以便抵消一个或多个电源电压或供电轨(诸如图2中的节点116处的AVDD和/或节点118处的GND)附近的输出级增益损失。图2中的示例提供了所公开的放大器电路100的跟随器型缓冲放大器应用。示例性实施例的技术在其他运算放大器电路和放大器配置中是有用的。
图1中的放大器电路100包括第一放大器级AS1，第一放大器级AS1根据第一级增益来放大输入电压信号以便提供第一级输出电压信号VOUT1。第二放大器级电路AS2包括用于放大第一级输出信号VOUT1的输出晶体管107，以便提供放大器输出电压信号VOUT。在该示例中，第一放大器级电路AS1包括在放大器电路中形成共源差分对的晶体管101-104，以便根据第一级增益放大来自第一放大器输入端或第一放大器输入节点131(正输入INP)和第二放大器输入端或第二放大器输入节点132(负输入(minus input)INM)的差分输入电压信号，从而在输出节点134处提供单端第一级输出电压信号VOUT1。在其他示例中，第一级AS1可以是提供差分输出信号的全差分放大器级。在该示例中，p沟道晶体管101和102形成差分对并且优选彼此匹配。晶体管101和102的源极端在公共源极节点处彼此连接，以便接收第一级偏置电流I1。晶体管101和102的漏极端连接到由晶体管103和104形成的n沟道电流镜像负载。晶体管101的漏极连接到第一级输出节点134，以便将VOUT1信号提供到第二级输出晶体管107的栅极端。第二级输出晶体管107的源极连接到接地轨GND，并且晶体管107的漏极在放大器输出节点136处提供放大器输出电压信号VOUT。电阻器R1和电容器C1彼此串联连接从而在第一级输出节点134与放大器输出节点136之间形成频率补偿电路。尽管所示出的示例包括彼此直接连接的第一级和第二级，但是包括三个级或更多级的其他示例是可能的，其中最终输出级直接或间接地放大第一级输出信号，而不考虑是单端的还是差分的。
放大器100还包括偏置电路，其具有耦合在正的电源电压或供电轨AVDD与第一电流镜像电路CM1的输入节点124之间的电流源114。电流源114向电流镜像输入节点124提供偏置电流信号IBIAS。电流信号IBIAS通过调节电路120从节点124转移的调节电流IADJ而被选择性地修改。所产生的电流IAMP＝IBIAS-IADJ被提供给第一镜像电路CM1。电路CM1包括晶体管109-112以便向第二电流镜像电路CM2提供镜像电流I0。只要电流镜像电路接收IAMP电流信号并且提供成比例的电流信号I0，可以使用任何合适的第一电流镜像电路。在该示例中，晶体管111和112连接在电流镜像输入节点124与第二电源电压或供电轨GND之间。晶体管111的栅极和漏极彼此连接并且连接到晶体管110的栅极，以便将流经晶体管111的电流镜像到晶体管110。类似地，晶体管112的栅极和漏极彼此连接并且连接到晶体管109的栅极。晶体管109和110在第二电流镜像电路CM2与GND之间彼此串联连接。在另一个示例中，可以省略晶体管109和112，其中晶体管110和111的源极端连接到GND。
第二电流镜像电路与上电源电压AVDD耦合，并且第二电流镜像电路包括连接在AVDD与晶体管110的漏极之间的以便传导电流I0的p沟道晶体管108。晶体管108的栅极和漏极连接到p沟道晶体管105和106的栅极，并且晶体管105和106的源极端耦合到AVDD。晶体管105镜像晶体管108中流动的电流I0，以便向第一级晶体管101和102的源极提供第一偏置电流I1，以根据流入第一电流镜像电路CM1的放大器偏置电流信号IAMP来偏置第一放大器级AS1。根据晶体管108和105的相对尺寸来设置电流信号I0和I1的比率。类似地，电流镜像晶体管106的栅极连接到晶体管108的栅极。晶体管106镜像来自第一电流镜像电路CM1的电流信号I0，以便向第二放大器级输出晶体管107的漏极提供与I0成比例的第二级偏置电流信号I2。
调节电路120通过使调节电流IADJ从节点124转移来减小放大器偏置电流信号IAMP。该调节通过操作电流镜像电路CM1和CM2来减小第一放大器级偏置电流I1。第一级偏置电流I1的这种减小进而增加第一放大器级增益。当放大器输出电压信号VOUT在第二供电轨电压GND附近时，调节电路120调节放大器偏置电流IAMP。在图1的示例中，调节电路120根据控制输入信号CONT进行操作。
第一放大器级AS1的低频增益AV1由以下等式(1)给出：
(1)AV1＝-gmM1/(gddsM1+gdsM3)，
其中M1是第一级放大器晶体管101，M3是晶体管103，并且跨导gm和gds由以下等式(2)和(3)给出：
(2)gm≈(2μpCox(W/L)ID)0.5，
(3)gds≈λID.
其中gds是在饱和区中作为漏极-源极电压VDS的函数的ID曲线的斜率，并且λ是随着晶体管的栅极长度而变化的沟道长度调制参数。因此，第一级增益AV1与ID的平方根成反比例。
关于第二级AS2，晶体管107在饱和区中操作时的第二级增益AV2由以下等式(4)给出，其中M6是晶体管106并且M7是晶体管107：
(4)AV2＝-gmM7/(gdsM7+gdsM6)，
然而，当OUTPUT在接地附近时，晶体管107将进入三极管操作区，并且输出晶体管107的跨导gm由以下等式(5)给出：
(5)gm≈μnCox(W/L)Vds，
其中Vds是输出电压VOUT。在从饱和转换到三极管操作区时，第二级增益的跨导gm随着输出电压VOUT大致线性地减少。上电流镜像晶体管106的gds减少了电流I2的平方根，并且输出晶体管107的gds根据以下等式(6)增加：
(6)gds＝μnCox(W/L)(Vgs-VT-Vds).
第二级增益的总体效果取决于减少IAMP的方法。作为缓冲放大器(例如，如以下的图2所示)，闭环增益由以下等式(7)给出：
(7)A＝(AV1AV2)/(1+(AV1AV2).
对于等式(8)中的第一级增益AV1和第二级增益AV2的高值，缓冲器增益近似为1。然而，如果AV1和AV2的乘积是足够低的(例如，当输出电压VOUT低时)，则缓冲器的增益<1。另外，根据以下等式(8)，低增益影响缓冲器的输出阻抗，其中放大器电路输出阻抗理想情况下应当是低的：
(8)Routbuffer＝OpampR0/(1+AV1AV2).
当放大器输出电压信号VOUT在第二供电轨电压GND附近时，调节电路120调节放大器偏置电流IAMP以便抵消该增益损失。
图2示出了具有作为电压跟随缓冲放大器连接的放大器100的放大器电路200，其中调节电路控制输入122(CONT)连接到输入端131(INP)。当INP接近接地时，调节电流IADJ增加，这减少IAMP并且减少图1中的第一级偏置I1，这(进而)增加简单差分对第一级AS1的增益。这种增益增加允许缓冲放大器在接地附近更有效地驱动。在该情况下，放大器100被配置为电压跟随缓冲器，并且输入电压VIN应当等于输出电压VOUT。在操作中，当输入电压VIN接近供电轨(诸如节点118处的接地电压GND)时，针对放大器100的输入偏置电流IBIAS的一部分从第一级AS1转移，使得节点136处的放大器输出电压VOUT接近GND。当这(进而)增加第一级AS1的增益，以便补偿当共源输出级晶体管107进入三极管区时输出级处的增益损失。较高的第一级增益使放大器100能够将输出驱动成更接近导轨或接地。在至少一个示例性操作中，放大器100可以驱动电压跟随放大器并且将输出驱动成离供电轨或接地小于20mV。相比之下，在没有使用电路120实现偏置电流调节的情况下，使用类似输出晶体管的放大器只能提供偏离供电轨约100mV至200mV的单位增益。因此，所公开的示例扩展放大器电路200的信号范围以便实际上包括电源电压或供电轨。此外，该解决方案是在没有添加负供电轨以将输出信号向下驱动到接地的情况下实现的。
图3示出了图1的放大器100的示例，放大器100包括具有第一示例性调节电路120A的p沟道第一级差分放大器。如以上的图1所示，放大器100包括第一级AS1A，第一级AS1A具有输出节点134A和由来自具有晶体管105、106和108的第二电流镜像电路CM2A的电流信号I1偏置的晶体管101-104。第二放大器级AS2A包括如上文所述的输出晶体管107。在该示例中，调节电路120A包括在电流镜输入节点124与供电轨GND之间彼此串联耦合的晶体管311和312。在另一个可能的实现方式中，第三调节电路晶体管(未示出)可以被串联包括在晶体管311与312之间。n沟道晶体管312在节点124与GND之间与p沟道控制晶体管311串联连接。图3中的调节电路120A与第一电流镜像电路CM1并联连接，并且连接在电流源114与供电轨节点118之间。第一调节电路晶体管311包括连接到控制输入122以便接收控制输入信号CONT的栅极控制端，并且第二晶体管312是二极管连接的，使得电流镜像输入节点124的电压是晶体管311的源极处的电压加上第二晶体管312的栅极-源极电压VGS。在另一个示例中，两个晶体管312和第三二极管连接的晶体管(未示出)具有基本相同的尺寸，并且第二晶体管和第三晶体管的栅极-源极电压VGS被设计成小于二极管连接的电流镜像晶体管111的VGS。在电路120A仅包括晶体管311和312的情况下，调节电路晶体管311和312的VGS被设计成VGS的总和小于电流镜像晶体管111和112的VGS的总和。在其他示例中，诸如在省略了晶体管109和112的情况下，调节电路120A的一个或多个二极管连接的晶体管的一个或多个栅极-源极电压被省略，并且311的VGS被设计成小于第一电流镜像电路CM1的二极管连接的晶体管的一个或多个栅极-源极电压。
在操作中，当控制信号CONT的电压处于第二级输出晶体管107在饱和区中操作的电平时，p沟道调节电路晶体管311将晶体管312的源极处的电压拉向GND电源电压电平。在该情况下，调节电路晶体管312两端的电压小于电流镜像输入电路节点124处的电压(晶体管111和112两端的电压)，所以调节电流IADJ基本为零。在控制信号CONT的电压足够接近下电源电压GND并且晶体管311充分接通之后，调节电路120A开始使非零电流IADJ从电流镜像输入节点124转移。这降低放大器电流IAMP，并且第一级偏置电流I1相应地减少。这增加第一级增益并且致使第一级输出电压VOUT1增加。因此，第二级输出晶体管107可以将放大器输出电压VOUT驱动成更接近下电源电压GND。随着控制电压信号CONT更接近电源电压GND，电流IADJ的量值增加(并且因此第一级增益的量增加)，以便进一步接通晶体管311。以此方式，当放大器输出电压信号VOUT在供电轨电压GND附近时，调节电路120A根据控制输入信号CONT操作以减小放大器偏置电流信号IAMP，以便增加第一级增益。在某些示例中，调节电路120A的添加仅涉及两个或三个附加晶体管。
此外，控制输入122可以按照电压跟随器配置连接到输入节点131来提供合适输入，以便当输出电压VOUT在电源电压GND附近时，通过抵消增益误差来控制调节电路120以增强增益均匀性。在这种配置中，如以上的图2所示，只有当输入(和输出)在供电轨或接地GND附近时，才发生第一级增益增加，并且当输入和输出不在供电轨附近时，缓冲放大器性能不改变。如以下结合图6所讨论的，控制输入端或控制输入节点122可以替代性地连接到输出节点136，以用于按电压跟随器配置的类似操作并且还用于其他运算放大器电路配置(诸如反相放大器)。
图4示出了另一个示例性两级放大器100，其中使用调节电路120B进行的自适应偏置以用于改善上电源电压AVDD附近的输出驱动。在该情况下，放大器100包括：第一放大器级AS1B，该第一放大器级AS1B具有从输入端131和132(INP和INM)接收输入信号的n沟道晶体管401和402；连同包括p沟道输出晶体管407的第二放大器级；偏置电路，其具有源114以及如上所述的第一电流镜像电路CM1和包括晶体管405和406的第二电流镜像电路CM2B，以便将来自相应第一输出级和第二输出级的偏置电流I1和I2传导到GND电源电压或供电轨。图4中的放大器100通常以与图3中的放大器互补的方式操作。第一放大器级电路AS1B包括晶体管401-404，其形成共源差分放大器电路，以便根据第一级增益放大差分输入电压信号并且在第一级输出节点134B处提供单端第一级输出电压信号VOUT1。在其他示例中，第一放大器级电路AS1B可以为级输出电压信号提供差分。
n沟道晶体管401和402形成差分对并且优选彼此匹配，其中源极端在共源节点处彼此连接以便从电流镜像晶体管405传导第一级偏置电流I1，并且p沟道晶体管403和404为n沟道差分对401、402提供电流镜像负载。在GND供电轨与AVDD供电轨之间，第一电流镜像电路CM1的输出晶体管109和110与p沟道晶体管408串联连接，并且第二电流镜像电路CM2B中的晶体管405和406的栅极端连接到晶体管109和112的栅极。以此方式，放大器电流IAMP建立电流I1和I2以用于偏置双级放大器。电流信号I1通过晶体管405来偏置第一级AS1B，并且镜像电路晶体管406提供偏置电流信号I2以便偏置输出p沟道晶体管407。电流源114向电流镜像输入节点124提供偏置电流信号IBIAS，并且调节电路120B根据如上文所述的控制信号CONT，通过使调节电流IADJ从节点124转移来选择性地修改放大器偏置电流IAMP。放大器偏置电流IAMP＝IBIAS-IADJ被提供给第一镜像电路CM1。
在该情况下，调节电路120B包括与一个或多个二极管连接的n沟道晶体管412和413串联连接的n沟道控制晶体管411。在另一种可能实现方式中，可以省略第三调节电路晶体管413，其中晶体管411和412连接在GND与节点124之间。在所示的示例中，随着控制信号电压CONT接近AVDD，电路120B降低电流IAMP以便减少I1并且增加第一级放大器增益。如在图3的示例中，图4中的调节电路120B与第一电流镜像电路CM1并联连接，并且连接在电流源114与GND之间。晶体管411的栅极连接到控制输入122以便接收控制输入信号CONT，并且晶体管412和413是二极管连接的，使得电流镜像输入节点124的电压是晶体管411的漏极处的电压加上晶体管412和413的栅极-源极电压VGS的总和。在一个示例中，晶体管412和413具有基本相同的尺寸，并且晶体管412和413的栅极-源极电压VGS被设计成小于二极管连接的电流镜像晶体管111和112的VGS。在其他示例中，诸如在省略了晶体管109和112的情况下，调节电路120B的一个或多个二极管连接的晶体管的一个或多个栅极-源极电压被设计成小于第一电流镜像电路CM1的一个或多个二极管连接的晶体管的一个或多个栅极-源极电压。
在图4中，当控制信号CONT的电压处于第二级输出晶体管407在饱和区中操作的电平时，晶体管411保持断开并且调节电流IADJ为零，同时控制信号电压CONT小于晶体管412和413的VGS电压的总和加上控制晶体管411的阈值电压VT。在控制信号电压大于或等于晶体管412和413的VGS电压的总和加上控制晶体管411的阈值电压VT之后，晶体管411接通并且从电流镜输入节点124汲取非零调节电流IADJ以便减小IAMP。如在上文的示例中，IAMP的降低减少第一放大器级偏置电流I1以便增加第一级增益。以此方式，当第二级输出晶体管407从饱和区操作转换到三极管区操作时，调节电路120B通过增强第一级增益来补偿第二级增益损失。随着控制电压信号CONT更接近电源电压AVDD，转移电流IADJ的量增加(并且因此第一级增益的量增加)，以便进一步接通晶体管411。
图5示出了轨到轨放大器示例500，放大器包括具有p沟道差分放大器和n沟道差分放大器的一对第一放大器级AS1A和AS1B。第一级AS1A包括晶体管101-104和输出节点134A，并且电路AS1A如以上结合图3描述的操作。如以上结合图4描述的，第一级AS1B包括晶体管401-404和输出节点134B。放大器500还包括第三示例性调节电路，其包括分别如以上结合图3和图4描述的一对调节电路120A和120B。放大器500包括如上所述的包括晶体管109-112的第一电流镜像电路CM1，第一电流镜像电路CM1接收来自输入节点124的电流信号IAMP并且镜像来自输入节点124的电流信号IAMP，以便提供从AVDD流经两个串联连接的晶体管108和502的电流信号I0。
第二电流镜像电路CM2A向第一级电路AS1A提供第一级偏置电流I1A。附加电流镜像电路CM2B包括晶体管405(如以上图4所述的)和晶体管508，每个晶体管的栅极被连接以便接收第一电流镜像晶体管109和112的栅极电压VN1。如以上结合图4所述的，镜像电路CM2B从第一级AS1B中的晶体管401和402的共源连接汲取电流I1B。另外，放大器500包括连接在上镜像晶体管106与下镜像晶体管508之间的以便基于放大器偏置电流IAMP来传导电流I3的由p沟道晶体管504和n沟道晶体管506形成的浮动电流偏置电路。晶体管506的栅极被连接以便从第一电流镜像电路CM1的晶体管110和111的栅极接收电压信号VN2。晶体管504的栅极被连接以便从晶体管502的栅极接收电压信号VP2。
第一放大器级电路AS1A通过第一级增益放大在端131(INP)和端132(INM)处的差分输入信号，以便在节点134A处提供输出信号VOUT1A从而控制下n沟道输出晶体管107的栅极，其中由电阻器R1A和电容器C1A形成的频率补偿电路连接在级输出节点134A与放大器输出节点136之间。另一个放大器级电路AS1B通过第一级增益放大在端131(INP)和端132(INM)处的差分输入信号，以便在节点134B处提供输出信号VOUT1B。如以上结合图4所述的，此信号VOUT1B控制上p沟道输出晶体管407的栅极。另一个频率补偿电路由连接在级输出节点134B与放大器输出节点136之间的电阻器R1B和电容器C1B形成。第二级包括由晶体管107形成的级AS2A、以及包括上级输出晶体管407的输出级AS2B。
在操作中，当控制信号CONT处于GND与AVDD之间的中间范围(其中输出晶体管107和407两者都操作在饱和区中(例如，输出电压VOUT不在AVDD或GND附近))时，调节电路晶体管关断，并且根据来自电流源114的电流IBIAS(IAMP＝IBIAS，并且IADJ为零)来偏置轨到轨放大器500。
当控制输入电压接近GND时，晶体管311完全导通，并且调节电路120A开始从电流镜像输入节点124转移非零电流IADJ。这样降低了放大器电流IAMP和电流I1A、增加第一级AS1A的增益，并且致使第一级输出电压VOUT1增加为较低的VOUT，由此允许放大器500将输出驱动在GND附近。在控制信号电压CONT大于或等于晶体管412和414的VGS电压的两倍加上调节电路120B中的控制晶体管411的阈值电压VT时，晶体管411接通并且从电流镜输入节点124牵引非零调节电流IADJ以便减小IAMP。如以上结合图4所述的，这样减少偏置电流I1B并且增加电路AS1B的第一级增益。因此，调节电路120A和120B自适应地偏置输出级，以便当控制信号电压CONT接近AVDD或GND时，通过选择性地远离电流镜像输入节点124转移偏置电流IADJ，将输出电压VOUT驱动成更靠近AVDD和GND两者。
图6示出了另一个放大器电路配置600，其包括如上所述的放大器100或500。在该示例中，调节电路控制输入端122在输出端136处连接到第二放大器级AS2。在此电路600中，根据输出电压VOUT直接地控制调节电路。例如，可以通过将输出节点136连接到负输入节点132，将电路600配置成作为电压跟随缓冲器操作，以便跟随向正输入节点131施加的电压。在其他示例中，可以连接电阻器、电容器和/或其他反馈部件以便实现各种运算放大器电路配置，其中调节电路120操作以便增强将输出电压VOUT驱动成接近电源电压AVDD和/或GND中的一个或两者的能力。
图7示出了另一个示例性放大器700，其包括总体如以上结合图4所述的第一级AS1B、第二级AS2B。另外，电路700包括调节电路120C以及第一电流镜像电路CM1和第二电流镜像电路CM2。在该示例中，电流源114连接在电流镜像电路CM1与GND之间。调节电路120C和第一电流镜像电路CM1连接在正供电轨AVDD与电流镜像输入节点124之间。在该示例中，调节电路包括：其栅极被连接以接收控制信号CONT的第一晶体管701、以及耦合在晶体管701的源极与节点124之间的二极管连接的第二(p沟道)晶体管702。第一电流镜像电路CM1包括p沟道晶体管703-706和晶体管707，晶体管707镜像放大器电流IAMP以便分别经由晶体管405和406通过其电流I1和I2来创建第一级和第二级。在该示例中，来自电流源114的偏置电流IBIAS通常是恒定的，并且当控制信号CONT处于或接近AVDD时，调节电路120C可以通过将调节电流IADJ导入(sourcing)到节点124来选择性地减小镜像电路电流IAMP。
在所描述的实施方案中修改是可能的，并且在权利要求的范围内其他实施方案是可能的。

Claims (20)

1.一种用于放大器的电路，其包括：
放大器电路，其包括：用于接收输入电压信号的输入；第一放大器级电路，其用于根据第一级增益放大所述输入电压信号，以便提供第一级输出电压信号；以及第二放大器级电路，其包括用于放大所述第一级输出电压信号以提供放大器输出电压信号的输出晶体管；以及
偏置电路，其包括耦合到第一电流镜像电路的输入节点的用于提供放大器偏置电流信号以便设置所述第一放大器级电路的所述第一级增益的电流源；以及
调节电路，其包括耦合到所述输入电压信号的用于接收控制输入信号的控制输入，当所述放大器输出电压信号在供电轨电压附近时，所述调节电路耦合到所述第一电流镜像电路的所述输入节点并且根据所述控制输入信号可操作以便增加所述第一级增益。
2.根据权利要求1所述的电路，其中：
所述输入包括用于接收差分输入电压信号的第一输入节点和第二输入节点；
所述第一放大器级电路包括形成差分放大器电路的多个晶体管，其用于根据所述第一级增益放大所述差分输入电压信号，以便提供所述第一级输出电压信号；
所述放大器电路包括与所述第一放大器级电路耦合的第二电流镜像电路，其用于根据所述放大器偏置电流信号控制在所述差分放大器电路中流动的第一偏置电流；以及
所述调节电路根据所述控制输入信号减小所述放大器偏置电流信号以便增加所述第一级增益。
3.根据权利要求2所述的电路，其中：所述电流源向所述第一电流镜像电路的所述输入节点提供偏置电流信号；并且所述调节电路根据所述控制输入信号选择性地从所述第一电流镜像电路的所述输入节点吸收调节电流信号，以便减小所述放大器偏置电流信号。
4.根据权利要求3所述的电路，其中：所述调节电路包括在所述第一电流镜像电路的所述输入节点与供电轨节点之间彼此串联连接的第一晶体管和第二晶体管；所述第一晶体管包括连接到所述控制输入以接收所述控制输入信号的第一控制端；并且所述第二晶体管包括彼此连接的漏极端和第二控制端。
5.根据权利要求3所述的电路，其中所述控制输入连接到所述第一输入节点和所述第二输入节点中的一个。
6.根据权利要求3所述的电路，其中所述控制输入连接到所述第二放大器级，以便接收所述放大器输出电压信号。
7.根据权利要求1所述的电路，其中：所述调节电路包括在所述电流源与供电轨节点之间彼此串联连接的第一晶体管和第二晶体管；所述第一晶体管包括连接到所述控制输入以接收所述控制输入信号的第一控制端；并且所述第二晶体管包括彼此连接的第二漏极端和第二控制端。
8.根据权利要求7所述的电路，其中所述调节电路包括连接在所述第一晶体管和所述第二晶体管之间的第三晶体管，所述第三晶体管包括彼此连接的第三漏极端和第三控制端。
9.根据权利要求7所述的电路，其中：所述放大器电路包括与所述第一放大器级电路耦合的第二电流镜像电路，其用于根据所述放大器偏置电流信号控制在所述第一放大器级电路中流动的第一偏置电流，所述第二电流镜像电路包括在所述电流源与供电轨节点之间彼此串联连接的二极管连接的第一电流镜像晶体管和二极管连接的第二电流镜像晶体管；并且所述调节电路的所述第一晶体管和所述第二晶体管的栅极-源极电压小于所述第一电流镜像晶体管和所述第二电流镜像晶体管的栅极-源极电压的总和。
10.根据权利要求1所述的电路，其中：所述放大器电路包括与所述第一放大器级电路耦合的第二电流镜像电路，其用于根据所述放大器偏置电流信号控制在所述第一放大器级电路中流动的第一偏置电流；所述电流源向所述第一电流镜像电路的所述输入节点提供偏置电流信号；并且所述调节电路根据所述控制输入信号选择性地从所述第一电流镜像电路的所述输入节点吸收调节电流信号，以便减小所述放大器偏置电流信号。
11.根据权利要求10所述的电路，其中：所述调节电路包括在所述第一电流镜像电路的所述输入节点与供电轨节点之间彼此串联连接的第一晶体管和第二晶体管；所述第一晶体管包括连接到所述控制输入以接收所述控制输入信号的第一控制端；并且所述第二晶体管包括彼此连接的漏极端和第二控制端。
12.根据权利要求2所述的电路，其中所述控制输入连接到所述第一输入节点和所述第二输入节点中的一个。
13.根据权利要求1所述的电路，其中所述控制输入连接到所述第二放大器级，以接收所述放大器输出电压信号。
14.根据权利要求1所述的电路，其中当所述放大器输出电压信号在第一供电轨电压或第二供电轨电压附近时，所述调节电路根据所述控制输入信号减小所述放大器偏置电流信号，以便增加所述第一级增益。
15.一种放大器电路，其包括：
差分第一放大器级电路，其用于根据第一级增益放大差分输入电压信号，以便在第一级输出处提供第一级输出电压信号；
第二放大器级电路，其耦合到所述第一级输出以用于根据所述第一级输出电压信号提供放大器输出电压信号；
电流源，其耦合到第一电流镜像电路的输入，以用于提供放大器偏置电流信号；
与所述差分第一放大器级电路耦合的第二电流镜像电路，其用于根据所述放大器偏置电流信号控制在所述差分第一放大器级电路中流动的第一偏置电流；以及
调节电路，其耦合到所述电流源以用于当所述输入电压信号在第一电源电压或第二电源电压附近时修改所述放大器偏置电流信号。
16.根据权利要求15所述的放大器电路，其中当所述输入电压信号在所述第一电源电压或所述第二电源电压附近时，所述调节电路根据控制输入信号将调节电流远离所述第一电流镜像电路的所述输入转移，以便增加所述第一级增益。
17.根据权利要求16所述的放大器电路，其中所述调节电路包括连接到所述差分第一放大器级电路的输入节点的控制输入，以便接收输入电压信号作为所述控制输入信号。
18.一种放大器，其包括：
第一放大器级电路，其包括用于接收差分输入电压信号的第一输入节点和第二输入节点，所述第一放大器级电路包括形成差分放大器电路的多个晶体管，其用于根据第一级增益放大所述差分输入电压信号，以便提供第一级输出电压信号；
第二放大器级电路，其根据第二级增益放大所述第一级输出电压信号，以便提供放大器输出电压信号；
与所述第一放大器级电路耦合的电流镜像电路，其用于根据在电流镜像输入节点处接收的放大器偏置电流信号控制在所述差分放大器电路中流动的第一偏置电流；以及
偏置电路，其包括：电流源，其用于向所述电流镜像输入节点提供偏置电流信号；以及调节电路，其用于当所述第一输入节点处的电压在第一电源电压或第二电源电压附近时，选择性地从所述电流镜像输入节点吸收调节电流以减小所述放大器偏置电流信号并且增加所述第一级增益，以便抵消所述第二级增益的减少。
19.根据权利要求18所述的放大器，其中：所述调节电路包括在所述电流镜像输入节点与供电轨节点之间彼此串联连接的第一晶体管和第二晶体管；所述第一晶体管包括连接到所述第一输入节点的第一控制端；并且所述第二晶体管包括彼此连接的漏极端和第二控制端。
20.根据权利要求19所述的放大器，其中所述调节电路包括连接在所述第一晶体管和所述第二晶体管之间的第三晶体管，所述第三晶体管包括彼此连接的第三漏极端和第三控制端。
CN201680042006.2A 2015-05-18 2016-05-18 用于自适应放大器偏置的放大器电路和方法 Active CN107852137B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562163203P 2015-05-18 2015-05-18
US62/163,203 2015-05-18
US15/143,704 US9831840B2 (en) 2015-05-18 2016-05-02 Amplifier circuit and method for adaptive amplifier biasing
US15/143,704 2016-05-02
PCT/US2016/033142 WO2016187346A1 (en) 2015-05-18 2016-05-18 Amplifier circuit and method for adaptive amplifier biasing

Publications (2)

Publication Number Publication Date
CN107852137A CN107852137A (zh) 2018-03-27
CN107852137B true CN107852137B (zh) 2021-05-28

Family

ID=57320768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680042006.2A Active CN107852137B (zh) 2015-05-18 2016-05-18 用于自适应放大器偏置的放大器电路和方法

Country Status (3)

Country Link
US (1) US9831840B2 (zh)
CN (1) CN107852137B (zh)
WO (1) WO2016187346A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824744B1 (en) * 2016-02-02 2017-11-21 Marvell Israel (M.I.S.L) Ltd. High-speed differential interface circuit with fast setup time
JP6805005B2 (ja) * 2017-01-30 2020-12-23 エイブリック株式会社 リーク電流補償回路及び半導体装置
JP2018191068A (ja) * 2017-04-28 2018-11-29 住友電気工業株式会社 増幅回路
US10270392B1 (en) 2017-11-22 2019-04-23 Qualcomm Incorporated Low-power differential amplifier with improved unity gain frequency
US10634735B2 (en) * 2017-12-04 2020-04-28 Allegro Microsystems, Llc Circuits and methods for regulator diagnostics
CN109714008B (zh) * 2018-12-11 2023-03-24 中山芯达电子科技有限公司 一种简易高增益放大电路
DE112020000387T5 (de) * 2019-01-10 2021-09-23 Skyworks Solutions, Inc. Vorrichtungen und Verfahren zur Vorspannung von Leistungsverstärkern
CN109889458B (zh) * 2019-02-28 2021-12-28 深圳市信达珑丰科技有限公司 图书馆信息化管理系统
CN113411055B (zh) * 2021-08-19 2021-12-28 深圳飞骧科技股份有限公司 偏置电流控制装置、射频放大器、电子设备及芯片

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191162A (ja) * 1991-09-18 1993-07-30 Hitachi Ltd 演算増幅器および回線終端装置
US5166639A (en) 1991-10-29 1992-11-24 Sgs-Thomson Microelectronics, Inc. High gain mololithic microwave integrated circuit amplifier
US5994926A (en) 1996-04-29 1999-11-30 Texas Instruments Incorporated Circuit and method for programmably changing the transconductance of a transconductor circuit
JPH10276052A (ja) * 1997-03-31 1998-10-13 Mitsumi Electric Co Ltd 可変利得増幅回路
US6046875A (en) 1997-12-23 2000-04-04 Texas Instruments Incorporated Linear transconductance circuit having a large linear range
US6281753B1 (en) 1998-12-18 2001-08-28 Texas Instruments Incorporated MOSFET single-pair differential amplifier having an adaptive biasing scheme for rail-to-rail input capability
US6522200B2 (en) 2000-12-11 2003-02-18 Texas Instruments Incorporated Process-insensitive, highly-linear constant transconductance circuit
US7266287B2 (en) * 2001-12-14 2007-09-04 Hewlett-Packard Development Company, L.P. Using background audio change detection for segmenting video
KR100560413B1 (ko) * 2003-10-13 2006-03-14 삼성전자주식회사 에이비급 레일-투-레일 연산 증폭기
JP2005244276A (ja) * 2004-02-24 2005-09-08 Oki Electric Ind Co Ltd 差動増幅回路
US6985045B2 (en) 2004-03-02 2006-01-10 Texas Instruments Incorporated Gain control circuits for voltage controlled oscillators
US7116172B2 (en) 2004-11-03 2006-10-03 Texas Instruments Incorporated High-swing folded cascode having a novel gain-boost amplifier
TWI269523B (en) * 2005-04-21 2006-12-21 Novatek Microelectronics Corp Control circuit for operational amplifier and method thereof
RU2005132950A (ru) 2005-10-26 2007-05-10 Оао "Альфа" (Ru) Выходной каскад усилителя
JP2008067188A (ja) * 2006-09-08 2008-03-21 Ricoh Co Ltd 差動増幅回路及びその差動増幅回路を使用した充電制御装置
TW200826487A (en) * 2006-12-08 2008-06-16 Richtek Techohnology Corp Gain-improving operational transconductance amplifier and its improvement method thereof
US7944293B2 (en) * 2008-12-11 2011-05-17 Samsung Electro-Mechanics Company, Ltd. Systems and methods for an adaptive bias circuit for a differential power amplifier
US8269475B2 (en) 2009-02-17 2012-09-18 Texas Instruments Incorporated Class DH amplifier
US8143944B2 (en) 2010-08-23 2012-03-27 Texas Instruments Incorporated Method and apparatus for sensing a current for varying impedance loads
US8373505B2 (en) * 2011-02-16 2013-02-12 Fairchild Semiconductor Corporation Dynamic current boost in class AB amplifier for low distortion
KR101767298B1 (ko) * 2011-05-13 2017-08-10 스카이워크스 솔루션즈, 인코포레이티드 파워 증폭기들을 바이어스하기 위한 장치 및 방법들
CN102957386A (zh) * 2011-08-19 2013-03-06 凹凸电子（武汉）有限公司 对电光源进行控制的运算放大器以及电池管理系统
TWI508437B (zh) 2013-01-25 2015-11-11 Richtek Technology Corp 放大電路的電壓調整電路及相關的調整方法
CN104506150B (zh) * 2014-10-30 2017-11-17 华为技术有限公司 一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路

Also Published As

Publication number Publication date
WO2016187346A1 (en) 2016-11-24
US20160344355A1 (en) 2016-11-24
US9831840B2 (en) 2017-11-28
CN107852137A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
CN107852137B (zh) 用于自适应放大器偏置的放大器电路和方法
US8154263B1 (en) Constant GM circuits and methods for regulating voltage
US7253686B2 (en) Differential amplifiers with enhanced gain and dynamic range
US8040187B2 (en) Semiconductor integrated circuit device
EP2652872B1 (en) Current mirror and high-compliance single-stage amplifier
CN110011627B (zh) 一种宽输入范围高共模抑制比运算跨导放大器
US7733181B2 (en) Amplifier circuit having dynamically biased configuration
US8866554B2 (en) Translinear slew boost circuit for operational amplifier
US20050007195A1 (en) Low voltage high gain amplifier circuits
US10855239B2 (en) Amplifier class AB output stage
US7187236B2 (en) Rail-to-rail differential input amplification stage with main and surrogate differential pairs
US8890612B2 (en) Dynamically biased output structure
US10574200B2 (en) Transconductance amplifier
US7576609B1 (en) Preamplifier for receiver and method thereof
US9455676B2 (en) Semiconductor circuit and amplifier circuit
US11545936B2 (en) Amplifier biasing techniques
CN111344949A (zh) Ab级放大器以及运算放大器
US6831501B1 (en) Common-mode controlled differential gain boosting
US20150341004A1 (en) Differential amplification circuit
US11418154B1 (en) Biasing technique for an operational amplifier
US8283980B2 (en) Amplifier circuit
US20220077831A1 (en) Operational amplifier
US6930542B1 (en) Differential gain boosting
BABITHA et al. Class-AB Op-Amp with High Slew Rate using Common Gate Technique
JP2023095124A (ja) オペアンプ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant