JPH0659013B2 - 出力増幅回路 - Google Patents
出力増幅回路Info
- Publication number
- JPH0659013B2 JPH0659013B2 JP60248349A JP24834985A JPH0659013B2 JP H0659013 B2 JPH0659013 B2 JP H0659013B2 JP 60248349 A JP60248349 A JP 60248349A JP 24834985 A JP24834985 A JP 24834985A JP H0659013 B2 JPH0659013 B2 JP H0659013B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- signal
- terminal
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 Ａ産業上の利用分野 本発明は出力増幅回路に関し、例えばアナログ入力信号
を基準信号と比較してデイジタル出力信号を得る比較回
路に適用し得るものである。
を基準信号と比較してデイジタル出力信号を得る比較回
路に適用し得るものである。
Ｂ発明の概要 本発明は後段にデイジタル回路が接続される出力増幅回
路において、回路電流値を一定に保つたままで、到来す
る入力信号を、後段のデイジタル回路における論理
「Ｈ」レベル、論理「Ｌ」レベルを確実に含むように増
幅した出力信号を送出することにより、他の回路に悪影
響が及ぼすことなく、後段のデイジタル回路に十分に応
じられるような出力信号を得るようにしたものである。
路において、回路電流値を一定に保つたままで、到来す
る入力信号を、後段のデイジタル回路における論理
「Ｈ」レベル、論理「Ｌ」レベルを確実に含むように増
幅した出力信号を送出することにより、他の回路に悪影
響が及ぼすことなく、後段のデイジタル回路に十分に応
じられるような出力信号を得るようにしたものである。
Ｃ従来の技術 例えば、ビデオカメラの信号処理回路に用いられるＩＣ
（集積回路）チツプにはアナログ回路とデイジタル回路
とが混在して形成されたものがあり、このようにＩＣチ
ツプにおいては例えば第３図に示すように、アナログ入
力信号ＡＩＮと基準信号ＲＥＦとを比較してデイジタル
出力信号ＶＯＵＴを送出する比較回路１が設けられてい
る。
（集積回路）チツプにはアナログ回路とデイジタル回路
とが混在して形成されたものがあり、このようにＩＣチ
ツプにおいては例えば第３図に示すように、アナログ入
力信号ＡＩＮと基準信号ＲＥＦとを比較してデイジタル
出力信号ＶＯＵＴを送出する比較回路１が設けられてい
る。
このような比較回路１においては後段のデイジタル回路
が適確に動作し得るように、デイジタル信号の２つの論
理「Ｈ」，「Ｌ」を表わす電圧レベルを完全に含むよう
に信号を増幅する出力増幅回路が設けられている。
が適確に動作し得るように、デイジタル信号の２つの論
理「Ｈ」，「Ｌ」を表わす電圧レベルを完全に含むよう
に信号を増幅する出力増幅回路が設けられている。
Ｄ発明が解決しようとする問題点 このような出力増幅回路として従来、第４図に示すもの
がある。これは電源ラインＬ１及びアースラインＬ２間
にＮＰＮ型トランジスタＱ１のコレクタ・エミツタ端子
間、抵抗Ｒ１、抵抗Ｒ２，ＰＮＰ型トランジスタＱ２エ
ミツタ・コレクタ端子間を順次直列に接続し、両トラン
ジスタＱ１及びＱ２のベース端子に信号源２からの入力
信号Ｖinを与え、両抵抗Ｒ1及びＲ2の接続中点Ａから増
幅された出力信号Ｖout1を得るようにしたものである。
がある。これは電源ラインＬ１及びアースラインＬ２間
にＮＰＮ型トランジスタＱ１のコレクタ・エミツタ端子
間、抵抗Ｒ１、抵抗Ｒ２，ＰＮＰ型トランジスタＱ２エ
ミツタ・コレクタ端子間を順次直列に接続し、両トラン
ジスタＱ１及びＱ２のベース端子に信号源２からの入力
信号Ｖinを与え、両抵抗Ｒ1及びＲ2の接続中点Ａから増
幅された出力信号Ｖout1を得るようにしたものである。
この出力増幅回路によれば、出力信号Ｖout1はトランジ
スタＱ１が完全にオン動作し、トランジスタＱ２が完全
にオフ動作している状態のときのレベルＶCC−ＶBE（Ｖ
CCは電源電圧で例えば５〔Ｖ〕，ＶBEはトランジスタの
ベース・エミツタ間電圧で０．７〔Ｖ〕程度であり、従
つてＶCC−ＶBEは４．３〔Ｖ〕程度）から、トランジス
タＱ１が完全にオフ動作し、トランジスタＱ２が完全に
オン動作している状態のときのレベルＶGND＋ＶBE(Ｖ
GNDはアース電位で０〔Ｖ〕であり、従つてＶGND＋ＶBE
０．７〔Ｖ〕程度)までの間を入力信号Ｖinに応じて変
化する。
スタＱ１が完全にオン動作し、トランジスタＱ２が完全
にオフ動作している状態のときのレベルＶCC−ＶBE（Ｖ
CCは電源電圧で例えば５〔Ｖ〕，ＶBEはトランジスタの
ベース・エミツタ間電圧で０．７〔Ｖ〕程度であり、従
つてＶCC−ＶBEは４．３〔Ｖ〕程度）から、トランジス
タＱ１が完全にオフ動作し、トランジスタＱ２が完全に
オン動作している状態のときのレベルＶGND＋ＶBE(Ｖ
GNDはアース電位で０〔Ｖ〕であり、従つてＶGND＋ＶBE
０．７〔Ｖ〕程度)までの間を入力信号Ｖinに応じて変
化する。
実際上、出力増幅回路の次段には、論理「Ｌ」のレベル
として１．５〔Ｖ〕程度、論理「Ｈ」のレベルとして
３．５〔Ｖ〕程度をとるＣＭＯＳ構成のデイジタル回路
が接続され、この出力増幅回路の出力信号は上述したよ
うなデイジタル回路が接続された場合に満足し得る範囲
（０．７〜４．３〔Ｖ〕）でレベルを変化させる。
として１．５〔Ｖ〕程度、論理「Ｈ」のレベルとして
３．５〔Ｖ〕程度をとるＣＭＯＳ構成のデイジタル回路
が接続され、この出力増幅回路の出力信号は上述したよ
うなデイジタル回路が接続された場合に満足し得る範囲
（０．７〜４．３〔Ｖ〕）でレベルを変化させる。
しかしながら、この出力増幅回路においては電源ライン
Ｌ１から直列回路部分に流れる回路電流ＩC1が出力信号
ｖout1の振幅によつて変化し、同一ＩＣチツプ上に形成
された他の回路、特にアナログ回路に悪影響を及ぼすお
それがある。
Ｌ１から直列回路部分に流れる回路電流ＩC1が出力信号
ｖout1の振幅によつて変化し、同一ＩＣチツプ上に形成
された他の回路、特にアナログ回路に悪影響を及ぼすお
それがある。
また従来、第５図に示すように電源ラインＬ１及びアー
スラインＬ２間にＮＰＮ型トランジスタＱ３のコレクタ
・エミツタ端子間、抵抗Ｒ３を直列に接続し、トランジ
スタＱ３のベース端子に信号源２から入力信号ｖinを与
え、トランジスタＱ３のエミツタ端子と抵抗Ｒ３との接
続中点Ｂから増幅された出力信号ｖout2を得るように出
力増幅回路がある。
スラインＬ２間にＮＰＮ型トランジスタＱ３のコレクタ
・エミツタ端子間、抵抗Ｒ３を直列に接続し、トランジ
スタＱ３のベース端子に信号源２から入力信号ｖinを与
え、トランジスタＱ３のエミツタ端子と抵抗Ｒ３との接
続中点Ｂから増幅された出力信号ｖout2を得るように出
力増幅回路がある。
この出力増幅回路によれば、出力信号ｖout2のレベルＶ
CC−ＶBE（４．３〔Ｖ〕）からＶGND（０〔Ｖ〕）の範
囲で変化し、次段に上述したようなデイジタル回路を接
続し得る。
CC−ＶBE（４．３〔Ｖ〕）からＶGND（０〔Ｖ〕）の範
囲で変化し、次段に上述したようなデイジタル回路を接
続し得る。
しかしながら、その出力増幅回路においても、電源ライ
ンＬ１から回路電流ＩC2が出力信号ｖout2の振幅によつ
て変化し、他の回路に悪影響を及ぼすおそれがある。
ンＬ１から回路電流ＩC2が出力信号ｖout2の振幅によつ
て変化し、他の回路に悪影響を及ぼすおそれがある。
そこで従来、第６図に示すように、電源ラインＬ１及び
アースラインＬ２間にＮＰＮ型トランジスタＱ４のコレ
クタ・エミツタ端子間、定電流源３を直列に接続し、ト
ランジスタＱ４のベース端子に信号源２から入力信号ｖ
inを与え、トランジスタＱ４のエミツタ端子と定電流源
３との接続中点Ｃから増幅された出力信号ｖout3を得る
と共に、電源ラインＬ１から直列回路に流れる回路電流
ＩC3を定電流として他の回路に悪影響を与えないように
した出力増幅回路がある。
アースラインＬ２間にＮＰＮ型トランジスタＱ４のコレ
クタ・エミツタ端子間、定電流源３を直列に接続し、ト
ランジスタＱ４のベース端子に信号源２から入力信号ｖ
inを与え、トランジスタＱ４のエミツタ端子と定電流源
３との接続中点Ｃから増幅された出力信号ｖout3を得る
と共に、電源ラインＬ１から直列回路に流れる回路電流
ＩC3を定電流として他の回路に悪影響を与えないように
した出力増幅回路がある。
この出力増幅回路においては、定電流源３が、当該定電
流源３に含まれるトランジスタが温度変化に対して安定
に動作するように構成されているため、出力信号ｖout3
の取り得る最低レベルはＶGNDより１〔Ｖ〕（ベース・
エミツタ間電圧ＶBEに対して余裕分をみこんだ電圧）を
越えて僅かに高い電圧となり、従つて出力信号ｖout3は
ＶCC−ＶBE（４．３〔Ｖ〕）からＶGNDより１〔Ｖ〕を
越えて僅かに高い電圧の範囲で変化する。そのため、論
理「Ｈ」レベルが３．５〔Ｖ〕、論理「Ｌ」レベルが
１．５〔Ｖ〕程度の上述したＣＭＯＳ構成のデイジタル
回路を接続し得る。
流源３に含まれるトランジスタが温度変化に対して安定
に動作するように構成されているため、出力信号ｖout3
の取り得る最低レベルはＶGNDより１〔Ｖ〕（ベース・
エミツタ間電圧ＶBEに対して余裕分をみこんだ電圧）を
越えて僅かに高い電圧となり、従つて出力信号ｖout3は
ＶCC−ＶBE（４．３〔Ｖ〕）からＶGNDより１〔Ｖ〕を
越えて僅かに高い電圧の範囲で変化する。そのため、論
理「Ｈ」レベルが３．５〔Ｖ〕、論理「Ｌ」レベルが
１．５〔Ｖ〕程度の上述したＣＭＯＳ構成のデイジタル
回路を接続し得る。
ところで、近年、ＣＭＯＳ構成のデイジタル回路として
論理「Ｌ」レベルが１．０〔Ｖ〕以下のものがある。第
６図に示す出力増幅回路は出力信号ｖout3の変化範囲が
上述したように１．０〔Ｖ〕程度〜４．３〔Ｖ〕である
ので、このようなデイジタル回路を次段に接続すること
に応じられない。そこで、このような論理「Ｌ」レベル
が低くなつたデイジタル回路を接続し得る出力増幅回路
として第４図又は第５図に示すように電源ラインＬ１か
ら流れ込む回路電流ＩC1又はＩC2が変動する出力増幅回
路を適用せざるを得ない。従つて、他の回路に悪影響を
及ぼすおそれが生ずる。
論理「Ｌ」レベルが１．０〔Ｖ〕以下のものがある。第
６図に示す出力増幅回路は出力信号ｖout3の変化範囲が
上述したように１．０〔Ｖ〕程度〜４．３〔Ｖ〕である
ので、このようなデイジタル回路を次段に接続すること
に応じられない。そこで、このような論理「Ｌ」レベル
が低くなつたデイジタル回路を接続し得る出力増幅回路
として第４図又は第５図に示すように電源ラインＬ１か
ら流れ込む回路電流ＩC1又はＩC2が変動する出力増幅回
路を適用せざるを得ない。従つて、他の回路に悪影響を
及ぼすおそれが生ずる。
本発明は以上の点を考慮してなされたもので、出力信号
レベルの変化許容範囲を広くして論理「Ｈ」レベル、論
理「Ｌ」レベルの差が大きなデイジタル回路に接続する
ことができ、かつ、回路電流を一定にして他の回路へ悪
影響を与えることのない出力増幅回路を提供しようとす
るものである。
レベルの変化許容範囲を広くして論理「Ｈ」レベル、論
理「Ｌ」レベルの差が大きなデイジタル回路に接続する
ことができ、かつ、回路電流を一定にして他の回路へ悪
影響を与えることのない出力増幅回路を提供しようとす
るものである。
Ｅ問題点を解決するための手段 かかる問題点を解決するため本発明においては、第１及
び第２の電源ラインＬ１，Ｌ２間に第１のトランジスタ
Ｑ５のコレクタ・エミツタ端子間と第２のトランジスタ
Ｑ６のコレクタ・エミツタ端子間との直列回路、及び抵
抗Ｒ５と３個以上のダイオード（Ｑ７，Ｑ８，Ｑ９）と
の直列回路５を並列に接続し、３個以上のダイオード
（Ｑ７〜Ｑ９）のうち第２の電源ラインＬ２に最も近い
ダイオードＱ９のアノード端子を第２のトランジスタＱ
６のベース端子に接続し、抵抗Ｒ５に第３のトランジス
タ（Ｑ１０）のコレクタ・ベース端子間を並列に接続
し、第１のトランジスタＱ５のベース端子及び第３のト
ランジスタ（Ｑ10）のエミツタ端子とを入力端子に接続
して入力信号（ｖ）が供給されるようにすると共に、第
１のトランジスタＱ５のエミツタ端子と第２のトランジ
スタＱ６のコレクタ端子との接続中点Ｅより出力信号ｖ
out4を送出するようにした。
び第２の電源ラインＬ１，Ｌ２間に第１のトランジスタ
Ｑ５のコレクタ・エミツタ端子間と第２のトランジスタ
Ｑ６のコレクタ・エミツタ端子間との直列回路、及び抵
抗Ｒ５と３個以上のダイオード（Ｑ７，Ｑ８，Ｑ９）と
の直列回路５を並列に接続し、３個以上のダイオード
（Ｑ７〜Ｑ９）のうち第２の電源ラインＬ２に最も近い
ダイオードＱ９のアノード端子を第２のトランジスタＱ
６のベース端子に接続し、抵抗Ｒ５に第３のトランジス
タ（Ｑ１０）のコレクタ・ベース端子間を並列に接続
し、第１のトランジスタＱ５のベース端子及び第３のト
ランジスタ（Ｑ10）のエミツタ端子とを入力端子に接続
して入力信号（ｖ）が供給されるようにすると共に、第
１のトランジスタＱ５のエミツタ端子と第２のトランジ
スタＱ６のコレクタ端子との接続中点Ｅより出力信号ｖ
out4を送出するようにした。
Ｆ作用 抵抗Ｒ５と３個以上のダイオード（Ｑ７〜Ｑ９）とでな
る直列回路５、及び第２のトランジスタＱ６とで定電流
回路を構成し、当該出力増幅回路の回路電流を一定とす
るようにした。その結果、他の回路への悪影響を防ぐこ
とができる。
る直列回路５、及び第２のトランジスタＱ６とで定電流
回路を構成し、当該出力増幅回路の回路電流を一定とす
るようにした。その結果、他の回路への悪影響を防ぐこ
とができる。
また、第３のトランジスタ（Ｑ10）のベース電位をダイ
オード（Ｑ７〜Ｑ９）により固定すると共に、第３のト
ランジスタ（Ｑ10）のエミッタ端子に入力信号ｖを与え
るようにし、入力信号ｖが所定値（２ＶBE）より小さく
なろうとすると第３のトランジスタＱ10を動作させて電
位を所定値（２ＶBE）に固定させて、また入力信号ｖが
所定値（２ＶBE）以上のときはその入力信号ｖを第１の
トランジスタＱ５のベース端子に与えるようにした。
オード（Ｑ７〜Ｑ９）により固定すると共に、第３のト
ランジスタ（Ｑ10）のエミッタ端子に入力信号ｖを与え
るようにし、入力信号ｖが所定値（２ＶBE）より小さく
なろうとすると第３のトランジスタＱ10を動作させて電
位を所定値（２ＶBE）に固定させて、また入力信号ｖが
所定値（２ＶBE）以上のときはその入力信号ｖを第１の
トランジスタＱ５のベース端子に与えるようにした。
その結果、出力信号ｖout4として所望の範囲（ＶGND＋
ＶBE〜ＶCC−ＶBE）でレベルが変化するものを得ること
ができる。
ＶBE〜ＶCC−ＶBE）でレベルが変化するものを得ること
ができる。
Ｇ実施例 以下、図面について本発明の一実施例を詳述する。
第１図において、電源ラインＬ１とアースラインＬ２と
の間には抵抗Ｒ４と電流信号ｉを供給する信号源４とが
順次直列に接続されており、電流信号ｉの変化に応じて
変化する電圧信号ｖを抵抗Ｒ４と信号源４との接続中点
Ｄに得るようにしている。
の間には抵抗Ｒ４と電流信号ｉを供給する信号源４とが
順次直列に接続されており、電流信号ｉの変化に応じて
変化する電圧信号ｖを抵抗Ｒ４と信号源４との接続中点
Ｄに得るようにしている。
また、電源ラインＬ１とアースラインＬ２との間には信
号増幅用のＮＰＮ型トランジスタＱ５のコレクタ・エミ
ツタ端子、定電流回路の一部を構成するＮＰＮ型トラン
ジスタＱ６のコレクタ・エミツタ端子が順次直列に接続
され、両トランジスタＱ５及びＱ６の接続中点Ｅから増
幅された出力信号ｖout4を得るようになされている。
号増幅用のＮＰＮ型トランジスタＱ５のコレクタ・エミ
ツタ端子、定電流回路の一部を構成するＮＰＮ型トラン
ジスタＱ６のコレクタ・エミツタ端子が順次直列に接続
され、両トランジスタＱ５及びＱ６の接続中点Ｅから増
幅された出力信号ｖout4を得るようになされている。
さらにまた、電源ラインＬ１とアースラインＬ２との間
には、抵抗Ｒ５、ダイオード接続されたＮＰＮ型トラン
ジスタＱ７，Ｑ８，Ｑ９でなる直列回路５が接続されて
いる。トランジスタＱ９のコレクタ端子とベース端子と
の接続中点Ｆは上述のトランジスタＱ６のベース端子に
接続され、このトランジスタＱ６と直列回路５とにより
定電流回路が形成されている。
には、抵抗Ｒ５、ダイオード接続されたＮＰＮ型トラン
ジスタＱ７，Ｑ８，Ｑ９でなる直列回路５が接続されて
いる。トランジスタＱ９のコレクタ端子とベース端子と
の接続中点Ｆは上述のトランジスタＱ６のベース端子に
接続され、このトランジスタＱ６と直列回路５とにより
定電流回路が形成されている。
ここで、抵抗Ｒ５とトランジスタＱ７のコレクタ端子と
の接続中点Ｇの電位は３個のダイオード接続されたトラ
ンジスタＱ７〜Ｑ９によりアース電位ＶGNDより３ＶBE
だけ高くなつている。従つて、抵抗Ｒ５を流れる電流Ｉ
R5は次式 ＩR5＝（ＶCC−３ＶBE）／Ｒ５ ……(1) で表わすことができる。各トランジスタＱ７〜Ｑ９の電
流増幅率が大きいとすると、ペース電流を無視すること
ができ、従つてトランジスタＱ９のコレクタ電流ＩC9は
抵抗Ｒ５を流れる電流ＩR5にほぼ等しい。ところで、ト
ランジスタＱ６及びＱ９のベース電圧は等しいので両ト
ランジスタＱ６及びＱ９のコレクタ電流ＩC6及びＩC9は
等しい。すなわち、この定電流回路は次式 ＩC6＝(ＶCC−３ＶBE)／Ｒ５ ……(2) で表わされる定電流を吸引している。
の接続中点Ｇの電位は３個のダイオード接続されたトラ
ンジスタＱ７〜Ｑ９によりアース電位ＶGNDより３ＶBE
だけ高くなつている。従つて、抵抗Ｒ５を流れる電流Ｉ
R5は次式 ＩR5＝（ＶCC−３ＶBE）／Ｒ５ ……(1) で表わすことができる。各トランジスタＱ７〜Ｑ９の電
流増幅率が大きいとすると、ペース電流を無視すること
ができ、従つてトランジスタＱ９のコレクタ電流ＩC9は
抵抗Ｒ５を流れる電流ＩR5にほぼ等しい。ところで、ト
ランジスタＱ６及びＱ９のベース電圧は等しいので両ト
ランジスタＱ６及びＱ９のコレクタ電流ＩC6及びＩC9は
等しい。すなわち、この定電流回路は次式 ＩC6＝(ＶCC−３ＶBE)／Ｒ５ ……(2) で表わされる定電流を吸引している。
信号増幅用のトランジスタＱ５のベース端子には上述し
た電圧信号ｖが与えられるようになされており、その
際、低電位側がリミツトされるようにＮＰＮ型トランジ
スタＱ10が接続されている。すなわち、トランジスタＱ
10はコレクタ端子を電源ラインＬ１に接続し、エミツタ
端子を上述の接続中点Ｄに接続し、ベース端子を上述の
接続中点Ｇに接続する。
た電圧信号ｖが与えられるようになされており、その
際、低電位側がリミツトされるようにＮＰＮ型トランジ
スタＱ10が接続されている。すなわち、トランジスタＱ
10はコレクタ端子を電源ラインＬ１に接続し、エミツタ
端子を上述の接続中点Ｄに接続し、ベース端子を上述の
接続中点Ｇに接続する。
以上の構成において、定電流回路を含み、直列回路５を
流れる電流ＩR5及びトランジスタＱ５を流れる電流ＩC6
は定電流であるので、他の回路に影響を及ぼさないとい
う条件を当該出力増幅回路は満たしている。
流れる電流ＩR5及びトランジスタＱ５を流れる電流ＩC6
は定電流であるので、他の回路に影響を及ぼさないとい
う条件を当該出力増幅回路は満たしている。
従つて、次に出力信号Ｖout4がどの範囲で変化するかを
検討する。先ず、入力電流信号ｉが非常に小さい場合、
すなわち、ほぼ零の場合について検討する。このとき、
抵抗Ｒ４における電圧降下はほぼ零であり、従つて、接
続中点Ｄの電位を表わす電圧信号ｖは電源電圧ＶCCと等
しい。この接続中点Ｄにベース端子を接続したトランジ
スタＱ５のベース電位はＶCCであり、かくして、このと
きの出力信号ｖout4のレベルはベース電位ＶCCからベー
ス・エミツタ間電圧ＶBEだけ低くなる。すなわちＶCC−
ＶBE(４．３〔Ｖ〕)となる。
検討する。先ず、入力電流信号ｉが非常に小さい場合、
すなわち、ほぼ零の場合について検討する。このとき、
抵抗Ｒ４における電圧降下はほぼ零であり、従つて、接
続中点Ｄの電位を表わす電圧信号ｖは電源電圧ＶCCと等
しい。この接続中点Ｄにベース端子を接続したトランジ
スタＱ５のベース電位はＶCCであり、かくして、このと
きの出力信号ｖout4のレベルはベース電位ＶCCからベー
ス・エミツタ間電圧ＶBEだけ低くなる。すなわちＶCC−
ＶBE(４．３〔Ｖ〕)となる。
入力電流信号ｉが大きくなつていくと、電圧信号ｖは次
式 ｖ＝ＶCC−Ｒ４ｉ ……(3) に従がい低下する。この電圧信号ｖが低下し、トランジ
スタＱ10のベース端子の電位（ＶGND＋３ＶBE)とエミツ
タ端子の電位（ｖ）との電位差が所定のベース・エミツ
タ間電圧ＶBEより大きくなると、トランジスタＱ10はオ
ン動作し、かくして、エミツタ端子の電位をベース端子
の電位(ＶGND＋３ＶBE)からベース・エミツタ間電圧Ｖ
BEだけ低い電位、すなわち電位ＶGND＋２ＶBEに固定す
る。
式 ｖ＝ＶCC−Ｒ４ｉ ……(3) に従がい低下する。この電圧信号ｖが低下し、トランジ
スタＱ10のベース端子の電位（ＶGND＋３ＶBE)とエミツ
タ端子の電位（ｖ）との電位差が所定のベース・エミツ
タ間電圧ＶBEより大きくなると、トランジスタＱ10はオ
ン動作し、かくして、エミツタ端子の電位をベース端子
の電位(ＶGND＋３ＶBE)からベース・エミツタ間電圧Ｖ
BEだけ低い電位、すなわち電位ＶGND＋２ＶBEに固定す
る。
従つて、このときトランジスタＱ５のベース電位はＶ
GND＋２ＶBEとなり、その結果、出力信号Ｖout4のレベ
ルはベース電位ＶGND＋２ＶBEよりベース・エミツタ間
電圧ＶBEだけ低いGND＋ＶBE（０．７〔Ｖ〕）となる。
GND＋２ＶBEとなり、その結果、出力信号Ｖout4のレベ
ルはベース電位ＶGND＋２ＶBEよりベース・エミツタ間
電圧ＶBEだけ低いGND＋ＶBE（０．７〔Ｖ〕）となる。
すなわち、この実施例によれば出力信号ｖout4のレベル
はＶGND＋ＶBE（０．７〔Ｖ〕）からＶCC−ＶBEの
（４．３〔Ｖ〕の範囲を変化し、次段に、論理「Ｌ」レベ
ルが１．０〔Ｖ〕以下の上述したデイジタル回路を接続
しても十分に動作させることができる。かくするにつ
き、上述したように、当該回路を流れる回路電流ＩR5＋
ＩC6は一定であり、他回路に悪影響を及ぼすことを防止
している。
はＶGND＋ＶBE（０．７〔Ｖ〕）からＶCC−ＶBEの
（４．３〔Ｖ〕の範囲を変化し、次段に、論理「Ｌ」レベ
ルが１．０〔Ｖ〕以下の上述したデイジタル回路を接続
しても十分に動作させることができる。かくするにつ
き、上述したように、当該回路を流れる回路電流ＩR5＋
ＩC6は一定であり、他回路に悪影響を及ぼすことを防止
している。
第２図は本発明の第２実施例を示すもので、第１図との
反応部分に同一符号を付して示す。この第２図におい
て、第１図におけるリミツタ用のトランジスタＱ10はダ
ーリントン接続された２つのＮＰＮ型トランジスタＱ10
Ａ及びＱ10Ｂに置き換えられ、トランジスタＱ10Ａのベ
ース端子が接続中点Ｇに、またトランジスタＱ10Ｂのエ
ミツタ端子が接続中点Ｄに接続されている。また、第２
図においてはトランジスタＱ10Ａのベース電位は４つの
ダイオード接続されたＮＰＮ型トランジスタＱ11，Ｑ
７，Ｑ８，Ｑ９によりＶGND＋４ＶBEに固定されるよう
になされている。
反応部分に同一符号を付して示す。この第２図におい
て、第１図におけるリミツタ用のトランジスタＱ10はダ
ーリントン接続された２つのＮＰＮ型トランジスタＱ10
Ａ及びＱ10Ｂに置き換えられ、トランジスタＱ10Ａのベ
ース端子が接続中点Ｇに、またトランジスタＱ10Ｂのエ
ミツタ端子が接続中点Ｄに接続されている。また、第２
図においてはトランジスタＱ10Ａのベース電位は４つの
ダイオード接続されたＮＰＮ型トランジスタＱ11，Ｑ
７，Ｑ８，Ｑ９によりＶGND＋４ＶBEに固定されるよう
になされている。
この実施例においても、定電流回路が設けられているの
で回路電流は一定である。
で回路電流は一定である。
また、入力電流信号ｉがほぼ零に等しいときはトランジ
スタＱ５のベース電位はＶCCとなり、出力信号ｖout5の
レベルはＶCC−ＶBE（４．３〔Ｖ〕）となる。
スタＱ５のベース電位はＶCCとなり、出力信号ｖout5の
レベルはＶCC−ＶBE（４．３〔Ｖ〕）となる。
入力電流信号ｉが大きくなり、電圧信号ｖが低下してト
ランジスタＱ10Ａのベース電位ＶGND＋４ＶBEより２Ｖ
BEを越えて低くなろうとすると、トランジスタＱ10Ａ及
びＱ10Ｂが動作し、接続中点Ｄの電位はＶGND＋２ＶBE
となる。従つて、トランジスタＱ５のベース電位はＶ
GND＋２ＶBEとなり、出力信号Ｖout5のレベルＶGND＋Ｖ
BE（０．７〔Ｖ〕）となる。
ランジスタＱ10Ａのベース電位ＶGND＋４ＶBEより２Ｖ
BEを越えて低くなろうとすると、トランジスタＱ10Ａ及
びＱ10Ｂが動作し、接続中点Ｄの電位はＶGND＋２ＶBE
となる。従つて、トランジスタＱ５のベース電位はＶ
GND＋２ＶBEとなり、出力信号Ｖout5のレベルＶGND＋Ｖ
BE（０．７〔Ｖ〕）となる。
従つて、この第２実施例によつても、他の回路に影響を
与えることなく、出力信号Ｖout5の変化許容範囲を広く
することができる。
与えることなく、出力信号Ｖout5の変化許容範囲を広く
することができる。
なお、上述の実施例によれば、リミツタ用トランジスタ
のベース電位を決定するダイオードが３個及び４個のも
のを示し、リミツタ用トランジスタが動作を開始するベ
ース電圧とエミツタ電位との電位差がＶBE及び２ＶBEの
ものを示したが、ダイオードの接続個数や動作を開始す
るための電位差は出力信号について求められている許容
の最低レベルに応じて適宜選定すれば良い。例えば、出
力信号の最低レベルがＶGND＋２ＶBEで良い場合には、
４個のダイオードを用い、またリミツタ用トランジスタ
として１個のトランジスタを適用して実現することがで
きる。
のベース電位を決定するダイオードが３個及び４個のも
のを示し、リミツタ用トランジスタが動作を開始するベ
ース電圧とエミツタ電位との電位差がＶBE及び２ＶBEの
ものを示したが、ダイオードの接続個数や動作を開始す
るための電位差は出力信号について求められている許容
の最低レベルに応じて適宜選定すれば良い。例えば、出
力信号の最低レベルがＶGND＋２ＶBEで良い場合には、
４個のダイオードを用い、またリミツタ用トランジスタ
として１個のトランジスタを適用して実現することがで
きる。
また、本発明による出力増幅回路はビデオカメラ用の信
号処理回路だけでなく、必要に応じて種々の電子機器に
広く適用することができる。
号処理回路だけでなく、必要に応じて種々の電子機器に
広く適用することができる。
Ｈ発明の効果 以上のように本発明によれば、回路電流が一定で他の回
路に悪影響を及ぼすことがなく、出力信号レベルの変化
許容範囲を広くすることのできる出力増幅回路を容易に
得ることができる。
路に悪影響を及ぼすことがなく、出力信号レベルの変化
許容範囲を広くすることのできる出力増幅回路を容易に
得ることができる。
第１図は本発明による出力増幅回路の第１実施例を示す
接続図、第２図は本発明の第２実施例を示す接続図、第
３図は出力増幅回路の適用対象の説明に供する略線図、
第４図ないし第６図はそれぞれ従来回路を示す接続図で
ある。 ４……信号源、Ｑ５〜Ｑ10，Ｑ10Ａ，Ｑ10Ｂ……トラン
ジスタ、Ｒ４，Ｒ５……抵抗、Ｌ１……電源ライン、Ｌ
２……アースライン。
接続図、第２図は本発明の第２実施例を示す接続図、第
３図は出力増幅回路の適用対象の説明に供する略線図、
第４図ないし第６図はそれぞれ従来回路を示す接続図で
ある。 ４……信号源、Ｑ５〜Ｑ10，Ｑ10Ａ，Ｑ10Ｂ……トラン
ジスタ、Ｒ４，Ｒ５……抵抗、Ｌ１……電源ライン、Ｌ
２……アースライン。
Claims (1)
- 【請求項１】第１及び第２の電源ライン間に第１のトラ
ンジスタのコレクタ・エミツタ端子間と第２のトランジ
スタのコレクタ・エミツタ端子間との直列回路、及び抵
抗と３個以上のダイオードとの直列回路を並列に接続
し、 上記３個以上のダイオードのうち上記第２の電源ライン
に最も近いダイオードのアノード端子を上記第２のトラ
ンジスタのベース端子に接続し、 上記抵抗に第３のトランジスタのコレクタ・ベース端子
間を並列に接続し、 上記第１のトランジスタのベース端子及び上記第３のト
ランジスタのエミツタ端子とを入力端子に接続して入力
信号が供給されるようにすると共に、上記第１のトラン
ジスタのエミツタ端子と上記第２のトランジスタのコレ
クタ端子との接続中点より出力信号を送出するように したことを特徴とする出力増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60248349A JPH0659013B2 (ja) | 1985-11-05 | 1985-11-05 | 出力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60248349A JPH0659013B2 (ja) | 1985-11-05 | 1985-11-05 | 出力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62107506A JPS62107506A (ja) | 1987-05-18 |
| JPH0659013B2 true JPH0659013B2 (ja) | 1994-08-03 |
Family
ID=17176769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60248349A Expired - Lifetime JPH0659013B2 (ja) | 1985-11-05 | 1985-11-05 | 出力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0659013B2 (ja) |
-
1985
- 1985-11-05 JP JP60248349A patent/JPH0659013B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62107506A (ja) | 1987-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642551A (en) | Current to voltage converter circuit | |
| US4647841A (en) | Low voltage, high precision current source | |
| US3946325A (en) | Transistor amplifier | |
| JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
| US4378529A (en) | Differential amplifier input stage capable of operating in excess of power supply voltage | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JPH0659013B2 (ja) | 出力増幅回路 | |
| JPH0669140B2 (ja) | レベルシフト回路 | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JPS6240814A (ja) | 遅延回路 | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| EP0750393A2 (en) | A high voltage operational amplifier output stage | |
| US5015887A (en) | A-B buffer circuit with TTL compatible output drive | |
| JPS6085615A (ja) | バツフア・アンプ | |
| JPH0151207B2 (ja) | ||
| JPH05250055A (ja) | 電圧電流変換回路 | |
| JPH0746974Y2 (ja) | 温度補償バイアス回路 | |
| JPH0342725B2 (ja) | ||
| JPH11355066A (ja) | 誤差増幅回路 | |
| JPS6252489B2 (ja) | ||
| JPS6112108A (ja) | ホール素子信号入力回路 | |
| JPH0797732B2 (ja) | 音声出力増幅回路 | |
| JPH0219648B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |