JPS5922416B2

JPS5922416B2 - パルス信号回路

Info

Publication number: JPS5922416B2
Application number: JP9679376A
Authority: JP
Inventors: 賢次加納
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1976-08-12
Filing date: 1976-08-12
Publication date: 1984-05-26
Also published as: JPS5321561A

Description

【発明の詳細な説明】この発明は、パルス信号を含んだ入力信号から、このパ
ルス信号に応じた出力パルスを発生するパルス信号回路
に関するものである。

一般に、一定の直流レベルなどに重畳されたパルス信号
から、このパルス信号のみを抜取り、所定の出力パルス
を発生する回路がよく用いられる。

第１図はパルス信号を含む入力信号から所定の出力パル
スを得るための従来の概念を示すブロック図である。

図中、１はパルス信号回路である。２は前置増幅段（以
下プリアンプと称する）であり、入力信号を予め増幅す
るための回路段である。

３はパルス信号抜取回路段であり、所定の出力パルスを
出力するための回路段である。

４は入力端子、５は出力端子、６は接続点であり、プリ
アンプ２とパルス信号抜取回路段３とを接続している。

従来、パルス信号から所定の出力パルスを得るためには
、第１図に示す様に、先ず、パルス信号が一定の直流レ
ベルに重畳された入力信号を入力端子４に加えて、この
入力信号をプリアンプ２により増幅する。

次に、この増幅された信号が接続点６を経てパルス信号
抜取回路段３に伝達されると、コンデンサにより直流レ
ベルがカットされ、パルス信号に応じた出力パルスのみ
が出力端子５へ出力されるようになる。

以下、具体的な回路を用いて説明する。

なお、プリアンプ２とパルス信号抜取回路段３とは集積
回路（以下１．Ｃと称する）化されることが多い。

第２図は、第１図に示したパルス信号抜取回路段３を具
体的に説明するための回路図である。

図中、１０はパルス信号抜取回路である。

Ｑ、は入力投のＮＰＮ）ランジスタ、Ｑ２は出力段のＰ
ＮＰ）ランジスタであり、ＮＰＮ）ランジスタＱ１の
コレクタとＰＮＰトランジスタＱ２のベースとが直結
されている。

１１はＮＰＮ）ランジスタＱ１のベース、エミッタ間に
接続された抵抗であり、抵抗値Ｒ１を有する。

１２はＮＰＮ）ランジスタＱ、のコレクタとＰＮＰ）ラ
ンジスタＱ２のエミッタとの間に接続された抵抗であり
、抵抗値Ｒ２を有する。

５は出力端子であり、ＰＮＰトランジスタＱ２のコレ
クタ端子である。

６は接続点であり、第１図に示した前段のプリアンプ２
からの接続用端子である。

１３は入力段のＮＰＮトランジスタＱ１のベース端子で
ある。

１４は接続点６とベース端子１３との間にあるカップリ
ングコンデンサであり、プリアンプ２とパルス信号抜取
回路１０とを接続している。

１５は電源であり、ＮＰＮ）ランジスタＱ１のエミッタ
とＰＮＰ）ランジスタＱ２のエミッタとの間に接続され
ている。

なお、カップリングコンデンサ１４は、プリアンプ２と
パルス信号抜取回路１０をＩＣ化してパルス信号回路を
形成した場合、外付は部品となり、プリアンプ２とパル
ス信号抜取回路１０とからの２本のＩＣの外部リード端
子の間に接続される。

次にこのようなパルス信号抜取回路１０を有する従来の
パルス信号回路１の動作を説明する。

第６図の波形図に示す様に一定の直流レベルに対してパ
ルス信号が重畳された波形の入力信号が入力端子４に印
加された時、先ず、この入力信号がプリアンプ２により
増幅される。

次に、この増幅された入力信号から一定の直流レベルを
カップリングコンデンサ１４によりカットし、入力段の
ＮＰＮ）ランジスタＱ１のベース端子１３に増幅された
パルス信号のみを印加する。

続いて、このパルス信号が低電位ｖＬ〔Ｖ〕の時、ＮＰ
Ｎ）ランジスタＱ１はオフ状態となり、これに伴ないＰ
ＮＰ）ランジスタＱ２がオフ状態のため、出力端子６の
出力は低電位レベル（以下Ｌレベルと称する）になる。

さらに、このパルス信号が高電位ＶＨＣＶ〕になった時
、このパルス信号の大キさ、即ち高電位Ｖ、〔Ｖ〕と低
電位ＶＬＣＶ〕との差がＮＰＮ）−ｙンジスタＱｔのベ
ース、エミッタ間電圧ＶＢｏ１である約０．７〔Ｖｌ
を越えた時にＮＰＮトランジスタＱ１がオン状態に
なる。

これにともない、ＮＰＮ）ランジスタＱ１のコレクタ電
圧ｖｏがＬレベルとなり、ＰＮＰ）ランジスタＱ２がオ
ン状態になる。

従って、出力端子６の出力は電源１５の電圧になり、高
電位レベル（以下Ｈレベルと称する）となる。

以上の様に、従来のパルス信号回路１では、カップリン
グコンデンサ１４により入力信号から一定の直流レベル
を取り除き、パルス信号に応じた出力ハルツを得ている
。

ところが、従来のパルス信号抜取回路１００入力段のＮ
ＰＮ）ランジスタＱ１を動作させるためには、前述した
ように、パルス信号の大きさがＮＰＮ）ランジスタＱ１
のベース、エミッタ間電圧ＶＢ０１以上必要とする。

従って、従来回路では、パルス信号の大きさに対する感
度が悪いという欠点を有している。

この発明は上記欠点に鑑みなされたものであり、パルス
信号の大きさが小さくても感度よく動作するパルス信号
回路を提供することを目的とする。

以下この発明を図面に基づいて詳述する。

第３図はこの発明によるパルス信号回路の一一回路例を
示す回路図である。

図中、２０はパルス信号回路、Ｑ２□は入力段のＮＰＮ
トランジスタ（第１トランジスタ）、Ｑ２２は出力段の
ＰＮＰ）ランジスタ（第２トランジスタ）である。

２１は入力端子であり、ＮＰＮ）ランジスタＱ２１のベ
ース端子である。

２２は出力端子であり、ＰＮＰ）ランジスタＱ２□の
コレクタ端子である。

２３はカレントミラー回路であり、ＰＮＰ）ランジスタ
Ｑ２３゜Ｑ２４からなり、夫々のベース及びエミッタが
互いに共通接続され、ＰＮＰ）ランジスタＱ２３０ベー
ス、コレクタ間が短絡されている。

２４．２５は第１、第２の定電流源であり、第１の定電
流源２４は入力段のＮＰＮ）ランジスタＱ２１のエミッ
タと接地間に接続されており、電流値１１を有し、第２
の定電流源２５はカレントミラー回路２３を構成してい
るＰＮＰ）ランジスタＱ２４のコレクタと接地間に接
続されており、電流値Ｉ２を有する。

なお、入力段のＮＰＮ）ランジスタＱ２１のコレクタは
カレントミラー回路２３を構成しているＰＮＰ）ランジ
スタＱ２３のコレクタに、出力段のＰＮＰ）ランジスタ
Ｑ２２のベースはＰＮＰ）ランジスタＱ２４のコレク
タに夫々接続されている。

さらに、２６はバイパスコンデンサであり、入力段のＮ
ＰＮ）ランジスタＱ２１のエミッタと接地との間に接続
されている。

２７は電源であり、出力段のＰＮＰ）ランジスタＱ２
□のエミッタ及びカレントミラー回路２３を構成してい
るＰＮＰ）ランジスタＱ２３ｔＱ２４のエミッタと
接地との間に接続されている。

また、２８は端子であり、バイパスコンデンサ２６とＮ
ＰＮ）ランジスタＱ２１のエミッタとの間の位置を示す
。

なお、この回路例では、カレントミラー回路２３を構成
しているＰＮＰ）ランジスタＱ２３ｔＱ２４のエ
ミッタ、ベース接合面積がほぼ同一であり、第１の定電
流源２４の電流値１１が第２の定電流源２５の電流値■
２よりも太きいとする。

次にこの回路２０の動作について説明する。

第５図の波形図に示す様なパルス信号が一定の直流レベ
ルに重畳された波形の入力信号を入力端子２１に印加し
た際に、パルス信号が定常状態である高電位■□〔ｖ〕
の時は、ＮＰＮ）ランジスタＱ２１のコレクタ電流は第
１の定電流源２４の電流値■１とほぼ同一になる。

これにともない、カレントミラー回路２３のＰＮＰ）
ランジスタＱ２３のコレクタ電流、即ち第１電流路の電
流は１１〔Ａ〕となり、ＰＮＰ）ランジスタＱ２４の
コレクタ、即ち第２電流路にも電流１１［Ａ）にほぼ等
しい電流が流れようとする。

ところが、第２の定電流源２５の電流値■２が電流値Ｉ
、より小さいため、ＰＮＰ）ランジスタＱ２４は飽和状
態となり、出力段のＰＮＰ）ランジスタＱ２□は遮断状
態となる。

次に、入力端子２１へ印加されるパルス信号が低電位Ｖ
Ｌ〔Ｖ〕になった時は、入力段のＮＰＮ）ランジスタＱ
２１のエミッタ電流が減少し、第１の定電流源２４に電
流値Ｉ、［Ａ’：］の電流が流れな（なる。

この不足を補うために、バイパスコンデンサ２６から電
流ＩｃＣＡ〕が第１の定電流源２４に供給される。

従って、入力段のＮＰＮ）ランジスタＱ２１のコレクタ
電流は１１−Ｉ。

ＣＡ）となる。これにともない、カレントミラー回
路２３のＰＮＰ）ランジスタＱ２３のコレクタ電流、
即ち第１電流路の電流は１１−Ｉ。

ＣＡＩとなり、ＰＮＰトランジスタＱ２４のコレク
タ、即ち第２電流路にもＩ、−Ｉｏ［Ａ）の電流が流れ
ようとする。

ここで、第２の定電流源２５の電流値Ｉ２［Ａ：］が１
１−■ｏＣＡ〕より大きくなったとき、電流値■２の不
足を補うために、第２の定電流源２５の電流値ｌ２ＣＡ
ｌ）とカレントミラー回路２３の第２電流路に流れる電
流値ＩｔＩＣＣＡ〕との差の電流■２−■１＋
ＩＣ〔Ａ〕が出力段のＰＮＰ）ランジスタＱ２□のベー
スから第２の定電流源２５に供給される。

従って、カレントミラー回路２３のＰＮＰ）ランジスタ
Ｑ２４が能動状態となり、出力段のＰＮＰ）ランジス
タＱ２２はオン状態となる。

即ち、この回路２０ではパルス信号を含んだ入力信号に
対して、出力段のＰＮＰ）ランジスタＱ２□がオン、オ
フ動作を行なうことにともない、出力端子２２にパルス
信号に応じた出力パルスを発生する。

この回路では以上の様な動作を行ない、パルス信号が高
電位ｖＨＣＶ〕の際に、入力段のＮＰＮ）ランジスタＱ
２１のエミッタ電流エアは第１の定電流源２４の電流値
■１〔Ａ〕と等しくなり、下記〔工〕式の如くなる。

但し、Ｋはボルツマン定数、Ｔは給温温度、ｑは電子電
荷、Ｉ８は定数、ＶＢＥＨは高電位ＶＨ（ＩＶ〕の時の
トランジスタＱ２１のベース、エミッタ間電圧である。

また、パルス信号が低電位ＶＬＣＶ〕の際に、トランジ
スタＱ２１のエミッタ電流ＩＥＬは第２の定電流源２５
の電流値ｌ２ＣＡ）と等しくなり、下記Ｃｌ０）式の如
くなる。

但し、ＶＢＰ、Ｌは低電位ｖＬｃＶ〕の時のトランジス
タＱ１のベース、エミッタ間電圧である。

従って、この回路２０を動作させるために必要なパルス
信号の大きさＶ８〔■〕は、高電位Ｖ□〔ｖ〕の時と低
電位ｖＬ〔■〕の時のトランジスタＱ１のベース、エミ
ッタ間電圧の差とり、下記ＣＩＶＥ式と如（なる。

従って、この回路２０では第１、第２の定電流源２４，
２５の電流値■１．■２の比を変えることにより、動作
可能なパルス信号の大きさｖ８〔Ｖ〕■ と、常温においてｖ８キ１８［ｍＶ］となり、従
来回路１に比べて、パルス信号の大きさＶ８〔ｖ〕に対
する感度がはるかによくなる。

また、この回路２０をＩＣ化する場合、バイパスコンデ
ンサ２６を外付は部品とすると、バイパスコンデンサ２
６の一方が接地に接続されているため、ＩＣの外部リー
ド端子にはバイパスコンデンサ２６の他方が接続される
ので、ＩＣの外部リード端子は１本を必要とするだけで
ある。

従って、この回路２０に必要なＩＣの外部リード端子を
従来回路より減らすことができるので、この回路のＩＣ
化は有効である。

第４図はこの発明によるパルス信号回路の他の実施例を
示す回路図である。

図中、第３図と同一または相当部分には同一符号を付し
である。

また、図中、３０はパルス信号回路である。

この回路３０は、第３図の回路２０における出力段のＰ
ＮＰ）ランジスタＱ２２の変わりに、ＮＰＮトランジス
タＱ３１を使用したものであり、このＮＰＮ）ランジス
タＱ３１のベースをカレントミラー回路２３を構成して
いるＰＮＰ）ランジスタＱ２４のコレクタに接続し、エ
ミッタを接地に接続し、コレクタを出力端子２２とした
ものである。

なお、この回路例では、カレントミラー回路２３を構成
しているＰＮＰ）ランジスタＱ２３ｊＱ２４のエミ
ッタ、ベース接合面積がほぼ同一であり、第１の定電流
源２４の電流値１１が第２の定電流源２５の電流値Ｉ２
よりも小さいものとする。

この回路３０の動作について説明する。

第６図の波形図に示す様な人力信号を入力端子２１に印
加した際に、パルス信号が定常状態である低電位ｖＬＣ
Ｖ〕の時は、入力段のＮＰＮ）ランジスタＱ２１のコレ
クタ電流は第１の定電流源２４の電流値工、とほぼ同一
となる。

これにともない、カレントミラー回路２３のＰＮＰ）
ランジスタＱ２３のコレクタ電流は■１となり、Ｐ
ＮＰ）ランジスタＱ２４のコレクタにも電流１１〔Ａ
〕にほぼ等しい電流が流れる。

ここで、第２の定電流源２５の電流値Ｉ２が電流値１１
より太きいために、出力段のＮＰＮ）ランジスタＱ３
１のベースには電流力供給されないことになり、ＮＰＮ
）ランジスタＱ３１は遮断状態となる。

次に、入力端子２１へ印加されるパルス信号が高電位ｖ
Ｈ（Ｖ〕になった時は、入力段のＮＰＮトランジスタ
Ｑ２１のエミッタ電流は増加するため、第１の定電流源
２４の電流値■１を越えるので、バイパスコンデンサ２
６へ電流■。

ＣＡ、ｌが流れ込む。

従って、入力段のＮＰＮトランジスタＱ２１のコレクタ
電流はＩ、＋Ｉ。

〔Ａ〕となる。これにともない、カレントミラー回路
のＰＮＰ）ランジスタＱ２３のコレクタ電流は１１＋
Ｉ。

ＣＡ〕となり、ＰＮＰトランジスタＱ２４のコレク
タにもＩ、＋Ｉ。

〔Ａ〕の電流が流れようとする。

ここで、この電流■１＋■ｏＣＡ〕が第２の定電流源２
５の電流値Ｉ２より大きくなったとき、カレントミラー
回路２３に流れる電流値１１＋ＩｏＣＡ、：］と第
２の定電流源２５の電流値■２との差の電流■１＋■
。

−■２〔Ａ〕が出力段のＮＰＮ）ランジスタＱ３１のベ
ースに流れ込む。

従って、出力段のＮＰＮ）ランジスタＱ３１はオン状態
となる。

即ち、この回路３０も第３図に示す回路２０と同様に、
パルス信号を含んだ入力信号に対して、出力段のＮＰＮ
）ランジスタＱ３１がオン、オフ動作を行なうことにと
もない、出力端子２２にパルス信号に応じた出力パルス
を発生する。

また、この回路３０もＩＣ化には有効である。

なお、これらの回路例では入力段及び出力段のトランジ
スタをＮＰＮ形またはＰＮＰ（ＮＰＮ）形としたが、こ
の発明はこれに限られず、どのような組み合わせでもよ
（、それに応じて第１、第２の定電流源の比を変えれば
よい。

また、第５図及び第６図に示したようなパルス信号が一
定の直流レベルに重畳された入力信号を用いたが、パル
ス信号を含んだ入力信号であればよく、回路の用途に応
じてその入力信号に適したパルス信号回路のトランジス
タ及び定電流源の電流値を選択すればよい。

以上の様に、この発明によるパルス信号回路テは、カレ
ントミラー回路の第１電流路を人力トランジスタを介し
て第１の定電流源とバイパスコンデンサとの並列体に接
続すると共に第２電流路を第２の定電流源に接続し、第
１、第２の定電流源の比を適宜制御することにより、入
力信号中に含まれたパルス信号に応じた出力信号を極め
て優れた感度で取り出し得るようにしたもので、集積回
路化に適したパルス信号回路を得ることかできる。

【図面の簡単な説明】

第１図は、パルス信号を含む入力信号から所定の出力パ
ルスを得るための従来の概念を示すブロック図、第２図
は、第１図に示したブロック図の一部を具体的に説明す
るための回路図、第３図は、この発明によるパルス信号
回路の一回路側を示す回路図、第４図は、この発明によ
るパルス信号回路の他の回路例を示す回路図、第５図及
び第６図は、パルス信号が一定の直流レベルに重畳され
た入力信号の波形を示す波形図である。なお、図中同一部分または相当部分には同一符号を付し
である。Ｑ２１・・・第１トランジスタ、Ｑ２□、Ｑ３１・・・
第２トランジスタ、２０、３０・・・パルス信号回路
、２３・・・カレントミラー回路、２４・・・第１の定
電流源、２５・・・第２の定電流源、２６・・・バイパ
スコンデンサ。

Claims

【特許請求の範囲】１パルス信号を含んだ入力信号がベースに印加される
第１トランジスタ、上記第１トランジスタのエミッタに
直列に接続された第１の定電流源とバイパスコンデンサ
の並列体、その第１電流路に上記第１トランジスタのコ
レクタが接続され該コレクタに流れる電流と等しい電流
をその第２電流路に出力するカレントミラー回路、上記
カレントミラー回路の第２電流路に直列に接続され上記
第１の定電流源の電流値と異なる電流値を有する第２の
定電流源、上記カレントミラー回路の第２電流路に流れ
る電流値と上記第２の定電流源の電流値との差の電流に
よって駆動され上記パルス信号に応じた出力パルスを発
生する第２トランジスタを備えたパルス信号回路。２、特許請求の範囲第１項に記載の回路において、上記
第１トランジスタにＮＰＮ）ランジスタを、第２トラン
ジスタにＰＮＰ）ランジスタを用いて、上記第１の定電
流源の電流値を上記第２の定電流源の電流値より大きく
したことを特徴とするパルス信号回路。３特許請求の範囲第１項に記載の回路において、上記
第１トランジスタと第２トランジスタとにＮＰＮ）ラン
ジスタを用いて、上記第１の定電流源の電流値を上記第
２の定電流源の電流値より小さくしたことを特徴とする
パルス信号回路。