JPS60187120A - 単安定マルチバイブレ−タ回路 - Google Patents
単安定マルチバイブレ−タ回路Info
- Publication number
- JPS60187120A JPS60187120A JP59043382A JP4338284A JPS60187120A JP S60187120 A JPS60187120 A JP S60187120A JP 59043382 A JP59043382 A JP 59043382A JP 4338284 A JP4338284 A JP 4338284A JP S60187120 A JPS60187120 A JP S60187120A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reset
- transistor
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は単安定マルチバイブレータ回路に係り、特にバ
イポーラトランジスタを用いた回路に関する。
イポーラトランジスタを用いた回路に関する。
単安定マルチバイブレータ回路（以下、単安定回路と略
記する）には、バイポーラトランジスタを用いたリニア
回路系のものやＭＯＳ（絶縁ゲート型）トランジスタを
用いたデジタル回路系のものがあるが、モータドライブ
回路などではリニア回路系のものが多く用いられる。
記する）には、バイポーラトランジスタを用いたリニア
回路系のものやＭＯＳ（絶縁ゲート型）トランジスタを
用いたデジタル回路系のものがあるが、モータドライブ
回路などではリニア回路系のものが多く用いられる。
この種の従来のリニア回路系の単安定回路は、たとえば
第１図に示すように構成されている。
第１図に示すように構成されている。
即ち、ＩはＰＮＰ型のマルチコレクタトランジスタＱ、
とＮＰＮ型トランジスタＱｔとからなるサイリスタであ
る。２は上記トランジスタＱ１のベースにバイアス電位
ＶＢ を与えるためのバイアス回路であって、ｖｃａｊ
ｊＬ源Ｃ正電位）とＶｉｉＪ電源（接地電位）との間に
直列に抵抗ＲＩ。
とＮＰＮ型トランジスタＱｔとからなるサイリスタであ
る。２は上記トランジスタＱ１のベースにバイアス電位
ＶＢ を与えるためのバイアス回路であって、ｖｃａｊ
ｊＬ源Ｃ正電位）とＶｉｉＪ電源（接地電位）との間に
直列に抵抗ＲＩ。
Ｒ１が接続された分圧回路からなる。３はＶａＣ電源と
接地端との間に直列に抵抗比およびコンデンサＣが接続
されてなる時定数回路であって、上記抵抗Ｒとコンデン
サＣとの接続点は前記トランジスタＱ１のエミッタに接
続されている。Ｑ３はベースにセット入力端子４が接続
されたセット入力用のＮＰＮ型トランジスタであって、
そのエミッタは接地され、コレクタは前記トランジスタ
Ｑ、のベースに接続されている。なお、Ｑ４ は出力バ
ッファ用のＮＰＮ型トランジスタであって、そのエミッ
タは接地され、コレクタは出力端子５に接続されると共
に抵抗九 を介してＶ。ａ ＭＥ源に接続され、ベース
は前記マルチ・コレクタトランジスタＱ□ のコレクタ
の一個に接続されている。
接地端との間に直列に抵抗比およびコンデンサＣが接続
されてなる時定数回路であって、上記抵抗Ｒとコンデン
サＣとの接続点は前記トランジスタＱ１のエミッタに接
続されている。Ｑ３はベースにセット入力端子４が接続
されたセット入力用のＮＰＮ型トランジスタであって、
そのエミッタは接地され、コレクタは前記トランジスタ
Ｑ、のベースに接続されている。なお、Ｑ４ は出力バ
ッファ用のＮＰＮ型トランジスタであって、そのエミッ
タは接地され、コレクタは出力端子５に接続されると共
に抵抗九 を介してＶ。ａ ＭＥ源に接続され、ベース
は前記マルチ・コレクタトランジスタＱ□ のコレクタ
の一個に接続されている。
次に、上記単安定回路の動作を第２図を参照して説明す
る。通常はサイリスタＩはオン状態であり、出力バッフ
ァ用トランジスタ。番 もオン状態であり、出力端子５
の出力信号ｓｏ は低レベル（はぼ接地電位）になって
いる。このような状態のときに、セット入力端子４に高
レベル（ＶＯＯ電位）のセットトリガ信号が入力すると
、セット入力用トランジスタＱ３は一瞬オンになり、サ
イリスタＩがオフになり、出力バッファ用トランジスタ
Ｑ４がオフになり、出力信号は高レベルになる。これと
同時に、時定数回路３にその時定数で充電電流が流れ始
め、所定時間Ｔｏ 後にコンデンサＣの端子電圧が（バ
イアス電圧ＶＢ ＋ ）ランジスタＱ８のエミッタ番ベ
ース間電圧ｖＢＥＱ１）より大きくなったときサイリス
タＩは再びオン状態になって通常状態に戻る。したがっ
て、出力信号のパルス幅は前記時間Ｔｏ により定まる
。
る。通常はサイリスタＩはオン状態であり、出力バッフ
ァ用トランジスタ。番 もオン状態であり、出力端子５
の出力信号ｓｏ は低レベル（はぼ接地電位）になって
いる。このような状態のときに、セット入力端子４に高
レベル（ＶＯＯ電位）のセットトリガ信号が入力すると
、セット入力用トランジスタＱ３は一瞬オンになり、サ
イリスタＩがオフになり、出力バッファ用トランジスタ
Ｑ４がオフになり、出力信号は高レベルになる。これと
同時に、時定数回路３にその時定数で充電電流が流れ始
め、所定時間Ｔｏ 後にコンデンサＣの端子電圧が（バ
イアス電圧ＶＢ ＋ ）ランジスタＱ８のエミッタ番ベ
ース間電圧ｖＢＥＱ１）より大きくなったときサイリス
タＩは再びオン状態になって通常状態に戻る。したがっ
て、出力信号のパルス幅は前記時間Ｔｏ により定まる
。
ところで、前記トランジスタＱ１のエミッタ・ベース間
電圧ＶＢＫＱＩはよく知られているように−−２ｍＶ
／ ”Ｃの温度特性を有しているので、このｖＢＥＱｌ
に依存する出力信号パルス幅Ｔｏ は温度依存性を有す
ることになる。しかし、たとえばモータドライブ回路に
おけるＦ−Ｖコンバータ（回転検出信号周波数をモータ
駆動電圧に変換する回路）の周波数−出力信号パルス幅
変換部として前述したような単安定回路を用いた場合、
前記出力信号パルス幅の温度依存性によりモータ駆動電
圧も温度依存性を有することになり、モータ回転速度制
御特性も温度依存性を有することになる。たとえば前記
温度特性（−２ｍＶ／’Ｃ）であってｖｏｃ＝５ｖの場
合、２．５℃の温度変化によりサイリスタ１のスイッチ
オン電圧（コンデンサＣの端子電圧）が５ｍＶ変化し、
これはｖｃｏ＝５■に対して０．１％に相当する。した
がって、たとえば携帯用テープレコーダのモータドライ
ブ回路に前記単安定回路を使用した場合、ワウ・フラッ
タの許容特性を満たすことは困難である。
電圧ＶＢＫＱＩはよく知られているように−−２ｍＶ
／ ”Ｃの温度特性を有しているので、このｖＢＥＱｌ
に依存する出力信号パルス幅Ｔｏ は温度依存性を有す
ることになる。しかし、たとえばモータドライブ回路に
おけるＦ−Ｖコンバータ（回転検出信号周波数をモータ
駆動電圧に変換する回路）の周波数−出力信号パルス幅
変換部として前述したような単安定回路を用いた場合、
前記出力信号パルス幅の温度依存性によりモータ駆動電
圧も温度依存性を有することになり、モータ回転速度制
御特性も温度依存性を有することになる。たとえば前記
温度特性（−２ｍＶ／’Ｃ）であってｖｏｃ＝５ｖの場
合、２．５℃の温度変化によりサイリスタ１のスイッチ
オン電圧（コンデンサＣの端子電圧）が５ｍＶ変化し、
これはｖｃｏ＝５■に対して０．１％に相当する。した
がって、たとえば携帯用テープレコーダのモータドライ
ブ回路に前記単安定回路を使用した場合、ワウ・フラッ
タの許容特性を満たすことは困難である。
本発明は上記の事情に鑑みてなされたもので、出力信号
パルス副が温度依存性を持たないようにした単安定マル
チバイブレータ回路を提供するものである。
パルス副が温度依存性を持たないようにした単安定マル
チバイブレータ回路を提供するものである。
即ち、本発明の単安定マルチバイブレータ回路は、電源
電圧を抵抗により分圧して基準電圧を生成する基準電圧
回路と、前記電源電圧が加えられた時定数回路と、この
時定数回路の出力電圧および前記基準電圧回路の基準電
圧出力の大きさを比較する比較回路と、この比較回路の
所定出力によりリセット信号を発生ずるリセット信号発
生手段と、このリセット信号発生手段により発生したリ
セット信号および別途供給されるセット信号が入力する
セット、リセット型フリップフロップ回路と、このセッ
ト、リセット型フリップフロップ回路の一方の出力によ
りオン駆動され前記時定数回路のコンデンサの電荷を放
電させるリセットスイッチ手段とを具備することを特徴
ともるものである。
電圧を抵抗により分圧して基準電圧を生成する基準電圧
回路と、前記電源電圧が加えられた時定数回路と、この
時定数回路の出力電圧および前記基準電圧回路の基準電
圧出力の大きさを比較する比較回路と、この比較回路の
所定出力によりリセット信号を発生ずるリセット信号発
生手段と、このリセット信号発生手段により発生したリ
セット信号および別途供給されるセット信号が入力する
セット、リセット型フリップフロップ回路と、このセッ
ト、リセット型フリップフロップ回路の一方の出力によ
りオン駆動され前記時定数回路のコンデンサの電荷を放
電させるリセットスイッチ手段とを具備することを特徴
ともるものである。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。第３図において、３０は■σｃ屯源（たとえば５ｖ
）とｖＢＥ電源（接地電位）との間に接続されたセット
、リセット型フリップフロップ回路（以下、ＦＦ回路と
略記する）であり、互いのベースとコレクタとがそれぞ
れ抵抗３１．３２を介して交叉接続されると共に各エミ
ッタが接続されたＮＰＮ型のトランジスタＱｌ、Ｑ、と
、これらのトランジスタＱ、、Ｑ、の各コレクタとｖｃ
ｃ電源との間にそれぞれ接続されたコレクタ負荷抵抗３
３．３４と、前記トランジスタＱｓに並列に接続される
と共にベースがセット入力端子３５に接続されたセット
大刀用のＮＰＮ型トランジスタＱ、と、前記トランジス
タＱ、の並列接続されると共にベースがリセット入力端
子３６に接続されたリセット大刀用のＮＰＮ型トランジ
スタＱ４とからなる。
る。第３図において、３０は■σｃ屯源（たとえば５ｖ
）とｖＢＥ電源（接地電位）との間に接続されたセット
、リセット型フリップフロップ回路（以下、ＦＦ回路と
略記する）であり、互いのベースとコレクタとがそれぞ
れ抵抗３１．３２を介して交叉接続されると共に各エミ
ッタが接続されたＮＰＮ型のトランジスタＱｌ、Ｑ、と
、これらのトランジスタＱ、、Ｑ、の各コレクタとｖｃ
ｃ電源との間にそれぞれ接続されたコレクタ負荷抵抗３
３．３４と、前記トランジスタＱｓに並列に接続される
と共にベースがセット入力端子３５に接続されたセット
大刀用のＮＰＮ型トランジスタＱ、と、前記トランジス
タＱ、の並列接続されると共にベースがリセット入力端
子３６に接続されたリセット大刀用のＮＰＮ型トランジ
スタＱ４とからなる。
一方、３７は比較回路であって、エミッタ相互が接続さ
れた差動対をなすＮＰＮ型のトランジスタＱ、 、Ｑ、
と、その負荷として接続されたカレントミラー回路ＣＭ
とからなる。このカレントミラー回路ＣＭは、互いのベ
ース相互が接続されると共にそれぞれのエミッタがｖｏ
ｃ電源に接続されたＰＮＰ型のトランジスタＱ？、Ｑ。
れた差動対をなすＮＰＮ型のトランジスタＱ、 、Ｑ、
と、その負荷として接続されたカレントミラー回路ＣＭ
とからなる。このカレントミラー回路ＣＭは、互いのベ
ース相互が接続されると共にそれぞれのエミッタがｖｏ
ｃ電源に接続されたＰＮＰ型のトランジスタＱ？、Ｑ。
からなり、一方のトランジスタＱ、のベースおよびコレ
クタが相互に接続されると共に前記トランジスタＱ、の
コレクタに接続され、他方のトランジスタＱ８のコレク
タは前記トランジスタＱ６のコレクタに接続されると共
に比較量カ′亀圧Ｖ１が取り出されている。Ｑ、はこの
比較出力電圧ｖ１がベースに与えられ、エミッタがＶ。
クタが相互に接続されると共に前記トランジスタＱ、の
コレクタに接続され、他方のトランジスタＱ８のコレク
タは前記トランジスタＱ６のコレクタに接続されると共
に比較量カ′亀圧Ｖ１が取り出されている。Ｑ、はこの
比較出力電圧ｖ１がベースに与えられ、エミッタがＶ。
０屯源に接続され、コレクタが前記リセット入力端子３
６に接続されたＰＮＰ型のリセット信号発生用トランジ
スタである。３８は基準電圧回路であって、所定電源Ｅ
ＶＤ （たとえばＶ。ａｔ源）と接地端との間に直列
に抵抗Ｒ１およびＲ１が接続された分抵回路からなり、
その分圧出力Ｖｏｏ８」Ｌ Ｒ１＋Ｒ，が基準電圧ｖＲとして前記比較回路３７の一
方のトランジスタＱ、のベースに与えられている。また
、上記所定電源と接地端との間に、抵抗Ｒおよびコンデ
ンサＣが直列接続されてなる時定数回路３９が接続され
ている。
６に接続されたＰＮＰ型のリセット信号発生用トランジ
スタである。３８は基準電圧回路であって、所定電源Ｅ
ＶＤ （たとえばＶ。ａｔ源）と接地端との間に直列
に抵抗Ｒ１およびＲ１が接続された分抵回路からなり、
その分圧出力Ｖｏｏ８」Ｌ Ｒ１＋Ｒ，が基準電圧ｖＲとして前記比較回路３７の一
方のトランジスタＱ、のベースに与えられている。また
、上記所定電源と接地端との間に、抵抗Ｒおよびコンデ
ンサＣが直列接続されてなる時定数回路３９が接続され
ている。
また、上記コンデンサＣに並列にＮＰＮ型のリセットス
イッチ用トランジスタＱｉｏが接続されており、そのベ
ースは前記ＦＦ回路３０のリセット出力端（トランジス
タＱ１のコレクタ）４０に接続されている。なお、この
リセット出力端４０には出力バッファ用のＮＰＮ型トラ
ンジスタＱｏのベースが接続されており、そのエミッタ
は接地され、コレクタは出力端子４Ｉに接続されると共
に抵抗ＥＬＬ を介してｖａａ を源に接続されている
。
イッチ用トランジスタＱｉｏが接続されており、そのベ
ースは前記ＦＦ回路３０のリセット出力端（トランジス
タＱ１のコレクタ）４０に接続されている。なお、この
リセット出力端４０には出力バッファ用のＮＰＮ型トラ
ンジスタＱｏのベースが接続されており、そのエミッタ
は接地され、コレクタは出力端子４Ｉに接続されると共
に抵抗ＥＬＬ を介してｖａａ を源に接続されている
。
次に、上記単安定回路の動作を第４図を参照して説明す
る。通常はＦＦ回路３０のリセット出力端４０は高レベ
ルであり、リセットスイッチ用トランジスタＱ１゜およ
び出力バッファ用トランジスタＱｕはそれぞれオン状態
である。したがって、出力端子４Ｉの出力信号ｖｏｕｔ
は低レベルであり、比較回路３７は基準電圧入力ｖＲ
に比べて時定数回路３９からの比較電圧入力が低いので
カレントミラー回路ＣＭに電流が流れており、その比較
出力電圧■、は高レベルになっている。これによって、
リセット信号発生゛用トランジスタＱ９はオフ状態であ
り、リセット用トランジスタＱ４はオフｌどなっている
。このような状態のときに、セット入力端子３５に高レ
ベルのセットトリガ信号Ｓｉ が人力すると、セット用
トランジスタＱ、が一瞬オンになり、ＦＦ回路３０がセ
ットされてそのリセット出力端４ｏが低レベルになり、
リセットスイッチ用トランジスタＱｔｏおよび出力バッ
ファ用トランジスタＱ。はそれぞれオフ状態になる。し
たがって、出力端子４１の出力信号電圧は高レベルにな
り、時定数回路３９に充電電流が流れ始める。そして、
時定数回路３９の時定数で定まる検定時間Ｔ０後にコン
デンサＣの端子電圧が基準電圧ｖＲより大きくなったと
き、比較回路３７のトランジスタＱ、にリセット信号発
生用トランジスタＱ、を通じて電流が流れ、このリセッ
ト信号発生用トランジスタＱ、がオンになってリセット
用トランジスタＱ、もオンになる。
る。通常はＦＦ回路３０のリセット出力端４０は高レベ
ルであり、リセットスイッチ用トランジスタＱ１゜およ
び出力バッファ用トランジスタＱｕはそれぞれオン状態
である。したがって、出力端子４Ｉの出力信号ｖｏｕｔ
は低レベルであり、比較回路３７は基準電圧入力ｖＲ
に比べて時定数回路３９からの比較電圧入力が低いので
カレントミラー回路ＣＭに電流が流れており、その比較
出力電圧■、は高レベルになっている。これによって、
リセット信号発生゛用トランジスタＱ９はオフ状態であ
り、リセット用トランジスタＱ４はオフｌどなっている
。このような状態のときに、セット入力端子３５に高レ
ベルのセットトリガ信号Ｓｉ が人力すると、セット用
トランジスタＱ、が一瞬オンになり、ＦＦ回路３０がセ
ットされてそのリセット出力端４ｏが低レベルになり、
リセットスイッチ用トランジスタＱｔｏおよび出力バッ
ファ用トランジスタＱ。はそれぞれオフ状態になる。し
たがって、出力端子４１の出力信号電圧は高レベルにな
り、時定数回路３９に充電電流が流れ始める。そして、
時定数回路３９の時定数で定まる検定時間Ｔ０後にコン
デンサＣの端子電圧が基準電圧ｖＲより大きくなったと
き、比較回路３７のトランジスタＱ、にリセット信号発
生用トランジスタＱ、を通じて電流が流れ、このリセッ
ト信号発生用トランジスタＱ、がオンになってリセット
用トランジスタＱ、もオンになる。
これによって、ＦＦ回路３０はリセットされてセット状
態になり、そのリセット出力端４０が高レベルになるの
で、リセットスイッチ用トランジスタＱ、。がオンにな
ってコンデンサＣの電荷が放電する。したがって、比較
回路３７の比較出力Ｖ、は再び高レベルとなってリセッ
ト信号発生用トランジスタＱ、をオフにし、これに伴っ
てリセット用トランジスタＱ４もオフになり、ＦＦ回路
３０はリセット出力端４ｏが高レベルのリセット状態の
まま（通常状Ｂ）で保持される。そして、このリセット
出力端４０の高レベルによって出力バッファ用トランジ
スタＱｏ ハオンになり、出力信号電圧は低レベルにな
る。即ち、出力信号パルス幅Ｔ。は前記時定数で定まる
検定時間Ｔ。に等しくなり、この時間Ｔ。の決定要素に
は従来のようなトランジスタのエミッタ・ベース間電圧
が含まれていない。
態になり、そのリセット出力端４０が高レベルになるの
で、リセットスイッチ用トランジスタＱ、。がオンにな
ってコンデンサＣの電荷が放電する。したがって、比較
回路３７の比較出力Ｖ、は再び高レベルとなってリセッ
ト信号発生用トランジスタＱ、をオフにし、これに伴っ
てリセット用トランジスタＱ４もオフになり、ＦＦ回路
３０はリセット出力端４ｏが高レベルのリセット状態の
まま（通常状Ｂ）で保持される。そして、このリセット
出力端４０の高レベルによって出力バッファ用トランジ
スタＱｏ ハオンになり、出力信号電圧は低レベルにな
る。即ち、出力信号パルス幅Ｔ。は前記時定数で定まる
検定時間Ｔ。に等しくなり、この時間Ｔ。の決定要素に
は従来のようなトランジスタのエミッタ・ベース間電圧
が含まれていない。
つまり、上記時間Ｔ。は基準電圧ｖＲの大きさにより定
まるが、この基準電圧ｖＲは抵抗分圧により得られるの
で、温度特性の良い抵抗を使用することにより温度依存
性を有さないようになる。また、前記時定数回路３９と
基準電圧回路３８とに同一電源を使用することによって
電源電圧依存性を有さないようになる、 なお、本発明は上記実施例に限定されるものではなく、
セット、リセット型ＦＦ回路３ｏの具体的回路は種々変
形可能であり、出力バッファ用トランジスタＱ１□のベ
ース入力をＦＦ回路３ｏのセット出力端４２に接続する
ようにしてもよい。
まるが、この基準電圧ｖＲは抵抗分圧により得られるの
で、温度特性の良い抵抗を使用することにより温度依存
性を有さないようになる。また、前記時定数回路３９と
基準電圧回路３８とに同一電源を使用することによって
電源電圧依存性を有さないようになる、 なお、本発明は上記実施例に限定されるものではなく、
セット、リセット型ＦＦ回路３ｏの具体的回路は種々変
形可能であり、出力バッファ用トランジスタＱ１□のベ
ース入力をＦＦ回路３ｏのセット出力端４２に接続する
ようにしてもよい。
上述したように本発明の単安定回路によれば、出力信号
パルス幅が温度依存性を持たないようにすることができ
、たとえばモータドライブ回路のＦ−Ｖコンバータに使
用して精密なモータ回転速度制御が可能になるなどの効
果が得られ、民生用、産業用の各種機器に使用して好適
である。
パルス幅が温度依存性を持たないようにすることができ
、たとえばモータドライブ回路のＦ−Ｖコンバータに使
用して精密なモータ回転速度制御が可能になるなどの効
果が得られ、民生用、産業用の各種機器に使用して好適
である。
第１図は従来の単安定回路の一例を示す回路図、第２図
は第１図の動作説明のために示す電圧波形図、第３図は
本発明に係る単安定回路の一実施例を示す回路図、第４
図は第３図の動作説明のために示す電圧波形図である。 ３０・・ＦＦ回路、３５・・・セット入力端子、３５
、、、 ＩＪ上セツト力端子、３７・・・比較回路、３
８・・基準電圧回路、３９・・・時定数回路、４０・・
・リセット出力端、４Ｉ・・・出力端子、Ｑ１〜Ｑｓ１
・・・トランジスタ、Ｃ・・・コンデンサ、几、 、
Ｒ１，Ｒ３・・・抵抗。 出願人代理人 弁理士 鈴 江 武 彦第１０ 第２− ３５ 第４図 手続補正書 昭和 ５０−１２７２５日 特許庁長官 志 賀 学 殿 ■、事件の表示 特願昭５９−４３３８２号 ２、発明の名称 単安定マルチバイブレータ回路 ３８ 補止をする渚 」１件との関係 特許出向人 （３０７）株式会社 東芝 ４、代理人 ７、補正の内容 図面の第３図を別紙の通り訂正する。
は第１図の動作説明のために示す電圧波形図、第３図は
本発明に係る単安定回路の一実施例を示す回路図、第４
図は第３図の動作説明のために示す電圧波形図である。 ３０・・ＦＦ回路、３５・・・セット入力端子、３５
、、、 ＩＪ上セツト力端子、３７・・・比較回路、３
８・・基準電圧回路、３９・・・時定数回路、４０・・
・リセット出力端、４Ｉ・・・出力端子、Ｑ１〜Ｑｓ１
・・・トランジスタ、Ｃ・・・コンデンサ、几、 、
Ｒ１，Ｒ３・・・抵抗。 出願人代理人 弁理士 鈴 江 武 彦第１０ 第２− ３５ 第４図 手続補正書 昭和 ５０−１２７２５日 特許庁長官 志 賀 学 殿 ■、事件の表示 特願昭５９−４３３８２号 ２、発明の名称 単安定マルチバイブレータ回路 ３８ 補止をする渚 」１件との関係 特許出向人 （３０７）株式会社 東芝 ４、代理人 ７、補正の内容 図面の第３図を別紙の通り訂正する。
Claims (1)
- 電源電圧を抵抗により分圧して基準電圧を生成する基準
電圧回路と、前記電源電圧が加えられた時定数回路と、
この時定数回路の出力電圧および前記基準電圧回路の基
準電圧出力の大きさを比較する比較回路と、この比較回
路の所定出力によりリセット信号を発生するリセット信
号発生手段と、このリセット信号発生手段により発生し
たリセット信号および別途供給されるセット信号が人力
するセット、リセット型フリップフロップ回路と、この
セット、リセット型フリップフロップ回路の一方の出力
によりオン駆動され前記時定数回路のコンデンサの電荷
を放電させるリセットスイッチ手段とを具備することを
特徴とする単安定マルチバイブレータ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59043382A JPS60187120A (ja) | 1984-03-07 | 1984-03-07 | 単安定マルチバイブレ−タ回路 |
| US06/701,353 US4667118A (en) | 1984-03-07 | 1985-02-13 | Monostable multivibrator |
| DE19853505308 DE3505308A1 (de) | 1984-03-07 | 1985-02-15 | Monostabiler multivibrator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59043382A JPS60187120A (ja) | 1984-03-07 | 1984-03-07 | 単安定マルチバイブレ−タ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60187120A true JPS60187120A (ja) | 1985-09-24 |
Family
ID=12662261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59043382A Pending JPS60187120A (ja) | 1984-03-07 | 1984-03-07 | 単安定マルチバイブレ−タ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4667118A (ja) |
| JP (1) | JPS60187120A (ja) |
| DE (1) | DE3505308A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4843255A (en) * | 1988-02-10 | 1989-06-27 | Tektronix, Inc. | Self-latching monostable circuit |
| US4999527A (en) * | 1989-05-25 | 1991-03-12 | Cherry Semiconductor Corporation | One-spot multivibrator |
| JPH04291811A (ja) * | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | ワンショットパルス生成回路 |
| JPH04349715A (ja) * | 1991-05-28 | 1992-12-04 | Sharp Corp | タイマ回路 |
| KR930011416A (ko) * | 1991-11-30 | 1993-06-24 | 강진구 | 단안정멀티바이브레이터회로 |
| US5589784A (en) * | 1992-03-31 | 1996-12-31 | Texas Instruments Incorporated | Method and apparatus for detecting changes in a clock signal to static states |
| TW257917B (en) * | 1994-04-12 | 1995-09-21 | Philips Electronics Nv | Receiver comprising a pulse count FM demodulator, and pulse count FM demodulator |
| KR100430973B1 (ko) * | 1995-06-09 | 2004-09-10 | 지멘스 악티엔게젤샤프트 | 2개의전기값을비교하기위한회로 |
| TW358283B (en) * | 1996-06-26 | 1999-05-11 | Oki Electric Ind Co Ltd | Remote testing device |
| EP0822688A1 (de) * | 1996-07-04 | 1998-02-04 | Siemens Aktiengesellschaft | Busankoppler mit amplitudengesteuerter Sendeschaltung |
| EP1594216B1 (en) * | 2004-05-07 | 2008-10-08 | Dialog Semiconductor GmbH | Use of charge pump with active discharge function |
| JP3907640B2 (ja) * | 2004-05-20 | 2007-04-18 | 松下電器産業株式会社 | 過電流防止回路 |
| WO2007114109A1 (ja) * | 2006-03-31 | 2007-10-11 | Thk Co., Ltd. | 交流モータ駆動装置および制御方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5881426A (ja) * | 1981-11-10 | 1983-05-16 | Mitsubishi Heavy Ind Ltd | 排煙脱硫用スラリ−の処理方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3484624A (en) * | 1966-12-23 | 1969-12-16 | Eg & G Inc | One-shot pulse generator circuit for generating a variable pulse width |
| US3569842A (en) * | 1968-07-29 | 1971-03-09 | Bendix Corp | Pulse delay circuit |
| US3582687A (en) * | 1969-07-15 | 1971-06-01 | Massachusetts Inst Technology | Monostable and astable multivibrator apparatus including differential amplifier, rc network and switch means for initiating and terminating output pulses |
| JPS5233466A (en) * | 1975-09-10 | 1977-03-14 | Hitachi Ltd | Semiconductor switch |
| US4015145A (en) * | 1975-09-19 | 1977-03-29 | Ncr Corporation | Voltage compensated timing circuit |
-
1984
- 1984-03-07 JP JP59043382A patent/JPS60187120A/ja active Pending
-
1985
- 1985-02-13 US US06/701,353 patent/US4667118A/en not_active Expired - Lifetime
- 1985-02-15 DE DE19853505308 patent/DE3505308A1/de active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5881426A (ja) * | 1981-11-10 | 1983-05-16 | Mitsubishi Heavy Ind Ltd | 排煙脱硫用スラリ−の処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3505308A1 (de) | 1985-09-26 |
| US4667118A (en) | 1987-05-19 |
| DE3505308C2 (ja) | 1987-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923208A (en) | Low voltage temperature-to-voltage converter | |
| JPS60187120A (ja) | 単安定マルチバイブレ−タ回路 | |
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JP2003263232A (ja) | バンドギャップリファレンス回路 | |
| JPS6375572A (ja) | 電圧比較回路 | |
| US4272709A (en) | Circuit for controlling the drive of motor | |
| JPS6052380B2 (ja) | 両極性電圧検出回路 | |
| JPH0250653B2 (ja) | ||
| JPH0124645Y2 (ja) | ||
| JP2900521B2 (ja) | 基準電圧発生回路 | |
| JP3119781B2 (ja) | 電流発生装置 | |
| JP2650390B2 (ja) | 比較装置 | |
| JPH0119567Y2 (ja) | ||
| JP3416225B2 (ja) | バイアス変換回路 | |
| JP2772962B2 (ja) | 定電圧回路およびそれを利用した直流２線式センサ | |
| JP3226105B2 (ja) | 演算整流回路 | |
| JP2554682B2 (ja) | 定電流発生回路 | |
| JPH05306958A (ja) | 温度検出回路 | |
| JP2574200Y2 (ja) | 電圧比較回路 | |
| JPS5899014A (ja) | 利得調整回路 | |
| JPH1174767A (ja) | ヒステリシス付コンパレータ | |
| JPH0846451A (ja) | 定電流発生回路 | |
| JPS5821926A (ja) | インタ−フエ−ス回路 | |
| JPH07336200A (ja) | 比較回路 | |
| JPH0470566B2 (ja) |