JPS6375572A - 電圧比較回路 - Google Patents
電圧比較回路Info
- Publication number
- JPS6375572A JPS6375572A JP61218070A JP21807086A JPS6375572A JP S6375572 A JPS6375572 A JP S6375572A JP 61218070 A JP61218070 A JP 61218070A JP 21807086 A JP21807086 A JP 21807086A JP S6375572 A JPS6375572 A JP S6375572A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- comparison
- pnp
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
- 102220058440 rs63750555 Human genes 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
- H03K3/2897—Bistables with hysteresis, e.g. Schmitt trigger with an input circuit of differential configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、電圧比較回路に関し、特にヒステリシス特性
を持たせるようにした回路の改良を図ったものである。
を持たせるようにした回路の改良を図ったものである。
［従来の技術］
一般に、電圧比較回路において、入力端子が直流電圧で
あり、比較される電圧値の近傍の値となった場合などに
、出力がオン、オフを繰り返し、発振状態を呈するよう
になって、回路動作上好ましくない状態に陥ることがあ
る。
あり、比較される電圧値の近傍の値となった場合などに
、出力がオン、オフを繰り返し、発振状態を呈するよう
になって、回路動作上好ましくない状態に陥ることがあ
る。
このような現象を避けるために、電圧比較回路には、第
３図に示すようなヒステリシス特性を持たせる対策がし
ばしばとられている。
３図に示すようなヒステリシス特性を持たせる対策がし
ばしばとられている。
第４図は従来の電圧比較の１例を示す回路図である。
図において、１は電源端子であり、電源電圧が加えられ
る。２は入力端子であり、入力端子が人力される。３は
出力端子であり、出力電圧が出力される。４は定電流電
源、Ｖｃｃは電源電圧である。
る。２は入力端子であり、入力端子が人力される。３は
出力端子であり、出力電圧が出力される。４は定電流電
源、Ｖｃｃは電源電圧である。
Ｑｌ、Ｑ２．ＱＡおよびＱ９はＮＰＮ型トランジスタ、
Ｑ３およびＱ４はＰＮＰ型トランジスタである。ＲＡ＋
ＲＲ＋ＲＣ＋Ｒ３，Ｒ４およびＲ５はそれぞれ抵抗であ
る。
Ｑ３およびＱ４はＰＮＰ型トランジスタである。ＲＡ＋
ＲＲ＋ＲＣ＋Ｒ３，Ｒ４およびＲ５はそれぞれ抵抗であ
る。
第４図に示す回路においては、トランジスタＱＡがオフ
からオンに変わることにより、比較電圧がして、その差
がヒステリシス特性の電圧値となる方式である。
からオンに変わることにより、比較電圧がして、その差
がヒステリシス特性の電圧値となる方式である。
［発明が解決しようとする問題点］
しかしながら、この方法では、安定した一定の電源電圧
Ｖｃｃに対しては、かなり正確な比較電圧値と、ヒステ
リシス特性の電圧値とが得られるが、電源電圧が変動し
た場合には、その両者の電圧値が変動してしまい、絶対
値の精度を要求される用途には不適当であった。
Ｖｃｃに対しては、かなり正確な比較電圧値と、ヒステ
リシス特性の電圧値とが得られるが、電源電圧が変動し
た場合には、その両者の電圧値が変動してしまい、絶対
値の精度を要求される用途には不適当であった。
さらに第５図は、従来の電圧比較の他の例を示す回路で
ある。
ある。
図において、第４図と同様の箇所には同一符号を付して
その説明は略称する。
その説明は略称する。
ＱＢおよびＱｌｏはＮＰＮ型トランジスタ、Ｒ，、Ｒ，
およびＲ６はそれぞれ抵抗である。ｖＲは基準電圧であ
る。
およびＲ６はそれぞれ抵抗である。ｖＲは基準電圧であ
る。
本従来例では、比較電圧に基準電圧ｖＲを用い、入力端
子が高いとぎには基準電圧ｖＲが比較電圧となるが、入
力端子が基準電圧ＶＲより低くなってトランジスタｑ５
がオンすると、比較電圧がほぼス特性の電圧値が得られ
る。
子が高いとぎには基準電圧ｖＲが比較電圧となるが、入
力端子が基準電圧ＶＲより低くなってトランジスタｑ５
がオンすると、比較電圧がほぼス特性の電圧値が得られ
る。
本従来例では、基準電圧■８を使用しているために、比
較電圧は電源電圧Ｖｃｃの変動の影響を受けないがヒス
テリシス特性の電圧値については、電源電圧Ｖｃｃや、
基準電圧ｖＲの出力インビーンダスの影響を受け、精度
が得られないという欠点がある。
較電圧は電源電圧Ｖｃｃの変動の影響を受けないがヒス
テリシス特性の電圧値については、電源電圧Ｖｃｃや、
基準電圧ｖＲの出力インビーンダスの影響を受け、精度
が得られないという欠点がある。
そこで、本発明の目的は、上述した従来例の欠点を除去
し、すなわち、比較電圧およびヒステリシス特性の電圧
値が電源電圧の変動の影響を受ζジることかなく、かつ
所望の値が精度良く得られる電圧比較回路を提供するこ
とにある。
し、すなわち、比較電圧およびヒステリシス特性の電圧
値が電源電圧の変動の影響を受ζジることかなく、かつ
所望の値が精度良く得られる電圧比較回路を提供するこ
とにある。
［問題点を解決するための手段］
このような目的を達成するために、本発明では、比較電
圧に、安定な定電流源から供給される電流値で決まるヒ
ステリシス特性を持たせるようにする。
圧に、安定な定電流源から供給される電流値で決まるヒ
ステリシス特性を持たせるようにする。
すなわち、比較電圧にヒステリシス特性を持たせ、その
比較電圧と入力電圧とを比較する電圧比較回路において
、比較電圧を、定電流源から供給される定電流を固定抵
抗に流して得た電圧降下と、定電源からの所定の基準電
圧とを合成して得るようにしたことを特徴とする。
比較電圧と入力電圧とを比較する電圧比較回路において
、比較電圧を、定電流源から供給される定電流を固定抵
抗に流して得た電圧降下と、定電源からの所定の基準電
圧とを合成して得るようにしたことを特徴とする。
［作 用］
本発明によれば、安定なヒステリシス特性を持つ比較電
圧が得られ、入力電圧の精度の高い値を得ることができ
る。
圧が得られ、入力電圧の精度の高い値を得ることができ
る。
［実施例］
以下図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例の構成を示す回路図である。
図において、１は電源端子、２は入力端子、３は出力端
子、４および４′は定電流源である。
子、４および４′は定電流源である。
Ｑｌ、Ｑ２はＮＰＮ トランジスタ、Ｑ３〜Ｑ８はＰＮ
Ｐ ）−ランジスタ、Ｒ１，Ｒ２は抵抗、ｖ、ｌは基準
電圧、５は基準電圧入力端子であり、基準電圧ＶＲが加
えられる。
Ｐ ）−ランジスタ、Ｒ１，Ｒ２は抵抗、ｖ、ｌは基準
電圧、５は基準電圧入力端子であり、基準電圧ＶＲが加
えられる。
入力端子２はＮＰＮ トランジスタｑ１のベースに接続
される。ＮＰＮ ＋−ランジスタＱ、のエミッタは定電
流源４に接続され、ざらにＮ［’Ｎ トランジスタｑ２
のエミッタに接続される。定電流源４の他方の端子は接
地される。
される。ＮＰＮ ＋−ランジスタＱ、のエミッタは定電
流源４に接続され、ざらにＮ［’Ｎ トランジスタｑ２
のエミッタに接続される。定電流源４の他方の端子は接
地される。
ＮＰＮ トランジスタＱ＋のコレクタはＰＮＰ ｌ−ラ
ンジスタＱ３のコレクタに接続され、ＰＮＰ ｌ−ラン
ジスタＱ７およびＱ８のベースにそれぞれ接続される。
ンジスタＱ３のコレクタに接続され、ＰＮＰ ｌ−ラン
ジスタＱ７およびＱ８のベースにそれぞれ接続される。
ＮＰＮ ）−ランジスタＱ２のコレクタはＰＮＰ ｌ−
ランジスタＱ４のコレクタに接続され、さらにベースは
ＰＮＰ Ｉ−ランジスタＱ５のコレクタと抵抗Ｒ，の一
方の端子に接続される。抵抗Ｒ１の他端は基準電圧入力
端子５に接続される。
ランジスタＱ４のコレクタに接続され、さらにベースは
ＰＮＰ Ｉ−ランジスタＱ５のコレクタと抵抗Ｒ，の一
方の端子に接続される。抵抗Ｒ１の他端は基準電圧入力
端子５に接続される。
ＰＮＰ ｌ−ランジスタＱ３のエミッタは電源端子１に
接続され、ベースはＰＮＰ トランジスタＱ４のベース
とコレクタとにそれぞれ接続される。ＰＮＰ ｌ−ラン
ジスタＱ４のエミッタは電源端子１に接続される。
接続され、ベースはＰＮＰ トランジスタＱ４のベース
とコレクタとにそれぞれ接続される。ＰＮＰ ｌ−ラン
ジスタＱ４のエミッタは電源端子１に接続される。
ＰＮＰトランジスタＱ５のエミッタは電源端子１に接続
され、ベースはＰＮＰトランジスタＱ６のベースとコレ
クタとにそれぞれ接続され、さらに定電流源４′に接続
される。定電流源４′の他方の端子は接地される。
され、ベースはＰＮＰトランジスタＱ６のベースとコレ
クタとにそれぞれ接続され、さらに定電流源４′に接続
される。定電流源４′の他方の端子は接地される。
ＰＮＰ トランジスタＱ６のエミッタはＰＮＰ トラン
ジスタＱ７のエミッタに接続され、電源端子１に接続さ
れる。ＰＮＰ トランジスタＱ６のコレクタはＰＮＰ
ｌ−ランジスタＱ７のコレクタに接続される。
ジスタＱ７のエミッタに接続され、電源端子１に接続さ
れる。ＰＮＰ トランジスタＱ６のコレクタはＰＮＰ
ｌ−ランジスタＱ７のコレクタに接続される。
ＰＮＰ トランジスタＱ８のエミッタは電源端子１に接
続され、コレクタは抵抗Ｒ２の一方の端子に接続される
とともに出力端子３に接続される。抵抗Ｒ２の他方の端
子は接地される。
続され、コレクタは抵抗Ｒ２の一方の端子に接続される
とともに出力端子３に接続される。抵抗Ｒ２の他方の端
子は接地される。
次に本実施例における動作を順を迫りて説明する。
まず、入力端子２に加えられる入力端子が、基準電圧ｖ
Ｒに比べて十分に高いときには、ＮＰＮ Ｉ−ランジス
タＱ１がオンしてＰＮＰトランジスタＱ７およびｑ８の
ベース電流を引くのでＰＮＰ ｌ−ランジスタＱ８がオ
ンして出力端子３の電圧はハイレベルとなる。
Ｒに比べて十分に高いときには、ＮＰＮ Ｉ−ランジス
タＱ１がオンしてＰＮＰトランジスタＱ７およびｑ８の
ベース電流を引くのでＰＮＰ ｌ−ランジスタＱ８がオ
ンして出力端子３の電圧はハイレベルとなる。
ＰＮＰ トランジスタＱ７がオンすることによりＰＮＰ
Ｉ−ランジスタｑ７のコレクタ電圧は電源電圧Ｖｃｃ
より飽和電圧分だけ降下した値となる。
Ｉ−ランジスタｑ７のコレクタ電圧は電源電圧Ｖｃｃ
より飽和電圧分だけ降下した値となる。
その飽和電圧はＰＮＰ ｌ−ランジスタＱ６をオンさせ
る順方向電圧より低いため、ＰＮＰ ｌ−ランジスタＱ
。
る順方向電圧より低いため、ＰＮＰ ｌ−ランジスタＱ
。
はオフし、従ってＰＮＰ ｌ−ランジスタＱ５もオフす
るので抵抗口、には電流が流れず、ＮＰＮ ｌ−ランジ
スタＱ２のベースには基準電圧ＶＲがそのまま印加され
る。
るので抵抗口、には電流が流れず、ＮＰＮ ｌ−ランジ
スタＱ２のベースには基準電圧ＶＲがそのまま印加され
る。
つぎに、入力端子が基準電圧ＶＲより低くなると、ＮＰ
Ｎ トランジスタＱ１がオフするので、ＰＮＰ トラン
ジスタＱ７およびＱ８はオフし、出力端子３の出力電圧
がローレベルとなると同時にＰＮＰ ｌ−ランジスタＱ
６がオンする。ＰＮＰ ｌ−ランジスタｑ６には定電流
源４′で決まる電流Ｉが流れるが、ＰＮＰ ｌ−ランジ
スタＱ５と０６とではカレントミラー回路を構成してい
るので、 ＰＮＰ トランジスタＱ８にもＩにほぼ等し
い電流が流れる。
Ｎ トランジスタＱ１がオフするので、ＰＮＰ トラン
ジスタＱ７およびＱ８はオフし、出力端子３の出力電圧
がローレベルとなると同時にＰＮＰ ｌ−ランジスタＱ
６がオンする。ＰＮＰ ｌ−ランジスタｑ６には定電流
源４′で決まる電流Ｉが流れるが、ＰＮＰ ｌ−ランジ
スタＱ５と０６とではカレントミラー回路を構成してい
るので、 ＰＮＰ トランジスタＱ８にもＩにほぼ等し
い電流が流れる。
このとき、 ＮＰＮ Ｉ−ランジスタＱ２のベースに加
わる電圧は、基準電圧ＶＲと抵抗Ｒ，による電圧降下Ｉ
ＲＩ との和ＶＲ＋ ＩＲ，の値まで上昇することにな
る。
わる電圧は、基準電圧ＶＲと抵抗Ｒ，による電圧降下Ｉ
ＲＩ との和ＶＲ＋ ＩＲ，の値まで上昇することにな
る。
ここでふたたび入力電圧が上昇してくると、このときの
比較電圧はＶＲ＋ＩＲ１であるから、この電圧に上昇す
るまで出力電圧は変化せず、結局ＩＲＩに相当する電圧
がヒステリシス特性の電圧値となる。
比較電圧はＶＲ＋ＩＲ１であるから、この電圧に上昇す
るまで出力電圧は変化せず、結局ＩＲＩに相当する電圧
がヒステリシス特性の電圧値となる。
第２図は本発明の一実施例における定電流源の一例を示
す回路図である。
す回路図である。
図において、１は電源端子、６は定電流出力端子である
。
。
ＤＩ、Ｄ２．Ｄ３およびＤ４はダイオード、Ｒ２１＋Ｒ
２２およびＲ２３は抵抗であり、ダイオードＤ、〜Ｄ４
と抵抗Ｒ２１とにより起動回路を構成する。
２２およびＲ２３は抵抗であり、ダイオードＤ、〜Ｄ４
と抵抗Ｒ２１とにより起動回路を構成する。
Ｑ２１．Ｑ２２はＰＮＰ トランジスタ、Ｑ２３１Ｑ２
４およびＱ２５はＮＰＮ ｌ−ランジスタである。
４およびＱ２５はＮＰＮ ｌ−ランジスタである。
次に第２図により定電流回路の動作を説明する。
抵抗Ｒ２２では、ＰＮＰ Ｉ−ランジスタＱ２１のコレ
クタ電流Ｉにより、ｌＲ２２＝ ２Ｖｏ （Ｖｏはダイ
オードの順方向電圧）となる値に設定する。
クタ電流Ｉにより、ｌＲ２２＝ ２Ｖｏ （Ｖｏはダイ
オードの順方向電圧）となる値に設定する。
電源電圧Ｖｃｃが印加されると、抵抗Ｒ２２を通じてＮ
ＰＮ トランジスタＱ２３１Ｑ２４および０２５にそれ
ぞれ電流が供給される。定電流回路が定常状態に落ちつ
くと、ダイオードＤ４の両端の電位差が零どなり、非導
通となって、起動回路は切り離される。
ＰＮ トランジスタＱ２３１Ｑ２４および０２５にそれ
ぞれ電流が供給される。定電流回路が定常状態に落ちつ
くと、ダイオードＤ４の両端の電位差が零どなり、非導
通となって、起動回路は切り離される。
ＮＰＮトランジスタＱ２４はエミッタ面積がＮＰＮ ｌ
−ランジスタＱ２３の２倍となっており、ＰＮＰ トラ
ンジスタＱ２１ とＱ２２とはエミッタ面積は等しい。
−ランジスタＱ２３の２倍となっており、ＰＮＰ トラ
ンジスタＱ２１ とＱ２２とはエミッタ面積は等しい。
ＮＰＮ トランジスタＱ２３およびＱ２４のコレクタ電
流をそれぞれＩＣ２３およびＩＣ２４、エミッタ面積を
それぞれＡ、２３およびＡ。２４、ベース−エミッタ間
電圧をＶＢＥ２３およびｖＢＥ２４ とすると、次の関
係が成り立つ。
流をそれぞれＩＣ２３およびＩＣ２４、エミッタ面積を
それぞれＡ、２３およびＡ。２４、ベース−エミッタ間
電圧をＶＢＥ２３およびｖＢＥ２４ とすると、次の関
係が成り立つ。
ＩＣ２４ＸＲ２３＝Ｖｌ１ｇ２３ ＶａＰ：２４（％
’ Ｉｃ２＋＝ ＩＣ２３＝ ＩＣ２２＝ ＩＣ２４・
へＥ２４／八Ｅ２３＝ ２）ここに、ｖ７はトランジス
タの熱電圧である。
’ Ｉｃ２＋＝ ＩＣ２３＝ ＩＣ２２＝ ＩＣ２４・
へＥ２４／八Ｅ２３＝ ２）ここに、ｖ７はトランジス
タの熱電圧である。
ＮＰＮ トランジスタＱ２ｓ、Ｑ２４およびＱ２５はカ
レントミラー回路を構成しているから、定電流出力端子
６の電流Ｉは、 であり、この定電流回路の定電流出力端子６からの電流
■は電源電圧には依存されない。
レントミラー回路を構成しているから、定電流出力端子
６の電流Ｉは、 であり、この定電流回路の定電流出力端子６からの電流
■は電源電圧には依存されない。
［発明の効果］
以上から明らかなように、本発明によれば、電圧比較回
路のヒステリシス特性の電圧をつくりだす定電流源に電
源電圧の影響を受けにくい回路を使うことにより、精度
が高く安定したヒステリシス特性の電圧を得ることがで
きる。
路のヒステリシス特性の電圧をつくりだす定電流源に電
源電圧の影響を受けにくい回路を使うことにより、精度
が高く安定したヒステリシス特性の電圧を得ることがで
きる。
第１図は本発明の一実施例の構成を示す回路図、
第２図は本発明の一実施例における定電流源の一例を示
す回路図、 第３図は従来のヒステリシス特性を示す説明図、 第４図は従来の電圧比較の一例を示す回路図、 第５図は従来の電圧比較の他の例を示す回路図である。 １・・・電源端子、 ２・・・入力端子、 ３・・・出力端子、 ４．４′ ・・・定電流源、 ５・・・基準電圧入力端子、 ６・・・一定電流出力端子、 ＲＡ、ＲＢ、ＲＣ，ＲＤ、ＲＥ、Ｒ１＋Ｒ２＋Ｒ３＋Ｒ
４＋Ｒ５＋”２＋ ＋Ｒ２２＋Ｒ２３・・・抵抗、ＱＡ
・Ｑｌ・Ｑｌ・Ｑ＋ｏ・Ｑ２３・Ｑ２４ＩＱ２５・・・
ＮＰＮトランジスタ、 ＱＢ、Ｑ３．Ｑ４．Ｑ５．Ｑ６．Ｑ７．Ｑ８．Ｑ９．Ｑ
２＋ 、Ｑ２２…ＰＮＰ ｌ−ランジスタ、 ＤＩ、０２．Ｄ３，０４ ・・・ダイオード、ＶＲ・・
・基準電圧、 Ｖｃｃ・・・電源電圧。 本を朗の一実充傍）の構成茗示寸回謙図第１図 本発明の一実胤例にお１士る定電鹿派の一例をボ’を河
路現第２図
す回路図、 第３図は従来のヒステリシス特性を示す説明図、 第４図は従来の電圧比較の一例を示す回路図、 第５図は従来の電圧比較の他の例を示す回路図である。 １・・・電源端子、 ２・・・入力端子、 ３・・・出力端子、 ４．４′ ・・・定電流源、 ５・・・基準電圧入力端子、 ６・・・一定電流出力端子、 ＲＡ、ＲＢ、ＲＣ，ＲＤ、ＲＥ、Ｒ１＋Ｒ２＋Ｒ３＋Ｒ
４＋Ｒ５＋”２＋ ＋Ｒ２２＋Ｒ２３・・・抵抗、ＱＡ
・Ｑｌ・Ｑｌ・Ｑ＋ｏ・Ｑ２３・Ｑ２４ＩＱ２５・・・
ＮＰＮトランジスタ、 ＱＢ、Ｑ３．Ｑ４．Ｑ５．Ｑ６．Ｑ７．Ｑ８．Ｑ９．Ｑ
２＋ 、Ｑ２２…ＰＮＰ ｌ−ランジスタ、 ＤＩ、０２．Ｄ３，０４ ・・・ダイオード、ＶＲ・・
・基準電圧、 Ｖｃｃ・・・電源電圧。 本を朗の一実充傍）の構成茗示寸回謙図第１図 本発明の一実胤例にお１士る定電鹿派の一例をボ’を河
路現第２図
Claims (1)
- 【特許請求の範囲】 比較電圧にヒステリシス特性を持たせ、その比較電圧と
入力電圧とを比較する電圧比較回路において、 前記比較電圧を、定電流源から供給される定電流を固定
抵抗に流して得た電圧降下と、定電源からの所定の基準
電圧とを合成して得るようにしたことを特徴とする電圧
比較回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61218070A JPH07104372B2 (ja) | 1986-09-18 | 1986-09-18 | 電圧比較回路 |
| US08/327,813 US5420530A (en) | 1986-09-18 | 1994-10-17 | Voltage comparator with hysteresis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61218070A JPH07104372B2 (ja) | 1986-09-18 | 1986-09-18 | 電圧比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6375572A true JPS6375572A (ja) | 1988-04-05 |
| JPH07104372B2 JPH07104372B2 (ja) | 1995-11-13 |
Family
ID=16714175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61218070A Expired - Lifetime JPH07104372B2 (ja) | 1986-09-18 | 1986-09-18 | 電圧比較回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5420530A (ja) |
| JP (1) | JPH07104372B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006126121A (ja) * | 2004-11-01 | 2006-05-18 | Matsushita Electric Ind Co Ltd | スパーク検出回路 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105681A (ja) * | 1993-10-07 | 1995-04-21 | Mitsubishi Electric Corp | 半導体装置 |
| US5666076A (en) * | 1995-09-29 | 1997-09-09 | Cherry Semiconductor Corporation | Negative input voltage comparator |
| JPH11337594A (ja) * | 1998-05-22 | 1999-12-10 | Oki Electric Ind Co Ltd | ピーク検出回路 |
| US6028456A (en) * | 1998-08-18 | 2000-02-22 | Toko, Inc. | Dual-threshold comparator circuit utilizing a single input pin |
| US6407605B1 (en) * | 1999-11-01 | 2002-06-18 | Wabash Technology Corporation | Variable hysteresis circuit |
| US6316978B1 (en) * | 2000-05-03 | 2001-11-13 | National Semiconductor Corporation | Comparator with process and temperature insensitive hysteresis and threshold potentials |
| JP2005295794A (ja) * | 2004-03-31 | 2005-10-20 | Matsushita Electric Ind Co Ltd | アクティブダイオード |
| JP4493045B2 (ja) * | 2005-12-05 | 2010-06-30 | パナソニック株式会社 | スイッチングレギュレータ回路 |
| US20080084239A1 (en) * | 2006-09-08 | 2008-04-10 | Matsushita Electric Industrial Co., Ltd. | Regulated charge pump circuit |
| US7683719B2 (en) * | 2007-09-07 | 2010-03-23 | Panasonic Corporation | Internal frequency compensation circuit for integrated circuit controllers |
| US7737668B2 (en) | 2007-09-07 | 2010-06-15 | Panasonic Corporation | Buck-boost switching regulator |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60212023A (ja) * | 1984-04-06 | 1985-10-24 | Nippon Kogaku Kk <Nikon> | ヒステリシスコンパレ−タ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4259601A (en) * | 1978-12-08 | 1981-03-31 | Motorola, Inc. | Comparison circuit having bidirectional hysteresis |
| JPS55144437U (ja) * | 1979-04-05 | 1980-10-16 | ||
| JPS5750139A (en) * | 1980-09-10 | 1982-03-24 | Toshiba Corp | Hysteresis circuit |
| US4384219A (en) * | 1980-12-29 | 1983-05-17 | Motorola, Inc. | Voltage comparator hysteresis control circuit |
| JPS5944123A (ja) * | 1982-09-07 | 1984-03-12 | Nec Corp | 比較回路 |
| JPS59188226A (ja) * | 1983-04-11 | 1984-10-25 | Hitachi Ltd | コンパレ−タ回路 |
| JPS6125319A (ja) * | 1984-07-13 | 1986-02-04 | Matsushita Electric Ind Co Ltd | 比較装置 |
| KR930008554A (ko) * | 1991-10-25 | 1993-05-21 | 김광호 | 콤페레이터 |
-
1986
- 1986-09-18 JP JP61218070A patent/JPH07104372B2/ja not_active Expired - Lifetime
-
1994
- 1994-10-17 US US08/327,813 patent/US5420530A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60212023A (ja) * | 1984-04-06 | 1985-10-24 | Nippon Kogaku Kk <Nikon> | ヒステリシスコンパレ−タ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006126121A (ja) * | 2004-11-01 | 2006-05-18 | Matsushita Electric Ind Co Ltd | スパーク検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07104372B2 (ja) | 1995-11-13 |
| US5420530A (en) | 1995-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4264873A (en) | Differential amplification circuit | |
| JPS6375572A (ja) | 電圧比較回路 | |
| US4658205A (en) | Reference voltage generating circuit | |
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| JPH03788B2 (ja) | ||
| US4786855A (en) | Regulator for current source transistor bias voltage | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US4560919A (en) | Constant-voltage circuit insensitive to source change | |
| JP2709033B2 (ja) | 定電圧発生回路 | |
| JPH0514767A (ja) | クランプ回路 | |
| JP3052819B2 (ja) | 電圧電流変換回路 | |
| JPH0151207B2 (ja) | ||
| JPH0422214A (ja) | コンパレータ回路 | |
| JPH02139608A (ja) | 定電流回路起動装置 | |
| JP2000293244A (ja) | 直流安定化電源装置 | |
| KR930004584Y1 (ko) | 슈미트 트리거회로 | |
| JP2789926B2 (ja) | 全波整流回路 | |
| JPH0477329B2 (ja) | ||
| EP0374490A2 (en) | A voltage comparator circuit for intergrated circuit drivers of inductive electric loads | |
| JPS6143014A (ja) | ヒステリシス付コンパレ−タ | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH02188811A (ja) | 定電流回路 | |
| JPH04366737A (ja) | 温度センサ回路 | |
| JPH0153928B2 (ja) | ||
| JPH08286776A (ja) | 入力信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |