JP2522655Y2 - 電圧コンパレータ - Google Patents
電圧コンパレータInfo
- Publication number
- JP2522655Y2 JP2522655Y2 JP1989119567U JP11956789U JP2522655Y2 JP 2522655 Y2 JP2522655 Y2 JP 2522655Y2 JP 1989119567 U JP1989119567 U JP 1989119567U JP 11956789 U JP11956789 U JP 11956789U JP 2522655 Y2 JP2522655 Y2 JP 2522655Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- resistor
- current
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、電圧コンパレータに関するものであり、詳
しくは、電流差動コンパレータを用いた電圧コンパレー
タの改善に関するものである。
しくは、電流差動コンパレータを用いた電圧コンパレー
タの改善に関するものである。
〈従来の技術〉 スイッチングレギュレータを用いた直流安定化電源装
置では、出力電圧を監視するために、第５図に示すよう
な電圧コンパレータが用いられている。図において、コ
ンパレータ１の非反転入力端子には抵抗R1を介して共通
電位点が接続されるとともに抵抗R2を介して入力電圧Vi
nが加えられ、反転入力端子には抵抗R4を介して共通電
位点が接続されるとともに抵抗R3を介して基準電圧Vref
が加えられている。
置では、出力電圧を監視するために、第５図に示すよう
な電圧コンパレータが用いられている。図において、コ
ンパレータ１の非反転入力端子には抵抗R1を介して共通
電位点が接続されるとともに抵抗R2を介して入力電圧Vi
nが加えられ、反転入力端子には抵抗R4を介して共通電
位点が接続されるとともに抵抗R3を介して基準電圧Vref
が加えられている。
このような構成において、入力電圧Vinに対するスレ
ッショルド電圧は、抵抗R1〜R4の抵抗値および基準電圧
Vrefの値に従って任意の値に設定できる。
ッショルド電圧は、抵抗R1〜R4の抵抗値および基準電圧
Vrefの値に従って任意の値に設定できる。
ところで、スイッチングレギュレータにはスイッチン
グによる高周波ノイズの問題があり、第５図のような回
路をノイズの影響を受けることなく安定に動作させるた
めには分圧抵抗を流れる電流が1mA以上になるように設
計することが望ましいといわれている。
グによる高周波ノイズの問題があり、第５図のような回
路をノイズの影響を受けることなく安定に動作させるた
めには分圧抵抗を流れる電流が1mA以上になるように設
計することが望ましいといわれている。
ところが、例えば±5V,±12Vの多出力電源で低電圧お
よび過電圧を監視する場合には、これらの監視回路だけ
で16mAの電流を消費することになり、電源の効率面から
は好ましくない。また、制御回路や監視回路を動作させ
るための補助電源を備えた装置の場合には補助電源の容
量を大きくしなければならず、小形化が図れない。さら
に、このような構成によれば、４個の抵抗R1〜R4が必要
であり、部品点数が増加することからコストの面からも
好ましくない。
よび過電圧を監視する場合には、これらの監視回路だけ
で16mAの電流を消費することになり、電源の効率面から
は好ましくない。また、制御回路や監視回路を動作させ
るための補助電源を備えた装置の場合には補助電源の容
量を大きくしなければならず、小形化が図れない。さら
に、このような構成によれば、４個の抵抗R1〜R4が必要
であり、部品点数が増加することからコストの面からも
好ましくない。
そこで、第６図に示すように、電流差動コンパレータ
２を用いることが行われている。図において、コンパレ
ータ２の非反転入力端子には抵抗R5を介して入力電圧Vi
nが加えられ、反転入力端子には抵抗R6を介して基準電
圧Vrefが加えられている。
２を用いることが行われている。図において、コンパレ
ータ２の非反転入力端子には抵抗R5を介して入力電圧Vi
nが加えられ、反転入力端子には抵抗R6を介して基準電
圧Vrefが加えられている。
第７図は、このような電流差動コンパレータ２の具体
例を示す回路図である。トランジスタQ1のベースおよび
コレクタは抵抗R5の一端に接続されるとともにトランジ
スタQ2のベースに接続され、エミッタは共通電位点に接
続されている。トランジスタQ2のコレクタは抵抗R6の一
端に接続されるとともにトランジスタQ3のベースに接続
され、エミッタは共通電位点に接続されている。トラン
ジスタQ3のコレクタは電流源CSに接続されるとともに出
力端子に接続され、エミッタは共通電位点に接続されて
いる。
例を示す回路図である。トランジスタQ1のベースおよび
コレクタは抵抗R5の一端に接続されるとともにトランジ
スタQ2のベースに接続され、エミッタは共通電位点に接
続されている。トランジスタQ2のコレクタは抵抗R6の一
端に接続されるとともにトランジスタQ3のベースに接続
され、エミッタは共通電位点に接続されている。トラン
ジスタQ3のコレクタは電流源CSに接続されるとともに出
力端子に接続され、エミッタは共通電位点に接続されて
いる。
このような構成において、トランジスタQ1の入力イン
ピーダンスをRinとすると、トランジスタQ1の系統の合
成入力インピーダンスZinは、 Zin＝R5・Rin/(R5+Rin)≒Rin …（１） になる。すなわち、消費電流を小さくするために抵抗R5
を大きくしても合成入力インピーダンスZinは小さくな
り、第５図の不都合は解決されることになる。
ピーダンスをRinとすると、トランジスタQ1の系統の合
成入力インピーダンスZinは、 Zin＝R5・Rin/(R5+Rin)≒Rin …（１） になる。すなわち、消費電流を小さくするために抵抗R5
を大きくしても合成入力インピーダンスZinは小さくな
り、第５図の不都合は解決されることになる。
一方、入力電圧Vinに対するスレッショルド電圧V
Tは、 で表すことができる。ここで、VBEは各トランジスタQ1
〜Q3のベースエミッタ間の電圧で互いに等しいものとす
る。
Tは、 で表すことができる。ここで、VBEは各トランジスタQ1
〜Q3のベースエミッタ間の電圧で互いに等しいものとす
る。
〈考案が解決しようとする課題〉 しかし、これらトランジスタQ1〜Q3のベースエミッタ
間の電圧VBEは、−2mv/℃程度の温度係数を持ってい
る。これにより、スレッショルド電圧VTの温度係数（dV
T/dT）は、 になる。
間の電圧VBEは、−2mv/℃程度の温度係数を持ってい
る。これにより、スレッショルド電圧VTの温度係数（dV
T/dT）は、 になる。
例えばスレッショルド電圧VTを15Vに設定する場合を
考えると、VBEの項を無視するとすれば、 15＝(R5/R6)・５ になることから、(R5/R6)を３に設定すればよい。
考えると、VBEの項を無視するとすれば、 15＝(R5/R6)・５ になることから、(R5/R6)を３に設定すればよい。
この場合の正確なスレッショルド電圧VTは、 になり、2VBE≒1.4Vのずれを生じることになる。このず
れも問題ではあるが、それ以上に温度係数の影響は大き
い。
れも問題ではあるが、それ以上に温度係数の影響は大き
い。
すなわち、前述の（３）式において、温度が０℃から
＋70℃まで変化するものとすると、 (dVT/dT)＝−２×10-3（１−３）×70 ＝280（mV） になり、15Vのスレッショルド電圧VTに対して約1.9％の
大きなドリフトを生じることになる。
＋70℃まで変化するものとすると、 (dVT/dT)＝−２×10-3（１−３）×70 ＝280（mV） になり、15Vのスレッショルド電圧VTに対して約1.9％の
大きなドリフトを生じることになる。
本考案は、このような問題点に着目したものであり、
その目的は、消費電流が少なくて外来ノイズに強く、ス
レッショルド電圧の温度変化特性が改善された電圧コン
パレータを提供することにある。
その目的は、消費電流が少なくて外来ノイズに強く、ス
レッショルド電圧の温度変化特性が改善された電圧コン
パレータを提供することにある。
〈課題を解決するための手段〉 このような問題点を解決する本考案は、 第１の電圧と第２の電圧とを比較する電圧コンパレー
タにおいて、 前記第１の電圧が第１の抵抗を介してエミッタに供給
される第１のトランジスタと、 前記第２の電圧が第２の抵抗を介してエミッタに供給
される第２のトランジスタと、 前記第1,第２のトランジスタのベースに定電圧を供給
する定電圧部と、 前記第1,第２のトランジスタのコレクタの出力電流の
大きさを比較する電流比較部、 とで構成されたことを特徴とする。
タにおいて、 前記第１の電圧が第１の抵抗を介してエミッタに供給
される第１のトランジスタと、 前記第２の電圧が第２の抵抗を介してエミッタに供給
される第２のトランジスタと、 前記第1,第２のトランジスタのベースに定電圧を供給
する定電圧部と、 前記第1,第２のトランジスタのコレクタの出力電流の
大きさを比較する電流比較部、 とで構成されたことを特徴とする。
〈作用〉 電流差動コンパレータを構成するトランジスタのベー
スエミッタ間の電圧の温度係数の影響は、第1,第２のト
ランジスタの特性を揃えると共に定電圧部から第1,第２
のトランジスタに供給される定電圧の大きさを調整する
ことにより軽減される。
スエミッタ間の電圧の温度係数の影響は、第1,第２のト
ランジスタの特性を揃えると共に定電圧部から第1,第２
のトランジスタに供給される定電圧の大きさを調整する
ことにより軽減される。
〈実施例〉 以下、図面を用いて本考案の実施例を詳細に説明す
る。
る。
第１図は、本考案の原理構成図である。図において、
PNPトランジスタQ4は一定のバイアス電圧を発生するも
のであり、エミッタは定電圧源CVの正極端子に接続さ
れ、コレクタとベースは定電流源CCを介して共通電位点
に接続されている。PNPトランジスタQ5，Q6は電圧電流
変換を行うものであり、各ベースはトランジスタQ4のコ
レクタとベースと定電流源CCとの接続点に接続され、ト
ランジスタQ5のエミッタには抵抗R7を介して第１の入力
電圧Vrefが接続され、トランジスタQ6のエミッタには抵
抗R8を介して第２の入力電圧Vinが接続されている。NPN
トランジスタQ7，Q8はトランジスタQ5，Q6のコレクタか
ら変換出力される電流の大きさを比較するカレントミラ
ー回路を構成するものであり、各エミッタは共通電位点
に接続され、トランジスタQ7のコレクタとベースはトラ
ンジスタQ5のコレクタに接続されるとともにトランジス
タQ8のベースに接続され、トランジスタQ8のコレクタは
トランジスタQ6のコレクタに接続されるとともにこれら
の接続点から出力電圧が取り出される。なお、定電流源
CCは抵抗負荷であってもよい。
PNPトランジスタQ4は一定のバイアス電圧を発生するも
のであり、エミッタは定電圧源CVの正極端子に接続さ
れ、コレクタとベースは定電流源CCを介して共通電位点
に接続されている。PNPトランジスタQ5，Q6は電圧電流
変換を行うものであり、各ベースはトランジスタQ4のコ
レクタとベースと定電流源CCとの接続点に接続され、ト
ランジスタQ5のエミッタには抵抗R7を介して第１の入力
電圧Vrefが接続され、トランジスタQ6のエミッタには抵
抗R8を介して第２の入力電圧Vinが接続されている。NPN
トランジスタQ7，Q8はトランジスタQ5，Q6のコレクタか
ら変換出力される電流の大きさを比較するカレントミラ
ー回路を構成するものであり、各エミッタは共通電位点
に接続され、トランジスタQ7のコレクタとベースはトラ
ンジスタQ5のコレクタに接続されるとともにトランジス
タQ8のベースに接続され、トランジスタQ8のコレクタは
トランジスタQ6のコレクタに接続されるとともにこれら
の接続点から出力電圧が取り出される。なお、定電流源
CCは抵抗負荷であってもよい。
このような構成において、トランジスタQ5，Q6のエミ
ッタ電圧Vb，VcはトランジスタQ4によりトランジスタQ4
のエミッタ電圧，すなわち定電圧源CVの出力電圧Vaとほ
ぼ等しい電圧に保たれる。これにより、トランジスタQ5
を流れる電流ibは、 ib＝（Vref−Vb)/R7 …（５） になり、トランジスタQ6を流れる電流icは、 ic＝（Vin−Vc)/R8 …（６） になる。トランジスタQ7，Q8で構成されるカレントミラ
ー回路は、これらトランジスタQ5，Q6を流れる電流ib，
icの差を検出する。そして、出力信号として、ib＞icの
場合にはＨレベルを、ib＜icの場合にはＬレベルの信号
を出力する。
ッタ電圧Vb，VcはトランジスタQ4によりトランジスタQ4
のエミッタ電圧，すなわち定電圧源CVの出力電圧Vaとほ
ぼ等しい電圧に保たれる。これにより、トランジスタQ5
を流れる電流ibは、 ib＝（Vref−Vb)/R7 …（５） になり、トランジスタQ6を流れる電流icは、 ic＝（Vin−Vc)/R8 …（６） になる。トランジスタQ7，Q8で構成されるカレントミラ
ー回路は、これらトランジスタQ5，Q6を流れる電流ib，
icの差を検出する。そして、出力信号として、ib＞icの
場合にはＨレベルを、ib＜icの場合にはＬレベルの信号
を出力する。
第２図は第１図の具体例を示す回路図であり、第１図
と同一部分には同一符号を付けている。第２図におい
て、破線で囲まれた部分は集積回路として一体化される
部分である。端子には外部から一方の入力電圧Vrefが
直接加えられ、端子と端子の間には抵抗R7が外部接
続され、端子には外部から抵抗R8を介して他方の入力
電圧Vinが加えられている。端子との間には抵抗R9
とR10の直列回路が外部接続されている。端子は接地
端子、端子は電源Vccが加えられる電源端子、端子
は出力信号Voutが出力される出力端子である。
と同一部分には同一符号を付けている。第２図におい
て、破線で囲まれた部分は集積回路として一体化される
部分である。端子には外部から一方の入力電圧Vrefが
直接加えられ、端子と端子の間には抵抗R7が外部接
続され、端子には外部から抵抗R8を介して他方の入力
電圧Vinが加えられている。端子との間には抵抗R9
とR10の直列回路が外部接続されている。端子は接地
端子、端子は電源Vccが加えられる電源端子、端子
は出力信号Voutが出力される出力端子である。
破線の内部において、端子にはトランジスタQ9，Q
10のエミッタが接続され、端子にはトランジスタQ9の
コレクタとベースおよびトランジスタQ10のベースが接
続されている。端子にはトランジスタQ11のコレクタ
とベースおよびトランジスタQ12のベースが接続れてい
る。トランジスタQ11，Q12のエミッタは端子に接続さ
れている。トランジスタQ10のコレクタはトランジスタQ
4のエミッタに接続されている。端子との間には抵
抗R11とR12の直列回路が接続されていて、抵抗R11とR12
の接続点はトランジスタQ10のコレクタとトランジスタQ
4のエミッタの接続点に接続されている。端子にはト
ランジスタQ5のエミッタが接続され、端子にはトラン
ジスタQ6のエミッタが接続されている。トランジスタ
Q7，Q8のエミッタは端子に接続されている。端子に
はトランジスタQ13のコレクタおよびトランジスタQ14，
Q15のエミッタが接続されている。トランジスタQ13のベ
ースはトランジスタQ6，Q8のコレクタに接続され、エミ
ッタは抵抗R13を介して端子に接続されるとともにト
ランジスタQ16のベースに接続されている。トランジス
タQ16のコレクタはトランジスタQ14のコレクタ端子に接
続されるとともに端子に接続され、エミッタは端子
に接続されている。トランジスタQ15のベースおよびコ
レクタはトランジスタQ14のベースに接続されるととも
に抵抗R14を介して端子に接続されている。
10のエミッタが接続され、端子にはトランジスタQ9の
コレクタとベースおよびトランジスタQ10のベースが接
続されている。端子にはトランジスタQ11のコレクタ
とベースおよびトランジスタQ12のベースが接続れてい
る。トランジスタQ11，Q12のエミッタは端子に接続さ
れている。トランジスタQ10のコレクタはトランジスタQ
4のエミッタに接続されている。端子との間には抵
抗R11とR12の直列回路が接続されていて、抵抗R11とR12
の接続点はトランジスタQ10のコレクタとトランジスタQ
4のエミッタの接続点に接続されている。端子にはト
ランジスタQ5のエミッタが接続され、端子にはトラン
ジスタQ6のエミッタが接続されている。トランジスタ
Q7，Q8のエミッタは端子に接続されている。端子に
はトランジスタQ13のコレクタおよびトランジスタQ14，
Q15のエミッタが接続されている。トランジスタQ13のベ
ースはトランジスタQ6，Q8のコレクタに接続され、エミ
ッタは抵抗R13を介して端子に接続されるとともにト
ランジスタQ16のベースに接続されている。トランジス
タQ16のコレクタはトランジスタQ14のコレクタ端子に接
続されるとともに端子に接続され、エミッタは端子
に接続されている。トランジスタQ15のベースおよびコ
レクタはトランジスタQ14のベースに接続されるととも
に抵抗R14を介して端子に接続されている。
第２図の回路の動作を説明する。
第２図において、トランジスタQ4のエミッタ電圧Va
は、Vref（15V）が抵抗R11とR12の直列回路で分圧され
た2.5Vになっている。ダイオード接続されたトランジス
タQ4に流れる電流i7は、トランジスタQ9，Q11のベース
エミッタ電圧をVBEQ9，VBEQ11とすると、 になる。
は、Vref（15V）が抵抗R11とR12の直列回路で分圧され
た2.5Vになっている。ダイオード接続されたトランジス
タQ4に流れる電流i7は、トランジスタQ9，Q11のベース
エミッタ電圧をVBEQ9，VBEQ11とすると、 になる。
トランジスタQ5，Q6のエミッタ電圧Vb，Vcは、トラン
ジスタQ4，Q5，Q6のベースエミッタ電圧をVBEQ4，V
BEQ5，VBEQ6とすると、 Vb＝Va−VBEQ4＋VBEQ5 …（８） になり、 Vc＝Va−VBEQ4＋VBEQ6 …（９） になる。
ジスタQ4，Q5，Q6のベースエミッタ電圧をVBEQ4，V
BEQ5，VBEQ6とすると、 Vb＝Va−VBEQ4＋VBEQ5 …（８） になり、 Vc＝Va−VBEQ4＋VBEQ6 …（９） になる。
前述のように、トランジスタQ5を流れる電流i3（＝
ib）は、 ib＝（Vref−Vb）／R7 …（５） になり、トランジスタQ6を流れる電流i4（＝ic）は、 ic＝（Vin−Vc）／R8 …（６） になる。
ib）は、 ib＝（Vref−Vb）／R7 …（５） になり、トランジスタQ6を流れる電流i4（＝ic）は、 ic＝（Vin−Vc）／R8 …（６） になる。
これら電流i3とi4の差はトランジスタQ7，Q8で構成さ
れるカレントミラー回路により検出されてトランジスタ
Q13，Q16および抵抗R13で構成される増幅部で増幅さ
れ、トランジスタQ14，Q15および抵抗R14で構成される
定電流負荷を駆動して出力電圧Voutを得る。
れるカレントミラー回路により検出されてトランジスタ
Q13，Q16および抵抗R13で構成される増幅部で増幅さ
れ、トランジスタQ14，Q15および抵抗R14で構成される
定電流負荷を駆動して出力電圧Voutを得る。
ここで、電流i3，i4および出力電圧Voutの関係は、i3
＞i4のときVout≒Vccになり、i3＜i4のときVout≒Ｏに
なる。
＞i4のときVout≒Vccになり、i3＜i4のときVout≒Ｏに
なる。
閾値電圧VTは、i3＝i4の状態であり、 ｛Vref−（Va−VBEQ4＋VBEQ5）｝／R7＝｛VT−（Va−V
BEQ4＋VBEQ6）｝／R8 …（10） から、 VT＝R8｛Vref−（Va−VBEQ4＋VBEQ5）｝／R7＋Va−VBEQ
4＋VBEQ6 …（11） になる。
BEQ4＋VBEQ6）｝／R8 …（10） から、 VT＝R8｛Vref−（Va−VBEQ4＋VBEQ5）｝／R7＋Va−VBEQ
4＋VBEQ6 …（11） になる。
なお、電流i7，i3，i4は、第２図の破線部分を集積回
路化するとともに抵抗R9を調整することにより、i7＝i3
＝i4とすることができ、 VBEQ4＝VBEQ5＝VBEQ6 とすることができる。
路化するとともに抵抗R9を調整することにより、i7＝i3
＝i4とすることができ、 VBEQ4＝VBEQ5＝VBEQ6 とすることができる。
従って、 になり、従来の電流差動コンパレータを使用した場合に
比べてVBEの項がないので、温度変動は小さくなる。
比べてVBEの項がないので、温度変動は小さくなる。
また、端子からみた入力インピーダンスは500Ω程
度と低いため、抵抗R8が125kΩと高くても、スイッチン
グノイズの影響を受けにくくなる。
度と低いため、抵抗R8が125kΩと高くても、スイッチン
グノイズの影響を受けにくくなる。
さらに、第２図の回路の消費電流IDに着目すると、i1
〜i7はそれぞれ等しくて100μＡ、i8は0.7V/70kΩ＝10
μＡになることから合計で710μＡになる。この値は、
第５図のような従来の回路を単電源クワッド演算増幅器
で構成した場合の消費電流が2.5mA程度であることか
ら、1/3〜1/4になり充分小さくなる。
〜i7はそれぞれ等しくて100μＡ、i8は0.7V/70kΩ＝10
μＡになることから合計で710μＡになる。この値は、
第５図のような従来の回路を単電源クワッド演算増幅器
で構成した場合の消費電流が2.5mA程度であることか
ら、1/3〜1/4になり充分小さくなる。
第３図は第２図の電流i3とi4の大きさを比較する回路
の他の実施例であり、電流i3とi4を抵抗ra，rbで電圧に
変換してコンパレータCMPで比較するように構成されて
いる。このような構成によれば、第２図のカレントミラ
ー回路を用いた構成に比べて回路はやや複雑になるもの
の、検出精度を１桁程度高めることができる。
の他の実施例であり、電流i3とi4を抵抗ra，rbで電圧に
変換してコンパレータCMPで比較するように構成されて
いる。このような構成によれば、第２図のカレントミラ
ー回路を用いた構成に比べて回路はやや複雑になるもの
の、検出精度を１桁程度高めることができる。
第４図は、負電圧を検出する回路の実施例である。こ
の回路は第２図の回路と基本的には共通するものであ
り、トランジスタの極性（NPN,PNP）を変更した部分の
符号にはダッシュ「′」を付けて示している。このよう
に構成することにより、負電圧−Vrefと−Vinの大きさ
を検出することができる。
の回路は第２図の回路と基本的には共通するものであ
り、トランジスタの極性（NPN,PNP）を変更した部分の
符号にはダッシュ「′」を付けて示している。このよう
に構成することにより、負電圧−Vrefと−Vinの大きさ
を検出することができる。
〈考案の効果〉 以上説明したように、本考案によれば、消費電流が少
なくて外来ノイズに強く、スレッショルド電圧の温度変
化特性が改善された電流差動コンパレータを用いた電圧
コンパレータを提供することができる。
なくて外来ノイズに強く、スレッショルド電圧の温度変
化特性が改善された電流差動コンパレータを用いた電圧
コンパレータを提供することができる。
第１図は本考案の一実施例を示す回路図、第２図は第１
図の具体例を示す回路図、第３図は第２図の要部の他の
具体例図、第４図は第１図の他の具体例図、第５図は一
般的な電圧コンパレータの概念構成図、第６図は電流差
動コンパレータを用いた電圧コンパレータの回路図、第
７図は第６図の具体例を示す回路図である。 R7〜R14……抵抗、Q4〜Q15……トランジスタ。
図の具体例を示す回路図、第３図は第２図の要部の他の
具体例図、第４図は第１図の他の具体例図、第５図は一
般的な電圧コンパレータの概念構成図、第６図は電流差
動コンパレータを用いた電圧コンパレータの回路図、第
７図は第６図の具体例を示す回路図である。 R7〜R14……抵抗、Q4〜Q15……トランジスタ。
Claims (1)
- 【請求項１】第１の電圧と第２の電圧とを比較する電圧
コンパレータにおいて、 前記第１の電圧が第１の抵抗を介してエミッタに供給さ
れる第１のトランジスタと、 前記第２の電圧が第２の抵抗を介してエミッタに供給さ
れる第２のトランジスタと、 前記第1,第２のトランジスタのベースに定電圧を供給す
る定電圧部と、 前記第1,第２のトランジスタのコレクタの出力電流の大
きさを比較する電流比較部、 とで構成されたことを特徴とする電圧コンパレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989119567U JP2522655Y2 (ja) | 1989-10-12 | 1989-10-12 | 電圧コンパレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989119567U JP2522655Y2 (ja) | 1989-10-12 | 1989-10-12 | 電圧コンパレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0358034U JPH0358034U (ja) | 1991-06-05 |
| JP2522655Y2 true JP2522655Y2 (ja) | 1997-01-16 |
Family
ID=31667684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989119567U Expired - Lifetime JP2522655Y2 (ja) | 1989-10-12 | 1989-10-12 | 電圧コンパレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522655Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4441580B1 (ja) * | 2009-05-22 | 2010-03-31 | 丸幸株式会社 | 施錠装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63138270A (ja) * | 1986-11-28 | 1988-06-10 | Mitsubishi Electric Corp | 差電圧検出回路 |
| JPH01117118U (ja) * | 1988-02-02 | 1989-08-08 | ||
| JP2707667B2 (ja) * | 1988-12-27 | 1998-02-04 | 日本電気株式会社 | 比較回路 |
-
1989
- 1989-10-12 JP JP1989119567U patent/JP2522655Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0358034U (ja) | 1991-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6621259B2 (en) | Current sense amplifier and method | |
| US6956727B1 (en) | High side current monitor with extended voltage range | |
| JPH0420238B2 (ja) | ||
| JPH0332026B2 (ja) | ||
| JP2749925B2 (ja) | Ｉｃ温度センサ | |
| JPH0152783B2 (ja) | ||
| JP2522655Y2 (ja) | 電圧コンパレータ | |
| US4081696A (en) | Current squaring circuit | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| JPH0334026B2 (ja) | ||
| JP2862370B2 (ja) | 電流検出回路 | |
| JP2574200Y2 (ja) | 電圧比較回路 | |
| JP3218626B2 (ja) | 電圧検出回路 | |
| JP2650390B2 (ja) | 比較装置 | |
| JPS62102612A (ja) | 利得制御回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JP3158449B2 (ja) | 電圧検出回路 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JP2514235Y2 (ja) | 増幅回路 | |
| JPH0610412Y2 (ja) | 直流定電圧回路 | |
| SU1702518A1 (ru) | Двухтактный усилитель мощности | |
| JPH0587840A (ja) | 電圧検出回路 | |
| RU2024916C1 (ru) | Стабилизатор постоянного тока | |
| JPS58127134A (ja) | 温度検出回路 | |
| JPS61184002A (ja) | 電流源回路 |