JPH0428168B2 - - Google Patents
Info
- Publication number
- JPH0428168B2 JPH0428168B2 JP60296232A JP29623285A JPH0428168B2 JP H0428168 B2 JPH0428168 B2 JP H0428168B2 JP 60296232 A JP60296232 A JP 60296232A JP 29623285 A JP29623285 A JP 29623285A JP H0428168 B2 JPH0428168 B2 JP H0428168B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- emitter
- whose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000001131 transforming effect Effects 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ヒステリシスをもつた電圧比較回
路に関するものである。
路に関するものである。
第２図は従来のシステリシス付電圧比較回路を
示す回路図である。この図において、VCCはその
電圧もVCCで示す正電源、Vrefはその電圧もVref
で示す基準電圧源、GNDは接地、INは入力端
子、OUTは出力端子、CCSは定電流源、R11，
R12，R13は抵抗器で同時にそれぞれ抵抗値をも
表わす。Q11，Q13，Q14，Q16，Q17，Q18および
Q19はNPNトランジスタ、Q12，Q15はPNPトラ
ンジスタである。次にその接続について説明す
る。
示す回路図である。この図において、VCCはその
電圧もVCCで示す正電源、Vrefはその電圧もVref
で示す基準電圧源、GNDは接地、INは入力端
子、OUTは出力端子、CCSは定電流源、R11，
R12，R13は抵抗器で同時にそれぞれ抵抗値をも
表わす。Q11，Q13，Q14，Q16，Q17，Q18および
Q19はNPNトランジスタ、Q12，Q15はPNPトラ
ンジスタである。次にその接続について説明す
る。
入力端子INはNPNトランジスタQ11のベース
に接続され、そのコレクタは正電源VCCに、エミ
ツタはPNPトランジスタQ12のエミツタに接続さ
れている。PNPトランジスタQ12のコレクタは３
分割されており、第１のコレクタはNPNトラン
ジスタQ13のコレクタに接続されている。NPNト
ランジスタQ13のエミツタは接地され、そのベー
スはNPNトランジスタQ14のコレクタとベースに
接続され、さらに、PNPトランジスタQ15の２分
割されたコレクタの一方（第１のコレクタ）に接
続されている。PNPトランジスタQ15の第２のコ
レクタとベースは、PNPトランジスタQ12の第３
のコレクタとベースに接続され、さらに定電流源
CCSに接続されている。
に接続され、そのコレクタは正電源VCCに、エミ
ツタはPNPトランジスタQ12のエミツタに接続さ
れている。PNPトランジスタQ12のコレクタは３
分割されており、第１のコレクタはNPNトラン
ジスタQ13のコレクタに接続されている。NPNト
ランジスタQ13のエミツタは接地され、そのベー
スはNPNトランジスタQ14のコレクタとベースに
接続され、さらに、PNPトランジスタQ15の２分
割されたコレクタの一方（第１のコレクタ）に接
続されている。PNPトランジスタQ15の第２のコ
レクタとベースは、PNPトランジスタQ12の第３
のコレクタとベースに接続され、さらに定電流源
CCSに接続されている。
PNPトランジスタQ15のエミツタはNPNトラ
ンジスタQ16のエミツタに接続され、NPNトラン
ジスタQ16のコレクタは正電源VCCに接続され、
そのベースは抵抗器R11，R12，R13に接続され、
抵抗器R11の他端はNPNトランジスタQ17のコレ
クタに接続されている。NPNトランジスタQ17の
エミツタは接地され、そのベースはNPNトラン
ジスタQ13のコレクタに接続されている。抵抗器
R12の他端は接地され、抵抗器R13の他端は基準
電圧源Vrefに接続されている。PNPトランジス
タQ12の第２のコレクタはNPNトランジスタQ18
のベースに接続され、NPNトランジスタQ18のエ
ミツタは接地され、そのコレクタは出力端子
OUTに接続されている。NPNトランジスタQ19
のベースはNPNトランジスタQ13のベースに接続
され、NPNトランジスタQ19のエミツタは接地さ
れ、そのコレクタはNPNトランジスタQ18のベー
スとPNPトランジスタQ12の第２のコレクタに接
続されている。
ンジスタQ16のエミツタに接続され、NPNトラン
ジスタQ16のコレクタは正電源VCCに接続され、
そのベースは抵抗器R11，R12，R13に接続され、
抵抗器R11の他端はNPNトランジスタQ17のコレ
クタに接続されている。NPNトランジスタQ17の
エミツタは接地され、そのベースはNPNトラン
ジスタQ13のコレクタに接続されている。抵抗器
R12の他端は接地され、抵抗器R13の他端は基準
電圧源Vrefに接続されている。PNPトランジス
タQ12の第２のコレクタはNPNトランジスタQ18
のベースに接続され、NPNトランジスタQ18のエ
ミツタは接地され、そのコレクタは出力端子
OUTに接続されている。NPNトランジスタQ19
のベースはNPNトランジスタQ13のベースに接続
され、NPNトランジスタQ19のエミツタは接地さ
れ、そのコレクタはNPNトランジスタQ18のベー
スとPNPトランジスタQ12の第２のコレクタに接
続されている。
次に動作について説明する。
NPNトランジスタQ11のベースが非反転入力、
NPNトランジスタQ16のベースが反転入力、
PNPトランジスタQ12の第１および第３のコレク
タが出力となつており、非反転入力電圧が反転入
力電圧に比べ低い場合、NPNトランジスタQ17，
Q18はオフ状態にある。この場合の反転入力しき
い値電圧VTHHは VTHH＝R12／R12＋R13Vref ……(1) となる。
NPNトランジスタQ16のベースが反転入力、
PNPトランジスタQ12の第１および第３のコレク
タが出力となつており、非反転入力電圧が反転入
力電圧に比べ低い場合、NPNトランジスタQ17，
Q18はオフ状態にある。この場合の反転入力しき
い値電圧VTHHは VTHH＝R12／R12＋R13Vref ……(1) となる。
次に、非反転入力電圧が反転入力電圧に比べて
高い場合、NPNトランジスタQ17，Q18はオン状
態にある。この場合の反転入力しきい値電圧VTHL
はNPNトランジスタQ17のコレクタ・エミツタ間
電圧を無視できるとすると VTHL＝R11R12／R11R12＋（R11＋R12）R13Vref …(2) となる。
高い場合、NPNトランジスタQ17，Q18はオン状
態にある。この場合の反転入力しきい値電圧VTHL
はNPNトランジスタQ17のコレクタ・エミツタ間
電圧を無視できるとすると VTHL＝R11R12／R11R12＋（R11＋R12）R13Vref …(2) となる。
そして、非反転入力電圧・出力電圧伝達特性は
第３図に示すようになる。（ただし、VCC・出力
間に負荷抵抗RLを接続した場合） 〔発明が解決しようとする問題点〕 上記のような従来のヒステリシス付電圧比較回
路は以上のように構成されているので、出力を定
電流ドライブすることができず、定電流ドライブ
するためにはより多くの素子を必要とし、回路が
複雑になるという問題点があつた。
第３図に示すようになる。（ただし、VCC・出力
間に負荷抵抗RLを接続した場合） 〔発明が解決しようとする問題点〕 上記のような従来のヒステリシス付電圧比較回
路は以上のように構成されているので、出力を定
電流ドライブすることができず、定電流ドライブ
するためにはより多くの素子を必要とし、回路が
複雑になるという問題点があつた。
この発明は、かかる問題点を解決するためにな
されたもので、少ない素子数で出力を定電流ドラ
イブすることが可能なヒステリシス付電圧比較回
路を得ることを目的とする。
されたもので、少ない素子数で出力を定電流ドラ
イブすることが可能なヒステリシス付電圧比較回
路を得ることを目的とする。
この発明に係る電圧比較回路は、入力端子にベ
ースが接続されている第１のトランジスタと、こ
の第１のトランジスタのエミツタにエミツタが接
続されている第２のトランジスタと、この第１の
トランジスタのコレクタに接続されている電源
と、第２のトランジスタのコレクタにコレクタが
接続されている第３のトランジスタと、この第３
のトランジスタのベースにコレクタとベースが接
続されている第４のトランジスタと、この第３お
よび第４のトランジスタのエミツタが接続されて
いる接地と、この第４のトランジスタのコレクタ
にコレクタが接続されている第５のトランジスタ
と、この第５のトランジスタのベースと第２のト
ランジスタのベースは接続され、この第５のトラ
ンジスタのエミツタにエミツタが、コレクタが電
源に接続されている第６のトランジスタと、第３
のトランジスタのコレクタにベースが、エミツタ
が接地に接続されている第７のトランジスタと、
第６のトランジスタのベースと第７のトランジス
タのコレクタ間に接続されている第１の抵抗器
と、第６のトランジスタのベースと第１の抵抗器
の接続点に接続されている第２の抵抗器と、この
第２の抵抗器の接続点の反対側にエミツタが接続
されている第８のトランジスタと、この第８のト
ランジスタのエミツタ・ベース間に接続されてい
る第３の抵抗器と、第８のトランジスタのベース
に接続されている基準電圧源と、第８のトランジ
スタのコレクタに接続された出力端子とを備えた
ものである。
ースが接続されている第１のトランジスタと、こ
の第１のトランジスタのエミツタにエミツタが接
続されている第２のトランジスタと、この第１の
トランジスタのコレクタに接続されている電源
と、第２のトランジスタのコレクタにコレクタが
接続されている第３のトランジスタと、この第３
のトランジスタのベースにコレクタとベースが接
続されている第４のトランジスタと、この第３お
よび第４のトランジスタのエミツタが接続されて
いる接地と、この第４のトランジスタのコレクタ
にコレクタが接続されている第５のトランジスタ
と、この第５のトランジスタのベースと第２のト
ランジスタのベースは接続され、この第５のトラ
ンジスタのエミツタにエミツタが、コレクタが電
源に接続されている第６のトランジスタと、第３
のトランジスタのコレクタにベースが、エミツタ
が接地に接続されている第７のトランジスタと、
第６のトランジスタのベースと第７のトランジス
タのコレクタ間に接続されている第１の抵抗器
と、第６のトランジスタのベースと第１の抵抗器
の接続点に接続されている第２の抵抗器と、この
第２の抵抗器の接続点の反対側にエミツタが接続
されている第８のトランジスタと、この第８のト
ランジスタのエミツタ・ベース間に接続されてい
る第３の抵抗器と、第８のトランジスタのベース
に接続されている基準電圧源と、第８のトランジ
スタのコレクタに接続された出力端子とを備えた
ものである。
この発明においては、反転入力しきい値電圧が
基準電圧源の電圧および（第１の抵抗器の抵抗値
＋第２の抵抗器の抵抗値）で第１の抵抗器の抵抗
値を割つた値に、（基準電圧源の電圧−第８のト
ランジスタのベース・エミツタ間電圧）を乗じた
ものとなる。
基準電圧源の電圧および（第１の抵抗器の抵抗値
＋第２の抵抗器の抵抗値）で第１の抵抗器の抵抗
値を割つた値に、（基準電圧源の電圧−第８のト
ランジスタのベース・エミツタ間電圧）を乗じた
ものとなる。
第１図はこの発明の電圧比較回路の一実施例を
示す回路図で、第２図と同一符号は同一部分を示
し、R1，R2，R3はその抵抗値がR1，R2，R3であ
る第１、第２および第３の抵抗器、Q1，Q3，Q4，
Q6，Q7，Q8は第１、第３、第４、第６、第７お
よび第８のトランジスタであるNPNトランジス
タ、Q2，Q5は第２、第５のトランジスタである
PNPトランジスタである。次にその接続につい
て説明する。
示す回路図で、第２図と同一符号は同一部分を示
し、R1，R2，R3はその抵抗値がR1，R2，R3であ
る第１、第２および第３の抵抗器、Q1，Q3，Q4，
Q6，Q7，Q8は第１、第３、第４、第６、第７お
よび第８のトランジスタであるNPNトランジス
タ、Q2，Q5は第２、第５のトランジスタである
PNPトランジスタである。次にその接続につい
て説明する。
入力端子INはNPNトランジスタQ1のベースに
接続され、NPNトランジスタQ1のコレクタは正
電源VCCに、そのエミツタはPNPトランジスタQ2
のエミツタに接続されている。PNPトランジス
タQ2のコレクタは２分割されており、第１のコ
レクタはNPNトランジスタQ3のコレクタに接続
されている。NPNトランジスタQ3のエミツタは
接地され、そのベースはNPNトランジスタQ4の
コレクタとベースに接続され、さらに、PNPト
ランジスタQ5の２分割されたコレクタの一方
（第１のコレクタ）に接続されている。PNPトラ
ンジスタQ5の第２のコレクタとベースは、PNP
トランジスタQ2の第２のコレクタとベースに接
続され、さらに定電流源CCSに接続されている。
PNPトランジスタQ5のエミツタはNPNトランジ
スタQ6のエミツタに接続され、NPNトランジス
タQ6のコレクタは正電源VCCに接続され、そのベ
ースは第１および第２の抵抗器R1，R2に接続さ
れ、第１の抵抗器R1の他端はNPNトランジスタ
Q7のコレクタに接続されている。
接続され、NPNトランジスタQ1のコレクタは正
電源VCCに、そのエミツタはPNPトランジスタQ2
のエミツタに接続されている。PNPトランジス
タQ2のコレクタは２分割されており、第１のコ
レクタはNPNトランジスタQ3のコレクタに接続
されている。NPNトランジスタQ3のエミツタは
接地され、そのベースはNPNトランジスタQ4の
コレクタとベースに接続され、さらに、PNPト
ランジスタQ5の２分割されたコレクタの一方
（第１のコレクタ）に接続されている。PNPトラ
ンジスタQ5の第２のコレクタとベースは、PNP
トランジスタQ2の第２のコレクタとベースに接
続され、さらに定電流源CCSに接続されている。
PNPトランジスタQ5のエミツタはNPNトランジ
スタQ6のエミツタに接続され、NPNトランジス
タQ6のコレクタは正電源VCCに接続され、そのベ
ースは第１および第２の抵抗器R1，R2に接続さ
れ、第１の抵抗器R1の他端はNPNトランジスタ
Q7のコレクタに接続されている。
NPNトランジスタQ7のエミツタは接地され、
そのベースはNPNトランジスタQ3のコレクタに
接続されている。第２の抵抗器R2の他端は第３
の抵抗器R3およびNPNトランジスタQ8のエミツ
タに接続され、第３の抵抗器R3の他端はNPNト
ランジスタQ8のベースおよび基準電圧源Vrefに接
続され、NPNトランジスタQ8のコレクタは出力
端子OUTに接続されている。
そのベースはNPNトランジスタQ3のコレクタに
接続されている。第２の抵抗器R2の他端は第３
の抵抗器R3およびNPNトランジスタQ8のエミツ
タに接続され、第３の抵抗器R3の他端はNPNト
ランジスタQ8のベースおよび基準電圧源Vrefに接
続され、NPNトランジスタQ8のコレクタは出力
端子OUTに接続されている。
次に動作について説明する。
NPNトランジスタQ1のベースが非反転入力、
NPNトランジスタQ6のベースが反転入力、
NPNトランジスタQ7のコレクタが出力となつて
おり、非反転入力電圧が反転入力電圧に比べて低
い場合、NPNトランジスタQ7はオフ状態にあ
る。この場合の反転入力しきい値電圧VTHHは VTHH＝Vref ……(3) となる。
NPNトランジスタQ6のベースが反転入力、
NPNトランジスタQ7のコレクタが出力となつて
おり、非反転入力電圧が反転入力電圧に比べて低
い場合、NPNトランジスタQ7はオフ状態にあ
る。この場合の反転入力しきい値電圧VTHHは VTHH＝Vref ……(3) となる。
ただし、NPNトランジスタQ6のベース電流に
よる第２および第３の抵抗器R2，R3での電圧降
下は、電圧Vrefに比べ非常に小さいものとする。
よる第２および第３の抵抗器R2，R3での電圧降
下は、電圧Vrefに比べ非常に小さいものとする。
次に、非反転入力電圧が反転入力電圧に比べ高
い場合、NPNトランジスタQ7はオン状態にあ
る。この場合の反転入力しきい値電圧VTHLは VTHL＝R1／R1＋R2（Vref＝VBE8） ……(4) となる。
い場合、NPNトランジスタQ7はオン状態にあ
る。この場合の反転入力しきい値電圧VTHLは VTHL＝R1／R1＋R2（Vref＝VBE8） ……(4) となる。
ただし、NPNトランジスタQ7のコレクタ・エ
ミツタ間電圧は無視できるものとし、NPNトラ
ンジスタQ8のベース・エミツタ間電圧をVBE8と
した。さらにこの場合、NPNトランジスタQ7，
Q8のコレクタ電流をIC7，IC8とすると、 IC7＝IC8＋VBE8／R3 ……(5) となる。
ミツタ間電圧は無視できるものとし、NPNトラ
ンジスタQ8のベース・エミツタ間電圧をVBE8と
した。さらにこの場合、NPNトランジスタQ7，
Q8のコレクタ電流をIC7，IC8とすると、 IC7＝IC8＋VBE8／R3 ……(5) となる。
またコレクタ電流IC7は、
IC7＝Vref−VBE8／R1＋R2 ……(6)
となる。
温度が一定だとすると、コレクタ電流IC7は電
圧VCCに依存せずに一定となり、第(5)式によりコ
レクタ電流IC8は定電流となることがわかる。さ
らに、Vref＝nVBE8とすると、 IC7＝Vref−VBE8／R1＋R2＝（ｎ−１）VBE8／R1＋R2
……(7) となり、第(5)式を代入して変形すると IC8＝IC7−VBE8／R3 ＝（ｎ−１）VBE8／R1＋R2−VBE8／R3 ＝（ｎ−１／R1＋R2−１／R3） ・VBE8 ……(8) となる。
圧VCCに依存せずに一定となり、第(5)式によりコ
レクタ電流IC8は定電流となることがわかる。さ
らに、Vref＝nVBE8とすると、 IC7＝Vref−VBE8／R1＋R2＝（ｎ−１）VBE8／R1＋R2
……(7) となり、第(5)式を代入して変形すると IC8＝IC7−VBE8／R3 ＝（ｎ−１）VBE8／R1＋R2−VBE8／R3 ＝（ｎ−１／R1＋R2−１／R3） ・VBE8 ……(8) となる。
第(8)式から明らかなように、コレクタ電流IC8
は一定の温度係数を持つた定電流値で、出力をド
ライブすることがわかる。
は一定の温度係数を持つた定電流値で、出力をド
ライブすることがわかる。
またこの場合の反転入力しきい値電圧VTHLは、
第(4)式より VTHL＝R1／R1＋R2（nVBE8−VBE8） ＝R1／R1＋R2（ｎ−１）VBE8 ……(9) となる。
第(4)式より VTHL＝R1／R1＋R2（nVBE8−VBE8） ＝R1／R1＋R2（ｎ−１）VBE8 ……(9) となる。
さらに、反転入力しきい値電圧VTHHは第(3)式よ
り VTHH＝nVBE8 ……(10) となる。
り VTHH＝nVBE8 ……(10) となる。
第(9)、第(10)式より明らかなように、反転入力し
きい値電圧VTHL，VTHHは、NPNトランジスタQ8
のベース・エミツタ間電圧VBE8を基準とした値と
なつており、回路設計をする場合、非常に有利と
なる。
きい値電圧VTHL，VTHHは、NPNトランジスタQ8
のベース・エミツタ間電圧VBE8を基準とした値と
なつており、回路設計をする場合、非常に有利と
なる。
なお、上記実施例では、定電流ドライブ端子の
みを出力としたが、PNPトランジスタQ2のコレ
クタから出力を取り出すことも可能である。
みを出力としたが、PNPトランジスタQ2のコレ
クタから出力を取り出すことも可能である。
この発明は以上説明したように、入力端子にベ
ースが接続されている第１のトランジスタと、こ
の第１のトランジスタのエミツタにエミツタが接
続されている第２のトランジスタと、第１のトラ
ンジスタのコレクタに接続されている電源と、第
２のトランジスタのコレクタにコレクタが接続さ
れている第３のトランジスタと、この第３のトラ
ンジスタのベースにコレクタとベースが接続され
ている第４のトランジスタと、この第３および第
４のトランジスタのエミツタが接続されている接
地と、この第４のトランジスタのコレクタにコレ
クタが接続されている第５のトランジスタと、こ
の第５のトランジスタのベースと第２のトランジ
スタのベースは接続され、この第５のトランジス
タのエミツタにエミツタが、コレクタが電源に接
続されている第６のトランジスタと、第３のトラ
ンジスタのコレクタにベースが、エミツタが接地
に接続されている第７のトランジスタと、第６の
トランジスタのベースと第７のトランジスタのコ
レクタ間に接続されている第１の抵抗器と、第６
のトランジスタのベースと第１の抵抗器の接続点
に接続されている第２の抵抗器と、この第２の抵
抗器の接続点の反対側にエミツタが接続されてい
る第８のトランジスタと、この第８のトランジス
タのエミツタ・ベース間に接続されている第３の
抵抗器と、第８のトランジスタのベースに接続さ
れている基準電圧源と、第８のトランジスタのコ
レクタに接続された出力端子とを備えたので、出
力を定電流ドライブすることが可能なヒステリシ
ス付電圧比較回路を少ない素子数で構成できると
いう効果がある。
ースが接続されている第１のトランジスタと、こ
の第１のトランジスタのエミツタにエミツタが接
続されている第２のトランジスタと、第１のトラ
ンジスタのコレクタに接続されている電源と、第
２のトランジスタのコレクタにコレクタが接続さ
れている第３のトランジスタと、この第３のトラ
ンジスタのベースにコレクタとベースが接続され
ている第４のトランジスタと、この第３および第
４のトランジスタのエミツタが接続されている接
地と、この第４のトランジスタのコレクタにコレ
クタが接続されている第５のトランジスタと、こ
の第５のトランジスタのベースと第２のトランジ
スタのベースは接続され、この第５のトランジス
タのエミツタにエミツタが、コレクタが電源に接
続されている第６のトランジスタと、第３のトラ
ンジスタのコレクタにベースが、エミツタが接地
に接続されている第７のトランジスタと、第６の
トランジスタのベースと第７のトランジスタのコ
レクタ間に接続されている第１の抵抗器と、第６
のトランジスタのベースと第１の抵抗器の接続点
に接続されている第２の抵抗器と、この第２の抵
抗器の接続点の反対側にエミツタが接続されてい
る第８のトランジスタと、この第８のトランジス
タのエミツタ・ベース間に接続されている第３の
抵抗器と、第８のトランジスタのベースに接続さ
れている基準電圧源と、第８のトランジスタのコ
レクタに接続された出力端子とを備えたので、出
力を定電流ドライブすることが可能なヒステリシ
ス付電圧比較回路を少ない素子数で構成できると
いう効果がある。
第１図はこの発明の電圧比較回路の一実施例を
示す回路図、第２図は従来のヒステリシス付電圧
比較回路を示す回路図、第３図は従来の電圧比較
回路における入力電圧・出力電圧伝達特性を示す
図である。 図において、Q1，Q3，Q4，Q6，Q7，Q8は
NPNトランジスタ、Q2，Q5はPNPトランジス
タ、R1，R2，R3は第１、第２および第３の抵抗
器、Vrefは基準電圧源およびその電圧、VCCは正
電源およびその電圧、GNDは接地、CCSは定電
流源、INは入力端子、OUTは出力端子である。
なお、各図中の同一符号は同一または相当部分を
示す。
示す回路図、第２図は従来のヒステリシス付電圧
比較回路を示す回路図、第３図は従来の電圧比較
回路における入力電圧・出力電圧伝達特性を示す
図である。 図において、Q1，Q3，Q4，Q6，Q7，Q8は
NPNトランジスタ、Q2，Q5はPNPトランジス
タ、R1，R2，R3は第１、第２および第３の抵抗
器、Vrefは基準電圧源およびその電圧、VCCは正
電源およびその電圧、GNDは接地、CCSは定電
流源、INは入力端子、OUTは出力端子である。
なお、各図中の同一符号は同一または相当部分を
示す。
Claims (1)
- １ 入力端子にベースが接続されている第１のト
ランジスタと、この第１のトランジスタのエミツ
タにエミツタが接続されている第２のトランジス
タと、この第１のトランジスタのコレクタに接続
されている電源と、この第２のトランジスタのコ
レクタにコレクタが接続されている第３のトラン
ジスタと、この第３のトランジスタのベースにコ
レクタとベースが接続されている第４のトランジ
スタと、この第３、および第４のトランジスタの
エミツタが接続されている接地と、この第４のト
ランジスタのコレクタにコレクタが接続されてい
る第５のトランジスタと、この第５のトランジス
タのベースと第２のトランジスタのベースは接続
され、この第５のトランジスタのエミツタにエミ
ツタが、コレクタが電源に接続されている第６の
トランジスタと、前記第３のトランジスタのコレ
クタにベースが、エミツタが接地に接続されてい
る第７のトランジスタと、前記６のトランジスタ
のベースと前記７のトランジスタのコレクタ間に
接続されている第１の抵抗器と、前記第６のトラ
ンジスタのベースと第１の抵抗器の接続点に接続
されている第２の抵抗器と、この第２の抵抗器の
前記接続点の反対側にエミツタが接続されている
第８のトランジスタと、この第８のトランジスタ
のエミツタ・ベース間に接続されている第３の抵
抗器と、前記第８のトランジスタのベースに接続
されている基準電圧源と、前記第８のトランジス
タのコレクタに接続された出力端子と、前記第２
および第５のトランジスタのベース同志が接続さ
れている点に接続されている定電流源とを備えた
ことを特徴とする電圧比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296232A JPS62155611A (ja) | 1985-12-27 | 1985-12-27 | 電圧比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296232A JPS62155611A (ja) | 1985-12-27 | 1985-12-27 | 電圧比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62155611A JPS62155611A (ja) | 1987-07-10 |
| JPH0428168B2 true JPH0428168B2 (ja) | 1992-05-13 |
Family
ID=17830887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60296232A Granted JPS62155611A (ja) | 1985-12-27 | 1985-12-27 | 電圧比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62155611A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2607729B2 (ja) * | 1990-04-21 | 1997-05-07 | 株式会社東芝 | ヒステリシスコンパレータ |
-
1985
- 1985-12-27 JP JP60296232A patent/JPS62155611A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62155611A (ja) | 1987-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4475077A (en) | Current control circuit | |
| JPS6111826A (ja) | 内蔵基準電位を有する比較器回路 | |
| JPH0473806B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH0428168B2 (ja) | ||
| US4788478A (en) | Speed control system for DC motor | |
| JPS6357808B2 (ja) | ||
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPH0784658A (ja) | 電流源 | |
| JPH082738Y2 (ja) | 定電流回路 | |
| US4859966A (en) | Current amplifier circuit and a current amplifying type differential current converter circuit | |
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JPS6214712Y2 (ja) | ||
| JP2554682B2 (ja) | 定電流発生回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPS6035303Y2 (ja) | 波形整形回路 | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JP2591817Y2 (ja) | 定電圧生成回路 | |
| JP2850325B2 (ja) | 基準電圧発生回路 | |
| JPS5967018U (ja) | バイアス回路 | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| JPS6121857Y2 (ja) | ||
| JPS592162U (ja) | ホ−ル効果半導体集積回路 |