JPS62155611A - 電圧比較回路 - Google Patents
電圧比較回路Info
- Publication number
- JPS62155611A JPS62155611A JP60296232A JP29623285A JPS62155611A JP S62155611 A JPS62155611 A JP S62155611A JP 60296232 A JP60296232 A JP 60296232A JP 29623285 A JP29623285 A JP 29623285A JP S62155611 A JPS62155611 A JP S62155611A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- emitter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ヒステリシスをもった電圧比較回路に関す
るものである。
るものである。
第２図は従来のシステリシス付電圧比較回路を示す回路
図である。この図において、Ｖｃｃはその電圧もＶｃｃ
で示す正電源、Ｖ ｒｅｆはその電圧もＶ ｒａｆで示
す基準電圧源、ＧＮＤは接地、ＩＮは入力端子、ＯＵ
Ｔは出力端子、ＣＣＳは定電流源、Ｉえｌｌｐ Ｒ１２
＊ Ｒ１３は抵抗器で同時にそれぞれ抵抗値をも表わす
。Ｑ□、ｙ ＱＩ３Ｐ Ｑ１４Ｆ Ｑ工。、Ｑ□７゜Ｑ
１８およびＱ□９はＮＰＮ ＋・ランジッタ、 Ｑ
１＋１＋ Ｑ ｔｓＬよＰ Ｎ Ｐ ｌ−ランジッタで
ある。次にその接続について説明する。
図である。この図において、Ｖｃｃはその電圧もＶｃｃ
で示す正電源、Ｖ ｒｅｆはその電圧もＶ ｒａｆで示
す基準電圧源、ＧＮＤは接地、ＩＮは入力端子、ＯＵ
Ｔは出力端子、ＣＣＳは定電流源、Ｉえｌｌｐ Ｒ１２
＊ Ｒ１３は抵抗器で同時にそれぞれ抵抗値をも表わす
。Ｑ□、ｙ ＱＩ３Ｐ Ｑ１４Ｆ Ｑ工。、Ｑ□７゜Ｑ
１８およびＱ□９はＮＰＮ ＋・ランジッタ、 Ｑ
１＋１＋ Ｑ ｔｓＬよＰ Ｎ Ｐ ｌ−ランジッタで
ある。次にその接続について説明する。
入力端子ＩＮはＮＰＮ Ｉ・ランジッタＱ １１のベー
スに接続され、そのコレツタは正電源Ｖｃｃに、エミッ
タはＴ） Ｎ Ｐ Ｉ−ランジッタＱ□２のエミッタに
接続されている。ＰＮＰ ｌ・ランジッタＱ１２のコレ
クタは３分割されており、第１のコレクタはＮＰ’Ｎト
ランジスタＱツタ３のコレクタに接続されている。
スに接続され、そのコレツタは正電源Ｖｃｃに、エミッ
タはＴ） Ｎ Ｐ Ｉ−ランジッタＱ□２のエミッタに
接続されている。ＰＮＰ ｌ・ランジッタＱ１２のコレ
クタは３分割されており、第１のコレクタはＮＰ’Ｎト
ランジスタＱツタ３のコレクタに接続されている。
ＮＰＮｌ・ランジッタＱ １３のエミッタは接地され、
そのベースはＮ Ｐ Ｎ ｌ−ランジッタＱ １４のコ
レツタとベースに接続され、さらに、ＰＮＰＩ−ランジ
ッタＱ ｚｓの２分割されたコレツタの一方（第１のコ
レクタ）に接続されている。Ｐ Ｎ Ｐ ｌ−ランジッ
タＱ ＋ｓの第２のコレツタとベースは、ＰＮＰＩ、ラ
ンジッタＱ１゜の第３のコレツタとベースに接続され、
さらに定電流源ＣＣ８に接続されている。
そのベースはＮ Ｐ Ｎ ｌ−ランジッタＱ １４のコ
レツタとベースに接続され、さらに、ＰＮＰＩ−ランジ
ッタＱ ｚｓの２分割されたコレツタの一方（第１のコ
レクタ）に接続されている。Ｐ Ｎ Ｐ ｌ−ランジッ
タＱ ＋ｓの第２のコレツタとベースは、ＰＮＰＩ、ラ
ンジッタＱ１゜の第３のコレツタとベースに接続され、
さらに定電流源ＣＣ８に接続されている。
Ｐ Ｎ Ｐ Ｉ・ランジッタＱＩＳのエミッタはＮ Ｐ
Ｎ ｌ−ランジッタＱ□６のエミ・ツタに接続され、
ＮＰＮＩ−ランジッタＱ１６のコレツタは正電源Ｖ ｃ
ｃに接続され、そのベースは抵抗器Ｒ，，，Ｒ工２．Ｒ
，３に接続され、抵抗器Ｒ１□の他端はＮＰＮ ＋・ラ
ンジッタＱ１７のコレクタに接続されている。ＮＰＮ
ｌ・ランジッタＱ １７のエミッタは接地され、そのベ
ースはＮＰＮｌ−ランジッタＱ １３のコレクタに接続
されている。
Ｎ ｌ−ランジッタＱ□６のエミ・ツタに接続され、
ＮＰＮＩ−ランジッタＱ１６のコレツタは正電源Ｖ ｃ
ｃに接続され、そのベースは抵抗器Ｒ，，，Ｒ工２．Ｒ
，３に接続され、抵抗器Ｒ１□の他端はＮＰＮ ＋・ラ
ンジッタＱ１７のコレクタに接続されている。ＮＰＮ
ｌ・ランジッタＱ １７のエミッタは接地され、そのベ
ースはＮＰＮｌ−ランジッタＱ １３のコレクタに接続
されている。
抵抗器Ｒ０２の他端は接地され、抵抗器Ｒ１３の他端は
基準電圧源Ｖ ｒｅｆに接続されている。ＰＮＰ Ｉ・
ランジッタＱ１２の第２のコレクタはＮ Ｐ Ｎ ＋−
ランジ・ツタＱ１８のベースに接続され、ＮＰＮＩ−ラ
ンジッタＱ １８のエミッタは接地され、そのコレクタ
は出力端子ＯＵ ’Ｉ’に接続されている。Ｎ Ｐ Ｎ
ｌ−ランジッタＱ ＞ｓのベースはＮＰＮ Ｉ・ラン
ジッタＱ ＋３のベースに接続され、ＮＰＮＩ−ランジ
ッタＱ□９のエミッタは接地され、そのコレクタはＮＰ
Ｎ ｌ・ランジッタＱ１１１のベースとＰ Ｎ Ｐ Ｉ
−ランジッタＱ１□の第２のコレクタに接続されている
。
基準電圧源Ｖ ｒｅｆに接続されている。ＰＮＰ Ｉ・
ランジッタＱ１２の第２のコレクタはＮ Ｐ Ｎ ＋−
ランジ・ツタＱ１８のベースに接続され、ＮＰＮＩ−ラ
ンジッタＱ １８のエミッタは接地され、そのコレクタ
は出力端子ＯＵ ’Ｉ’に接続されている。Ｎ Ｐ Ｎ
ｌ−ランジッタＱ ＞ｓのベースはＮＰＮ Ｉ・ラン
ジッタＱ ＋３のベースに接続され、ＮＰＮＩ−ランジ
ッタＱ□９のエミッタは接地され、そのコレクタはＮＰ
Ｎ ｌ・ランジッタＱ１１１のベースとＰ Ｎ Ｐ Ｉ
−ランジッタＱ１□の第２のコレクタに接続されている
。
次に動作について説明する。
ＮＰＮ ＋・ランジッタＱ１□のベースが非反転入力、
ＮＰＮ ｌ−ランジッタＱ １６のベースが反転入力、
ＰＮ Ｐ ７−ランジッタＱ１２の第１および第３のコ
レクタが出力となっており、非反転入力電圧が反転入力
電圧に比べ低い場６、ＮＰＮｌ−ランジッタＱ ｘ７ｐ
Ｑ ｘｓはオフ状態にある。この場合の反転入力しきい
値電圧ＶＴＨ１４は Ｒ Ｖ ＴＨＨＶ ｒｅｆ・・・・・・・・・・・・・（１
）Ｒ１２＋１１３ となる。
ＮＰＮ ｌ−ランジッタＱ １６のベースが反転入力、
ＰＮ Ｐ ７−ランジッタＱ１２の第１および第３のコ
レクタが出力となっており、非反転入力電圧が反転入力
電圧に比べ低い場６、ＮＰＮｌ−ランジッタＱ ｘ７ｐ
Ｑ ｘｓはオフ状態にある。この場合の反転入力しきい
値電圧ＶＴＨ１４は Ｒ Ｖ ＴＨＨＶ ｒｅｆ・・・・・・・・・・・・・（１
）Ｒ１２＋１１３ となる。
次に、非反転入力電圧が反転入力電圧に比べて高い場合
、ＮＰＮＩ・ランジッタＱ１？、Ｑｌ１１はオフ状態に
ある。この場合の反転入力しきい値電圧ＶＴ１．ｌＬは
ＮＰＮ Ｉ・ランジッタＱｌ？のコレクタ・エミッタ間
電圧を無視できろとすると Ｒ ”” ＝ＲｘｘＲ＋ｚ＋Ｒｔ１＋Ｒ１ｚ Ｒ１３” ｒ
ｅ”（２）となる。
、ＮＰＮＩ・ランジッタＱ１？、Ｑｌ１１はオフ状態に
ある。この場合の反転入力しきい値電圧ＶＴ１．ｌＬは
ＮＰＮ Ｉ・ランジッタＱｌ？のコレクタ・エミッタ間
電圧を無視できろとすると Ｒ ”” ＝ＲｘｘＲ＋ｚ＋Ｒｔ１＋Ｒ１ｚ Ｒ１３” ｒ
ｅ”（２）となる。
そして、非反転入力電圧・出力電圧伝達特性は第３図に
示すようになる。（ただし、ＶＣＣ・出力間に負荷抵抗
ＲＬを接続した場合） 〔発明が解決しようとする問題点〕 上記のような従来のビステリシス付電圧比較回路は以上
のように構成されているので、出力を定電流ドライブす
ることができず、定電流ドライブするためにはより多く
の素子を必要とし、回路が複雑になるという問題点があ
った。
示すようになる。（ただし、ＶＣＣ・出力間に負荷抵抗
ＲＬを接続した場合） 〔発明が解決しようとする問題点〕 上記のような従来のビステリシス付電圧比較回路は以上
のように構成されているので、出力を定電流ドライブす
ることができず、定電流ドライブするためにはより多く
の素子を必要とし、回路が複雑になるという問題点があ
った。
この発明は、かかる問題点を解決するためになされたも
ので、少ない素子数で出力を定電流ドライブすることが
可能なヒステリシス付電圧比較回路を得ることを目的と
する。
ので、少ない素子数で出力を定電流ドライブすることが
可能なヒステリシス付電圧比較回路を得ることを目的と
する。
この発明に係る電圧比較回路は、入力端子にベースが接
続されている第１のトランジッタと、この第１のトラン
ジスタのエミッタにエミッタが接続されている第２のト
ランジスタと、この第２のトランジスタのコレクタにコ
レクタが接続されている第３のトランジスタと、この第
３のトランジスタのベースにコレクタとベースが接続さ
れている第４のトランジッタと、この第４のトランジス
タのコレクタにコレクタが接続されている第５のトラン
ジスタと、この第５のトランジッタのエミッタにエミッ
タが接続されている第６のトランジスタと、第３のトラ
ンジスタのコし・ツタにベースが接続さオ］ている第７
のトランジスタと、第６のトランジスタのベースと第７
のトランジスタのコレクタ間に接続されている第１の抵
抗器と、第６の１−ランジツタのベースと第１の抵抗器
の接続点に接続されている第２の抵抗器と、この第２の
抵抗器の前記接続点の反対側にエミッタが接続されてい
る第８のトランジスタと、この第８のトランジスタのエ
ミッタ・ベース間に接続されている第３の抵抗器と、第
８のトう：Ｊ１２スタのベースに接続されている基準電
圧源と、第８のトランジスタのコレツクに接続される出
力端子とを備えたものである。
続されている第１のトランジッタと、この第１のトラン
ジスタのエミッタにエミッタが接続されている第２のト
ランジスタと、この第２のトランジスタのコレクタにコ
レクタが接続されている第３のトランジスタと、この第
３のトランジスタのベースにコレクタとベースが接続さ
れている第４のトランジッタと、この第４のトランジス
タのコレクタにコレクタが接続されている第５のトラン
ジスタと、この第５のトランジッタのエミッタにエミッ
タが接続されている第６のトランジスタと、第３のトラ
ンジスタのコし・ツタにベースが接続さオ］ている第７
のトランジスタと、第６のトランジスタのベースと第７
のトランジスタのコレクタ間に接続されている第１の抵
抗器と、第６の１−ランジツタのベースと第１の抵抗器
の接続点に接続されている第２の抵抗器と、この第２の
抵抗器の前記接続点の反対側にエミッタが接続されてい
る第８のトランジスタと、この第８のトランジスタのエ
ミッタ・ベース間に接続されている第３の抵抗器と、第
８のトう：Ｊ１２スタのベースに接続されている基準電
圧源と、第８のトランジスタのコレツクに接続される出
力端子とを備えたものである。
この発明においては、反転入力しきい値電圧が基準電圧
源の電圧および（第１の抵抗器の抵抗値→第２の抵抗器
の抵抗値）で第１の抵抗器の抵抗値を割った値に、（基
準電圧源の電圧−第８のトランジスタのベース・エミッ
タ間電圧）を乗じたものとなる。
源の電圧および（第１の抵抗器の抵抗値→第２の抵抗器
の抵抗値）で第１の抵抗器の抵抗値を割った値に、（基
準電圧源の電圧−第８のトランジスタのベース・エミッ
タ間電圧）を乗じたものとなる。
第１図はこの発明の電圧比較回路の一実施例を示す回路
図で、第２図と同一符号は同一部分を示し、Ｒ，、Ｒ２
，ＲＪばぞの抵抗値がＩえｌ 、＋ Ｒ２１Ｒ３てあろ
第１．第２および第３の抵抗器、Ｑｌ。
図で、第２図と同一符号は同一部分を示し、Ｒ，、Ｒ２
，ＲＪばぞの抵抗値がＩえｌ 、＋ Ｒ２１Ｒ３てあろ
第１．第２および第３の抵抗器、Ｑｌ。
Ｑ、、Ｑ４．Ｑ６．Ｑ７．Ｑ、は第１．第３．第４、第
６．第７および第８の１−ランジ・スフであろＮ Ｐ
Ｎ ｌ−ランジツタ、Ｑ２．Ｑ、は第２．第５のトラン
ジスタであるＰ Ｎ Ｐ ｌ−ランジスつてある。
６．第７および第８の１−ランジ・スフであろＮ Ｐ
Ｎ ｌ−ランジツタ、Ｑ２．Ｑ、は第２．第５のトラン
ジスタであるＰ Ｎ Ｐ ｌ−ランジスつてある。
次にその接続について説明する。
入力端子ＩＮはＮＰ’ＮＩ−ランレスクＱ１のベースに
接続され、ＮＰＮＩ−ラ、ジスクＱ０のコし・ツクは正
電源Ｖ （（に、そのエミッタはＰ Ｎ Ｐ ｌ−ラノ
ジスクＱ２のエミッタに接続されている。Ｉ） Ｎ Ｐ
）・ランジツタＱ２のコレクタは２分割されており、第
１のコレツクはＮＰＮ ＋・ラノジスクＱ、のコし・フ
タに接続されている。ＮＰＮ ｌ−ランジスクＱ３のエ
ミッタは接地され、そのベースはＮＰＮ Ｉ・ランジス
クＱ４のコＩノツタとベースに接続され、さらに、ＰＮ
ＰＩ・ランジスクＱ５の２分割されたコし・フタの一方
（第１のコレツク）に接続されている。ＰＮＰ Ｉ−ラ
ンジツタＱ５の第２のコレクタとベースは、ＰＮＰＩ−
ランジツタＱ２の第一２のコレクタとベースに接続され
、さらに定電流源ＣＣ８に接続されている。Ｐ Ｎ Ｐ
ｌ−ランジツタＱｓのエミ、ツクはＮＰＮ ＋・ラン
ジツタＱ６のエミッタに接続され、ＮＰＮＩ・ランジツ
タＱ６のコレクタは正電源ｖｃｃに接続され、ぞのベー
スは第１および第２の抵抗器Ｒ，，Ｒ２に接続され、第
１の抵抗器Ｒ１の他端はＮＰＮ トランジスタＱ７のコ
レクタに接続されている。
接続され、ＮＰＮＩ−ラ、ジスクＱ０のコし・ツクは正
電源Ｖ （（に、そのエミッタはＰ Ｎ Ｐ ｌ−ラノ
ジスクＱ２のエミッタに接続されている。Ｉ） Ｎ Ｐ
）・ランジツタＱ２のコレクタは２分割されており、第
１のコレツクはＮＰＮ ＋・ラノジスクＱ、のコし・フ
タに接続されている。ＮＰＮ ｌ−ランジスクＱ３のエ
ミッタは接地され、そのベースはＮＰＮ Ｉ・ランジス
クＱ４のコＩノツタとベースに接続され、さらに、ＰＮ
ＰＩ・ランジスクＱ５の２分割されたコし・フタの一方
（第１のコレツク）に接続されている。ＰＮＰ Ｉ−ラ
ンジツタＱ５の第２のコレクタとベースは、ＰＮＰＩ−
ランジツタＱ２の第一２のコレクタとベースに接続され
、さらに定電流源ＣＣ８に接続されている。Ｐ Ｎ Ｐ
ｌ−ランジツタＱｓのエミ、ツクはＮＰＮ ＋・ラン
ジツタＱ６のエミッタに接続され、ＮＰＮＩ・ランジツ
タＱ６のコレクタは正電源ｖｃｃに接続され、ぞのベー
スは第１および第２の抵抗器Ｒ，，Ｒ２に接続され、第
１の抵抗器Ｒ１の他端はＮＰＮ トランジスタＱ７のコ
レクタに接続されている。
Ｎ ＰＮ ｌ・ランジツタＱ７のエミッタは接地され、
そのベースはＮ Ｉ） Ｎ ＋・ラノジスクＱ３のコレ
クタに接続されてし）ろ。第２の抵抗器Ｒ２の他端は第
３の抵抗器Ｒ３お、よびＮ Ｐ Ｎ ｌ−ランジツタＱ
８のエミッタに接続さオ］、第３の抵抗器Ｒ３の他端は
ＮＰＮ ＋・うＪジスクＱ８のベースおよび基準電圧、
可ミＶ、、、＋こ接キ売され、Ｎ Ｐ Ｎ ＋−うンジ
スクＱ８のコ１．ツタは出力端子０ ［１Ｔに接続され
ている。
そのベースはＮ Ｉ） Ｎ ＋・ラノジスクＱ３のコレ
クタに接続されてし）ろ。第２の抵抗器Ｒ２の他端は第
３の抵抗器Ｒ３お、よびＮ Ｐ Ｎ ｌ−ランジツタＱ
８のエミッタに接続さオ］、第３の抵抗器Ｒ３の他端は
ＮＰＮ ＋・うＪジスクＱ８のベースおよび基準電圧、
可ミＶ、、、＋こ接キ売され、Ｎ Ｐ Ｎ ＋−うンジ
スクＱ８のコ１．ツタは出力端子０ ［１Ｔに接続され
ている。
次に動作について説明ずろ。
Ｎ Ｐ Ｎ ！・ランジスクＱ１のベースが非反転入力
。
。
ＮＰＮ ｌ・ランジスクＱ６のベースが反転入力、ＮＰ
ＮＩ−ランジツタＱ７のコし・フタが出力となっており
、非反転入力電圧が反転入力電圧に比べて低い場合、Ｎ
ＰＮＩ−ランジツタＱ７はオフ状態にある。この場合の
反転入力しきい値電圧ｖＴＨＨはＶ ＴＨＨ＝ Ｖ ｒ
６ｔ −−−−−（３）となる。
ＮＩ−ランジツタＱ７のコし・フタが出力となっており
、非反転入力電圧が反転入力電圧に比べて低い場合、Ｎ
ＰＮＩ−ランジツタＱ７はオフ状態にある。この場合の
反転入力しきい値電圧ｖＴＨＨはＶ ＴＨＨ＝ Ｖ ｒ
６ｔ −−−−−（３）となる。
たｔ！シ、Ｎ Ｐ Ｎ ｌ−ランンツタＱ６のベース電
流による第２および第３の抵抗器Ｒ２，Ｒ３ての電圧降
下は、電圧Ｖ ｒｅｆに比へ非常に小さいものとする。
流による第２および第３の抵抗器Ｒ２，Ｒ３ての電圧降
下は、電圧Ｖ ｒｅｆに比へ非常に小さいものとする。
次に、非反転入力電圧が反転入力電圧に比へ高い場合、
ＮＰＮＩ・う：ＪジスタＱ７はオン状態にある。この場
合の反転入力しきい値電圧ＶＴ１４ＬはＶ Ｔ）ＩＬ
＝廿ｃ（Ｖ ｒｅｆ Ｖ ＩＩＥ Ｒ） −（４）と
なる。
ＮＰＮＩ・う：ＪジスタＱ７はオン状態にある。この場
合の反転入力しきい値電圧ＶＴ１４ＬはＶ Ｔ）ＩＬ
＝廿ｃ（Ｖ ｒｅｆ Ｖ ＩＩＥ Ｒ） −（４）と
なる。
たｒ：Ｌ、ＮＰＮｌ−ランンツタＱ７のコレツク・エミ
ッタ間電圧は無視てきるものとし、ＮＰＮＩ・ラレノツ
タＱ８のベース・エミッタ間電圧をＶｅａｇとした。さ
らにこの場合、ＮＰＮ ｌ・ラシジスクＱ７゜Ｑ８のコ
レクタ電流をＩＣ？ｐＩＯ１１とすると、Ｖａε ■。７＝Ｉ。８＋−「７Ｌ ・・・・・・−（
５）となる。
ッタ間電圧は無視てきるものとし、ＮＰＮＩ・ラレノツ
タＱ８のベース・エミッタ間電圧をＶｅａｇとした。さ
らにこの場合、ＮＰＮ ｌ・ラシジスクＱ７゜Ｑ８のコ
レクタ電流をＩＣ？ｐＩＯ１１とすると、Ｖａε ■。７＝Ｉ。８＋−「７Ｌ ・・・・・・−（
５）となる。
またコレクタ電流■。７は、
■。＝ Ｖ Ｖ ａｔ＝ ・・・・
・（６）Ｒ，＋Ｒ２ となる。
・（６）Ｒ，＋Ｒ２ となる。
温度が一定だとすると、コレクタ電流■。７は電圧Ｖｃ
ｃに依存せずに一定となり、第（５）式によりコレクタ
電流■。８は定電流となることがわかる。さらに、Ｖ
、ｅ（： ｎ Ｖ ＩＩａ Ｈとすると、１゜７＝Ｎユ
扛二ｂム＝烏ヨＢリ 、（７）Ｒ１＋Ｒｔ Ｒｔ
十Ｒ２ となり、第（５）式を代入して変形すると■、、＝ Ｉ
ｃ７−ヱ几Ｌし山ヨＢ５０−ｍＲ，Ｒ工＋Ｒ２Ｒ。
ｃに依存せずに一定となり、第（５）式によりコレクタ
電流■。８は定電流となることがわかる。さらに、Ｖ
、ｅ（： ｎ Ｖ ＩＩａ Ｈとすると、１゜７＝Ｎユ
扛二ｂム＝烏ヨＢリ 、（７）Ｒ１＋Ｒｔ Ｒｔ
十Ｒ２ となり、第（５）式を代入して変形すると■、、＝ Ｉ
ｃ７−ヱ几Ｌし山ヨＢ５０−ｍＲ，Ｒ工＋Ｒ２Ｒ。
＝（給〒ｉ−＋）・Ｖａｔｓ・（８）
となる。
第（８）式から明らかなように、コレクタ電流Ｉｅｌｌ
は一定の温度係数を持った定電流値で、出力をドライブ
することがわかる。
は一定の温度係数を持った定電流値で、出力をドライブ
することがわかる。
またこの場合の反転入力しきい値電圧ＶＴＨＬは、第（
４）式より ＶＴＨＬ ” （ｎ Ｖｉａｇ−Ｖｅｉｌ
）Ｒ１−１−Ｒ２ −Ｒ、＋Ｒ２（ｎ １）Ｖｓｉｇ ”””””” （９
）となる。
４）式より ＶＴＨＬ ” （ｎ Ｖｉａｇ−Ｖｅｉｌ
）Ｒ１−１−Ｒ２ −Ｒ、＋Ｒ２（ｎ １）Ｖｓｉｇ ”””””” （９
）となる。
さらに、反転入力しきい値電圧Ｖ ｒＨＨは第（３）式
より ＶＴＨＮ ＝ ｎ Ｖｉａｇ −−−−（１０
）となる。
より ＶＴＨＮ ＝ ｎ Ｖｉａｇ −−−−（１０
）となる。
第（９）、第（１０）式より明らかなように、反転入力
しきい値電圧ＶＴＨＬ 、 ＶＴＨＬ４ ハ、Ｎ Ｐ
Ｎ ｌ・う：／ ＤツタＱ、のベース・エミッタ間電圧
■＠［８を基準とした値となっており、回路設計をする
場合、非常に有利となる。
しきい値電圧ＶＴＨＬ 、 ＶＴＨＬ４ ハ、Ｎ Ｐ
Ｎ ｌ・う：／ ＤツタＱ、のベース・エミッタ間電圧
■＠［８を基準とした値となっており、回路設計をする
場合、非常に有利となる。
なお、上記実施例では、定電流ドライブ端子のみを出力
としたが、ＰＮＰＩ・ランジツタＱ２のコレクタから出
力を取り出すことも可能である。
としたが、ＰＮＰＩ・ランジツタＱ２のコレクタから出
力を取り出すことも可能である。
この発明は以上説明しように、入力端子にベースが接続
されている第１のトランジスタと、この第１のトランジ
スタのエミッタにエミッタが接続されている第２のトラ
ンジスタと、この第２のトランジスタのコレクタにコレ
クタが接続されている第３のトランジスタと、この第３
のトランジスタのベースにコレクタとベースが接続され
ている第４のトランジスタと、この第４のトランジスタ
のコレクタにコレクタが接続されている第５のトランジ
スタと、この第５の１−ランジツタのエミッタにエミッ
タが接続されている第６のトランジスタと、第３のトラ
ンジスタのコレクタにベースが接続されている第７のト
ランジスタと、第６のトランジスタのベースと第７のト
ランジスタのコし・フタ間に接続されている第１の抵抗
器と、第６のトランジスタのベースと第１のｌｌｊ 抗
ＷＳの＋Ｉ Ｍ 点に接続されている第２の抵抗器と、
この第２の抵抗器の前記接続点の反対側にエミ・ツタが
接続されている第８のトランジスタと、この第８のトラ
ンジスタのエミッタ・ベース間に接続されている第３の
抵抗器と、第８のトランジスタのベースに接続されてい
る基準電圧源と、第８のトランジスタのコレクタに接続
されている出力端子とで構成したので、出力を定電流ド
ライブすることが可能なビステリシス付電圧比較回路を
少ない素子数で構成できるという効果がある。
されている第１のトランジスタと、この第１のトランジ
スタのエミッタにエミッタが接続されている第２のトラ
ンジスタと、この第２のトランジスタのコレクタにコレ
クタが接続されている第３のトランジスタと、この第３
のトランジスタのベースにコレクタとベースが接続され
ている第４のトランジスタと、この第４のトランジスタ
のコレクタにコレクタが接続されている第５のトランジ
スタと、この第５の１−ランジツタのエミッタにエミッ
タが接続されている第６のトランジスタと、第３のトラ
ンジスタのコレクタにベースが接続されている第７のト
ランジスタと、第６のトランジスタのベースと第７のト
ランジスタのコし・フタ間に接続されている第１の抵抗
器と、第６のトランジスタのベースと第１のｌｌｊ 抗
ＷＳの＋Ｉ Ｍ 点に接続されている第２の抵抗器と、
この第２の抵抗器の前記接続点の反対側にエミ・ツタが
接続されている第８のトランジスタと、この第８のトラ
ンジスタのエミッタ・ベース間に接続されている第３の
抵抗器と、第８のトランジスタのベースに接続されてい
る基準電圧源と、第８のトランジスタのコレクタに接続
されている出力端子とで構成したので、出力を定電流ド
ライブすることが可能なビステリシス付電圧比較回路を
少ない素子数で構成できるという効果がある。
第１図はこの発明の電圧比較回路の一実施例を示す回路
図、第２図は従来のヒステリシス付電圧比較回路を示す
回路図、第３図は従来の電圧比較回路における入力電圧
・出力電圧伝達特性を示す図である。 図において、Ｑ、、Ｑ、、Ｑ４．Ｑ、、Ｑ、、Ｑ。 はＮＰＮ＋−ランジツタ、Ｑ２．Ｑ、はＰＮＰ Ｉ、ラ
レジツタ、Ｒ□、Ｒ２，Ｒ３は第１．第２および第３の
抵抗器、■ｒ□は基準電圧源およびその電圧、Ｖｃｃは
正電源およびその電圧、ＧＮＤは接地、ＣＣＳは定電流
源、ＩＮは入力端子、ＯＵＴは出力つ１６８子である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 ｔａ＜外２名） 第１図 ○ＵＴ：＄力躊子
図、第２図は従来のヒステリシス付電圧比較回路を示す
回路図、第３図は従来の電圧比較回路における入力電圧
・出力電圧伝達特性を示す図である。 図において、Ｑ、、Ｑ、、Ｑ４．Ｑ、、Ｑ、、Ｑ。 はＮＰＮ＋−ランジツタ、Ｑ２．Ｑ、はＰＮＰ Ｉ、ラ
レジツタ、Ｒ□、Ｒ２，Ｒ３は第１．第２および第３の
抵抗器、■ｒ□は基準電圧源およびその電圧、Ｖｃｃは
正電源およびその電圧、ＧＮＤは接地、ＣＣＳは定電流
源、ＩＮは入力端子、ＯＵＴは出力つ１６８子である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 ｔａ＜外２名） 第１図 ○ＵＴ：＄力躊子
Claims (1)
- 入力端子にベースが接続されている第１のトランジスタ
と、この第１のトランジスタのエミッタにエミッタが接
続されている第２のトランジスタと、この第２のトラン
ジスタのコレクタにコレクタが接続されている第３のト
ランジスタと、この第３のトランジスタのベースにコレ
クタとベースが接続されている第４のトランジスタと、
この第４のトランジスタのコレクタにコレクタが接続さ
れている第５のトランジスタと、この第５のトランジス
タのエミッタにエミッタが接続されている第６のトラン
ジスタと、前記第３のトランジスタのコレクタにベース
が接続されている第７のトランジスタと、前記第６のト
ランジスタのベースと前記第７のトランジスタのコレク
タ間に接続されている第１の抵抗器と、前記第６のトラ
ンジスタのベースと第１の抵抗器の接続点に接続されて
いる第２の抵抗器と、この第２の抵抗器の前記接続点の
反対側にエミッタが接続されている第８のトランジスタ
と、この第８のトランジスタのエミッタ・ベース間に接
続されている第３の抵抗器と、前記第８のトランジスタ
のベースに接続されている基準電圧源と、前記第８のト
ランジスタのコレクタに接続された出力端子とを備えた
ことを特徴とする電圧比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296232A JPS62155611A (ja) | 1985-12-27 | 1985-12-27 | 電圧比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296232A JPS62155611A (ja) | 1985-12-27 | 1985-12-27 | 電圧比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62155611A true JPS62155611A (ja) | 1987-07-10 |
| JPH0428168B2 JPH0428168B2 (ja) | 1992-05-13 |
Family
ID=17830887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60296232A Granted JPS62155611A (ja) | 1985-12-27 | 1985-12-27 | 電圧比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62155611A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0452967A2 (en) * | 1990-04-21 | 1991-10-23 | Kabushiki Kaisha Toshiba | Hysteresis comparator |
-
1985
- 1985-12-27 JP JP60296232A patent/JPS62155611A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0452967A2 (en) * | 1990-04-21 | 1991-10-23 | Kabushiki Kaisha Toshiba | Hysteresis comparator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0428168B2 (ja) | 1992-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62155611A (ja) | 電圧比較回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0755621Y2 (ja) | 基準電圧発生回路 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPS5842886B2 (ja) | 定電圧装置 | |
| JPS61184002A (ja) | 電流源回路 | |
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JPS61147317A (ja) | 基準電圧発生回路 | |
| JPS6035303Y2 (ja) | 波形整形回路 | |
| JPS61225908A (ja) | 電流源回路 | |
| SU1628053A1 (ru) | Стабилизатор напр жени посто нного тока | |
| JPS60142711A (ja) | 定電流発生回路 | |
| JPH02218205A (ja) | 電流―電圧変換回路および電流―電流変換回路 | |
| JPH0537549Y2 (ja) | ||
| JPS6097706A (ja) | 定電流ドライブ回路 | |
| JPS62182819A (ja) | 電源回路 | |
| JPS61263306A (ja) | ヒステリシス・コンパレ−タ回路 | |
| JPH023321B2 (ja) | ||
| JPH02188811A (ja) | 定電流回路 | |
| JPH0498683A (ja) | 差動増幅回路 | |
| JPS6297363A (ja) | 基準電圧発生回路 | |
| JPS63275217A (ja) | ヒステリシスコンパレ−タ回路 | |
| JPH0413302A (ja) | トランジスタ耐圧補償回路 | |
| JPH06104657A (ja) | バイアス回路 | |
| JPS6297362A (ja) | 基準電圧発生回路 |