JPH0413302A - トランジスタ耐圧補償回路 - Google Patents
トランジスタ耐圧補償回路Info
- Publication number
- JPH0413302A JPH0413302A JP2116200A JP11620090A JPH0413302A JP H0413302 A JPH0413302 A JP H0413302A JP 2116200 A JP2116200 A JP 2116200A JP 11620090 A JP11620090 A JP 11620090A JP H0413302 A JPH0413302 A JP H0413302A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- transistor
- collector
- terminal
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015556 catabolic process Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、トランジスタを使う回路一般に利用可能なト
ランジスタ耐圧補償回路に関する。
ランジスタ耐圧補償回路に関する。
従来の技術
第２図に従来技術ｌこよる構成を示す。図に示すＮＰＮ
ｈランシスタＱＩ２のベースを入力端子とし、コレク
タを電源端子へ、エミッタを電流源を介して接地点へ接
続し、且つ出力端子とする。
ｈランシスタＱＩ２のベースを入力端子とし、コレク
タを電源端子へ、エミッタを電流源を介して接地点へ接
続し、且つ出力端子とする。
発明が解決しようとする課題
第２図において、入力端子をＯｖから電源電圧ＶＣＣま
で変化した場合の出力電位ｖＥはＶＥ＝０
人力≦ｖ、、、！時ＶＥ＝ＶＣＣＶＢＥ 入
力＝電源電圧時但し、電流源は最下点ＯＶとする。
で変化した場合の出力電位ｖＥはＶＥ＝０
人力≦ｖ、、、！時ＶＥ＝ＶＣＣＶＢＥ 入
力＝電源電圧時但し、電流源は最下点ＯＶとする。
ここで、使用するＮＰＮ トランジスタの使用限界の電
位を、コレクタ・エミッタ電圧ｖｃｅとすると、電源電
圧をＶ。ｅ以下としなければならない。
位を、コレクタ・エミッタ電圧ｖｃｅとすると、電源電
圧をＶ。ｅ以下としなければならない。
この場合、出力最大振幅は、
ＶＣＣＶＢ［！＝ Ｖｃｅ −ＶＩＥ ＝−・
（１）となり、使用するトランジスタの耐圧以下の出力
振幅しか得られない。
（１）となり、使用するトランジスタの耐圧以下の出力
振幅しか得られない。
本発明はこれらの課題を解決するものであり、新たなト
ランジスタのエミッタ、コレクタ耐圧補償回路を提供す
ることを目的とする。
ランジスタのエミッタ、コレクタ耐圧補償回路を提供す
ることを目的とする。
課題を解決するための手段
本発明は、前記のＮＰＮトランジスタＱ１のコレクタと
電源端子間にＮＰＮトランジスタＱ３を付加した構成の
トランジスタ耐圧補償回路である。
電源端子間にＮＰＮトランジスタＱ３を付加した構成の
トランジスタ耐圧補償回路である。
作用
本発明によると、電流源の損失分と、トランジスタの飽
和電圧及び、ベース・エミッタ電位の総和が、トランジ
スタのエミッタ・コレクタ耐圧に対して小さければ、電
源電圧を２つのトランジスタのエミッタ・コレクタ電圧
で分割し、耐圧以上の出力振幅を得ることができる。
和電圧及び、ベース・エミッタ電位の総和が、トランジ
スタのエミッタ・コレクタ耐圧に対して小さければ、電
源電圧を２つのトランジスタのエミッタ・コレクタ電圧
で分割し、耐圧以上の出力振幅を得ることができる。
実施例
第１図に本発明の一実施例を示す。ベースを入力端子と
するＮＰＮトランジスタＱ１のエ ミ ツタに他端を接
地した電流源■１を接続し、このコレクタにコレクタを
電源端子接続したＮＰＮトランジスタＱ３のエミッタを
接続し、このベースと電流源■２をエミッタ接続したＰ
ＮＰトランジスタのコレクタを接地し、電源端子とトラ
ンジスタＱ、のエミッタ間に抵抗Ｒ２，Ｒ１を接続し、
該抵抗の接続点にトランジスタＱ２のベースを接続し、
トランジスタＱＩのエミッタを出力端子とする。入力端
子に、Ｏｖから電源電圧ＶＣＣまでの大きさの入力電圧
を与えた場合、出力電位ＶＯは 最下点にて Ｖ ｏ ＝ Ｏ−・・・ｔ１２） 最上点にて、 ｖｏ＝ｖｃｃ−（ｖ＾＋ＶＢＥ十ＶｓＡＴ）・・・・・
・（３）但し、Ｖ＾は電流源Ｉ２の損失電圧、Ｖ Ｂ
ＥはトランジスタＱ３のベース・エミッタ間電圧、Ｖ
ＳＡＴはトランジスタＱ＋の飽和電圧である。
するＮＰＮトランジスタＱ１のエ ミ ツタに他端を接
地した電流源■１を接続し、このコレクタにコレクタを
電源端子接続したＮＰＮトランジスタＱ３のエミッタを
接続し、このベースと電流源■２をエミッタ接続したＰ
ＮＰトランジスタのコレクタを接地し、電源端子とトラ
ンジスタＱ、のエミッタ間に抵抗Ｒ２，Ｒ１を接続し、
該抵抗の接続点にトランジスタＱ２のベースを接続し、
トランジスタＱＩのエミッタを出力端子とする。入力端
子に、Ｏｖから電源電圧ＶＣＣまでの大きさの入力電圧
を与えた場合、出力電位ＶＯは 最下点にて Ｖ ｏ ＝ Ｏ−・・・ｔ１２） 最上点にて、 ｖｏ＝ｖｃｃ−（ｖ＾＋ＶＢＥ十ＶｓＡＴ）・・・・・
・（３）但し、Ｖ＾は電流源Ｉ２の損失電圧、Ｖ Ｂ
ＥはトランジスタＱ３のベース・エミッタ間電圧、Ｖ
ＳＡＴはトランジスタＱ＋の飽和電圧である。
ここで、最下点での各接続点の電位を求める。
抵抗値Ｒ１，Ｒ２をＲＩ＝Ｒ２とすると、トランジスタ
Ｑ２のベース電圧ＶＢ２は、 （２）式を代入し、Ｒ１＝Ｒ２から ＶＢ２＝ＶＣＣ／２ さらに、トランジスタＱ３のエミッタ電圧ＶＥ３は、Ｖ
Ｂ３ ” ＶＢ２ ＋ ＶＢＥ２ ＶＢＥ３但し、Ｖ
ＢＥ２はトランジスタＱ２のベース・エミッタ間電圧、
ＶＢＥ３はトランジスタＱ３のベース・エミッタ間電圧
である。
Ｑ２のベース電圧ＶＢ２は、 （２）式を代入し、Ｒ１＝Ｒ２から ＶＢ２＝ＶＣＣ／２ さらに、トランジスタＱ３のエミッタ電圧ＶＥ３は、Ｖ
Ｂ３ ” ＶＢ２ ＋ ＶＢＥ２ ＶＢＥ３但し、Ｖ
ＢＥ２はトランジスタＱ２のベース・エミッタ間電圧、
ＶＢＥ３はトランジスタＱ３のベース・エミッタ間電圧
である。
こコテＶＢＥ２ ＝ ＶＢＥ３とすルト・ＶＥ３＝ＶＣ
Ｃ／２ が得られる。さらにトランジスタＱ＋、Ｑ３の各エミッ
タ・コレクタ間電圧ＶＣＥＩとＶＣＥ３はＶＣＥＩ ＝
ＶＣＥ３ ＝ Ｖｃｃ／ ２となり、電源電圧をトラ
ンジスタＱ１とＱ３のエミッタ・コレクタ電位で二分割
している事がわかる。
Ｃ／２ が得られる。さらにトランジスタＱ＋、Ｑ３の各エミッ
タ・コレクタ間電圧ＶＣＥＩとＶＣＥ３はＶＣＥＩ ＝
ＶＣＥ３ ＝ Ｖｃｃ／ ２となり、電源電圧をトラ
ンジスタＱ１とＱ３のエミッタ・コレクタ電位で二分割
している事がわかる。
従って、使用限界電位をｖｃｅとするとｖｃｃ ＝ ２
Ｖｃｅ ・・・・・・（４）が可
能となる。
Ｖｃｅ ・・・・・・（４）が可
能となる。
さらに出力振幅は（２）と（３）式の電位差をΔＶとお
いて（４）式を代入すると、 ΔＶ、＝Ｖｃｃ （ＶＡ＋ＶＢＥ十ＶＳＡＴ）＝２Ｖ
ｃｅ （ＶＡ＋ＶＢＥ十ＶＳＡＴ）ここで出力振幅が
前に記した（１）より大きい条件を求めると ２ Ｖｃｅ−（ＶＡ＋ ＶＢＥ＋ ＶＳＡＴ）＞ Ｖｃ
ｅ −ＶＢＥｖｃｅ＞Ｖ＾十ＶＳＡＴ
・・・−（５）即ち、従来例以上の出力振幅が得られ、
さらに下記のように耐圧以上の振幅が得られる。
いて（４）式を代入すると、 ΔＶ、＝Ｖｃｃ （ＶＡ＋ＶＢＥ十ＶＳＡＴ）＝２Ｖ
ｃｅ （ＶＡ＋ＶＢＥ十ＶＳＡＴ）ここで出力振幅が
前に記した（１）より大きい条件を求めると ２ Ｖｃｅ−（ＶＡ＋ ＶＢＥ＋ ＶＳＡＴ）＞ Ｖｃ
ｅ −ＶＢＥｖｃｅ＞Ｖ＾十ＶＳＡＴ
・・・−（５）即ち、従来例以上の出力振幅が得られ、
さらに下記のように耐圧以上の振幅が得られる。
Ｖｃｅ ＞ ＶＡ＋ ＶＢＥ＋ ＶＳＡＴ ・
−・・（６）発明の効果 本発明によると、耐圧以上の振幅幅を得る事が可能とな
り、特に半導体集積回路のように耐圧の制限を受ける場
合に特に有用である。
−・・（６）発明の効果 本発明によると、耐圧以上の振幅幅を得る事が可能とな
り、特に半導体集積回路のように耐圧の制限を受ける場
合に特に有用である。
第１図は本発明による耐圧補償回路図、第２図は従来回
路図である。 Ｑｌ、 Ｑ３． Ｑｌ２・・・・・・ＮＰＮトランジス
タ、Ｑ２・・・・・・ＰＮＰ トランジスタ、ＩＩ＋
１２．ＩＩＩ・・・・・・定電流源。
路図である。 Ｑｌ、 Ｑ３． Ｑｌ２・・・・・・ＮＰＮトランジス
タ、Ｑ２・・・・・・ＰＮＰ トランジスタ、ＩＩ＋
１２．ＩＩＩ・・・・・・定電流源。
Claims (1)
- ベースを入力端子とする第１のＮＰＮトランジスタのエ
ミッタに他方を接地した電流源に接続し、また、この第
１のＮＰＮトランジスタのエミッタを出力端子とし、エ
ミッタと電源端子間に第１、第２の抵抗を接続し、この
第１の抵抗と第２の抵抗の中点にコレクタを接地した、
第１のＰＮＰトランジスタのベースを接続し、そのエミ
ッタに他方を電源端子に接続した第２の電流源に、また
接続し、この第１のＰＮＰトランジスタのエミッタにコ
レクタを電源端子に接続した第２のＮＰＮトランジスタ
のベースを接続し、この第２のＮＰＮトランジスタのエ
ミッタを第１のＮＰＮトランジスタのコレクタと接続し
たことを特徴とするトランジスタ耐圧補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2116200A JP2630014B2 (ja) | 1990-05-02 | 1990-05-02 | トランジスタ耐圧補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2116200A JP2630014B2 (ja) | 1990-05-02 | 1990-05-02 | トランジスタ耐圧補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0413302A true JPH0413302A (ja) | 1992-01-17 |
| JP2630014B2 JP2630014B2 (ja) | 1997-07-16 |
Family
ID=14681317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2116200A Expired - Fee Related JP2630014B2 (ja) | 1990-05-02 | 1990-05-02 | トランジスタ耐圧補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630014B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5941617U (ja) * | 1982-09-13 | 1984-03-17 | トヨタ自動車株式会社 | デイ−ゼル機関の渦流室構造 |
-
1990
- 1990-05-02 JP JP2116200A patent/JP2630014B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5941617U (ja) * | 1982-09-13 | 1984-03-17 | トヨタ自動車株式会社 | デイ−ゼル機関の渦流室構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2630014B2 (ja) | 1997-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| JPS6354006A (ja) | 電流ミラ−回路 | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| US4587478A (en) | Temperature-compensated current source having current and voltage stabilizing circuits | |
| JPS6155288B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| KR890004771B1 (ko) | 차동 증폭기 | |
| JPH065493B2 (ja) | 定電流供給回路 | |
| JPH0413302A (ja) | トランジスタ耐圧補償回路 | |
| US4573019A (en) | Current mirror circuit | |
| JPS6252486B2 (ja) | ||
| JPH0124645Y2 (ja) | ||
| JPH0685536A (ja) | 電圧制御発振器 | |
| JP3323034B2 (ja) | 定電流供給回路 | |
| JP2554682B2 (ja) | 定電流発生回路 | |
| JPH03117008A (ja) | 電流ミラー回路 | |
| JPH02188811A (ja) | 定電流回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPS6256685B2 (ja) | ||
| JPH0623940B2 (ja) | 定電流回路 | |
| JPS60142711A (ja) | 定電流発生回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPS62182819A (ja) | 電源回路 | |
| JPH0410763B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |