JP2554682B2 - 定電流発生回路 - Google Patents
定電流発生回路Info
- Publication number
- JP2554682B2 JP2554682B2 JP62324433A JP32443387A JP2554682B2 JP 2554682 B2 JP2554682 B2 JP 2554682B2 JP 62324433 A JP62324433 A JP 62324433A JP 32443387 A JP32443387 A JP 32443387A JP 2554682 B2 JP2554682 B2 JP 2554682B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電源電圧の変動に対し一定の電流を発生
するように構成された定電流発生回路に関するものであ
る。
するように構成された定電流発生回路に関するものであ
る。
第６図は従来の定電流発生回路装置を示す図であり、
トランジスタのベース・エミツタ間の電圧を精度よく電
流に変換し、この電流を源とすることにより、電源電圧
の変動に対して出力電圧を確実に安定化でき、さらにト
ランジスタのベース・エミツタ間の電圧が持つ特有の温
度特性を出力電流特性として有するようにしたものであ
る。図において、第１トランジスタQ1と第２トランジス
タQ2はPNP型トランジスタで構成し、第３トランジスタQ
3と第６トランジスタQ6はNPN型トランジスタで構成す
る。第１トランジスタQ1のエミツタは第２トランジスタ
Q2のエミツタに接続し、この接続点を電源端子Vccとす
る。第１トランジスタQ1のベースは第２トランジスタQ2
のベースとコレクタに接続し、第１トランジスタQ1のコ
レクタは第３トランジスタQ3のベースと第６トランジス
タQ6のコレクタに接続し、第３トランジスタQ3のエミツ
タは第６トランジスタQ6のベースと第６抵抗R6の一方の
端子に接続し、第６トランジスタQ6のエミツタは第６抵
抗R6の他方の端子に接続し、この接続点を接地端子GND
とする。そして前記の電源端子Vccと前記の接地端子GND
の間に本発明の回路を動作させるための電源に接続す
る。そして第１トランジスタQ1と第２トランジスタQ2で
構成するカレントミラー回路から、電流を供給しようと
するものである。
トランジスタのベース・エミツタ間の電圧を精度よく電
流に変換し、この電流を源とすることにより、電源電圧
の変動に対して出力電圧を確実に安定化でき、さらにト
ランジスタのベース・エミツタ間の電圧が持つ特有の温
度特性を出力電流特性として有するようにしたものであ
る。図において、第１トランジスタQ1と第２トランジス
タQ2はPNP型トランジスタで構成し、第３トランジスタQ
3と第６トランジスタQ6はNPN型トランジスタで構成す
る。第１トランジスタQ1のエミツタは第２トランジスタ
Q2のエミツタに接続し、この接続点を電源端子Vccとす
る。第１トランジスタQ1のベースは第２トランジスタQ2
のベースとコレクタに接続し、第１トランジスタQ1のコ
レクタは第３トランジスタQ3のベースと第６トランジス
タQ6のコレクタに接続し、第３トランジスタQ3のエミツ
タは第６トランジスタQ6のベースと第６抵抗R6の一方の
端子に接続し、第６トランジスタQ6のエミツタは第６抵
抗R6の他方の端子に接続し、この接続点を接地端子GND
とする。そして前記の電源端子Vccと前記の接地端子GND
の間に本発明の回路を動作させるための電源に接続す
る。そして第１トランジスタQ1と第２トランジスタQ2で
構成するカレントミラー回路から、電流を供給しようと
するものである。
次に動作について説明する。この回路がすでに動作を
開始していると仮定すると、第６トランジスタQ6のベー
ス・エミツタ間の電圧VBE（Q6）を、第６抵抗R6の値R6
で割算した形で第３トランジスタQ3のコレクタ電流Ic
（Q3）が決定される。
開始していると仮定すると、第６トランジスタQ6のベー
ス・エミツタ間の電圧VBE（Q6）を、第６抵抗R6の値R6
で割算した形で第３トランジスタQ3のコレクタ電流Ic
（Q3）が決定される。
ここで、第１と第２のトランジスタQ1,Q2の各々のベ
ースと各々のエミツタが相互に接続され、第２トランジ
スタQ2のコレクタ電流Ic（Q2）を基準電流とするカレン
トミラー回路が構成されているので第１トランジスタQ1
のコレクタ電流Ic（Q1）は第２トランシスタQ2のコレク
タ電流Ic（Q2）に依存して流れるので次式が成立する。
ースと各々のエミツタが相互に接続され、第２トランジ
スタQ2のコレクタ電流Ic（Q2）を基準電流とするカレン
トミラー回路が構成されているので第１トランジスタQ1
のコレクタ電流Ic（Q1）は第２トランシスタQ2のコレク
タ電流Ic（Q2）に依存して流れるので次式が成立する。
Ic（Q2）＝Ic（Q3） （２） Ic（Q1）＝Ic（Q2） （３） さらに第１トランジスタQ1のコレクタ電流Ic（Q1）は
第６トランジスタQ6のコレクタ電流Ic（Q6）として供給
されるから（１），（２），（３）式より次式が成立す
る。
第６トランジスタQ6のコレクタ電流Ic（Q6）として供給
されるから（１），（２），（３）式より次式が成立す
る。
したがつて電源電圧の変動に対して第６トランジスタ
Q6のコレクタ電流Ic（Q6）は、前記（４）式よりわかる
ように影響を受けないため、カレントミラー回路を用い
て基準電流に等しい電流を出力として取り出すことによ
り安定した電流を供給することができる。
Q6のコレクタ電流Ic（Q6）は、前記（４）式よりわかる
ように影響を受けないため、カレントミラー回路を用い
て基準電流に等しい電流を出力として取り出すことによ
り安定した電流を供給することができる。
従来の定電流発生回路は以上のように電源端子と接地
端子の間に３段のトランジスタがあるので、電源電圧と
して第３、第６トランジスタのベース・エミツタ間電圧
と第１トランジスタのコレクタ・エミツタ間電圧の和、
2VBE＋VCE＝1.5（ｖ）以上必要であり、また、カレント
ミラーを構成する各トランジスタのアーリ効果を補償す
る回路とはなつていないので、各トランジスタのベース
電流による出力電流値の誤差が生じるなどの問題があつ
た。
端子の間に３段のトランジスタがあるので、電源電圧と
して第３、第６トランジスタのベース・エミツタ間電圧
と第１トランジスタのコレクタ・エミツタ間電圧の和、
2VBE＋VCE＝1.5（ｖ）以上必要であり、また、カレント
ミラーを構成する各トランジスタのアーリ効果を補償す
る回路とはなつていないので、各トランジスタのベース
電流による出力電流値の誤差が生じるなどの問題があつ
た。
この発明は上記のような問題点を解決するためになさ
れたもので、電源電圧と接地端子間のトランジスタを２
段にして、電源電圧がVBE＋VCE＝0.9（ｖ）以上あれば
動作可能であり、かつカレントミラー回路を構成する各
トランジスタのアーリ効果を補償するように構成した定
電流発生回路を提供することを目的としている。
れたもので、電源電圧と接地端子間のトランジスタを２
段にして、電源電圧がVBE＋VCE＝0.9（ｖ）以上あれば
動作可能であり、かつカレントミラー回路を構成する各
トランジスタのアーリ効果を補償するように構成した定
電流発生回路を提供することを目的としている。
この発明に係る定電流発生回路は、第１トランジスタ
と第２トラジスタでカレントミラー回路を構成し、この
回路の基準電流を発生する第３トランジスタと第１抵抗
から成る回路を接続し、カレントミラー回路のベースを
第４トランジスタを介して接地したものである。
と第２トラジスタでカレントミラー回路を構成し、この
回路の基準電流を発生する第３トランジスタと第１抵抗
から成る回路を接続し、カレントミラー回路のベースを
第４トランジスタを介して接地したものである。
この発明ではカレントミラー回路のベースと接地端子
の間に第４トランジスタを挿入することにより、第１ト
ランジスタのコレクタ・エミツタ間電圧と第３トランジ
スタのベース・エミツタ間電圧以上の電源電圧により動
作可能となり、かつカレントミラー回路のトランジスタ
のアーリ効果を補償している。
の間に第４トランジスタを挿入することにより、第１ト
ランジスタのコレクタ・エミツタ間電圧と第３トランジ
スタのベース・エミツタ間電圧以上の電源電圧により動
作可能となり、かつカレントミラー回路のトランジスタ
のアーリ効果を補償している。
第１図はこの発明の一実施例である。まず第６図と比
較して第１図を見ると、第６図における第６トランジス
タQ6と第６抵抗R6を取りはずし、第６トランジスタの代
わりに第１抵抗R1を挿入して一方の端子を第３トランジ
スタQ3のベースに接続し、第２トランジスタQ2のベース
とコレクタの相互接続を第４トランジスタQ4で行ない、
第４トランジスタQ4のコレクタとベースは各々、第２ト
ランジスタQ2のベースとコレクタに接続し、第４トラン
ジスタQ4のエミツタは第１抵抗R1の他方の端子と第３ト
ンランジスタQ3のエミツタに接続し、この接続点を接地
端子GNDとして本回路が構成されていることが分かる。
較して第１図を見ると、第６図における第６トランジス
タQ6と第６抵抗R6を取りはずし、第６トランジスタの代
わりに第１抵抗R1を挿入して一方の端子を第３トランジ
スタQ3のベースに接続し、第２トランジスタQ2のベース
とコレクタの相互接続を第４トランジスタQ4で行ない、
第４トランジスタQ4のコレクタとベースは各々、第２ト
ランジスタQ2のベースとコレクタに接続し、第４トラン
ジスタQ4のエミツタは第１抵抗R1の他方の端子と第３ト
ンランジスタQ3のエミツタに接続し、この接続点を接地
端子GNDとして本回路が構成されていることが分かる。
次の動作について説明する。電源電圧が電源端子Vcc
と接地端子GND間に供給されると、第１トランジスタQ1
のエミッタからベースに電流が流れ、このベース電流に
よって第１トランジスタQ1のコレクタ電流が第１抵抗R1
に流れる。これにより、第１抵抗R1の電圧降下により電
圧が発生し、第３トランジスタQ3に電流が供給され、そ
の第３トランジスタQ3のコレクタ電流が流れて、第２ト
ランジスタQ2のコレクタ電流を流すように働く。そして
第２トランジスタQ2のコレクタ電流をベース電流として
動作する第４トランジスタQ4のコレクタ電流を制御す
る。この第４トランジスタQ4のコレクタ電流が増大する
と第１トランジスタQ1のコレクタ電流が増大し、第１抵
抗R1での電圧降下も増大し、さらに、第３トランジスタ
Q3のベース電流が増大するため、第３トランジスタQ3の
コレクタ電位が下がり始めると、第４トランジスタQ4の
ベース電流が減少する方向になり負帰還がかかるように
なる。このようにして、回路が安定状態となる。
と接地端子GND間に供給されると、第１トランジスタQ1
のエミッタからベースに電流が流れ、このベース電流に
よって第１トランジスタQ1のコレクタ電流が第１抵抗R1
に流れる。これにより、第１抵抗R1の電圧降下により電
圧が発生し、第３トランジスタQ3に電流が供給され、そ
の第３トランジスタQ3のコレクタ電流が流れて、第２ト
ランジスタQ2のコレクタ電流を流すように働く。そして
第２トランジスタQ2のコレクタ電流をベース電流として
動作する第４トランジスタQ4のコレクタ電流を制御す
る。この第４トランジスタQ4のコレクタ電流が増大する
と第１トランジスタQ1のコレクタ電流が増大し、第１抵
抗R1での電圧降下も増大し、さらに、第３トランジスタ
Q3のベース電流が増大するため、第３トランジスタQ3の
コレクタ電位が下がり始めると、第４トランジスタQ4の
ベース電流が減少する方向になり負帰還がかかるように
なる。このようにして、回路が安定状態となる。
そして、このように回路がすでに安定している場合、
第１トランジスタQ1のコレクタ電流として、第３トラン
ジスタQ3のベース・エミツタ間電圧VBE（Q3）を第１抵
抗R1の値R1で割算した値が得られる。
第１トランジスタQ1のコレクタ電流として、第３トラン
ジスタQ3のベース・エミツタ間電圧VBE（Q3）を第１抵
抗R1の値R1で割算した値が得られる。
そしてこの第１トランジスタQ1のコレクタ電流Ic（Q
1）は、第１と第２のトランジスタQ1,Q2で構成されたカ
レントミラー回路に供給され、第４トランジスタQ4は遮
断状態にあるので第３トランジスタQ3のコレクタ電流Ic
（Q3）は次式で表わされる。
1）は、第１と第２のトランジスタQ1,Q2で構成されたカ
レントミラー回路に供給され、第４トランジスタQ4は遮
断状態にあるので第３トランジスタQ3のコレクタ電流Ic
（Q3）は次式で表わされる。
したがって、式（５），式（６）に示すたように、い
ずれにおいても第３トランジスタQ3のベース・エミッタ
間電圧VBEを第１抵抗R1で割れば、一定のコレクタ電流I
cを得ることができ、すなわち、絶対温度Ｔに比例した
電流である第３トランジスタQ3のベース・エミッタ間電
圧VBEに依存した一定電流を作り出すことができる。
ずれにおいても第３トランジスタQ3のベース・エミッタ
間電圧VBEを第１抵抗R1で割れば、一定のコレクタ電流I
cを得ることができ、すなわち、絶対温度Ｔに比例した
電流である第３トランジスタQ3のベース・エミッタ間電
圧VBEに依存した一定電流を作り出すことができる。
また電源電圧の変動により第３トランジスタQ3のコレ
クタ電流Ic（Q3）は影響を受けず、カレントミラー回路
から取り出した出力電流も電源電圧の変動に影響されな
い回路となつている。
クタ電流Ic（Q3）は影響を受けず、カレントミラー回路
から取り出した出力電流も電源電圧の変動に影響されな
い回路となつている。
さらに第６図に示す従来回路ではトランジスタが３段
に接続されていたため電源電圧として第３、第６トラン
ジスタQ3,Q6のコレクタ・エミツタ間電圧と第１トラン
ジスタQ1のコレクタ・エミツタ間電圧の和として2VBE＋
VCE＝1.5（ｖ）が必要であつたのに対し、第１図に示す
この発明回路ではトランジスタは２段ですむことから電
源電圧は第３トランジスタQ3のベース・エミツタ間電圧
と第１トランジスタQ1のコレクタ・エミツタ間電圧の和
VBE＋VCE＝0.9（ｖ）で動作可能となつている。そして
この発明回路ではカレントミラー回路を構成する各トラ
ンジスタは、そのコレクタ・エミツタ間電圧の定電流領
域で動作し、アーリ効果を補償する構成となつているた
め、前記のカレントミラー回路を構成する各トランジス
タのベース電流による出力電流値の誤差を減少すること
ができ、より精度が向上していることがわかる。
に接続されていたため電源電圧として第３、第６トラン
ジスタQ3,Q6のコレクタ・エミツタ間電圧と第１トラン
ジスタQ1のコレクタ・エミツタ間電圧の和として2VBE＋
VCE＝1.5（ｖ）が必要であつたのに対し、第１図に示す
この発明回路ではトランジスタは２段ですむことから電
源電圧は第３トランジスタQ3のベース・エミツタ間電圧
と第１トランジスタQ1のコレクタ・エミツタ間電圧の和
VBE＋VCE＝0.9（ｖ）で動作可能となつている。そして
この発明回路ではカレントミラー回路を構成する各トラ
ンジスタは、そのコレクタ・エミツタ間電圧の定電流領
域で動作し、アーリ効果を補償する構成となつているた
め、前記のカレントミラー回路を構成する各トランジス
タのベース電流による出力電流値の誤差を減少すること
ができ、より精度が向上していることがわかる。
第２図にこの発明の第２の実施例を示す。まず第１図
と比較して第２図を見ると、これは前記第1,第２トラン
ジスタQ1,Q2の各エミツタと前記の電源端子Vccとの間に
それぞれ第２、第３抵抗R2,R3を挿入して、各抵抗に電
圧降下をさせることによりこれらの素子で構成されるカ
レントミラー回路の精度を向上させるようにしたもので
ある。
と比較して第２図を見ると、これは前記第1,第２トラン
ジスタQ1,Q2の各エミツタと前記の電源端子Vccとの間に
それぞれ第２、第３抵抗R2,R3を挿入して、各抵抗に電
圧降下をさせることによりこれらの素子で構成されるカ
レントミラー回路の精度を向上させるようにしたもので
ある。
次に第３図はこの発明の第３の実施例を示す。第１図
と比較して第３図を見るとカレントミラー回路を構成す
る第１、第２トランジスタQ1,Q2のベース・エミツタ間
に第１ダイオードD1が挿入され、第４トランジスタQ4の
ベース・コレクタ間に位相補償コンデンサを挿入して位
相補償性能を向上させて動作の安定化をはかつたもので
あることがわかる。
と比較して第３図を見るとカレントミラー回路を構成す
る第１、第２トランジスタQ1,Q2のベース・エミツタ間
に第１ダイオードD1が挿入され、第４トランジスタQ4の
ベース・コレクタ間に位相補償コンデンサを挿入して位
相補償性能を向上させて動作の安定化をはかつたもので
あることがわかる。
次に第４図はこの発明の定電流発生回路の出力回路を
示したものであり、これはその一実施例にすぎない。第
１図と比較して第４図を見ると、カレントミラー回路を
構成するトランジスタのベースに各ベースが、エミツタ
に各エミツタが接続され、各コレクタを出力端子OUTPUT
とするPNP型トランジスタの第7,第8,…，第ｎトランジ
スタQ7,Q8,…,Qnを接続して、カレントミラー回路によ
り第１トランジスタQ1のコレクタ電流と等しい電流を出
力できるようにしている。
示したものであり、これはその一実施例にすぎない。第
１図と比較して第４図を見ると、カレントミラー回路を
構成するトランジスタのベースに各ベースが、エミツタ
に各エミツタが接続され、各コレクタを出力端子OUTPUT
とするPNP型トランジスタの第7,第8,…，第ｎトランジ
スタQ7,Q8,…,Qnを接続して、カレントミラー回路によ
り第１トランジスタQ1のコレクタ電流と等しい電流を出
力できるようにしている。
次に第５図はこの発明の定電流発生回路の起動回路Ｓ
を付加したものであり、これはこの発明の回路を起動す
るための一実施例にすぎない。第１図と比較して第５図
を見ると、これは第１図の回路にNPN型の第５トランジ
スタQ5と第５抵抗R5が追加されていることがわかる。こ
こで第５トランジスタQ5のベースは前記第２トランジス
タQ2のベースに接続され、第５トランジスタQ5のコレク
タは前記の電源端子Vccに接続され、第５トランジスタQ
5のエミツタは第５抵抗R5の一方の端子に接続され、第
３抵抗R3の他方の端子は前記の接地端子GNDに接続され
ている。
を付加したものであり、これはこの発明の回路を起動す
るための一実施例にすぎない。第１図と比較して第５図
を見ると、これは第１図の回路にNPN型の第５トランジ
スタQ5と第５抵抗R5が追加されていることがわかる。こ
こで第５トランジスタQ5のベースは前記第２トランジス
タQ2のベースに接続され、第５トランジスタQ5のコレク
タは前記の電源端子Vccに接続され、第５トランジスタQ
5のエミツタは第５抵抗R5の一方の端子に接続され、第
３抵抗R3の他方の端子は前記の接地端子GNDに接続され
ている。
まず第５図の回路に電源が投入されると、第1,第２ト
ランジスタQ1,Q2のエミツタからベースに抜けて電流が
流れ、さらに第５トランジスタQ5のベースからエミツタ
に抜け、第５抵抗R5を介して接地端子GNDに流れる。し
たがつて第1,第２トランジスタQ1,Q2のベース電流が流
れたことにより各トランジスタQ1,Q2にコレクタ電流が
流れる。特に第２トランジスタQ2のコレクタ電流は第４
トランジスタQ4のベース電流となつて流れることにより
第４トランジスタQ4のコレクタ電流が流れる。したがつ
て第１トランジスタQ1のコレクタ電流が増加して第１抵
抗R1による電圧降下が増加するため第３トランジスタQ3
のベース電流が流れ、そして第３トランジスタQ3のコレ
クタ電流が流れる。このコレクタ電流が増加することに
より第４トランジスタQ4のベース電流は減少して第４ト
ランジスタQ4のコレクタ電流も減少するので、第１トラ
ンジスタQ1のコレクタ電流が減り、第１抵抗R1による電
圧降下も減少するので負帰還がかかつて動作が安定す
る。
ランジスタQ1,Q2のエミツタからベースに抜けて電流が
流れ、さらに第５トランジスタQ5のベースからエミツタ
に抜け、第５抵抗R5を介して接地端子GNDに流れる。し
たがつて第1,第２トランジスタQ1,Q2のベース電流が流
れたことにより各トランジスタQ1,Q2にコレクタ電流が
流れる。特に第２トランジスタQ2のコレクタ電流は第４
トランジスタQ4のベース電流となつて流れることにより
第４トランジスタQ4のコレクタ電流が流れる。したがつ
て第１トランジスタQ1のコレクタ電流が増加して第１抵
抗R1による電圧降下が増加するため第３トランジスタQ3
のベース電流が流れ、そして第３トランジスタQ3のコレ
クタ電流が流れる。このコレクタ電流が増加することに
より第４トランジスタQ4のベース電流は減少して第４ト
ランジスタQ4のコレクタ電流も減少するので、第１トラ
ンジスタQ1のコレクタ電流が減り、第１抵抗R1による電
圧降下も減少するので負帰還がかかつて動作が安定す
る。
以上のように、この発明によれば、第１および第２ト
ランジスタのベース同士を接続すると共にエミッタ同士
の接続点に電源端子を接続し、第１トランジスタのコレ
クタと第３トランジスタのベースを接続すると共に、第
２および第３トランジスタのコレクタ同士を接続し、第
４トランジスタのコレクタは第１トランジスタのベース
に、第４トランジスタのベースは第３トランジスタのコ
レクタに、第４トランジスタのエミッタは第３トランジ
スタのエミッタにそれぞれ接続し、その第４トランジス
タのエミッタの接続点を接地端子と接続するように構成
したので、絶対温度に比例した電流である第３トランジ
スタのベース・エミッタ間電圧に依存した一定電流を作
り出すことができる。また、第１トランジスタのコレク
タ・エミッタ間電圧と第３トランジスタのベース・エミ
ッタ間電圧を加えた0.9v程度の低い電源電圧により動作
できる。さらに、アーリ効果を補償することができるの
で、電源電圧変動に対して出力の電流変動を抑えること
ができる効果がある。
ランジスタのベース同士を接続すると共にエミッタ同士
の接続点に電源端子を接続し、第１トランジスタのコレ
クタと第３トランジスタのベースを接続すると共に、第
２および第３トランジスタのコレクタ同士を接続し、第
４トランジスタのコレクタは第１トランジスタのベース
に、第４トランジスタのベースは第３トランジスタのコ
レクタに、第４トランジスタのエミッタは第３トランジ
スタのエミッタにそれぞれ接続し、その第４トランジス
タのエミッタの接続点を接地端子と接続するように構成
したので、絶対温度に比例した電流である第３トランジ
スタのベース・エミッタ間電圧に依存した一定電流を作
り出すことができる。また、第１トランジスタのコレク
タ・エミッタ間電圧と第３トランジスタのベース・エミ
ッタ間電圧を加えた0.9v程度の低い電源電圧により動作
できる。さらに、アーリ効果を補償することができるの
で、電源電圧変動に対して出力の電流変動を抑えること
ができる効果がある。
第１図はこの発明の一実施例を示す回路図、第２図は第
１図の回路に対してカレントミラー性能向上を実現した
この発明の一実施例を示す回路図、第３図は第１図の回
路に対して位相補償性能向上を実現したこの発明の第２
の実施例を示す回路図、第４図はこの発明回路の出力回
路例を付加した第３の実施例を示す回路図、第５図はこ
の発明回路に対して起動回路を付加した第４の実施例を
示す回路図、第６図は従来の定電流発生回路を示す図で
ある。 図中、Q1ないしQnは第１ないし第ｎのトランジスタ、R1
ないしR6は第１ないし第６の抵抗、C1はコンデンサ、D1
はダイオード、Vccは電源端子、GNDは接地端子、OUTPUT
（１）ないしOUTPUT（ｎ）は第１ないし第ｎ出力端子、
Ｏは出力回路、Ｓは起動回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
１図の回路に対してカレントミラー性能向上を実現した
この発明の一実施例を示す回路図、第３図は第１図の回
路に対して位相補償性能向上を実現したこの発明の第２
の実施例を示す回路図、第４図はこの発明回路の出力回
路例を付加した第３の実施例を示す回路図、第５図はこ
の発明回路に対して起動回路を付加した第４の実施例を
示す回路図、第６図は従来の定電流発生回路を示す図で
ある。 図中、Q1ないしQnは第１ないし第ｎのトランジスタ、R1
ないしR6は第１ないし第６の抵抗、C1はコンデンサ、D1
はダイオード、Vccは電源端子、GNDは接地端子、OUTPUT
（１）ないしOUTPUT（ｎ）は第１ないし第ｎ出力端子、
Ｏは出力回路、Ｓは起動回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−137717（ＪＰ，Ａ) 特開 昭62−117019（ＪＰ，Ａ) 特開 昭60−160708（ＪＰ，Ａ) 特開 昭60−223308（ＪＰ，Ａ) 実開 昭55−150426（ＪＰ，Ｕ) 実開 昭59−125116（ＪＰ，Ｕ)
Claims (8)
- 【請求項１】導電型を同一にするトランジスタから成る
第１トランジスタおよび第２トランジスタと、前記第１
および第２トランジスタとは導電型を異にするトランジ
スタから成る第３トランジスタおよび第４トランジスタ
と、前記第３トランジスタのベース・エミッタ間に接続
された第１抵抗とを備え、電源端子を前記第１および第
２トランジスタのエミッタ同士の接続点に接続すると共
に、それら第１および第２トランジスタのベース同士を
接続し、前記第１トランジスタのコレクタと前記第３ト
ランジスタのベースを接続すると共に、前記第２および
第３トランジスタのコレクタ同士を接続し、前記第４ト
ランジスタのコレクタは前記第１トランジスタのベース
に、前記第４トランジスタのベースは前記第３トランジ
スタのコレクタに、前記第４トランジスタのエミッタは
前記第３トランジスタのエミッタにそれぞれ接続し、そ
の第４トランジスタのエミッタの接続点を接地端子と接
続したことを特徴とする定電流発生回路。 - 【請求項２】第１トランジスタのエミッタに第２抵抗
を、第２トランジスタのエミッタに第３抵抗をそれぞれ
接続し、それら第２抵抗および第３抵抗の他端を電源端
子と接続したことを特徴とする特許請求の範囲第１項記
載の定電流発生回路。 - 【請求項３】第１トランジスタのエミッタにアノード
を、前記第１トランジスタのベースにカソードをそれぞ
れ接続されたダイオードを設けたことを特徴とする特許
請求の範囲第１項記載の定電流発生回路。 - 【請求項４】第４トランジスタのベース・コレクタ間に
接続されたコンデンサを設けたことを特徴とする特許請
求の範囲第１項記載の定電流発生回路。 - 【請求項５】第４トランジスタのエミッタと接地端子間
に接続された第４抵抗を設けたことを特徴とする特許請
求の範囲第１項記載の定電流発生回路。 - 【請求項６】第１トランジスタと導電型を同一にする第
7,第8,・・・第ｎ（ｎは９以上の整数）トランジスタを
設け、前記第１トランジスタとそれら第7,第8,・・・第
ｎトランジスタのエミッタ同士およびベース同士を接続
し、前記第7,第8,・・・第ｎトランジスタのそれぞれの
コレクタから電流を出力するようにしたことを特徴とす
る特許請求の範囲第１項記載の定電流発生回路。 - 【請求項７】第１トランジスタのベース電流を入力し、
当該定電流発生回路を起動する起動回路を設けたことを
特徴とする特許請求の範囲第１項記載の定電流発生回
路。 - 【請求項８】第２トランジスタのベース電流を入力し、
当該定電流発生回路を起動する起動回路を設けたことを
特徴とする特許請求の範囲第１項記載の定電流発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324433A JP2554682B2 (ja) | 1987-12-22 | 1987-12-22 | 定電流発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324433A JP2554682B2 (ja) | 1987-12-22 | 1987-12-22 | 定電流発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01166607A JPH01166607A (ja) | 1989-06-30 |
| JP2554682B2 true JP2554682B2 (ja) | 1996-11-13 |
Family
ID=18165751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62324433A Expired - Fee Related JP2554682B2 (ja) | 1987-12-22 | 1987-12-22 | 定電流発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2554682B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5448282U (ja) * | 1977-09-12 | 1979-04-04 | ||
| JPS56137717A (en) * | 1980-03-28 | 1981-10-27 | Nec Corp | Current miller circuit |
| JPS59125116U (ja) * | 1983-02-08 | 1984-08-23 | ヤマハ株式会社 | カレントミラ−回路 |
| JPS60160708A (ja) * | 1984-01-31 | 1985-08-22 | Matsushita Electric Ind Co Ltd | 電流源回路 |
| JPS60223308A (ja) * | 1984-04-20 | 1985-11-07 | Hitachi Micro Comput Eng Ltd | 定電流回路 |
| JPS62117019A (ja) * | 1985-11-15 | 1987-05-28 | Matsushita Electric Ind Co Ltd | 定電流発生回路 |
-
1987
- 1987-12-22 JP JP62324433A patent/JP2554682B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01166607A (ja) | 1989-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07104372B2 (ja) | 電圧比較回路 | |
| EP0209334A1 (en) | Current mirror circuit | |
| JPH0537260A (ja) | カレント・ミラー回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| JP2554682B2 (ja) | 定電流発生回路 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP4674947B2 (ja) | 定電圧出力回路 | |
| JPS6357808B2 (ja) | ||
| JPH0784658A (ja) | 電流源 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JPH0413692Y2 (ja) | ||
| US4230980A (en) | Bias circuit | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JP3323034B2 (ja) | 定電流供給回路 | |
| JP2710471B2 (ja) | 定電圧供給回路 | |
| JP2727634B2 (ja) | 電流源 | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP2570219B2 (ja) | ｇｍレギュレータ | |
| JP3358301B2 (ja) | 定電圧発生回路 | |
| JPH0332096Y2 (ja) | ||
| JP3226105B2 (ja) | 演算整流回路 | |
| JPH057887B2 (ja) | ||
| JPH06236219A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |