JP4674947B2 - 定電圧出力回路 - Google Patents
定電圧出力回路 Download PDFInfo
- Publication number
- JP4674947B2 JP4674947B2 JP2000297914A JP2000297914A JP4674947B2 JP 4674947 B2 JP4674947 B2 JP 4674947B2 JP 2000297914 A JP2000297914 A JP 2000297914A JP 2000297914 A JP2000297914 A JP 2000297914A JP 4674947 B2 JP4674947 B2 JP 4674947B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- base
- emitter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、定電圧出力回路に関するもので、特に低い電源電圧でも動作し、温度補償もされた定電圧出力回路に関する。
【０００２】
【従来の技術】
従来、温度補償された定電圧出力回路として、図９に示すようなワイドラー型バンドギャップ基準電圧回路がよく知られている（「アナログ集積回路」グレイ／メイヤ共著、永田穣監訳、培風舘、1990年11月30日初版、第274 頁〜第275 頁）。図９に示す定電圧出力回路は、電流源Ｉ11及びバンドギャップ型定電圧源により構成され、バンドギャップ型定電圧源は、抵抗Ｒ11，トランジスタＱ11，抵抗Ｒ12，トランジスタＱ12，抵抗Ｒ13，及びトランジスタＱ13が図９に示すよう接続されて構成されている。上記電流源Ｉ11はバンドギャップ型定電圧源の駆動電流源として動作し、バンドギャップ型定電圧源は、トランジスタＱ11とトランジスタＱ12の電流密度比（単位エミッタサイズでの電流比）をＮに設定し、トランジスタＱ11とＱ12のベース・エミッタ間の差電圧ΔＶBEが、抵抗Ｒ11の端子間に発生するようにされている。トランジスタの電流増幅率が大きいものとすると、抵抗Ｒ12の端子間に発生する電圧ＶR12 は、次式（１）で示される。
ＶR12 ＝（Ｒ12／Ｒ11）×ΔＶBE ・・・・・・・・（１）
ここで、Ｒ12及びＲ11は各抵抗Ｒ12，Ｒ11の抵抗値とする。
【０００３】
また、トランジスタＱ11のベース・エミッタ間の電圧ＶBEQ11 と、トランジスタＱ12のベース・エミッタ間の電圧ＶBEQ12 は、ボルツマン定数Ｋ，トランジスタの飽和電流ＩS ，電子の電荷ｑを用いて、次式（２），（３）のように示される。
ＶBEQ11 ＝（ＫＴ／ｑ）×ln（ＩQ11 ／ＩS ） ・・・・・・・・（２）
ＶBEQ12 ＝（ＫＴ／ｑ）×ln（ＩQ12 ／ＩS ） ・・・・・・・・（３）
ここで、Ｔは絶対温度、ＩQ11 及びＩQ12 はトランジスタＱ11とＱ12の電流とする。
【０００４】
ＩQ11 ＝ＩQ12 ×Ｎと置き、トランジスタＱ11とＱ12のベース・エミッタ間の差電圧ΔＶBEを求めると、次式（４）で示される。
ΔＶBE＝ＶBEQ11 −ＶBEQ12 ＝（ＫＴ／ｑ）×lnＮ＝ＶT ×lnＮ
・・・・・・・・（４）
ここで、ＶT ＝（ＫＴ／ｑ）とする。
【０００５】
よって、バンドギャップ型定電圧源の出力電圧ＶOUT は、次式（５）で示される。
ＶOUT ＝ＶBEQ13 ＋ＶR12 ＝ＶBEQ13 ＋（Ｒ12／Ｒ11）×ＶT ×lnＮ
・・・・・・・・（５）
ここで、ＶBEQ13 はトランジスタＱ13のベース・エミッタ間電圧である。
【０００６】
出力電圧ＶOUT を示す（５）式を温度補償に関し考察すると、（５）式の右辺第１項のＶBEQ13 は、周知のようにシリコンＰ−Ｎ接合の順方向電圧降下と等価の約−２ｍＶ／℃という負の温度係数を有し、右辺第２項のＶT は約＋0.085 ｍＶ／℃という正の温度係数を有している。したがって、Ｒ11，Ｒ12の抵抗比とトランジスタＱ11とＱ12の電流比を適切な値に設定することによって、出力電圧ＶOUT の温度特性を零にすることができる。
【０００７】
トランジスタのベース・エミッタ間電圧ＶBEを 0.7Ｖ程度とし、温度特性が零になるように各抵抗値を設定すると、出力電圧ＶOUT は、およそ1.25Ｖ程度となる。
【０００８】
【発明が解決しようとする課題】
ところで、近年電子機器の小型化にともない、省電力化及び低電圧化の要求が高くなってきている。例えば、小型で出力電圧が１Ｖ以下の電池を使用して、温度補償された基準電圧を発生する定電圧回路が必要とされてきている。しかしながら、図９に示す従来の定電圧回路では、温度補償された出力電圧ＶOUT は上述したように1.25Ｖであるので、上記で要求されるような低電圧動作を満足させることができない。
【０００９】
このような観点から本発明は、温度補償された定電圧回路における上記問題点を解消するためになされたもので、低電源電圧（電源電圧が１Ｖ以下）でも動作可能で、従来と同等に温度補償された定電圧出力回路を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
上記問題点を解決するため、請求項１に係る発明の定電圧出力回路は、所定の電圧を発生する電圧発生部と、前記所定の電圧を入力電圧とする差動増幅回路とを備え、当該定電圧出力回路の出力となる前記差動増幅回路の出力電圧は、前記入力電圧と前記差動増幅回路の増幅電圧の和であり、前記増幅電圧の温度係数は、前記入力電圧の温度係数と逆であり、前記差動増幅回路は、第１の電流源にエミッタを接続し、ベースに前記入力電圧が入力される第１のトランジスタと、前記第１の電流源にエミッタを接続し、ベースに前記出力電圧が出力される第２のトランジスタと、前記第１のトランジスタ及び前記第２のトランジスタの各コレクタに接続した第１のカレントミラー回路とを備え、前記第１のトランジスタと前記第２のトランジスタは、エミッタサイズ比は異ならせて構成されており、前記電圧発生部は、第２の電流源と、該第２の電流源にエミッタを接続しベースを前記第１のトランジスタのベースに接続しコレクタを第１の基準電圧源に接続した第５のトランジスタと、該第５のトランジスタのエミッタ・ベース間に接続した第３の抵抗と、前記第１のトランジスタのベースと前記第１の基準電圧源との間に接続した第４の抵抗とを備えることを特徴とするものである。
【００１１】
このように構成した定電圧出力回路においては、前記差動増幅回路の出力電圧は、前記入力電圧と前記差動増幅回路の増幅電圧の和であり、前記増幅電圧の温度係数は、前記入力電圧の温度係数と逆であるように構成しているので、温度依存性のない定電圧出力電圧を得ることができ、また、前記電圧発生部は、第２の電流源と、該第２の電流源にエミッタを接続しベースを前記第１のトランジスタのベースに接続しコレクタを第１の基準電圧源に接続した第５のトランジスタと、該第５のトランジスタのエミッタ・ベース間に接続した第３の抵抗と、前記第１のトランジスタのベースと前記第１の基準電圧源との間に接続した第４の抵抗とを備えて構成しているので、電圧発生部を簡単な構成で、尚且つ差動増幅回路の電流源に影響を与えることなく、独立して入力電圧を設定することができる。なお、この請求項１に係る発明に関する実施の形態としては、図１〜図８に示す全ての実施の形態が関連するが、特に図７に示す実施の形態が対応している。
【００１２】
請求項２に係る発明の定電圧出力回路は、所定の電圧を発生する電圧発生部と、前記所定の電圧を入力電圧とする差動増幅回路とを備え、当該定電圧出力回路の出力となる前記差動増幅回路の出力電圧は、前記入力電圧と前記差動増幅回路の増幅電圧の和であり、前記増幅電圧の温度係数は、前記入力電圧の温度係数と逆であり、前記差動増幅回路は、第１の電流源にエミッタを接続し、ベースに前記入力電圧が入力される第１のトランジスタと、前記第１の電流源にエミッタを接続し、ベースに前記出力電圧が出力される第２のトランジスタと、前記第１のトランジスタのコレクタに接続した第３のトランジスタと、前記第２のトランジスタのコレクタに接続した第４のトランジスタを有する第１のカレントミラー回路とを備え、前記第３のトランジスタと前記第４のトランジスタの電流比は異なるように設定されており、前記電圧発生部は、第２の電流源と、該第２の電流源にエミッタを接続しベースを前記第１のトランジスタのベースに接続しコレクタを第１の基準電圧源に接続した第５のトランジスタと、該第５のトランジスタのエミッタ・ベース間に接続した第３の抵抗と、前記第１のトランジスタのベースと前記第１の基準電圧源との間に接続した第４の抵抗とを備えることを特徴とするものである。
【００１３】
このように構成した定電圧出力回路においては、請求項１に係る発明と同様に、前記差動増幅回路の出力電圧は、前記入力電圧と前記差動増幅回路の増幅電圧の和であり、前記増幅電圧の温度係数は、前記入力電圧の温度係数と逆であるように構成しているので、温度依存性のない定電圧出力電圧を得ることができ、また、前記電圧発生部は、第２の電流源と、該第２の電流源にエミッタを接続しベースを前記第１のトランジスタのベースに接続しコレクタを第１の基準電圧源に接続した第５のトランジスタと、該第５のトランジスタのエミッタ・ベース間に接続した第３の抵抗と、前記第１のトランジスタのベースと前記第１の基準電圧源との間に接続した第４の抵抗とを備えて構成しているので、電圧発生部を簡単な構成で、尚且つ差動増幅回路の電流源に影響を与えることなく、独立して入力電圧を設定することができる。また、この構成の定電圧出力回路においては、特に、請求項１に係る定電圧出力回路のように前記第１，第２のトランジスタのエミッタサイズ比を大きくすることなく、差動増幅回路で発生する電圧を大きく設定することができる。なお、この請求項２に係る発明に関する実施の形態としては、図４，５，６，７に示す実施の形態が関連するが、特に、図７に示す実施の形態が対応している。
【００１４】
請求項３に係る発明の定電圧出力回路は、所定の電圧を発生する電圧発生部と、前記所定の電圧を入力電圧とする差動増幅回路とを備え、当該定電圧出力回路の出力となる前記差動増幅回路の出力電圧は、前記入力電圧と前記差動増幅回路の増幅電圧の和であり、前記増幅電圧の温度係数は、前記入力電圧の温度係数と逆であり、前記差動増幅回路は、第１の電流源にエミッタを接続し、ベースに前記入力電圧が入力される第１のトランジスタと、前記第１の電流源にエミッタを接続し、ベースに前記出力電圧が出力される第２のトランジスタと、第１の端子を前記第１のトランジスタのコレクタに接続し、第２の端子を基準電圧源に接続した第５の抵抗と、第１の端子を前記第２のトランジスタのコレクタに接続し、第２の端子を前記基準電圧源に接続した第６の抵抗と、エミッタを前記第５の抵抗の第１の端子に接続し、コレクタを第２のカレントミラー回路に接続した第６のトランジスタと、エミッタを前記第６の抵抗の第１の端子に接続し、コレクタを前記第２のカレントミラー回路に接続した第７のトランジスタと、前記第６のトランジスタのベース及び前記第７のトランジスタのベースにバイアス電圧を供給するバイアス回路とを備え、前記第１，第２のトランジスタのエミッタサイズ、及び前記第５，第６の抵抗の抵抗値、及び前記第６，第７のトランジスタのエミッタサイズを、それぞれ又はそれらのいずれかを互いに異なるように設定して構成していることを特徴とするものである。
【００１５】
このように構成した定電圧出力回路においては、請求項１に係る発明と同様に、前記差動増幅回路の出力電圧は、前記入力電圧と前記差動増幅回路の増幅電圧の和であり、前記増幅電圧の温度係数は、前記入力電圧の温度係数と逆であるように構成しているので、温度依存性のない定電圧出力電圧を得ることができ、また、前記差動増幅回路を上記のように構成することにより、第１及び第２のトランジスタのコレクタ・エミッタ間電圧を十分に確保でき、それにより電圧発生部で発生する入力電圧を数ｍＶから設定可能となり、定電圧出力電圧を約数ｍＶから電源電圧まで、出力させることが可能となる。。なお、この請求項３に係る発明に関する実施の形態としては、図８に示す実施の形態が対応している。
【００１６】
【発明の実施の形態】
次に、実施の形態について説明する。図１は、本発明に係わる定電圧出力回路の第１の実施の形態を示す回路構成図である。図１において、Ｑ１，Ｑ２はＰＮＰトランジスタで、該ＰＮＰトランジスタＱ１，Ｑ２の各エミッタには共通にバイアス電流源Ｉ１を接続し、トランジスタＱ１，Ｑ２の各コレクタにはカレントミラー回路（第１のカレントミラー回路）を構成するＮＰＮトランジスタＱ３，Ｑ４をそれぞれ接続し、トランジスタＱ１のコレクタに出力段トランジスタＱ５のベースを接続することにより差動増幅回路が構成されている。そして、該差動増幅回路の入力端子（トランジスタＱ１のベース）に、負の温度係数を有する電圧Ｖ1 を発生する電圧発生部Ｖ１を、基準電圧源（第１の基準電圧源）ＶREF1との間に接続して、定電圧出力回路を構成している。なお、図１においてＩ２は出力段トランジスタＱ５のバイアス電流源、ＶREF2は電源電圧源（第２の基準電圧源）を示しており、定電圧出力回路の出力端子ＶOUT は、トランジスタＱ２のベースと電流源Ｉ２とトランジスタＱ５のコレクタの接続点より取り出されている。
【００１７】
このように構成した定電圧出力回路において、差動増幅回路を構成しているトランジスタＱ１及びＱ２のエミッタサイズの比をＮとすると、ＮＰＮトランジスタＱ３とＱ４より構成されるカレントミラー回路により、トランジスタＱ１とＱ２の電流は、等しくなるように動作する。そのため、トランジスタＱ１とＱ２のベース・エミッタ間電圧の電圧差ΔＶBEは、次式（６）で示される。
ＶBEQ1＝ＶT ×ln（Ｉ1 ／２／ＩS ）
ＶBEQ2＝ＶT ×ln｛Ｉ1 ／２／（Ｎ×ＩS ）｝
ΔＶBE＝ＶBEQ1−ＶBEQ2＝ＶT ×lnＮ ・・・・・・・・・・・・（６）
【００１８】
出力電圧ＶOUT は、次式（７）で示される。
ＶOUT ＝Ｖ1 ＋ＶT ×lnＮ ・・・・・・・・・・・（７）
【００１９】
よって、出力電圧ＶOUT は、上式右辺１項の負の温度係数を持つ電圧Ｖ1 と、右辺２項の正の温度係数を持つ電圧ＶT ×lnＮを加算した電圧であるので、トランジスタＱ１，Ｑ２のエミッタサイズ比Ｎ（電流密度比）を適切な値に設定すれば、出力電圧ＶOUT の温度係数を零とすることができる。
【００２０】
また、本実施の形態の回路構成においては、トランジスタのコレクタ・エミッタ間飽和電圧ＶCESAT を 0.1Ｖ，トランジスタのベース・エミッタ間電圧ＶBEを 0.7Ｖとすると、出力電圧ＶOUT を約 0.1Ｖ〜 0.2Ｖに設定すれば、電源電圧ＶREF2が１Ｖで回路動作することが可能となる。
【００２１】
次に、第２の実施の形態について説明する。この実施の形態は、図２に示すように、図１に示した第１の実施の形態の出力端子ＶOUT とトランジスタＱ２のベース間に抵抗ＲＡを接続し、トランジスタＱ２のベースと基準電圧源ＶREF1との間に抵抗ＲＢを接続して構成したものである。
【００２２】
このように、出力端子ＶOUT とトランジスタＱ２のベース間に抵抗ＲＡを接続し、トランジスタＱ２のベースと基準電圧源ＶREF1との間に抵抗ＲＢを接続することで、差動増幅回路に電圧利得を持たせることによって、出力端子ＶOUT は約 0.1Ｖ〜約電源電圧ＶREF2まで設定することが可能となる。
【００２３】
図３は、本発明に係る定電圧出力回路の第３の実施の形態を示す回路構成図である。この実施の形態は、上述した第１の実施の形態におけるトランジスタの極性をＰＮＰ→ＮＰＮ，ＮＰＮ→ＰＮＰに変えて構成したものである。なお、極性を変えた各トランジスタは対応する符号にダッシュを付して示している。このように構成した定電圧出力回路は、電源電圧ＶREF2を基準とする定電圧回路を作ることができる。
【００２４】
図４は、本発明に係る定電圧出力回路の第４の実施の形態を示す回路構成図である。この実施の形態は、第１の実施の形態におけるカレントミラー回路を構成するトランジスタＱ３，Ｑ４の電流比を異なるようにするため、トランジスタＱ３，Ｑ４のエミッタサイズの比をＭとすることにより、差動増幅回路を構成しているトランジスタＱ１及びＱ２の電流比を異なるようにしたものである。これにより、トランジスタＱ１とＱ２のベース・エミッタ間電圧の電圧差ΔＶBEは、次式（８）で示されるようになる。
ＶBEQ1＝ＶT ×ln｛Ｉ1 ×Ｍ／（Ｍ＋１）／ＩS ｝
ＶBEQ2＝ＶT ×ln｛Ｉ1 ／（Ｍ＋１）／（Ｎ×ＩS ）｝
ΔＶBE＝ＶBEQ1−ＶBEQ2＝ＶT ×ln（Ｍ×Ｎ） ・・・・・・・・（８）
【００２５】
出力電圧ＶOUT は、次式（９）で示される。
ＶOUT ＝Ｖ1 ＋ＶT ×ln（Ｍ×Ｎ） ・・・・・・・・・・・・・（９）
【００２６】
この構成においては、特に第１の実施の形態で説明したトランジスタＱ１，Ｑ２のエミッタサイズの比を大きくすることなく、定電圧出力電圧ＶOUT を大きく設定することができる。
【００２７】
図５は、本発明に係る定電圧出力回路の第５の実施の形態を示す回路構成図である。この実施の形態は、第４の実施の形態におけるカレントミラー回路を構成するトランジスタＱ３，Ｑ４の電流比を異なるものとするため、トランジスタＱ３，Ｑ４の各エミッタと基準電圧源ＶREF1との間に抵抗Ｒ１，Ｒ２（＝Ｒ１×Ｌ）を、図示のように設けることにより、差動増幅回路を構成しているトランジスタＱ１及びＱ２の電流比を異なるようにしたものである。作用効果は、図４に示した第４の実施の形態と同様である。
【００２８】
図６は、本発明に係る定電圧出力回路の第６の実施の形態を示す回路構成図である。この実施の形態は、図１に示した第１の実施の形態における電圧発生部Ｖ１を、差動増幅回路を構成するトランジスタＱ１のエミッタ・ベース間に抵抗Ｒ３を接続し、トランジスタＱ１のベースと基準電圧源ＶREF1との間に抵抗Ｒ４を接続して、構成したものである。
【００２９】
このように構成した電圧発生部を備えた定電圧出力回路において、差動増幅回路のトランジスタＱ１のベース電圧ＶBQ1 は、トランジスタＱ１のベース・エミッタ間電圧をＶBEQ1とすると、次式（10）で示される。
ＶBQ1 ＝（Ｒ4 ／Ｒ3 ）×ＶBEQ1 ・・・・・・・・（10）
ここで、Ｒ4 ，Ｒ3 は各抵抗Ｒ４，Ｒ３の抵抗値である。
【００３０】
上記（10）式に示すように、前記負の温度係数を持つ電圧発生部を、抵抗２つで容易に設定することができる。なお、この第６の実施の形態における電圧発生部Ｖ１の構成は、図２〜図５に示した第２〜第５の各実施の形態における電圧発生部にも適用することができる。
【００３１】
図７は、本発明に係わる定電圧出力回路の第７の実施の形態を示す回路構成図である。この実施の形態は、電流源Ｉ３と、該電流源Ｉ３にエミッタを接続したＰＮＰトランジスタＱ６とを備え、トランジスタＱ１のベースとトランジスタＱ６のベースを接続し、トランジスタＱ６のエミッタ・ベース間に抵抗Ｒ５を接続し、トランジスタＱ１のベースと基準電源ＶREF1との間に抵抗Ｒ６を接続して、電圧発生部Ｖ１を構成するものである。
【００３２】
このように構成した定電圧出力回路においては、負の温度係数を持つ電圧発生部を、電流源Ｉ３とトランジスタＱ５と抵抗Ｒ５，Ｒ６とからなる簡単な構成で、尚且つ電流源Ｉ１に影響を与えることなく（すなわち差動増幅回路において発生させる電圧に影響しない）、独立して設定することができるという効果が得られる。
【００３３】
なお、この実施の形態は、図４に示した第４の実施の形態における電圧発生部に対して適用したものを示したが、この実施の形態における電圧発生部Ｖ１の構成は、図１〜図３，図５に示した第１〜第３及び第５の実施の形態における電圧発生部にも適用することができる。
【００３４】
図８は、本発明に係わる定電圧出力回路の第８の実施の形態を示す回路構成図である。この実施の形態は、図６に示した第６の実施の形態における差動増幅回路が、電流源Ｉ１に共通エミッタ接続するトランジスタＱ１及びトランジスタＱ２と、該トランジスタＱ１，Ｑ２の各コレクタに各々接続する抵抗Ｒ７と抵抗Ｒ８と、ベースを共通に接続しエミッタを抵抗Ｒ７とＲ８にそれぞれ接続し、コレクタをＰＮＰトランジスタＱ９，Ｑ10からなるカレントミラー回路に接続したＮＰＮトランジスタＱ７とトランジスタＱ８とで構成され、トランジスタＱ１，Ｑ２の各エミッタ面積、及び抵抗Ｒ７，Ｒ８の各抵抗値、及びトランジスタＱ７，Ｑ８の各エミッタサイズをそれぞれ異ならせるか、又はそれらのいずれかを異ならせるように構成したものである。なお、この実施の形態においては、更にトランジスタＱ７，Ｑ８のベースに、ベースとコレクタを接続したＮＰＮトランジスタＱ11が設けられており、該トランジスタＱ11のベースとコレクタには一端を電源電圧源ＶREF2に接続した電流源Ｉ４の他端を接続し、同じくトランジスタＱ11のエミッタには一端を基準電源ＶREF1に接続した抵抗Ｒ９の他端を接続している。またトランジスタＱ９のコレクタとトランジスタＱ７のコレクタにベースを接続し、エミッタを電源電圧源ＶREF2に接続し、コレクタを出力端子ＶOUT とトランジスタＱ２のベースと一端を基準電源ＶREF1に接続した電流源Ｉ５の他端とに接続した、ＰＮＰトランジスタＱ12を備えている。
【００３５】
このように構成した定電圧出力回路においては、トランジスタＱ１，Ｑ２のコレクタ電圧（抵抗Ｒ７，Ｒ８の電圧降下）を約 0.6Ｖ以下に設定することによって、トランジスタＱ１，Ｑ２のコレクタ・エミッタ間電圧ＶCESAT を充分確保でき、そのため電圧発生部Ｖ１による電圧Ｖ1 を数ｍＶから設定可能となるため、定電圧出力電圧ＶOUT を約数ｍＶから電源電圧ＶREF2まで出力させることが可能になる。
【００３６】
なお、この実施の形態において、トランジスタＱ９及びＱ10は、トランジスタＱ７及びＱ８のコレクタ電流を折り返す働きをするカレントミラー回路を構成している。またトランジスタＱ11は、トランジスタＱ７，Ｑ８のベース電圧を生成するバイアス回路の一部であり、トランジスタＱ７，Ｑ８のベース電圧ＶBQ7,Q8は、電流源Ｉ４の電流をＩ4 ，抵抗Ｒ９の抵抗値をＲ9 ，トランジスタＱ11のベース・エミッタ間電圧をＶBEQ11 とすると、次式（11）で表される。
ＶBQ7,Q8＝Ｉ4 ×Ｒ9 ＋ＶBEQ11 ・・・・・・・・（11）
また、トランジスタＱ12は、トランジスタＱ１，Ｑ２等からなる差動増幅回路の反転入力端子（トランジスタＱ２のベース）に負帰還させる働きと、出力ＶOUT の出力電流能力を上げる働きをする出力段トランジスタである。
【００３７】
【発明の効果】
以上実施の形態に基づいて説明したように、本発明に係る定電圧出力回路によれば、出力電圧の温度依存性がほとんどなく、従来のようなバンドギャップ定電圧（約1.25Ｖ）より小さい出力電圧を発生させることができ、したがって、電源電圧が１Ｖ以下の低電源電圧で動作をする高精度な定電圧出力回路を実現することができる。
【図面の簡単な説明】
【図１】 本発明に係る定電圧出力回路の第１の実施の形態を示す回路構成図である。
【図２】 本発明に係る定電圧出力回路の第２の実施の形態を示す回路構成図である。
【図３】 本発明に係る定電圧出力回路の第３の実施の形態を示す回路構成図である。
【図４】 本発明に係る定電圧出力回路の第４の実施の形態を示す回路構成図である。
【図５】 本発明に係る定電圧出力回路の第５の実施の形態を示す回路構成図である。
【図６】 本発明に係る定電圧出力回路の第６の実施の形態を示す回路構成図である。
【図７】 本発明に係る定電圧出力回路の第７の実施の形態を示す回路構成図である。
【図８】 本発明に係る定電圧出力回路の第８の実施の形態を示す回路構成図である。
【図９】 従来の定電圧出力回路の構成例を示す回路構成図である。
【符号の説明】
Ｖ１ 電圧発生部
Ｑ１，Ｑ２，Ｑ６，Ｑ９，Ｑ10，Ｑ12 ＰＮＰトランジスタ
Ｑ３，Ｑ４，Ｑ５，Ｑ７，Ｑ８，Ｑ11 ＮＰＮトランジスタ
Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５ 電流源
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６ 抵抗
Ｒ７，Ｒ８，Ｒ９，ＲＡ，ＲＢ 抵抗
ＶREF1 基準電圧源
ＶREF2 電源電圧源
ＶOUT 出力端子
【発明の属する技術分野】
この発明は、定電圧出力回路に関するもので、特に低い電源電圧でも動作し、温度補償もされた定電圧出力回路に関する。
【０００２】
【従来の技術】
従来、温度補償された定電圧出力回路として、図９に示すようなワイドラー型バンドギャップ基準電圧回路がよく知られている（「アナログ集積回路」グレイ／メイヤ共著、永田穣監訳、培風舘、1990年11月30日初版、第274 頁〜第275 頁）。図９に示す定電圧出力回路は、電流源Ｉ11及びバンドギャップ型定電圧源により構成され、バンドギャップ型定電圧源は、抵抗Ｒ11，トランジスタＱ11，抵抗Ｒ12，トランジスタＱ12，抵抗Ｒ13，及びトランジスタＱ13が図９に示すよう接続されて構成されている。上記電流源Ｉ11はバンドギャップ型定電圧源の駆動電流源として動作し、バンドギャップ型定電圧源は、トランジスタＱ11とトランジスタＱ12の電流密度比（単位エミッタサイズでの電流比）をＮに設定し、トランジスタＱ11とＱ12のベース・エミッタ間の差電圧ΔＶBEが、抵抗Ｒ11の端子間に発生するようにされている。トランジスタの電流増幅率が大きいものとすると、抵抗Ｒ12の端子間に発生する電圧ＶR12 は、次式（１）で示される。
ＶR12 ＝（Ｒ12／Ｒ11）×ΔＶBE ・・・・・・・・（１）
ここで、Ｒ12及びＲ11は各抵抗Ｒ12，Ｒ11の抵抗値とする。
【０００３】
また、トランジスタＱ11のベース・エミッタ間の電圧ＶBEQ11 と、トランジスタＱ12のベース・エミッタ間の電圧ＶBEQ12 は、ボルツマン定数Ｋ，トランジスタの飽和電流ＩS ，電子の電荷ｑを用いて、次式（２），（３）のように示される。
ＶBEQ11 ＝（ＫＴ／ｑ）×ln（ＩQ11 ／ＩS ） ・・・・・・・・（２）
ＶBEQ12 ＝（ＫＴ／ｑ）×ln（ＩQ12 ／ＩS ） ・・・・・・・・（３）
ここで、Ｔは絶対温度、ＩQ11 及びＩQ12 はトランジスタＱ11とＱ12の電流とする。
【０００４】
ＩQ11 ＝ＩQ12 ×Ｎと置き、トランジスタＱ11とＱ12のベース・エミッタ間の差電圧ΔＶBEを求めると、次式（４）で示される。
ΔＶBE＝ＶBEQ11 −ＶBEQ12 ＝（ＫＴ／ｑ）×lnＮ＝ＶT ×lnＮ
・・・・・・・・（４）
ここで、ＶT ＝（ＫＴ／ｑ）とする。
【０００５】
よって、バンドギャップ型定電圧源の出力電圧ＶOUT は、次式（５）で示される。
ＶOUT ＝ＶBEQ13 ＋ＶR12 ＝ＶBEQ13 ＋（Ｒ12／Ｒ11）×ＶT ×lnＮ
・・・・・・・・（５）
ここで、ＶBEQ13 はトランジスタＱ13のベース・エミッタ間電圧である。
【０００６】
出力電圧ＶOUT を示す（５）式を温度補償に関し考察すると、（５）式の右辺第１項のＶBEQ13 は、周知のようにシリコンＰ−Ｎ接合の順方向電圧降下と等価の約−２ｍＶ／℃という負の温度係数を有し、右辺第２項のＶT は約＋0.085 ｍＶ／℃という正の温度係数を有している。したがって、Ｒ11，Ｒ12の抵抗比とトランジスタＱ11とＱ12の電流比を適切な値に設定することによって、出力電圧ＶOUT の温度特性を零にすることができる。
【０００７】
トランジスタのベース・エミッタ間電圧ＶBEを 0.7Ｖ程度とし、温度特性が零になるように各抵抗値を設定すると、出力電圧ＶOUT は、およそ1.25Ｖ程度となる。
【０００８】
【発明が解決しようとする課題】
ところで、近年電子機器の小型化にともない、省電力化及び低電圧化の要求が高くなってきている。例えば、小型で出力電圧が１Ｖ以下の電池を使用して、温度補償された基準電圧を発生する定電圧回路が必要とされてきている。しかしながら、図９に示す従来の定電圧回路では、温度補償された出力電圧ＶOUT は上述したように1.25Ｖであるので、上記で要求されるような低電圧動作を満足させることができない。
【０００９】
このような観点から本発明は、温度補償された定電圧回路における上記問題点を解消するためになされたもので、低電源電圧（電源電圧が１Ｖ以下）でも動作可能で、従来と同等に温度補償された定電圧出力回路を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
上記問題点を解決するため、請求項１に係る発明の定電圧出力回路は、所定の電圧を発生する電圧発生部と、前記所定の電圧を入力電圧とする差動増幅回路とを備え、当該定電圧出力回路の出力となる前記差動増幅回路の出力電圧は、前記入力電圧と前記差動増幅回路の増幅電圧の和であり、前記増幅電圧の温度係数は、前記入力電圧の温度係数と逆であり、前記差動増幅回路は、第１の電流源にエミッタを接続し、ベースに前記入力電圧が入力される第１のトランジスタと、前記第１の電流源にエミッタを接続し、ベースに前記出力電圧が出力される第２のトランジスタと、前記第１のトランジスタ及び前記第２のトランジスタの各コレクタに接続した第１のカレントミラー回路とを備え、前記第１のトランジスタと前記第２のトランジスタは、エミッタサイズ比は異ならせて構成されており、前記電圧発生部は、第２の電流源と、該第２の電流源にエミッタを接続しベースを前記第１のトランジスタのベースに接続しコレクタを第１の基準電圧源に接続した第５のトランジスタと、該第５のトランジスタのエミッタ・ベース間に接続した第３の抵抗と、前記第１のトランジスタのベースと前記第１の基準電圧源との間に接続した第４の抵抗とを備えることを特徴とするものである。
【００１１】
このように構成した定電圧出力回路においては、前記差動増幅回路の出力電圧は、前記入力電圧と前記差動増幅回路の増幅電圧の和であり、前記増幅電圧の温度係数は、前記入力電圧の温度係数と逆であるように構成しているので、温度依存性のない定電圧出力電圧を得ることができ、また、前記電圧発生部は、第２の電流源と、該第２の電流源にエミッタを接続しベースを前記第１のトランジスタのベースに接続しコレクタを第１の基準電圧源に接続した第５のトランジスタと、該第５のトランジスタのエミッタ・ベース間に接続した第３の抵抗と、前記第１のトランジスタのベースと前記第１の基準電圧源との間に接続した第４の抵抗とを備えて構成しているので、電圧発生部を簡単な構成で、尚且つ差動増幅回路の電流源に影響を与えることなく、独立して入力電圧を設定することができる。なお、この請求項１に係る発明に関する実施の形態としては、図１〜図８に示す全ての実施の形態が関連するが、特に図７に示す実施の形態が対応している。
【００１２】
請求項２に係る発明の定電圧出力回路は、所定の電圧を発生する電圧発生部と、前記所定の電圧を入力電圧とする差動増幅回路とを備え、当該定電圧出力回路の出力となる前記差動増幅回路の出力電圧は、前記入力電圧と前記差動増幅回路の増幅電圧の和であり、前記増幅電圧の温度係数は、前記入力電圧の温度係数と逆であり、前記差動増幅回路は、第１の電流源にエミッタを接続し、ベースに前記入力電圧が入力される第１のトランジスタと、前記第１の電流源にエミッタを接続し、ベースに前記出力電圧が出力される第２のトランジスタと、前記第１のトランジスタのコレクタに接続した第３のトランジスタと、前記第２のトランジスタのコレクタに接続した第４のトランジスタを有する第１のカレントミラー回路とを備え、前記第３のトランジスタと前記第４のトランジスタの電流比は異なるように設定されており、前記電圧発生部は、第２の電流源と、該第２の電流源にエミッタを接続しベースを前記第１のトランジスタのベースに接続しコレクタを第１の基準電圧源に接続した第５のトランジスタと、該第５のトランジスタのエミッタ・ベース間に接続した第３の抵抗と、前記第１のトランジスタのベースと前記第１の基準電圧源との間に接続した第４の抵抗とを備えることを特徴とするものである。
【００１３】
このように構成した定電圧出力回路においては、請求項１に係る発明と同様に、前記差動増幅回路の出力電圧は、前記入力電圧と前記差動増幅回路の増幅電圧の和であり、前記増幅電圧の温度係数は、前記入力電圧の温度係数と逆であるように構成しているので、温度依存性のない定電圧出力電圧を得ることができ、また、前記電圧発生部は、第２の電流源と、該第２の電流源にエミッタを接続しベースを前記第１のトランジスタのベースに接続しコレクタを第１の基準電圧源に接続した第５のトランジスタと、該第５のトランジスタのエミッタ・ベース間に接続した第３の抵抗と、前記第１のトランジスタのベースと前記第１の基準電圧源との間に接続した第４の抵抗とを備えて構成しているので、電圧発生部を簡単な構成で、尚且つ差動増幅回路の電流源に影響を与えることなく、独立して入力電圧を設定することができる。また、この構成の定電圧出力回路においては、特に、請求項１に係る定電圧出力回路のように前記第１，第２のトランジスタのエミッタサイズ比を大きくすることなく、差動増幅回路で発生する電圧を大きく設定することができる。なお、この請求項２に係る発明に関する実施の形態としては、図４，５，６，７に示す実施の形態が関連するが、特に、図７に示す実施の形態が対応している。
【００１４】
請求項３に係る発明の定電圧出力回路は、所定の電圧を発生する電圧発生部と、前記所定の電圧を入力電圧とする差動増幅回路とを備え、当該定電圧出力回路の出力となる前記差動増幅回路の出力電圧は、前記入力電圧と前記差動増幅回路の増幅電圧の和であり、前記増幅電圧の温度係数は、前記入力電圧の温度係数と逆であり、前記差動増幅回路は、第１の電流源にエミッタを接続し、ベースに前記入力電圧が入力される第１のトランジスタと、前記第１の電流源にエミッタを接続し、ベースに前記出力電圧が出力される第２のトランジスタと、第１の端子を前記第１のトランジスタのコレクタに接続し、第２の端子を基準電圧源に接続した第５の抵抗と、第１の端子を前記第２のトランジスタのコレクタに接続し、第２の端子を前記基準電圧源に接続した第６の抵抗と、エミッタを前記第５の抵抗の第１の端子に接続し、コレクタを第２のカレントミラー回路に接続した第６のトランジスタと、エミッタを前記第６の抵抗の第１の端子に接続し、コレクタを前記第２のカレントミラー回路に接続した第７のトランジスタと、前記第６のトランジスタのベース及び前記第７のトランジスタのベースにバイアス電圧を供給するバイアス回路とを備え、前記第１，第２のトランジスタのエミッタサイズ、及び前記第５，第６の抵抗の抵抗値、及び前記第６，第７のトランジスタのエミッタサイズを、それぞれ又はそれらのいずれかを互いに異なるように設定して構成していることを特徴とするものである。
【００１５】
このように構成した定電圧出力回路においては、請求項１に係る発明と同様に、前記差動増幅回路の出力電圧は、前記入力電圧と前記差動増幅回路の増幅電圧の和であり、前記増幅電圧の温度係数は、前記入力電圧の温度係数と逆であるように構成しているので、温度依存性のない定電圧出力電圧を得ることができ、また、前記差動増幅回路を上記のように構成することにより、第１及び第２のトランジスタのコレクタ・エミッタ間電圧を十分に確保でき、それにより電圧発生部で発生する入力電圧を数ｍＶから設定可能となり、定電圧出力電圧を約数ｍＶから電源電圧まで、出力させることが可能となる。。なお、この請求項３に係る発明に関する実施の形態としては、図８に示す実施の形態が対応している。
【００１６】
【発明の実施の形態】
次に、実施の形態について説明する。図１は、本発明に係わる定電圧出力回路の第１の実施の形態を示す回路構成図である。図１において、Ｑ１，Ｑ２はＰＮＰトランジスタで、該ＰＮＰトランジスタＱ１，Ｑ２の各エミッタには共通にバイアス電流源Ｉ１を接続し、トランジスタＱ１，Ｑ２の各コレクタにはカレントミラー回路（第１のカレントミラー回路）を構成するＮＰＮトランジスタＱ３，Ｑ４をそれぞれ接続し、トランジスタＱ１のコレクタに出力段トランジスタＱ５のベースを接続することにより差動増幅回路が構成されている。そして、該差動増幅回路の入力端子（トランジスタＱ１のベース）に、負の温度係数を有する電圧Ｖ1 を発生する電圧発生部Ｖ１を、基準電圧源（第１の基準電圧源）ＶREF1との間に接続して、定電圧出力回路を構成している。なお、図１においてＩ２は出力段トランジスタＱ５のバイアス電流源、ＶREF2は電源電圧源（第２の基準電圧源）を示しており、定電圧出力回路の出力端子ＶOUT は、トランジスタＱ２のベースと電流源Ｉ２とトランジスタＱ５のコレクタの接続点より取り出されている。
【００１７】
このように構成した定電圧出力回路において、差動増幅回路を構成しているトランジスタＱ１及びＱ２のエミッタサイズの比をＮとすると、ＮＰＮトランジスタＱ３とＱ４より構成されるカレントミラー回路により、トランジスタＱ１とＱ２の電流は、等しくなるように動作する。そのため、トランジスタＱ１とＱ２のベース・エミッタ間電圧の電圧差ΔＶBEは、次式（６）で示される。
ＶBEQ1＝ＶT ×ln（Ｉ1 ／２／ＩS ）
ＶBEQ2＝ＶT ×ln｛Ｉ1 ／２／（Ｎ×ＩS ）｝
ΔＶBE＝ＶBEQ1−ＶBEQ2＝ＶT ×lnＮ ・・・・・・・・・・・・（６）
【００１８】
出力電圧ＶOUT は、次式（７）で示される。
ＶOUT ＝Ｖ1 ＋ＶT ×lnＮ ・・・・・・・・・・・（７）
【００１９】
よって、出力電圧ＶOUT は、上式右辺１項の負の温度係数を持つ電圧Ｖ1 と、右辺２項の正の温度係数を持つ電圧ＶT ×lnＮを加算した電圧であるので、トランジスタＱ１，Ｑ２のエミッタサイズ比Ｎ（電流密度比）を適切な値に設定すれば、出力電圧ＶOUT の温度係数を零とすることができる。
【００２０】
また、本実施の形態の回路構成においては、トランジスタのコレクタ・エミッタ間飽和電圧ＶCESAT を 0.1Ｖ，トランジスタのベース・エミッタ間電圧ＶBEを 0.7Ｖとすると、出力電圧ＶOUT を約 0.1Ｖ〜 0.2Ｖに設定すれば、電源電圧ＶREF2が１Ｖで回路動作することが可能となる。
【００２１】
次に、第２の実施の形態について説明する。この実施の形態は、図２に示すように、図１に示した第１の実施の形態の出力端子ＶOUT とトランジスタＱ２のベース間に抵抗ＲＡを接続し、トランジスタＱ２のベースと基準電圧源ＶREF1との間に抵抗ＲＢを接続して構成したものである。
【００２２】
このように、出力端子ＶOUT とトランジスタＱ２のベース間に抵抗ＲＡを接続し、トランジスタＱ２のベースと基準電圧源ＶREF1との間に抵抗ＲＢを接続することで、差動増幅回路に電圧利得を持たせることによって、出力端子ＶOUT は約 0.1Ｖ〜約電源電圧ＶREF2まで設定することが可能となる。
【００２３】
図３は、本発明に係る定電圧出力回路の第３の実施の形態を示す回路構成図である。この実施の形態は、上述した第１の実施の形態におけるトランジスタの極性をＰＮＰ→ＮＰＮ，ＮＰＮ→ＰＮＰに変えて構成したものである。なお、極性を変えた各トランジスタは対応する符号にダッシュを付して示している。このように構成した定電圧出力回路は、電源電圧ＶREF2を基準とする定電圧回路を作ることができる。
【００２４】
図４は、本発明に係る定電圧出力回路の第４の実施の形態を示す回路構成図である。この実施の形態は、第１の実施の形態におけるカレントミラー回路を構成するトランジスタＱ３，Ｑ４の電流比を異なるようにするため、トランジスタＱ３，Ｑ４のエミッタサイズの比をＭとすることにより、差動増幅回路を構成しているトランジスタＱ１及びＱ２の電流比を異なるようにしたものである。これにより、トランジスタＱ１とＱ２のベース・エミッタ間電圧の電圧差ΔＶBEは、次式（８）で示されるようになる。
ＶBEQ1＝ＶT ×ln｛Ｉ1 ×Ｍ／（Ｍ＋１）／ＩS ｝
ＶBEQ2＝ＶT ×ln｛Ｉ1 ／（Ｍ＋１）／（Ｎ×ＩS ）｝
ΔＶBE＝ＶBEQ1−ＶBEQ2＝ＶT ×ln（Ｍ×Ｎ） ・・・・・・・・（８）
【００２５】
出力電圧ＶOUT は、次式（９）で示される。
ＶOUT ＝Ｖ1 ＋ＶT ×ln（Ｍ×Ｎ） ・・・・・・・・・・・・・（９）
【００２６】
この構成においては、特に第１の実施の形態で説明したトランジスタＱ１，Ｑ２のエミッタサイズの比を大きくすることなく、定電圧出力電圧ＶOUT を大きく設定することができる。
【００２７】
図５は、本発明に係る定電圧出力回路の第５の実施の形態を示す回路構成図である。この実施の形態は、第４の実施の形態におけるカレントミラー回路を構成するトランジスタＱ３，Ｑ４の電流比を異なるものとするため、トランジスタＱ３，Ｑ４の各エミッタと基準電圧源ＶREF1との間に抵抗Ｒ１，Ｒ２（＝Ｒ１×Ｌ）を、図示のように設けることにより、差動増幅回路を構成しているトランジスタＱ１及びＱ２の電流比を異なるようにしたものである。作用効果は、図４に示した第４の実施の形態と同様である。
【００２８】
図６は、本発明に係る定電圧出力回路の第６の実施の形態を示す回路構成図である。この実施の形態は、図１に示した第１の実施の形態における電圧発生部Ｖ１を、差動増幅回路を構成するトランジスタＱ１のエミッタ・ベース間に抵抗Ｒ３を接続し、トランジスタＱ１のベースと基準電圧源ＶREF1との間に抵抗Ｒ４を接続して、構成したものである。
【００２９】
このように構成した電圧発生部を備えた定電圧出力回路において、差動増幅回路のトランジスタＱ１のベース電圧ＶBQ1 は、トランジスタＱ１のベース・エミッタ間電圧をＶBEQ1とすると、次式（10）で示される。
ＶBQ1 ＝（Ｒ4 ／Ｒ3 ）×ＶBEQ1 ・・・・・・・・（10）
ここで、Ｒ4 ，Ｒ3 は各抵抗Ｒ４，Ｒ３の抵抗値である。
【００３０】
上記（10）式に示すように、前記負の温度係数を持つ電圧発生部を、抵抗２つで容易に設定することができる。なお、この第６の実施の形態における電圧発生部Ｖ１の構成は、図２〜図５に示した第２〜第５の各実施の形態における電圧発生部にも適用することができる。
【００３１】
図７は、本発明に係わる定電圧出力回路の第７の実施の形態を示す回路構成図である。この実施の形態は、電流源Ｉ３と、該電流源Ｉ３にエミッタを接続したＰＮＰトランジスタＱ６とを備え、トランジスタＱ１のベースとトランジスタＱ６のベースを接続し、トランジスタＱ６のエミッタ・ベース間に抵抗Ｒ５を接続し、トランジスタＱ１のベースと基準電源ＶREF1との間に抵抗Ｒ６を接続して、電圧発生部Ｖ１を構成するものである。
【００３２】
このように構成した定電圧出力回路においては、負の温度係数を持つ電圧発生部を、電流源Ｉ３とトランジスタＱ５と抵抗Ｒ５，Ｒ６とからなる簡単な構成で、尚且つ電流源Ｉ１に影響を与えることなく（すなわち差動増幅回路において発生させる電圧に影響しない）、独立して設定することができるという効果が得られる。
【００３３】
なお、この実施の形態は、図４に示した第４の実施の形態における電圧発生部に対して適用したものを示したが、この実施の形態における電圧発生部Ｖ１の構成は、図１〜図３，図５に示した第１〜第３及び第５の実施の形態における電圧発生部にも適用することができる。
【００３４】
図８は、本発明に係わる定電圧出力回路の第８の実施の形態を示す回路構成図である。この実施の形態は、図６に示した第６の実施の形態における差動増幅回路が、電流源Ｉ１に共通エミッタ接続するトランジスタＱ１及びトランジスタＱ２と、該トランジスタＱ１，Ｑ２の各コレクタに各々接続する抵抗Ｒ７と抵抗Ｒ８と、ベースを共通に接続しエミッタを抵抗Ｒ７とＲ８にそれぞれ接続し、コレクタをＰＮＰトランジスタＱ９，Ｑ10からなるカレントミラー回路に接続したＮＰＮトランジスタＱ７とトランジスタＱ８とで構成され、トランジスタＱ１，Ｑ２の各エミッタ面積、及び抵抗Ｒ７，Ｒ８の各抵抗値、及びトランジスタＱ７，Ｑ８の各エミッタサイズをそれぞれ異ならせるか、又はそれらのいずれかを異ならせるように構成したものである。なお、この実施の形態においては、更にトランジスタＱ７，Ｑ８のベースに、ベースとコレクタを接続したＮＰＮトランジスタＱ11が設けられており、該トランジスタＱ11のベースとコレクタには一端を電源電圧源ＶREF2に接続した電流源Ｉ４の他端を接続し、同じくトランジスタＱ11のエミッタには一端を基準電源ＶREF1に接続した抵抗Ｒ９の他端を接続している。またトランジスタＱ９のコレクタとトランジスタＱ７のコレクタにベースを接続し、エミッタを電源電圧源ＶREF2に接続し、コレクタを出力端子ＶOUT とトランジスタＱ２のベースと一端を基準電源ＶREF1に接続した電流源Ｉ５の他端とに接続した、ＰＮＰトランジスタＱ12を備えている。
【００３５】
このように構成した定電圧出力回路においては、トランジスタＱ１，Ｑ２のコレクタ電圧（抵抗Ｒ７，Ｒ８の電圧降下）を約 0.6Ｖ以下に設定することによって、トランジスタＱ１，Ｑ２のコレクタ・エミッタ間電圧ＶCESAT を充分確保でき、そのため電圧発生部Ｖ１による電圧Ｖ1 を数ｍＶから設定可能となるため、定電圧出力電圧ＶOUT を約数ｍＶから電源電圧ＶREF2まで出力させることが可能になる。
【００３６】
なお、この実施の形態において、トランジスタＱ９及びＱ10は、トランジスタＱ７及びＱ８のコレクタ電流を折り返す働きをするカレントミラー回路を構成している。またトランジスタＱ11は、トランジスタＱ７，Ｑ８のベース電圧を生成するバイアス回路の一部であり、トランジスタＱ７，Ｑ８のベース電圧ＶBQ7,Q8は、電流源Ｉ４の電流をＩ4 ，抵抗Ｒ９の抵抗値をＲ9 ，トランジスタＱ11のベース・エミッタ間電圧をＶBEQ11 とすると、次式（11）で表される。
ＶBQ7,Q8＝Ｉ4 ×Ｒ9 ＋ＶBEQ11 ・・・・・・・・（11）
また、トランジスタＱ12は、トランジスタＱ１，Ｑ２等からなる差動増幅回路の反転入力端子（トランジスタＱ２のベース）に負帰還させる働きと、出力ＶOUT の出力電流能力を上げる働きをする出力段トランジスタである。
【００３７】
【発明の効果】
以上実施の形態に基づいて説明したように、本発明に係る定電圧出力回路によれば、出力電圧の温度依存性がほとんどなく、従来のようなバンドギャップ定電圧（約1.25Ｖ）より小さい出力電圧を発生させることができ、したがって、電源電圧が１Ｖ以下の低電源電圧で動作をする高精度な定電圧出力回路を実現することができる。
【図面の簡単な説明】
【図１】 本発明に係る定電圧出力回路の第１の実施の形態を示す回路構成図である。
【図２】 本発明に係る定電圧出力回路の第２の実施の形態を示す回路構成図である。
【図３】 本発明に係る定電圧出力回路の第３の実施の形態を示す回路構成図である。
【図４】 本発明に係る定電圧出力回路の第４の実施の形態を示す回路構成図である。
【図５】 本発明に係る定電圧出力回路の第５の実施の形態を示す回路構成図である。
【図６】 本発明に係る定電圧出力回路の第６の実施の形態を示す回路構成図である。
【図７】 本発明に係る定電圧出力回路の第７の実施の形態を示す回路構成図である。
【図８】 本発明に係る定電圧出力回路の第８の実施の形態を示す回路構成図である。
【図９】 従来の定電圧出力回路の構成例を示す回路構成図である。
【符号の説明】
Ｖ１ 電圧発生部
Ｑ１，Ｑ２，Ｑ６，Ｑ９，Ｑ10，Ｑ12 ＰＮＰトランジスタ
Ｑ３，Ｑ４，Ｑ５，Ｑ７，Ｑ８，Ｑ11 ＮＰＮトランジスタ
Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５ 電流源
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６ 抵抗
Ｒ７，Ｒ８，Ｒ９，ＲＡ，ＲＢ 抵抗
ＶREF1 基準電圧源
ＶREF2 電源電圧源
ＶOUT 出力端子
Claims (3)
- 所定の電圧を発生する電圧発生部と、
前記所定の電圧を入力電圧とする差動増幅回路とを備え、
当該定電圧出力回路の出力となる前記差動増幅回路の出力電圧は、前記入力電圧と前記差動増幅回路の増幅電圧の和であり、前記増幅電圧の温度係数は、前記入力電圧の温度係数と逆であり、
前記差動増幅回路は、
第１の電流源にエミッタを接続し、ベースに前記入力電圧が入力される第１のトランジスタと、
前記第１の電流源にエミッタを接続し、ベースに前記出力電圧が出力される第２のトランジスタと、
前記第１のトランジスタ及び前記第２のトランジスタの各コレクタに接続した第１のカレントミラー回路とを備え、
前記第１のトランジスタと前記第２のトランジスタは、エミッタサイズ比は異ならせて構成されており、
前記電圧発生部は、
第２の電流源と、
該第２の電流源にエミッタを接続しベースを前記第１のトランジスタのベースに接続しコレクタを第１の基準電圧源に接続した第５のトランジスタと、
該第５のトランジスタのエミッタ・ベース間に接続した第３の抵抗と、
前記第１のトランジスタのベースと前記第１の基準電圧源との間に接続した第４の抵抗とを備えることを特徴とする定電圧出力回路。 - 所定の電圧を発生する電圧発生部と、
前記所定の電圧を入力電圧とする差動増幅回路とを備え、
当該定電圧出力回路の出力となる前記差動増幅回路の出力電圧は、前記入力電圧と前記差動増幅回路の増幅電圧の和であり、前記増幅電圧の温度係数は、前記入力電圧の温度係数と逆であり、
前記差動増幅回路は、
第１の電流源にエミッタを接続し、ベースに前記入力電圧が入力される第１のトランジスタと、
前記第１の電流源にエミッタを接続し、ベースに前記出力電圧が出力される第２のトランジスタと、
前記第１のトランジスタのコレクタに接続した第３のトランジスタと、前記第２のトランジスタのコレクタに接続した第４のトランジスタを有する第１のカレントミラー回路とを備え、
前記第３のトランジスタと前記第４のトランジスタの電流比は異なるように設定されており、
前記電圧発生部は、
第２の電流源と、
該第２の電流源にエミッタを接続しベースを前記第１のトランジスタのベースに接続しコレクタを第１の基準電圧源に接続した第５のトランジスタと、
該第５のトランジスタのエミッタ・ベース間に接続した第３の抵抗と、
前記第１のトランジスタのベースと前記第１の基準電圧源との間に接続した第４の抵抗とを備えることを特徴とする定電圧出力回路。 - 所定の電圧を発生する電圧発生部と、
前記所定の電圧を入力電圧とする差動増幅回路とを備え、
当該定電圧出力回路の出力となる前記差動増幅回路の出力電圧は、前記入力電圧と前記差動増幅回路の増幅電圧の和であり、前記増幅電圧の温度係数は、前記入力電圧の温度係数と逆であり、
前記差動増幅回路は、
第１の電流源にエミッタを接続し、ベースに前記入力電圧が入力される第１のトランジスタと、
前記第１の電流源にエミッタを接続し、ベースに前記出力電圧が出力される第２のトランジスタと、
第１の端子を前記第１のトランジスタのコレクタに接続し、第２の端子を基準電圧源に接続した第５の抵抗と、
第１の端子を前記第２のトランジスタのコレクタに接続し、第２の端子を前記基準電圧源に接続した第６の抵抗と、
エミッタを前記第５の抵抗の第１の端子に接続し、コレクタを第２のカレントミラー回路に接続した第６のトランジスタと、
エミッタを前記第６の抵抗の第１の端子に接続し、コレクタを前記第２のカレントミラー回路に接続した第７のトランジスタと、
前記第６のトランジスタのベース及び前記第７のトランジスタのベースにバイアス電圧を供給するバイアス回路とを備え、
前記第１，第２のトランジスタのエミッタサイズ、及び前記第５，第６の抵抗の抵抗値、及び前記第６，第７のトランジスタのエミッタサイズを、それぞれ又はそれらのいずれかを互いに異なるように設定して構成していることを特徴とする定電圧出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297914A JP4674947B2 (ja) | 2000-09-29 | 2000-09-29 | 定電圧出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297914A JP4674947B2 (ja) | 2000-09-29 | 2000-09-29 | 定電圧出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002108467A JP2002108467A (ja) | 2002-04-10 |
| JP4674947B2 true JP4674947B2 (ja) | 2011-04-20 |
Family
ID=18779952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000297914A Expired - Fee Related JP4674947B2 (ja) | 2000-09-29 | 2000-09-29 | 定電圧出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4674947B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7164308B2 (en) * | 2003-01-17 | 2007-01-16 | International Rectifier Corporation | Temperature compensated bandgap voltage reference |
| KR20040084176A (ko) * | 2003-03-27 | 2004-10-06 | 엘지전자 주식회사 | 전류 기준회로 |
| JP4642364B2 (ja) * | 2004-03-17 | 2011-03-02 | オリンパス株式会社 | 温度検出回路、温度検出装置、及び光電変換装置 |
| JP4601455B2 (ja) * | 2005-02-28 | 2010-12-22 | 三洋電機株式会社 | 負荷起動集積回路 |
| JP5220826B2 (ja) * | 2010-11-05 | 2013-06-26 | 株式会社半導体理工学研究センター | 基準電圧源回路 |
| JP5942175B1 (ja) * | 2015-02-27 | 2016-06-29 | Ｓｉｍｐｌｅｘ Ｑｕａｎｔｕｍ株式会社 | 電流源回路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57182220A (en) * | 1981-04-30 | 1982-11-10 | Toshiba Corp | Constant-current circuit |
| JPS61120219A (ja) * | 1984-11-16 | 1986-06-07 | Matsushita Electric Ind Co Ltd | 定電圧回路 |
| JPS6292505A (ja) * | 1985-10-17 | 1987-04-28 | Yokogawa Electric Corp | 差動増幅回路 |
| JPH01226015A (ja) * | 1988-03-04 | 1989-09-08 | Nec Corp | 定電流回路 |
| JPH02101510A (ja) * | 1988-10-11 | 1990-04-13 | Seiko Epson Corp | 集積回路 |
| JPH05119861A (ja) * | 1991-10-24 | 1993-05-18 | Mitsumi Electric Co Ltd | 定電圧回路 |
| JPH11161356A (ja) * | 1997-12-01 | 1999-06-18 | Mitsumi Electric Co Ltd | 温度補償回路及びこれを用いた基準電圧発生回路 |
-
2000
- 2000-09-29 JP JP2000297914A patent/JP4674947B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57182220A (en) * | 1981-04-30 | 1982-11-10 | Toshiba Corp | Constant-current circuit |
| JPS61120219A (ja) * | 1984-11-16 | 1986-06-07 | Matsushita Electric Ind Co Ltd | 定電圧回路 |
| JPS6292505A (ja) * | 1985-10-17 | 1987-04-28 | Yokogawa Electric Corp | 差動増幅回路 |
| JPH01226015A (ja) * | 1988-03-04 | 1989-09-08 | Nec Corp | 定電流回路 |
| JPH02101510A (ja) * | 1988-10-11 | 1990-04-13 | Seiko Epson Corp | 集積回路 |
| JPH05119861A (ja) * | 1991-10-24 | 1993-05-18 | Mitsumi Electric Co Ltd | 定電圧回路 |
| JPH11161356A (ja) * | 1997-12-01 | 1999-06-18 | Mitsumi Electric Co Ltd | 温度補償回路及びこれを用いた基準電圧発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002108467A (ja) | 2002-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0452645B2 (ja) | ||
| JPH0322723B2 (ja) | ||
| JP4674947B2 (ja) | 定電圧出力回路 | |
| JPS6154286B2 (ja) | ||
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JPH0851324A (ja) | バッファアンプ | |
| JPH05235661A (ja) | 定電流源回路 | |
| US4933578A (en) | Voltage follower circuit | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JP2629234B2 (ja) | 低電圧基準電源回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP3381100B2 (ja) | 増幅器 | |
| JP2554682B2 (ja) | 定電流発生回路 | |
| JP2005209053A (ja) | 基準電圧回路 | |
| JP3358301B2 (ja) | 定電圧発生回路 | |
| JP2855726B2 (ja) | 基準電圧発生回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH04229314A (ja) | 定電圧回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPS58146111A (ja) | 定電流回路 | |
| JPH04338811A (ja) | バンドギャップ基準電圧発生回路 | |
| JPS60142711A (ja) | 定電流発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070717 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |