JPS6111826A - 内蔵基準電位を有する比較器回路 - Google Patents
内蔵基準電位を有する比較器回路Info
- Publication number
- JPS6111826A JPS6111826A JP60129092A JP12909285A JPS6111826A JP S6111826 A JPS6111826 A JP S6111826A JP 60129092 A JP60129092 A JP 60129092A JP 12909285 A JP12909285 A JP 12909285A JP S6111826 A JPS6111826 A JP S6111826A
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- pair
- signal input
- operational amplifier
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
- H03F3/45547—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedforward means
- H03F3/45551—Measuring at the input circuit of the differential amplifier
- H03F3/45556—Controlling the input circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
本発明は、基準電位が内蔵即ちはめ込まれている比較器
回路に関する。この比較器は主に電圧レギュレータの切
換えに用いられるように意図されているが、差動入力端
子対が必要であり且つ入力基準が紙圧比較機能に用いら
れる場合の如何なる用途にも用いられ得る。スイツチン
ンレギュレータでは、多くの端子を回路機能Ｖｃｂてな
ければならない。例えば、タイミングコンデンサ端子と
共に電源端子及び接地端子がなければならない。制御（
即ち出力）エレメントは、エミッタ端子、コレクタ端子
及び電流制御端子を必要とする。斯くして、６個の一子
が与えられる。この比較器機能に反転入力及び非反転入
力が与えられると、８個の端子が必要になる。このデバ
イスが８ピンＩＣパツケージの中に収納でれる場合は、
独立の基糸電位端子に対する対策を行うことができない
。スイ、ツチングレギュレータをソースト、バック及び
フライバックモードで動作できるユニバーサルデバイス
にし且つこれを入手可能な最もＭ街的なパッケージの中
に収容することが強く要求される。
回路に関する。この比較器は主に電圧レギュレータの切
換えに用いられるように意図されているが、差動入力端
子対が必要であり且つ入力基準が紙圧比較機能に用いら
れる場合の如何なる用途にも用いられ得る。スイツチン
ンレギュレータでは、多くの端子を回路機能Ｖｃｂてな
ければならない。例えば、タイミングコンデンサ端子と
共に電源端子及び接地端子がなければならない。制御（
即ち出力）エレメントは、エミッタ端子、コレクタ端子
及び電流制御端子を必要とする。斯くして、６個の一子
が与えられる。この比較器機能に反転入力及び非反転入
力が与えられると、８個の端子が必要になる。このデバ
イスが８ピンＩＣパツケージの中に収納でれる場合は、
独立の基糸電位端子に対する対策を行うことができない
。スイ、ツチングレギュレータをソースト、バック及び
フライバックモードで動作できるユニバーサルデバイス
にし且つこれを入手可能な最もＭ街的なパッケージの中
に収容することが強く要求される。
これはよく知られた８ピンモールドＤ工Ｐである。
フライバックモート９は反転極性出力を生ずるため、比
較器は標準入力だけではなく反転入力を受けることがで
きなければならない。これは、基準ピンが得られないこ
とを意味している。市販のレギュレータの中には、１つ
の入力ピンがない比較器もある。フライバックモードで
作動するこれらのデバイスに対しては、単位利得インバ
ータの形をとる別の工、Ｃをこの回路に付加してこれに
結合しなければならない。
較器は標準入力だけではなく反転入力を受けることがで
きなければならない。これは、基準ピンが得られないこ
とを意味している。市販のレギュレータの中には、１つ
の入力ピンがない比較器もある。フライバックモードで
作動するこれらのデバイスに対しては、単位利得インバ
ータの形をとる別の工、Ｃをこの回路に付加してこれに
結合しなければならない。
発明の要約
本発明の目的は、入力電流が流れない時に両入力が基準
Ｘ王にて作動するように基準電位を比較器回路の入力部
に組込むことにある。
Ｘ王にて作動するように基準電位を比較器回路の入力部
に組込むことにある。
本発明の別の目的は、比較器回路が基準ピンを必要とす
ることなく包装されるようにするために信号入力端子（
（基準゛電位が配設されている比較器回路を構成するこ
とにある。
ることなく包装されるようにするために信号入力端子（
（基準゛電位が配設されている比較器回路を構成するこ
とにある。
上記及び他の諸口的は、従来の差動比較器回路にバイア
ス回路を付加することによって達成される。信号入力端
子の各々には、電流ソース及び電流シンクが配設される
。１対（ソース又はシンク）が、所定のバイアス電圧し
くルを供給するように制御される。この制御は、一方の
入力を基準電位のソースに結合せしめた制御演算増幅器
を用いて達成される。他方の入力は、共通モード電圧に
応答するように、信号入力端子の両方に等しく結合され
ている。この演算増幅器出力を用いて電流ソースあるい
は電流シンクを駆動するが、これは、共通モード電位が
所望の基準電位に等しくなるようにするためである。こ
の結果、内部で発生した基準電位が、両方の信号入力端
子に適用され、これにより、電圧基準ピンの必要がなく
なる。どの入力が駆動きれているかに関゛わらず、他方
の入力は、共通モート″電位が基準電位になるレベルに
付勢される。
ス回路を付加することによって達成される。信号入力端
子の各々には、電流ソース及び電流シンクが配設される
。１対（ソース又はシンク）が、所定のバイアス電圧し
くルを供給するように制御される。この制御は、一方の
入力を基準電位のソースに結合せしめた制御演算増幅器
を用いて達成される。他方の入力は、共通モード電圧に
応答するように、信号入力端子の両方に等しく結合され
ている。この演算増幅器出力を用いて電流ソースあるい
は電流シンクを駆動するが、これは、共通モード電位が
所望の基準電位に等しくなるようにするためである。こ
の結果、内部で発生した基準電位が、両方の信号入力端
子に適用され、これにより、電圧基準ピンの必要がなく
なる。どの入力が駆動きれているかに関゛わらず、他方
の入力は、共通モート″電位が基準電位になるレベルに
付勢される。
発明の説明
第１図の回路を見ると、子端子１０と−（即ち接地）端
子１１との間に■。。電源が接続でれている。
子１１との間に■。。電源が接続でれている。
本図面に示される回路は、主に、従来のシリコンｐｎ接
合分離モノリシックＩＣ型に用いられるように意図され
ている。しかしながら・、ここで了解すべきことは、本
発明は個別回路あるいは他の回路の構造に適用されるこ
とである。
合分離モノリシックＩＣ型に用いられるように意図され
ている。しかしながら・、ここで了解すべきことは、本
発明は個別回路あるいは他の回路の構造に適用されるこ
とである。
この回路の中心は、比較器１２でアシ、この比較器１２
は出力端子１３及び差動入力端子１４及び１５を有して
いる。整合された対の電流シンク１６及び１７が入力端
子１４及び１５と大地との間にそれぞれ接合されている
。整合ちれたＮＰＮ トランジスタ１８及び１９がそれ
ぞれ、＋ｖｏｏと端子１４及び１５との間に結合された
制御された電流源として作用する。抵抗２０及び２１は
整合されておシ、それぞれ端子１４及び１５から制御演
算増幅器２２０反転入力に結合されている。非反転入力
は、端子２３のｖＲＥＦに結合されている。抵抗２０及
び２１は整合されているため、平均入力即ち端子１４及
び１５の共通モード電圧は、反転入力に適用される。制
御演算増幅器２２は、トランジスタ１８牟び１９の共通
モード電圧がｖＲＥＦに等しくなる点への導通を行う。
は出力端子１３及び差動入力端子１４及び１５を有して
いる。整合された対の電流シンク１６及び１７が入力端
子１４及び１５と大地との間にそれぞれ接合されている
。整合ちれたＮＰＮ トランジスタ１８及び１９がそれ
ぞれ、＋ｖｏｏと端子１４及び１５との間に結合された
制御された電流源として作用する。抵抗２０及び２１は
整合されておシ、それぞれ端子１４及び１５から制御演
算増幅器２２０反転入力に結合されている。非反転入力
は、端子２３のｖＲＥＦに結合されている。抵抗２０及
び２１は整合されているため、平均入力即ち端子１４及
び１５の共通モード電圧は、反転入力に適用される。制
御演算増幅器２２は、トランジスタ１８牟び１９の共通
モード電圧がｖＲＥＦに等しくなる点への導通を行う。
実際は、電流シンク１６及び１７は、端子１４及び１５
を低レベルに引き、一方トランジスタ１８及び１９はこ
れらの端子を高レベルに引く。電源及びシンクの導通が
整′合すると、ｖＲＥＦ状態が達成される。ここで判る
ように、比較器１２は、作動入力に応答して、端子１３
に出力を供給する。
を低レベルに引き、一方トランジスタ１８及び１９はこ
れらの端子を高レベルに引く。電源及びシンクの導通が
整′合すると、ｖＲＥＦ状態が達成される。ここで判る
ように、比較器１２は、作動入力に応答して、端子１３
に出力を供給する。
第２図は、第１図の機能を達成する１つの方法を示す略
図である。部品が同一の所は、同一の参照数字を用いて
いる。
図である。部品が同一の所は、同一の参照数字を用いて
いる。
比較器］２は、差動的に結合式れたトランジスタ２５及
び２６から１搏成テれている。尚これらのトランジスタ
のテール電流は電流シンク２７によって決定される。負
荷トランジスタ２８及び２９は、トランジ、 スタ３０
に単一終端駆動を与える電流ミラーを形成しており、こ
のトランジスタ３０は、その負荷として作用する電流シ
ンク３１を有している共通エミッタ増幅器として作用す
る。この構成を用いると、端子１４が反転入力に且つ端
子１５が非反転入力になる。
び２６から１搏成テれている。尚これらのトランジスタ
のテール電流は電流シンク２７によって決定される。負
荷トランジスタ２８及び２９は、トランジ、 スタ３０
に単一終端駆動を与える電流ミラーを形成しており、こ
のトランジスタ３０は、その負荷として作用する電流シ
ンク３１を有している共通エミッタ増幅器として作用す
る。この構成を用いると、端子１４が反転入力に且つ端
子１５が非反転入力になる。
制量演算増幅器２２は、作動的に結合されたトランジス
タ３３及び３４から構成され、これらのトランジスタの
テール電流は電流シンク３５によって確立される。トラ
ンジスタ３６及び３７は、電流ミラー負荷として作動し
、これによシトランジスタエ８及び１９のベースに直接
結合されているノード３８に単一終端出力を与える。こ
の構成に於て、トランジスタ３３は、抵抗２０及び２１
の接合点に結合されている反転入力である。抵抗３９、
非反転入力トランジスタ３４を■ＲＦ、Ｆ端子２３に結
合、している。゛制御演算増幅器２２は、その直線範囲
に於て作動し、これにより入力端子１４及び１５をｖＲ
ＥＦレベルに付勢する。ｖＲＰ、Ｆ９都合のよい値は、
ｌボルトであり、この電圧の値は、回路の電圧レギュレ
ータ用途に於ける抵抗の計算を簡略にする。作動する場
合、端′＋１５°が端子１４よりもレベルが上に付勢さ
れると、出力端子１４は高レベルになる。端子１５が、
端子１４よりもしはルが下に付勢されると、出力端子１
３は低レベルになる。
タ３３及び３４から構成され、これらのトランジスタの
テール電流は電流シンク３５によって確立される。トラ
ンジスタ３６及び３７は、電流ミラー負荷として作動し
、これによシトランジスタエ８及び１９のベースに直接
結合されているノード３８に単一終端出力を与える。こ
の構成に於て、トランジスタ３３は、抵抗２０及び２１
の接合点に結合されている反転入力である。抵抗３９、
非反転入力トランジスタ３４を■ＲＦ、Ｆ端子２３に結
合、している。゛制御演算増幅器２２は、その直線範囲
に於て作動し、これにより入力端子１４及び１５をｖＲ
ＥＦレベルに付勢する。ｖＲＰ、Ｆ９都合のよい値は、
ｌボルトであり、この電圧の値は、回路の電圧レギュレ
ータ用途に於ける抵抗の計算を簡略にする。作動する場
合、端′＋１５°が端子１４よりもレベルが上に付勢さ
れると、出力端子１４は高レベルになる。端子１５が、
端子１４よりもしはルが下に付勢されると、出力端子１
３は低レベルになる。
第３図は、回路の電源部に於ける回路の代替実施例の略
図を示している。ここに於て、整合されたトランジスタ
１８及び１９は、ただ１つのトランジスタ４０と及び整
合された対の抵抗４１及び４２に櫨き侯えられている。
図を示している。ここに於て、整合されたトランジスタ
１８及び１９は、ただ１つのトランジスタ４０と及び整
合された対の抵抗４１及び４２に櫨き侯えられている。
トランジスタ４０は、全ソース電流を与えておシ、抵抗
４１及び４２はこの電流を所要の２つの部分に分ける。
４１及び４２はこの電流を所要の２つの部分に分ける。
実際は、特定の用途において、外部の負荷的なシンク電
流が用いられると、抵抗４１及び４２の両端には過大な
電圧降下が見られる。従って、第１図及び第２図の回路
が通常好ましい。
流が用いられると、抵抗４１及び４２の両端には過大な
電圧降下が見られる。従って、第１図及び第２図の回路
が通常好ましい。
第４図は、代替実施例を示しており、この実施例の場合
、第１図及び第２図の電流シンクがｉ”Ｊ Ｐ Ｎトラ
ンジスタ４３及び４４に置き換えられている。この場合
、定電流ソースＸ８′及び１９′が固定されている。ト
ランジスタ４３及び４４はフィート８バツク位相反転を
引き出すため、抵抗２０及び２１の接合点は制御演算増
幅器２２の非反転入力に結合きれている。
、第１図及び第２図の電流シンクがｉ”Ｊ Ｐ Ｎトラ
ンジスタ４３及び４４に置き換えられている。この場合
、定電流ソースＸ８′及び１９′が固定されている。ト
ランジスタ４３及び４４はフィート８バツク位相反転を
引き出すため、抵抗２０及び２１の接合点は制御演算増
幅器２２の非反転入力に結合きれている。
更に別の代替実施例である第５図の場合、ＰＮＰＮトラ
ンジスタ４３４６が制御電流シンクとして作用する。電
流シンクフィードバックには反転がないため、抵抗２０
及び２１の接合点は制御演算増幅器２２の反転入力に結
合されている。
ンジスタ４３４６が制御電流シンクとして作用する。電
流シンクフィードバックには反転がないため、抵抗２０
及び２１の接合点は制御演算増幅器２２の反転入力に結
合されている。
第６図は、第３図の回路の電流シンク制御の形を示して
いる。この場合、制御演算増幅器２２が、ＮＰＮ トラ
ンジスタ４６の×−スを駆動する。そのシンク電流は、
姫合された抵抗４７及び４８によって２つの径路に分割
されている。これらの抵抗４７及び４８は、比較器の入
力端子に結合されている。
いる。この場合、制御演算増幅器２２が、ＮＰＮ トラ
ンジスタ４６の×−スを駆動する。そのシンク電流は、
姫合された抵抗４７及び４８によって２つの径路に分割
されている。これらの抵抗４７及び４８は、比較器の入
力端子に結合されている。
第７図は、第２図の更に別の代替実施例を完全な略図で
示している。この回路の場合、２つの相違が見られる。
示している。この回路の場合、２つの相違が見られる。
即ち、第２図のトランジスタ１７及び１８は、整合され
たＰＮＰ トランジスタ４９及び５０に置き換えられて
いる。制御演算増幅器２２は、電流ミラー負荷トランジ
スタ３６′及び３７′の役割を逆転することによって修
正されている。これによシ出力ノード３８′の位置が、
トランジスタ３４が反転入力となシ、トランジスタ３３
が非反転入力となるように決められる。斯くして、制御
演算増幅器２２のセンスが逆転し、これによ５トランジ
スタ４９及び５０によって引き出される反転に対応する
。この回路の実施例は、第２図の実施例よシも端子１４
及び１６からの駆動が簡単である。第２図の場合、入力
端子は低入力インピーダンスを与えるように作用するト
ランジスタ１８及び１９のエミッタを調査する。
たＰＮＰ トランジスタ４９及び５０に置き換えられて
いる。制御演算増幅器２２は、電流ミラー負荷トランジ
スタ３６′及び３７′の役割を逆転することによって修
正されている。これによシ出力ノード３８′の位置が、
トランジスタ３４が反転入力となシ、トランジスタ３３
が非反転入力となるように決められる。斯くして、制御
演算増幅器２２のセンスが逆転し、これによ５トランジ
スタ４９及び５０によって引き出される反転に対応する
。この回路の実施例は、第２図の実施例よシも端子１４
及び１６からの駆動が簡単である。第２図の場合、入力
端子は低入力インピーダンスを与えるように作用するト
ランジスタ１８及び１９のエミッタを調査する。
第７図の場合、入力端子は高インピーダンス回路ノード
を調査する。
を調査する。
以上本発明が説明され且つ幾つかめ代替実施例が詳細に
説明された。当業者は上記の説明を読む時、本発明の精
神及び意図の内にあ桑代替及び同等の実施例゛が明白と
なろう。例えば、バイイー・ラトランジスタの形が示さ
れているが、ＭＯＳあるいは０Ｍ０８回路も用いること
ができる０
説明された。当業者は上記の説明を読む時、本発明の精
神及び意図の内にあ桑代替及び同等の実施例゛が明白と
なろう。例えば、バイイー・ラトランジスタの形が示さ
れているが、ＭＯＳあるいは０Ｍ０８回路も用いること
ができる０
第１図は、本発明に係る基本エレメントを示す合成され
た略ブロック図。第２図は、・本発明に係るＩＣ実施例
に好適な回路の略図。第３図、第４図、第５図及び第６
図は、第１図及び第２図の入力回路の代替実施例を示す
図。第７図は、本発明に係る更に別の代替実施例の全体
の略図。 １２・・・比較器、１３・・・出力端子、１４ 、１５
・・・差動入力端子、１６ 、 Ｌ７ 、３１・・・電
流シンク、１８ 、１９・・・ＮＰＮトランジスタ、２
０ 、２１・・・抵抗、２２・・・制御演算増幅器、２
８ 、２９・・・負値トランジスタ（外１名）
た略ブロック図。第２図は、・本発明に係るＩＣ実施例
に好適な回路の略図。第３図、第４図、第５図及び第６
図は、第１図及び第２図の入力回路の代替実施例を示す
図。第７図は、本発明に係る更に別の代替実施例の全体
の略図。 １２・・・比較器、１３・・・出力端子、１４ 、１５
・・・差動入力端子、１６ 、 Ｌ７ 、３１・・・電
流シンク、１８ 、１９・・・ＮＰＮトランジスタ、２
０ 、２１・・・抵抗、２２・・・制御演算増幅器、２
８ 、２９・・・負値トランジスタ（外１名）
Claims (10)
- （１）一対の差動信号入力端子、単一終端出力及び入力
バイアス回路を有する比較器回路に於て、上記入力バイ
アス回路が、 上記信号入力端子に結合された電流シンク手段、上記信
号入力端子に結合された電流ソース手段、及び 上記信号入力端子に於ける共通モード電位に応答する手
段であつて、上記信号入力端子に基準バイアスを発生す
るために上記電流シンク手段及び上記電流ソース手段の
一方を制御するための手段、を含むことを特徴とする比
較器回路。 - （２）上記制御手段が、 基準電位に結合された第１入力、上記対の差動信号入力
端子に等しく結合された第２入力、及び上記電流シンク
手段及び上記電流ソース手段の一方の導通を制御するよ
うに結合された出力を有する制御演算増幅器 を含むことを特徴とする特許請求の範囲第１項に記載の
比較器回路。 - （３）上記電流ソース手段が、それらの制御された導通
径路を上記信号入力端子への電源電流に結合せしめてお
り且つそれらの制御電極を上記制御演算増幅器の上記出
力に結合せしめている一対のトランジスタを含むことを
特徴とする特許請求の範囲第２項に記載の比較器。 - （４）上記電流シンク手段が、それらの制御された導通
径路を上記信号入力端子からのシンク電流に結合せしめ
且つそれらの制御電極を上記制御演算増幅器の上記出力
に結合せしめている一対のトランジスタを含むことを特
徴とする特許請求の範囲第２項に記載の比較器。 - （５）上記電流ソース手段が、それらのコレクタを上記
対の差動信号入力端子に結合せしめ且つそれらのベース
を上記制御演算増幅器の上記出力端子に結合せしめてい
る一対のＰＮＰトランジスタを含むことを特徴とする特
許請求の範囲第２項に記載の比較器。 - （６）上記電流ソース手段が、そのエミッタを上記エミ
ッタを上記対の差動信号入力端子に等しく結合せしめる
ように差動する整合された対の抵抗に結合せしめ且つそ
のベースを上記制御演算増幅器の上記出力端子に結合せ
しめているただ１つのＮＰＮトランジスタを含むことを
特徴とする特許請求の範囲第２項に記載の比較器。 - （７）上記制御ソース手段が、それらのコレクタを上記
対の差動信号入力端子に結合せしめ且つそれらのベース
を上記制御演算増幅器の上記出力端子に結合せしめてい
る一対のＮＰＮトランジスタを含むことを特徴とする特
許請求の範囲第２項に記載の比較器。 - （８）上記電流シンク手段が、それらのコレクタを上記
対の差動信号入力端子に結合せしめ且つそれらのベース
を上記制御演算増幅器の上記出力端子に結合せしめてい
る一対のＮＰＮトランジスタを含むことを特徴とする特
許請求の範囲第２項に記載の比較器。 - （９）上記電流シンク手段が、それらのエミッタを上記
対の差動信号入力端子に結合せしめ且つそれらのベース
を上記制御演算増幅器の上記出力端子に結合せしめてい
る一対のＰＮＰトランジスタを含むことを特徴とする特
許請求の範囲第２項に記載の比較器。 - （１０）上記電流シンク手段が、そのコレクタを整合さ
れた対の抵抗によつて上記対の差動信号入力端子に等し
く結合せしめ且つそのベースを上記制御演算増幅器の上
記出力端子に結合せしめているただ１つのＮＰＮトラン
ジスタを含むことを特徴とする特許請求の範囲第２項に
記載の比較器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US620788 | 1984-06-15 | ||
| US06/620,788 US4560921A (en) | 1984-06-15 | 1984-06-15 | Comparator circuit with built in reference |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6111826A true JPS6111826A (ja) | 1986-01-20 |
Family
ID=24487396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60129092A Pending JPS6111826A (ja) | 1984-06-15 | 1985-06-13 | 内蔵基準電位を有する比較器回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4560921A (ja) |
| JP (1) | JPS6111826A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3446628A1 (de) * | 1984-12-20 | 1986-06-26 | Siemens AG, 1000 Berlin und 8000 München | Signalisierungsschaltung |
| US4873673A (en) * | 1986-12-03 | 1989-10-10 | Hitachi, Ltd. | Driver circuit having a current mirror circuit |
| US5115206A (en) * | 1990-11-08 | 1992-05-19 | North American Philips Corp., Signetics Division | Merged differential amplifier and current source |
| JP2734963B2 (ja) * | 1993-12-28 | 1998-04-02 | 日本電気株式会社 | 低電圧コンパレータ回路 |
| US5668468A (en) * | 1996-01-11 | 1997-09-16 | Harris Corporation | Common mode stabilizing circuit and method |
| DE19654221B4 (de) * | 1996-12-23 | 2005-11-24 | Telefonaktiebolaget Lm Ericsson (Publ) | Leitungsanschlußschaltkreis |
| US6094075A (en) * | 1997-08-29 | 2000-07-25 | Rambus Incorporated | Current control technique |
| JP3319406B2 (ja) | 1998-09-18 | 2002-09-03 | 日本電気株式会社 | 比較増幅検出回路 |
| GB2344902B (en) * | 1998-12-18 | 2003-04-23 | Ericsson Telefon Ab L M | Level shift circuit |
| US6294949B1 (en) * | 1999-06-07 | 2001-09-25 | Advantest Corporation | Voltage drive circuit, voltage drive apparatus and semiconductor-device testing apparatus |
| US6646953B1 (en) | 2000-07-06 | 2003-11-11 | Rambus Inc. | Single-clock, strobeless signaling system |
| DE10042585C1 (de) * | 2000-08-30 | 2002-11-14 | Infineon Technologies Ag | Schaltungsanordnung zur Erfassung des Stromes in einem Lasttransistor |
| US7336120B1 (en) * | 2005-05-11 | 2008-02-26 | National Semiconductor Corporation | Circuit and method for boosting output current |
| WO2007125469A1 (en) * | 2006-04-27 | 2007-11-08 | Koninklijke Philips Electronics N.V. | Power amplifier. |
| CN103513691A (zh) * | 2013-10-24 | 2014-01-15 | 苏州贝克微电子有限公司 | 一种内置比较器 |
| CN103513690A (zh) * | 2013-10-24 | 2014-01-15 | 苏州贝克微电子有限公司 | 一种内置比较器 |
| WO2017019541A1 (en) * | 2015-07-30 | 2017-02-02 | Qualcomm Incorporated | Boosting amplifier gain without clipping signal envelope |
| US9692375B2 (en) | 2015-07-30 | 2017-06-27 | Qualcomm Incorporated | Boosting amplifier gain without clipping signal envelope |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51128960A (en) * | 1975-04-23 | 1976-11-10 | American Cyanamid Co | Intermediate for ppoducing prostaglandines and preparation thereof |
| JPS5472943A (en) * | 1977-11-22 | 1979-06-11 | Nec Corp | Bias stabilizing circuit of differential amplifier |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7410080A (nl) * | 1974-07-26 | 1976-01-28 | Philips Nv | Balansversterker. |
| JPS605085B2 (ja) * | 1980-04-14 | 1985-02-08 | 株式会社東芝 | カレントミラ−回路 |
| US4319181A (en) * | 1980-12-24 | 1982-03-09 | Motorola, Inc. | Solid state current sensing circuit |
| US4399399A (en) * | 1981-12-21 | 1983-08-16 | Motorola, Inc. | Precision current source |
-
1984
- 1984-06-15 US US06/620,788 patent/US4560921A/en not_active Expired - Lifetime
-
1985
- 1985-06-13 JP JP60129092A patent/JPS6111826A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51128960A (en) * | 1975-04-23 | 1976-11-10 | American Cyanamid Co | Intermediate for ppoducing prostaglandines and preparation thereof |
| JPS5472943A (en) * | 1977-11-22 | 1979-06-11 | Nec Corp | Bias stabilizing circuit of differential amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| US4560921A (en) | 1985-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6111826A (ja) | 内蔵基準電位を有する比較器回路 | |
| JPS61230411A (ja) | 電気回路 | |
| JPS6014512A (ja) | 低電圧ｉｃ電流源 | |
| EP0219682A2 (en) | A current to voltage converter circuit | |
| US4723111A (en) | Amplifier arrangement | |
| JPH0473806B2 (ja) | ||
| JPH0752815B2 (ja) | プツシユプル増幅器 | |
| JPS6357808B2 (ja) | ||
| US4240024A (en) | Temperature compensated current source | |
| JP2578886B2 (ja) | シュミット・トリガ回路 | |
| JPS6382119A (ja) | コンパレ−タ | |
| JPH0413692Y2 (ja) | ||
| KR970063907A (ko) | 가변 이득 증폭 회로 | |
| JPH0326435B2 (ja) | ||
| JP2597317Y2 (ja) | 基準電源回路 | |
| JPH0434567Y2 (ja) | ||
| JP2867385B2 (ja) | 可変電流源装置 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JPS6262605A (ja) | 電圧電流変換回路 | |
| JPH0522275B2 (ja) | ||
| JPH0683045B2 (ja) | スイツチングアンプ | |
| JPH0513064Y2 (ja) | ||
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPH0346574Y2 (ja) | ||
| JP2585285B2 (ja) | サンプル・ホ−ルド回路 |