JP2734963B2 - 低電圧コンパレータ回路 - Google Patents
低電圧コンパレータ回路Info
- Publication number
- JP2734963B2 JP2734963B2 JP5335276A JP33527693A JP2734963B2 JP 2734963 B2 JP2734963 B2 JP 2734963B2 JP 5335276 A JP5335276 A JP 5335276A JP 33527693 A JP33527693 A JP 33527693A JP 2734963 B2 JP2734963 B2 JP 2734963B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- input
- input voltage
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
- Facsimiles In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は低電圧で動作する低電圧
コンパレータに関する。
コンパレータに関する。
【０００２】
【従来の技術】従来の１Ｖ程度の電圧で動作可能な低電
圧コンパレータ回路は図４で示す様なＮＰＮトランジス
タ差動アンプで構成されていた。この差動アンプの入力
電圧の動作範囲はＶＣＣから０．７Ｖ程度であった。こ
れは入力バイアス電圧にトランジスタのベース・エミッ
タ間電圧とベース・コレクタ間電圧以上の電圧が必要で
有るために起こる現象である。
圧コンパレータ回路は図４で示す様なＮＰＮトランジス
タ差動アンプで構成されていた。この差動アンプの入力
電圧の動作範囲はＶＣＣから０．７Ｖ程度であった。こ
れは入力バイアス電圧にトランジスタのベース・エミッ
タ間電圧とベース・コレクタ間電圧以上の電圧が必要で
有るために起こる現象である。
【０００３】検出電圧範囲を下げたい場合は、構成をＰ
ＮＰトランジスタに変更する事により実現可能であっ
た。但しこの場合も入力電圧の動作範囲はＧＮＤからＶ
ＣＣ−０．７Ｖ程度であった。
ＮＰトランジスタに変更する事により実現可能であっ
た。但しこの場合も入力電圧の動作範囲はＧＮＤからＶ
ＣＣ−０．７Ｖ程度であった。
【０００４】また従来技術として特開平１−１９８８１
５号公報に開示されている様に、出力のダイナミックレ
ンジを拡大するために、Ｐｃｈ差動アンプとＮｃｈ差動
アンプを切換える回路がある。
５号公報に開示されている様に、出力のダイナミックレ
ンジを拡大するために、Ｐｃｈ差動アンプとＮｃｈ差動
アンプを切換える回路がある。
【０００５】
【発明が解決しようとする課題】上述した従来の低電圧
コンパレータ回路は検出電圧の範囲が著しく制限され電
源電圧の１／３程度しか利用できなかった。これは電池
１本で動作する携帯機器においては大きな制約で有っ
た。
コンパレータ回路は検出電圧の範囲が著しく制限され電
源電圧の１／３程度しか利用できなかった。これは電池
１本で動作する携帯機器においては大きな制約で有っ
た。
【０００６】
【課題を解決するための手段】本発明の低電圧コンパレ
ータ回路は、入力電圧と基準電圧を比較して論理判定を
行なうコンパレータ回路において、前記入力電圧および
前記基準電圧のそれぞれと予め定められた設定電圧との
レベルを比較する比較回路と、前記比較回路にて得られ
た前記入力電圧および基準電圧のレベルに応じて、前記
入力電圧および基準電圧に加えるバイアス電圧のレベル
を制御する制御回路とを有し、前記入力電圧および基準
電圧が前記予め定められた設定電圧より低い場合に、前
記制御回路により前記バイアス電圧のレベルは増大さ
れ、レベルの増大した入力電圧およびレベルの増大した
基準電圧とを比較して論理判定を行ない、その他の場合
に、前記バイアス電圧を０として、前記入力電圧と前記
基準電圧とを比較して論理判定を行うことを特徴として
いる。
ータ回路は、入力電圧と基準電圧を比較して論理判定を
行なうコンパレータ回路において、前記入力電圧および
前記基準電圧のそれぞれと予め定められた設定電圧との
レベルを比較する比較回路と、前記比較回路にて得られ
た前記入力電圧および基準電圧のレベルに応じて、前記
入力電圧および基準電圧に加えるバイアス電圧のレベル
を制御する制御回路とを有し、前記入力電圧および基準
電圧が前記予め定められた設定電圧より低い場合に、前
記制御回路により前記バイアス電圧のレベルは増大さ
れ、レベルの増大した入力電圧およびレベルの増大した
基準電圧とを比較して論理判定を行ない、その他の場合
に、前記バイアス電圧を０として、前記入力電圧と前記
基準電圧とを比較して論理判定を行うことを特徴として
いる。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例を示している。電
源電圧を１．０Ｖとすると、従来の根コンパレータ回路
は、回路が差動アンプで構成されているので判定電圧が
０．６Ｖ以下つまりベース・エミッタ間電圧以下では動
作しなかった。
源電圧を１．０Ｖとすると、従来の根コンパレータ回路
は、回路が差動アンプで構成されているので判定電圧が
０．６Ｖ以下つまりベース・エミッタ間電圧以下では動
作しなかった。
【０００９】そこで本発明では、差動アンプが動作しな
くなる電圧を設定電圧ＶＳと定めて基準電圧と入力電圧
の両方がＶＳ以下の場合は入力電圧、基準電圧に一定の
電圧を重畳することにより、判定回路の差動アンプが動
作する電圧に変換するものである。
くなる電圧を設定電圧ＶＳと定めて基準電圧と入力電圧
の両方がＶＳ以下の場合は入力電圧、基準電圧に一定の
電圧を重畳することにより、判定回路の差動アンプが動
作する電圧に変換するものである。
【００１０】本発明の低電圧コンパレータ回路の動作は
入力電圧及び、基準電圧が設定電圧ＶＳ以上の場合と以
下の場合とに分けられる。
入力電圧及び、基準電圧が設定電圧ＶＳ以上の場合と以
下の場合とに分けられる。
【００１１】基準電圧または入力電圧がＶＳより高い場
合、判定用コンパレータ１０３の判定レベルは、判定用
コンパレータの動作範囲内であるため、基準電圧、入力
電圧に電圧を重畳する必要は無く、電圧加算回路１０６
は加算電圧を０Ｖとする。これは従来回路と同等の動作
である。
合、判定用コンパレータ１０３の判定レベルは、判定用
コンパレータの動作範囲内であるため、基準電圧、入力
電圧に電圧を重畳する必要は無く、電圧加算回路１０６
は加算電圧を０Ｖとする。これは従来回路と同等の動作
である。
【００１２】また、この判定は判定電圧回路１０４とコ
ンパレータ１０１，１０２で行なわれる。コンパレータ
１０１，１０２は判定電圧より基準電圧および入力電圧
が低い場合に、電圧加算回路を動作させる。
ンパレータ１０１，１０２で行なわれる。コンパレータ
１０１，１０２は判定電圧より基準電圧および入力電圧
が低い場合に、電圧加算回路を動作させる。
【００１３】次に、基準電圧および入力電圧がＶＳより
低い場合、判定用コンパレータ１０３の判定レベルは、
判定用コンパレータの動作範囲外である。このため基準
電圧、入力電圧に電圧を重畳する必要が有り、電圧加算
回路１０６は加算電圧を０．４Ｖとする。この事により
判定用コンパレータ１０３の入力レベルは差動アンプの
動作範囲内となり、正しく動作する事になる。
低い場合、判定用コンパレータ１０３の判定レベルは、
判定用コンパレータの動作範囲外である。このため基準
電圧、入力電圧に電圧を重畳する必要が有り、電圧加算
回路１０６は加算電圧を０．４Ｖとする。この事により
判定用コンパレータ１０３の入力レベルは差動アンプの
動作範囲内となり、正しく動作する事になる。
【００１４】以上をグラフで示すと図２の様になる。図
２（Ａ）は基準電圧が判定電圧より高い場合であり、図
２（Ｂ）は基準電圧が判定電圧より低い場合である。
２（Ａ）は基準電圧が判定電圧より高い場合であり、図
２（Ｂ）は基準電圧が判定電圧より低い場合である。
【００１５】グラフより明らかな様に、（Ａ）の場合は
電圧加算回路は０Ｖとなり、入力電圧、基準電圧をその
まま判定用コンパレータ１０３に出力する。
電圧加算回路は０Ｖとなり、入力電圧、基準電圧をその
まま判定用コンパレータ１０３に出力する。
【００１６】（Ｂ）の場合は、最初、入力電圧が低い為
に電圧加算回路で０．４Ｖの電圧を重畳して判定用コン
パレータ１０３に出力され判定される。次に入力電圧が
判定電圧を超えた時、コンパレータ１０１の出力がオン
になり電圧加算回路の重畳電圧は０Ｖとなる。これは基
準電圧側でも実施されるので、入力電圧が判定用コンパ
レータ１０３で誤判定され、判定用コンパレータ出力が
反転することを防止している。
に電圧加算回路で０．４Ｖの電圧を重畳して判定用コン
パレータ１０３に出力され判定される。次に入力電圧が
判定電圧を超えた時、コンパレータ１０１の出力がオン
になり電圧加算回路の重畳電圧は０Ｖとなる。これは基
準電圧側でも実施されるので、入力電圧が判定用コンパ
レータ１０３で誤判定され、判定用コンパレータ出力が
反転することを防止している。
【００１７】判定電圧は、動作範囲を考慮して０．６Ｖ
が適当である。重畳電圧を０．４Ｖとする事により、
０．２Ｖ〜０．６Ｖまでは加算回路を動作させ、それ以
上では動作させない。こうする事により電圧重畳後の電
圧範囲が１Ｖを超える事はない。
が適当である。重畳電圧を０．４Ｖとする事により、
０．２Ｖ〜０．６Ｖまでは加算回路を動作させ、それ以
上では動作させない。こうする事により電圧重畳後の電
圧範囲が１Ｖを超える事はない。
【００１８】次に、電圧加算回路１０６について説明す
る。この回路は図３に示すように、２つの定電流回路と
抵抗Ｒ１から構成される。定電流回路１は電流出力型で
ありＩＣ１の電流を出力し、定電流回路２はＩＣ１の電
流を引っ張る。本構成をとる事により抵抗Ｒ１にはＩＣ
１の電流が流れ入力電圧はＲ１＊ＩＣ１だけレベルシフ
トされる。
る。この回路は図３に示すように、２つの定電流回路と
抵抗Ｒ１から構成される。定電流回路１は電流出力型で
ありＩＣ１の電流を出力し、定電流回路２はＩＣ１の電
流を引っ張る。本構成をとる事により抵抗Ｒ１にはＩＣ
１の電流が流れ入力電圧はＲ１＊ＩＣ１だけレベルシフ
トされる。
【００１９】またコンパレータ１０１または１０２の出
力がオンの場合は定電流回路はオフとなり、出力抵抗は
大となる。この事により入力電圧はコンパレータ１０
１，１０２に抵抗Ｒ１を介して接続された状態と等価と
なり、重畳電圧は０Ｖとなる。
力がオンの場合は定電流回路はオフとなり、出力抵抗は
大となる。この事により入力電圧はコンパレータ１０
１，１０２に抵抗Ｒ１を介して接続された状態と等価と
なり、重畳電圧は０Ｖとなる。
【００２０】出力回路１０７は、エミッタ接地等の回路
で構成されコンパレートした結果を出力する。また出力
回路１０７は電流出力タイプも可能である。
で構成されコンパレートした結果を出力する。また出力
回路１０７は電流出力タイプも可能である。
【００２１】最後に本実施例のブロック構成を用いて、
バイポーラトランジスタで回路を実現した場合の回路を
図５に示す。コンパレータ回路、判定用コンパレータ回
路はＮＰＮトランジスタで構成される差動アンプであ
る。低電圧動作を可能とするために共通エミッタの電流
源は、抵抗で構成される。
バイポーラトランジスタで回路を実現した場合の回路を
図５に示す。コンパレータ回路、判定用コンパレータ回
路はＮＰＮトランジスタで構成される差動アンプであ
る。低電圧動作を可能とするために共通エミッタの電流
源は、抵抗で構成される。
【００２２】図５の回路を用いて基準電圧をパラメータ
にして入出力特性のシミュレーションをプロットしたの
が図６である。電源電圧ＶＳＴＢは１．０５Ｖである。
図６から明かな様に基準電圧が０．２Ｖから０．９Ｖま
でコンパレータとして動作しているのが分かる。
にして入出力特性のシミュレーションをプロットしたの
が図６である。電源電圧ＶＳＴＢは１．０５Ｖである。
図６から明かな様に基準電圧が０．２Ｖから０．９Ｖま
でコンパレータとして動作しているのが分かる。
【００２３】
【発明の効果】以上述べた様に本発明の低電圧コンパレ
ータ回路は、電源電圧が１Ｖの場合でも基準電圧を０．
２Ｖから０．９Ｖまでの範囲で設定することが可能とな
り、広範囲にわたって電圧検出が可能となる。
ータ回路は、電源電圧が１Ｖの場合でも基準電圧を０．
２Ｖから０．９Ｖまでの範囲で設定することが可能とな
り、広範囲にわたって電圧検出が可能となる。
【図１】本発明の一実施例の回路図である。
【図２】（Ａ），（Ｂ）は同実施例の入出力特性を示す
図である。
図である。
【図３】電圧加算回路を示す図である。
【図４】従来回路を示す図である。
【図５】シミュレーション回路を示す図である。
【図６】図５によるシミュレーションの結果を示す特性
図である。
図である。
１０１，１０２ コンパレータ回路 １０３ 判定用コンパレータ回路 １０４ 判定電圧回路 １０５ 基準電圧回路 １０６ 電圧加算回路 １０７ 出力回路
Claims (2)
- 【請求項１】 入力電圧と基準電圧を比較して論理判定
を行なうコンパレータ回路において、前記入力電圧および前記基準電圧のそれぞれと予め定め
られた設定電圧とのレベルを比較する比較回路と、 前記比較回路にて得られた前記入力電圧および基準電圧
のレベルに応じて、前記入力電圧および基準電圧に加え
るバイアス電圧のレベルを制御する制御回路とを有し、 前記入力電圧および基準電圧が前記予め定められた設定
電圧より低い場合に、前記制御回路により前記バイアス
電圧のレベルは増大され、レベルの増大した入力電圧お
よびレベルの増大した基準電圧とを比較して論理判定を
行ない、その他の場合に、前記バイアス電圧を０とし
て、前記入力電圧と前記基準電圧とを比較して論理判定
を行う ことを特徴とする低電圧コンパレータ回路。 - 【請求項２】 前記バイアス電圧を前記入力電圧および
基準電圧に加算する電圧加算回路を有し、前記電圧加算
回路が電流吸い込み型及び、電流はきだし型の２つの定
電流回路とそれに接続される抵抗で構成され、前記制御
回路により前記定電流回路の動作が停止することを特徴
とする請求項１記載の低電圧コンパレータ回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5335276A JP2734963B2 (ja) | 1993-12-28 | 1993-12-28 | 低電圧コンパレータ回路 |
| AU81759/94A AU682229B2 (en) | 1993-12-28 | 1994-12-23 | Decision circuit operable at a wide range of voltages |
| CA002139050A CA2139050C (en) | 1993-12-28 | 1994-12-23 | Decision circuit operable at a wide range of voltages |
| US08/364,276 US5548227A (en) | 1993-12-28 | 1994-12-27 | Decision circuit operable at a wide range of voltages |
| CN94120491A CN1066825C (zh) | 1993-12-28 | 1994-12-28 | 可在一宽电压范围操作的判定电路 |
| TW083112240A TW382080B (en) | 1993-12-28 | 1994-12-28 | Decision circuit operable at a wide range of voltages and a method for determing whether an input voltage is higher than a reference voltage |
| KR1019940037742A KR0143362B1 (ko) | 1993-12-28 | 1994-12-28 | 넓은 전압 범위에서 동작 가능한 판정 회로 |
| GB9426296A GB2285316B (en) | 1993-12-28 | 1994-12-28 | Decision circuit operable at a wide range of voltages |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5335276A JP2734963B2 (ja) | 1993-12-28 | 1993-12-28 | 低電圧コンパレータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07198760A JPH07198760A (ja) | 1995-08-01 |
| JP2734963B2 true JP2734963B2 (ja) | 1998-04-02 |
Family
ID=18286714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5335276A Expired - Fee Related JP2734963B2 (ja) | 1993-12-28 | 1993-12-28 | 低電圧コンパレータ回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5548227A (ja) |
| JP (1) | JP2734963B2 (ja) |
| KR (1) | KR0143362B1 (ja) |
| CN (1) | CN1066825C (ja) |
| AU (1) | AU682229B2 (ja) |
| CA (1) | CA2139050C (ja) |
| GB (1) | GB2285316B (ja) |
| TW (1) | TW382080B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0139981B1 (ko) * | 1995-06-12 | 1998-07-15 | 김광호 | 일정한 문턱전압을 갖는 히스테리시스 시스템 |
| US6262567B1 (en) | 1997-08-01 | 2001-07-17 | Lsi Logic Corporation | Automatic power supply sensing with on-chip regulation |
| JP3173727B2 (ja) * | 1998-03-10 | 2001-06-04 | 日本電気株式会社 | 電圧検出回路 |
| US6028456A (en) * | 1998-08-18 | 2000-02-22 | Toko, Inc. | Dual-threshold comparator circuit utilizing a single input pin |
| DE19841718C2 (de) * | 1998-09-11 | 2001-01-25 | St Microelectronics Gmbh | Komparator |
| US6252433B1 (en) | 1999-05-12 | 2001-06-26 | Southwest Research Institute | Single event upset immune comparator |
| US6360764B1 (en) | 2000-07-18 | 2002-03-26 | Pentapure Incorporated | Cartridge adapter |
| US7673756B2 (en) | 2005-06-29 | 2010-03-09 | Selecto, Inc. | Modular fluid purification system and components thereof |
| WO2005011831A2 (en) * | 2003-07-29 | 2005-02-10 | Cuno Incorporated | Water filter adapter with locking feature |
| EP1811667A1 (fr) | 2006-01-18 | 2007-07-25 | Stmicroelectronics Sa | Etage d'entrée de circuit intégré |
| US9782706B1 (en) | 2008-04-16 | 2017-10-10 | Selecto, Inc. | Flow connector for connecting screw-type filtration head to lug-type sump |
| CN102213730B (zh) * | 2010-04-02 | 2015-03-25 | 鸿富锦精密工业（深圳）有限公司 | 低压报警电路 |
| CN102185592B (zh) * | 2011-01-27 | 2013-07-17 | 电子科技大学 | 一种电平位移电路 |
| JP6707477B2 (ja) | 2017-02-07 | 2020-06-10 | 株式会社東芝 | コンパレータ |
| GB2593607B (en) * | 2019-09-06 | 2022-04-27 | Cirrus Logic Int Semiconductor Ltd | Force sensing circuitry |
| US11251760B2 (en) | 2020-05-20 | 2022-02-15 | Analog Devices, Inc. | Amplifiers with wide input range and low input capacitance |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57111116A (en) * | 1980-12-26 | 1982-07-10 | Fujitsu Ltd | Comparator having hysteresis |
| JPS57202128A (en) * | 1981-06-08 | 1982-12-10 | Victor Co Of Japan Ltd | Analog-to-digital converting circuit |
| JPS5884522A (ja) * | 1981-11-16 | 1983-05-20 | Toshiba Corp | レベル比較器 |
| CA1203290A (en) * | 1982-04-28 | 1986-04-15 | Yoshio Shimizu | Signal comparing circuit |
| US4560921A (en) * | 1984-06-15 | 1985-12-24 | National Semiconductor Corporation | Comparator circuit with built in reference |
| JP2726413B2 (ja) * | 1986-12-25 | 1998-03-11 | 株式会社東芝 | 振幅比較回路 |
| JPH01198815A (ja) * | 1987-10-19 | 1989-08-10 | Hitachi Ltd | 比較回路 |
| US5045807A (en) * | 1988-11-21 | 1991-09-03 | Nippon Telegraph And Telephone Corporation | Amplifier circuit using feedback load |
| US5047751A (en) * | 1989-02-03 | 1991-09-10 | Nec Corporation | Power supply voltage monitoring circuit |
| US4980791A (en) * | 1990-02-05 | 1990-12-25 | Motorola, Inc. | Universal power supply monitor circuit |
| NL9001608A (nl) * | 1990-07-16 | 1992-02-17 | Philips Nv | Ontvanger voor meerwaardige digitale signalen. |
| US5291122A (en) * | 1992-06-11 | 1994-03-01 | Analog Devices, Inc. | Bandgap voltage reference circuit and method with low TCR resistor in parallel with high TCR and in series with low TCR portions of tail resistor |
-
1993
- 1993-12-28 JP JP5335276A patent/JP2734963B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-23 CA CA002139050A patent/CA2139050C/en not_active Expired - Fee Related
- 1994-12-23 AU AU81759/94A patent/AU682229B2/en not_active Ceased
- 1994-12-27 US US08/364,276 patent/US5548227A/en not_active Expired - Fee Related
- 1994-12-28 CN CN94120491A patent/CN1066825C/zh not_active Expired - Fee Related
- 1994-12-28 GB GB9426296A patent/GB2285316B/en not_active Expired - Fee Related
- 1994-12-28 TW TW083112240A patent/TW382080B/zh not_active IP Right Cessation
- 1994-12-28 KR KR1019940037742A patent/KR0143362B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0143362B1 (ko) | 1998-08-17 |
| CN1117152A (zh) | 1996-02-21 |
| CA2139050C (en) | 1999-02-23 |
| KR950022054A (ko) | 1995-07-26 |
| JPH07198760A (ja) | 1995-08-01 |
| AU682229B2 (en) | 1997-09-25 |
| GB2285316B (en) | 1997-10-22 |
| TW382080B (en) | 2000-02-11 |
| CN1066825C (zh) | 2001-06-06 |
| AU8175994A (en) | 1995-07-06 |
| CA2139050A1 (en) | 1995-06-29 |
| US5548227A (en) | 1996-08-20 |
| GB2285316A (en) | 1995-07-05 |
| GB9426296D0 (en) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2734963B2 (ja) | 低電圧コンパレータ回路 | |
| US5656957A (en) | Comparator circuit with hysteresis | |
| US5608344A (en) | Comparator circuit with hysteresis | |
| EP0623997B1 (en) | Hysteresis comparator working with a low voltage supply | |
| JPH08154022A (ja) | 過電流保護回路付き増幅回路 | |
| US4406955A (en) | Comparator circuit having hysteresis | |
| US4835455A (en) | Reference voltage generator | |
| JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
| US6559706B2 (en) | Mixer circuitry | |
| JPH0435216A (ja) | ヒステリシス回路 | |
| US5262688A (en) | Operational amplifier circuit | |
| JP2755248B2 (ja) | 差動論理回路 | |
| JP2798029B2 (ja) | 低電圧動作ｃｍｌ回路の電源電圧補償回路 | |
| JPH04334120A (ja) | Ｅｃｌ出力回路 | |
| JPH03201809A (ja) | 差動出力回路 | |
| JP2000323977A (ja) | 出力回路 | |
| JP2000082942A (ja) | 電圧比較器 | |
| JPH07109978B2 (ja) | 双安定回路 | |
| JPH1174767A (ja) | ヒステリシス付コンパレータ | |
| JPH06244682A (ja) | ラッチ回路 | |
| JPH03162122A (ja) | スイッチ回路 | |
| JPS59122001A (ja) | ピ−ク検波回路 | |
| JPH04170222A (ja) | Ｅｃｌ論理回路 | |
| JPH05299946A (ja) | 比較回路 | |
| JPH10256851A (ja) | 利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971202 |
|
| LAPS | Cancellation because of no payment of annual fees |