JPH07198760A - 低電圧コンパレータ回路 - Google Patents
低電圧コンパレータ回路Info
- Publication number
- JPH07198760A JPH07198760A JP5335276A JP33527693A JPH07198760A JP H07198760 A JPH07198760 A JP H07198760A JP 5335276 A JP5335276 A JP 5335276A JP 33527693 A JP33527693 A JP 33527693A JP H07198760 A JPH07198760 A JP H07198760A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- level
- input
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
- Facsimiles In General (AREA)
Abstract
(57)【要約】
【目的】低電圧で動作するコンパレータ回路を実現す
る。 【構成】入力電圧に一定電圧を加算しレベルシフトした
入力電圧を出力する第1の電圧加算回路106と、基準
電圧に前記一定電圧を加算しレベルシフトした基準電圧
を出力する第2の出力電圧加算回路106と、入力電圧
が設定電圧以上である時、第1の電圧加算回路の加算電
圧を0Vとする動作を行う第1の制御回路101と、基
準電圧が設定電圧以上である時、第2の電圧加算回路の
加算電圧を0Vとする動作を行う第2の制御回路102
と、レベルシフトした入力電圧とレベルシフトした基準
電圧とを比較回路103で比較し、論理判定を行う。 【効果】電源電圧が1Vの場合でも基準電圧を0.2V
から0.9Vの範囲で設定可能となり、広範囲に渡って
電圧検出が可能となる。
る。 【構成】入力電圧に一定電圧を加算しレベルシフトした
入力電圧を出力する第1の電圧加算回路106と、基準
電圧に前記一定電圧を加算しレベルシフトした基準電圧
を出力する第2の出力電圧加算回路106と、入力電圧
が設定電圧以上である時、第1の電圧加算回路の加算電
圧を0Vとする動作を行う第1の制御回路101と、基
準電圧が設定電圧以上である時、第2の電圧加算回路の
加算電圧を0Vとする動作を行う第2の制御回路102
と、レベルシフトした入力電圧とレベルシフトした基準
電圧とを比較回路103で比較し、論理判定を行う。 【効果】電源電圧が1Vの場合でも基準電圧を0.2V
から0.9Vの範囲で設定可能となり、広範囲に渡って
電圧検出が可能となる。
Description
【0001】
【産業上の利用分野】本発明は低電圧で動作する低電圧
コンパレータに関する。
コンパレータに関する。
【0002】
【従来の技術】従来の1V程度の電圧で動作可能な低電
圧コンパレータ回路は図4で示す様なNPNトランジス
タ差動アンプで構成されていた。この差動アンプの入力
電圧の動作範囲はVCCから0.7V程度であった。こ
れは入力バイアス電圧にトランジスタのベース・エミッ
タ間電圧とベース・コレクタ間電圧以上の電圧が必要で
有るために起こる現象である。
圧コンパレータ回路は図4で示す様なNPNトランジス
タ差動アンプで構成されていた。この差動アンプの入力
電圧の動作範囲はVCCから0.7V程度であった。こ
れは入力バイアス電圧にトランジスタのベース・エミッ
タ間電圧とベース・コレクタ間電圧以上の電圧が必要で
有るために起こる現象である。
【0003】検出電圧範囲を下げたい場合は、構成をP
NPトランジスタに変更する事により実現可能であっ
た。但しこの場合も入力電圧の動作範囲はGNDからV
CC−0.7V程度であった。
NPトランジスタに変更する事により実現可能であっ
た。但しこの場合も入力電圧の動作範囲はGNDからV
CC−0.7V程度であった。
【0004】また従来技術として特開平1−19881
5号公報に開示されている様に、出力のダイナミックレ
ンジを拡大するために、Pch差動アンプとNch差動
アンプを切換える回路がある。
5号公報に開示されている様に、出力のダイナミックレ
ンジを拡大するために、Pch差動アンプとNch差動
アンプを切換える回路がある。
【0005】
【発明が解決しようとする課題】上述した従来の低電圧
コンパレータ回路は検出電圧の範囲が著しく制限され電
源電圧の1/3程度しか利用できなかった。これは電池
1本で動作する携帯機器においては大きな制約で有っ
た。
コンパレータ回路は検出電圧の範囲が著しく制限され電
源電圧の1/3程度しか利用できなかった。これは電池
1本で動作する携帯機器においては大きな制約で有っ
た。
【0006】
【課題を解決するための手段】本発明の低電圧コンパレ
ータ回路は、入力電圧に一定電圧を加算し、レベルシフ
トした入力電圧を出力する第1の電圧加算回路と、基準
電圧に前記一定電圧を加算し、レベルシフトした基準電
圧を出力する第2の電圧加算回路と、入力電圧が設定電
圧以上である時、第1の電圧加算回路の加算電圧を0V
とする動作を行なう第1の制御回路と、基準電圧が設定
電圧以上である時、第2の電圧加算回路の加算電圧を0
Vとする動作を行なう第2の制御回路とを備え、前記レ
ベルシフトした入力電圧と前記レベルシフトした基準電
圧とを比較し、論理判定を行なうことを特徴としてい
る。
ータ回路は、入力電圧に一定電圧を加算し、レベルシフ
トした入力電圧を出力する第1の電圧加算回路と、基準
電圧に前記一定電圧を加算し、レベルシフトした基準電
圧を出力する第2の電圧加算回路と、入力電圧が設定電
圧以上である時、第1の電圧加算回路の加算電圧を0V
とする動作を行なう第1の制御回路と、基準電圧が設定
電圧以上である時、第2の電圧加算回路の加算電圧を0
Vとする動作を行なう第2の制御回路とを備え、前記レ
ベルシフトした入力電圧と前記レベルシフトした基準電
圧とを比較し、論理判定を行なうことを特徴としてい
る。
【0007】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【0008】図1は本発明の一実施例を示している。電
源電圧を1.0Vとすると、従来の根コンパレータ回路
は、回路が差動アンプで構成されているので判定電圧が
0.6V以下つまりベース・エミッタ間電圧以下では動
作しなかった。
源電圧を1.0Vとすると、従来の根コンパレータ回路
は、回路が差動アンプで構成されているので判定電圧が
0.6V以下つまりベース・エミッタ間電圧以下では動
作しなかった。
【0009】そこで本発明では、差動アンプが動作しな
くなる電圧を設定電圧VSと定めて基準電圧がVS以下
の場合は入力電圧、基準電圧に一定の電圧を重畳するこ
とにより、判定回路の差動アンプが動作する電圧に変換
するものである。
くなる電圧を設定電圧VSと定めて基準電圧がVS以下
の場合は入力電圧、基準電圧に一定の電圧を重畳するこ
とにより、判定回路の差動アンプが動作する電圧に変換
するものである。
【0010】本発明の低電圧コンパレータ回路の動作は
入力電圧及び、基準電圧が設定電圧VS以上の場合と以
下の場合とに分けられる。
入力電圧及び、基準電圧が設定電圧VS以上の場合と以
下の場合とに分けられる。
【0011】基準電圧がVSより高い場合、判定用コン
パレータ103の判定レベルは、判定用コンパレータの
動作範囲内であるため、基準電圧、入力電圧に電圧を重
畳する必要は無く、電圧加算回路106は加算電圧を0
Vとする。これは従来回路と同等の動作である。
パレータ103の判定レベルは、判定用コンパレータの
動作範囲内であるため、基準電圧、入力電圧に電圧を重
畳する必要は無く、電圧加算回路106は加算電圧を0
Vとする。これは従来回路と同等の動作である。
【0012】また、この判定は判定電圧回路104とコ
ンパレータ101,102で行なわれる。 コンパレー
タ101,102は判定電圧より基準電圧もしくは、入
力電圧が低い場合に、電圧加算回路を動作させる。
ンパレータ101,102で行なわれる。 コンパレー
タ101,102は判定電圧より基準電圧もしくは、入
力電圧が低い場合に、電圧加算回路を動作させる。
【0013】次に、基準電圧がVSより低い場合、判定
用コンパレータ103の判定レベルは、判定用コンパレ
ータの動作範囲外である。このため基準電圧、入力電圧
に電圧を重畳する必要が有り、電圧加算回路106は加
算電圧を0.4Vとする。この事により判定用コンパレ
ータ103の入力レベルは差動アンプの動作範囲内とな
り、正しく動作する事になる。
用コンパレータ103の判定レベルは、判定用コンパレ
ータの動作範囲外である。このため基準電圧、入力電圧
に電圧を重畳する必要が有り、電圧加算回路106は加
算電圧を0.4Vとする。この事により判定用コンパレ
ータ103の入力レベルは差動アンプの動作範囲内とな
り、正しく動作する事になる。
【0014】以上をグラフで示すと図2の様になる。図
2(A)は基準電圧が判定電圧より高い場合であり、図
2(B)は基準電圧が判定電圧より低い場合である。
2(A)は基準電圧が判定電圧より高い場合であり、図
2(B)は基準電圧が判定電圧より低い場合である。
【0015】グラフより明らかな様に、(A)の場合は
電圧加算回路は0Vとなり、入力電圧、基準電圧をその
まま判定用コンパレータ103に出力する。
電圧加算回路は0Vとなり、入力電圧、基準電圧をその
まま判定用コンパレータ103に出力する。
【0016】(B)の場合は電圧が低い為に電圧加算回
路で0.4Vの電圧を重畳して判定用コンパレータ10
3に出力され判定される。次に入力電圧が判定電圧を超
えた時、コンパレータ101の出力がオンになり電圧加
算回路の重畳電圧は0Vとなる。これは基準電圧側でも
実施されるので、入力電圧が判定用コンパレータ103
で誤判定され、判定用コンパレータ出力が反転すること
を防止している。
路で0.4Vの電圧を重畳して判定用コンパレータ10
3に出力され判定される。次に入力電圧が判定電圧を超
えた時、コンパレータ101の出力がオンになり電圧加
算回路の重畳電圧は0Vとなる。これは基準電圧側でも
実施されるので、入力電圧が判定用コンパレータ103
で誤判定され、判定用コンパレータ出力が反転すること
を防止している。
【0017】判定電圧は、動作範囲を考慮して0.6V
が適当である。重畳電圧を0.4Vとする事により、
0.2V〜0.6Vまでは加算回路を動作させ、それ以
上では動作させない。こうする事により電圧重畳後の電
圧範囲が1Vを超える事はない。
が適当である。重畳電圧を0.4Vとする事により、
0.2V〜0.6Vまでは加算回路を動作させ、それ以
上では動作させない。こうする事により電圧重畳後の電
圧範囲が1Vを超える事はない。
【0018】次に、電圧加算回路106について説明す
る。この回路は図3に示すように、2つの定電流回路と
抵抗R1から構成される。定電流回路1は電流出力型で
ありIC1の電流を出力し、定電流回路2はIC1の電
流を引っ張る。本構成をとる事により抵抗R1にはIC
1の電流が流れ入力電圧はR1*IC1だけレベルシフ
トされる。
る。この回路は図3に示すように、2つの定電流回路と
抵抗R1から構成される。定電流回路1は電流出力型で
ありIC1の電流を出力し、定電流回路2はIC1の電
流を引っ張る。本構成をとる事により抵抗R1にはIC
1の電流が流れ入力電圧はR1*IC1だけレベルシフ
トされる。
【0019】またコンパレータ101,102の出力が
オンの場合は定電流回路はオフとさり、出力抵抗は大と
なる。この事により入力電圧はコンパレータ101,1
02に抵抗R1を介して接続された状態と等価となり、
重畳電圧は0Vとなる。
オンの場合は定電流回路はオフとさり、出力抵抗は大と
なる。この事により入力電圧はコンパレータ101,1
02に抵抗R1を介して接続された状態と等価となり、
重畳電圧は0Vとなる。
【0020】出力回路107は、エミッタ接地等の回路
で構成されコンパレートした結果を出力する。また出力
回路107は電流出力タイプも可能である。
で構成されコンパレートした結果を出力する。また出力
回路107は電流出力タイプも可能である。
【0021】最後に本実施例のブロック構成を用いて、
バイポーラトランジスタで回路を実現した場合の回路を
図5に示す。コンパレータ回路、判定用コンパレータ回
路はNPNトランジスタで構成される差動アンプであ
る。低電圧動作を可能とするために共通エミッタの電流
源は、抵抗で構成される。
バイポーラトランジスタで回路を実現した場合の回路を
図5に示す。コンパレータ回路、判定用コンパレータ回
路はNPNトランジスタで構成される差動アンプであ
る。低電圧動作を可能とするために共通エミッタの電流
源は、抵抗で構成される。
【0022】図5の回路を用いて基準電圧をパラメータ
にして入出力特性のシミュレーションをプロットしたの
が図6である。電源電圧VSTBは1.05Vである。
図6から明かな様に基準電圧が0.2Vから0.9Vま
でコンパレータとして動作しているのが分かる。
にして入出力特性のシミュレーションをプロットしたの
が図6である。電源電圧VSTBは1.05Vである。
図6から明かな様に基準電圧が0.2Vから0.9Vま
でコンパレータとして動作しているのが分かる。
【0023】
【発明の効果】以上述べた様に本発明の低電圧コンパレ
ータ回路は、電源電圧が1Vの場合でも基準電圧を0.
2Vから0.9Vまでの範囲で設定することが可能とな
り、広範囲にわたって電圧検出が可能となる。
ータ回路は、電源電圧が1Vの場合でも基準電圧を0.
2Vから0.9Vまでの範囲で設定することが可能とな
り、広範囲にわたって電圧検出が可能となる。
【図1】本発明の一実施例の回路図である。
【図2】(A),(B)は同実施例の入出力特性を示す
図である。
図である。
【図3】電圧加算回路を示す図である。
【図4】従来回路を示す図である。
【図5】シミュレーション回路を示す図である。
【図6】図5によるシミュレーションの結果を示す特性
図である。
図である。
101,102 コンパレータ回路 103 判定用コンパレータ回路 104 判定電圧回路 105 基準電圧回路 106 電圧加算回路 107 出力回路
Claims (2)
- 【請求項1】 入力電圧と基準電圧を比較して論理判定
を行なうコンパレータ回路において、 入力電圧に一定電圧を加算し、レベルシフトした入力電
圧を出力する第1の電圧加算回路と、 基準電圧に前記一定電圧を加算し、レベルシフトした基
準電圧を出力する第2の電圧加算回路と、 入力電圧が設定電圧以上である時、前記第1の電圧加算
回路の加算電圧を0Vとする動作を行なう第1の制御回
路と、 基準電圧が設定電圧以上である時、前記第2の電圧加算
回路の加算電圧を0Vとする動作を行なう第2の制御回
路とを備え、 前記レベルシフトした入力電圧と前記レベルシフトした
基準電圧とを比較して論理判定を行なうことを特徴とす
る低電圧コンパレータ回路。 - 【請求項2】 前記第1,第2の電圧加算回路が電流吸
い込み型及び、電流はきだし型の2つの定電流回路とそ
れに接続される抵抗で構成され、前記第1,第2の制御
回路により前記定電流回路の動作が停止することを特徴
とする請求項1記載の低電圧コンパレータ回路。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5335276A JP2734963B2 (ja) | 1993-12-28 | 1993-12-28 | 低電圧コンパレータ回路 |
CA002139050A CA2139050C (en) | 1993-12-28 | 1994-12-23 | Decision circuit operable at a wide range of voltages |
AU81759/94A AU682229B2 (en) | 1993-12-28 | 1994-12-23 | Decision circuit operable at a wide range of voltages |
US08/364,276 US5548227A (en) | 1993-12-28 | 1994-12-27 | Decision circuit operable at a wide range of voltages |
GB9426296A GB2285316B (en) | 1993-12-28 | 1994-12-28 | Decision circuit operable at a wide range of voltages |
CN94120491A CN1066825C (zh) | 1993-12-28 | 1994-12-28 | 可在一宽电压范围操作的判定电路 |
KR1019940037742A KR0143362B1 (ko) | 1993-12-28 | 1994-12-28 | 넓은 전압 범위에서 동작 가능한 판정 회로 |
TW083112240A TW382080B (en) | 1993-12-28 | 1994-12-28 | Decision circuit operable at a wide range of voltages and a method for determing whether an input voltage is higher than a reference voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5335276A JP2734963B2 (ja) | 1993-12-28 | 1993-12-28 | 低電圧コンパレータ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07198760A true JPH07198760A (ja) | 1995-08-01 |
JP2734963B2 JP2734963B2 (ja) | 1998-04-02 |
Family
ID=18286714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5335276A Expired - Fee Related JP2734963B2 (ja) | 1993-12-28 | 1993-12-28 | 低電圧コンパレータ回路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5548227A (ja) |
JP (1) | JP2734963B2 (ja) |
KR (1) | KR0143362B1 (ja) |
CN (1) | CN1066825C (ja) |
AU (1) | AU682229B2 (ja) |
CA (1) | CA2139050C (ja) |
GB (1) | GB2285316B (ja) |
TW (1) | TW382080B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102213730A (zh) * | 2010-04-02 | 2011-10-12 | 鸿富锦精密工业(深圳)有限公司 | 低压报警电路 |
US10601411B2 (en) | 2017-02-07 | 2020-03-24 | Kabushiki Kaisha Toshiba | Comparator |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0139981B1 (ko) * | 1995-06-12 | 1998-07-15 | 김광호 | 일정한 문턱전압을 갖는 히스테리시스 시스템 |
US6262567B1 (en) | 1997-08-01 | 2001-07-17 | Lsi Logic Corporation | Automatic power supply sensing with on-chip regulation |
JP3173727B2 (ja) * | 1998-03-10 | 2001-06-04 | 日本電気株式会社 | 電圧検出回路 |
US6028456A (en) * | 1998-08-18 | 2000-02-22 | Toko, Inc. | Dual-threshold comparator circuit utilizing a single input pin |
DE19841718C2 (de) * | 1998-09-11 | 2001-01-25 | St Microelectronics Gmbh | Komparator |
US6252433B1 (en) | 1999-05-12 | 2001-06-26 | Southwest Research Institute | Single event upset immune comparator |
US6360764B1 (en) | 2000-07-18 | 2002-03-26 | Pentapure Incorporated | Cartridge adapter |
US7673756B2 (en) | 2005-06-29 | 2010-03-09 | Selecto, Inc. | Modular fluid purification system and components thereof |
EP1648580A4 (en) * | 2003-07-29 | 2007-07-25 | 3M Innovative Properties Co | WATER FILTER ADAPTER WITH LATCH |
EP1811667A1 (fr) | 2006-01-18 | 2007-07-25 | Stmicroelectronics Sa | Etage d'entrée de circuit intégré |
US9782706B1 (en) | 2008-04-16 | 2017-10-10 | Selecto, Inc. | Flow connector for connecting screw-type filtration head to lug-type sump |
CN102185592B (zh) * | 2011-01-27 | 2013-07-17 | 电子科技大学 | 一种电平位移电路 |
GB2586895B (en) * | 2019-09-06 | 2021-10-13 | Cirrus Logic Int Semiconductor Ltd | Force sensing circuitry |
US11251760B2 (en) | 2020-05-20 | 2022-02-15 | Analog Devices, Inc. | Amplifiers with wide input range and low input capacitance |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57111116A (en) * | 1980-12-26 | 1982-07-10 | Fujitsu Ltd | Comparator having hysteresis |
JPS57202128A (en) * | 1981-06-08 | 1982-12-10 | Victor Co Of Japan Ltd | Analog-to-digital converting circuit |
JPS5884522A (ja) * | 1981-11-16 | 1983-05-20 | Toshiba Corp | レベル比較器 |
CA1203290A (en) * | 1982-04-28 | 1986-04-15 | Yoshio Shimizu | Signal comparing circuit |
US4560921A (en) * | 1984-06-15 | 1985-12-24 | National Semiconductor Corporation | Comparator circuit with built in reference |
JP2726413B2 (ja) * | 1986-12-25 | 1998-03-11 | 株式会社東芝 | 振幅比較回路 |
JPH01198815A (ja) * | 1987-10-19 | 1989-08-10 | Hitachi Ltd | 比較回路 |
EP0370725B1 (en) * | 1988-11-21 | 1996-10-30 | Nippon Telegraph And Telephone Corporation | Amplifier circuit using feedback load |
US5047751A (en) * | 1989-02-03 | 1991-09-10 | Nec Corporation | Power supply voltage monitoring circuit |
US4980791A (en) * | 1990-02-05 | 1990-12-25 | Motorola, Inc. | Universal power supply monitor circuit |
NL9001608A (nl) * | 1990-07-16 | 1992-02-17 | Philips Nv | Ontvanger voor meerwaardige digitale signalen. |
US5291122A (en) * | 1992-06-11 | 1994-03-01 | Analog Devices, Inc. | Bandgap voltage reference circuit and method with low TCR resistor in parallel with high TCR and in series with low TCR portions of tail resistor |
-
1993
- 1993-12-28 JP JP5335276A patent/JP2734963B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-23 CA CA002139050A patent/CA2139050C/en not_active Expired - Fee Related
- 1994-12-23 AU AU81759/94A patent/AU682229B2/en not_active Ceased
- 1994-12-27 US US08/364,276 patent/US5548227A/en not_active Expired - Fee Related
- 1994-12-28 KR KR1019940037742A patent/KR0143362B1/ko not_active IP Right Cessation
- 1994-12-28 CN CN94120491A patent/CN1066825C/zh not_active Expired - Fee Related
- 1994-12-28 GB GB9426296A patent/GB2285316B/en not_active Expired - Fee Related
- 1994-12-28 TW TW083112240A patent/TW382080B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102213730A (zh) * | 2010-04-02 | 2011-10-12 | 鸿富锦精密工业(深圳)有限公司 | 低压报警电路 |
US10601411B2 (en) | 2017-02-07 | 2020-03-24 | Kabushiki Kaisha Toshiba | Comparator |
Also Published As
Publication number | Publication date |
---|---|
CA2139050A1 (en) | 1995-06-29 |
CN1066825C (zh) | 2001-06-06 |
CA2139050C (en) | 1999-02-23 |
GB9426296D0 (en) | 1995-02-22 |
CN1117152A (zh) | 1996-02-21 |
TW382080B (en) | 2000-02-11 |
AU8175994A (en) | 1995-07-06 |
AU682229B2 (en) | 1997-09-25 |
KR950022054A (ko) | 1995-07-26 |
KR0143362B1 (ko) | 1998-08-17 |
GB2285316B (en) | 1997-10-22 |
JP2734963B2 (ja) | 1998-04-02 |
GB2285316A (en) | 1995-07-05 |
US5548227A (en) | 1996-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07198760A (ja) | 低電圧コンパレータ回路 | |
US5608344A (en) | Comparator circuit with hysteresis | |
US5563534A (en) | Hysteresis comparator circuit for operation with a low voltage power supply | |
US4406955A (en) | Comparator circuit having hysteresis | |
JP3532782B2 (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
US4587442A (en) | Current threshold detector | |
JPH02222014A (ja) | 切り換えできる電流発生器を具えた集積回路 | |
JPH04123622U (ja) | トランジスタ−トランジスタ論理回路 | |
US6559706B2 (en) | Mixer circuitry | |
JP3659741B2 (ja) | 出力トランジスタの保護回路 | |
JP2004266809A (ja) | 演算増幅回路、過熱検出回路および比較回路 | |
US6316995B1 (en) | Input stage for constant gm amplifier circuit and method | |
JPH08139531A (ja) | 差動アンプ | |
US5966007A (en) | Current source circuit | |
JPH1174767A (ja) | ヒステリシス付コンパレータ | |
JPH04334120A (ja) | Ecl出力回路 | |
JP3398907B2 (ja) | バイアス電流制御装置 | |
JP2000323977A (ja) | 出力回路 | |
JP3664038B2 (ja) | リセット回路 | |
JP2000082942A (ja) | 電圧比較器 | |
JPH03201809A (ja) | 差動出力回路 | |
JP3801174B2 (ja) | Cmos−eclレベル変換回路 | |
JP2675431B2 (ja) | 負荷駆動回路 | |
JPH0865061A (ja) | アイドリング電流制御回路 | |
JP2530542Y2 (ja) | 直流検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971202 |
|
LAPS | Cancellation because of no payment of annual fees |