JP2597317Y2 - 基準電源回路 - Google Patents
基準電源回路Info
- Publication number
- JP2597317Y2 JP2597317Y2 JP1993021312U JP2131293U JP2597317Y2 JP 2597317 Y2 JP2597317 Y2 JP 2597317Y2 JP 1993021312 U JP1993021312 U JP 1993021312U JP 2131293 U JP2131293 U JP 2131293U JP 2597317 Y2 JP2597317 Y2 JP 2597317Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- power supply
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、基準電源回路に関し、
更に詳しく述べるならば、通信機器やＯＡ、ＡＶ等の電
気機器において用いられる基準電源回路に関する。
更に詳しく述べるならば、通信機器やＯＡ、ＡＶ等の電
気機器において用いられる基準電源回路に関する。
【０００２】
【従来の技術】一般に、この種装置に用いられる半導体
素子で構成された電源回路においては、近年小型・軽量
化のため乾電池１本で駆動を行うように構成されてい
る。このような電源回路においては、用いられている製
品の回路を駆動する際には、低電圧で安定な基準電源で
あることが必要とされている。従来から用いられている
このような基準電源回路の例を図２に示す。図２におい
て、１は電源供給端子（Ｖｉｎ）、２は電源出力端子
（Ｖｏｕｔ）、３は共通端子（ＧＮＤ）、４は基準電圧
出力端子（Ｖｔ）、５はカレントミラー回路、６は差動
増幅回路である。Ｑ１〜Ｑ４、Ｑ９はＰＮＰトランジス
タ、Ｑ５〜Ｑ８、Ｑ１０、Ｑ１１はＮＰＮトランジス
タ、Ｒ０〜Ｒ４は抵抗である。
素子で構成された電源回路においては、近年小型・軽量
化のため乾電池１本で駆動を行うように構成されてい
る。このような電源回路においては、用いられている製
品の回路を駆動する際には、低電圧で安定な基準電源で
あることが必要とされている。従来から用いられている
このような基準電源回路の例を図２に示す。図２におい
て、１は電源供給端子（Ｖｉｎ）、２は電源出力端子
（Ｖｏｕｔ）、３は共通端子（ＧＮＤ）、４は基準電圧
出力端子（Ｖｔ）、５はカレントミラー回路、６は差動
増幅回路である。Ｑ１〜Ｑ４、Ｑ９はＰＮＰトランジス
タ、Ｑ５〜Ｑ８、Ｑ１０、Ｑ１１はＮＰＮトランジス
タ、Ｒ０〜Ｒ４は抵抗である。
【０００３】電源供給端子１と電源出力端子２間には、
カレントミラー回路５を形成するトランジスタＱ１、Ｑ
２の両エミッタが共通接続されており、トランジスタＱ
１のコレクタと共通端子３間には、抵抗Ｒ０とＲ１との
直列回路が接続されている。またトランジスタＱ１のベ
ースは、抵抗Ｒ０とＲ１との接続点に直結され、トラン
ジスタＱ２のベースはＱ１のコレクタと抵抗Ｒ０との接
続点に直結されている。つまりトランジスタＱ１とＱ２
のベース間は、抵抗Ｒ０を介して接続されていることに
なる。
カレントミラー回路５を形成するトランジスタＱ１、Ｑ
２の両エミッタが共通接続されており、トランジスタＱ
１のコレクタと共通端子３間には、抵抗Ｒ０とＲ１との
直列回路が接続されている。またトランジスタＱ１のベ
ースは、抵抗Ｒ０とＲ１との接続点に直結され、トラン
ジスタＱ２のベースはＱ１のコレクタと抵抗Ｒ０との接
続点に直結されている。つまりトランジスタＱ１とＱ２
のベース間は、抵抗Ｒ０を介して接続されていることに
なる。
【０００４】一方、トランジスタＱ２のコレクタと共通
端子３間には、レベル調整用の抵抗Ｒ２、Ｒ３、Ｒ４、
トランジスタＱ７のコレクタ・エミッタ路を介する直列
回路が接続されている。トランジスタＱ２のコレクタと
抵抗Ｒ２との接続点には差動増幅回路６を構成するトラ
ンジスタＱ３とＱ４の両エミッタが共通接続され、その
両ベースは短絡され、その両コレクタは差動増幅器６１
を形成する一対のＮＰＮトランジスタＱ５、Ｑ６のコレ
クタにそれぞれ接続されている。Ｑ５、Ｑ６の両エミッ
タは共通接続され、トランジスタＱ８のコレクタ・エミ
ッタ路を介して共通端子３に接続されている。またトラ
ンジスタＱ５のベースは抵抗Ｒ２とＲ３の接続点に接続
され、Ｑ６のベースは抵抗Ｒ３とＲ４の接続点に接続さ
れている。
端子３間には、レベル調整用の抵抗Ｒ２、Ｒ３、Ｒ４、
トランジスタＱ７のコレクタ・エミッタ路を介する直列
回路が接続されている。トランジスタＱ２のコレクタと
抵抗Ｒ２との接続点には差動増幅回路６を構成するトラ
ンジスタＱ３とＱ４の両エミッタが共通接続され、その
両ベースは短絡され、その両コレクタは差動増幅器６１
を形成する一対のＮＰＮトランジスタＱ５、Ｑ６のコレ
クタにそれぞれ接続されている。Ｑ５、Ｑ６の両エミッ
タは共通接続され、トランジスタＱ８のコレクタ・エミ
ッタ路を介して共通端子３に接続されている。またトラ
ンジスタＱ５のベースは抵抗Ｒ２とＲ３の接続点に接続
され、Ｑ６のベースは抵抗Ｒ３とＲ４の接続点に接続さ
れている。
【０００５】そしてトランジスタＱ５のコレクタには基
準電圧出力端子４にそのエミッタが接続されたトランジ
スタＱ９のベースが接続され、そのコレクタはトランジ
スタＱ７、Ｑ８のベースとそのベースが共通接続され、
かつ共通端子３にそのエミッタが接続されたトランジス
タＱ１０のコレクタに接続されている。また、トランジ
スタＱ９とＱ１０のコレクタの接続点すなわち制御出力
端ａには、コレクタが基準電圧出力端子４に接続され、
そのエミッタが共通端子３に接続されているトランジス
タＱ１１のベースが接続されている。ここで、抵抗Ｒ３
とトランジスタＱ７との間に設けられた抵抗Ｒ４は差動
増幅器６１を構成するトランジスタＱ５とＱ６を所定の
動作点にバイアスするためのものである。またトランジ
スタＱ９、Ｑ１０およびＱ１１は、基準電圧出力端子４
の出力電圧の変動を防ぐために設けられた出力制御回路
を構成する。
準電圧出力端子４にそのエミッタが接続されたトランジ
スタＱ９のベースが接続され、そのコレクタはトランジ
スタＱ７、Ｑ８のベースとそのベースが共通接続され、
かつ共通端子３にそのエミッタが接続されたトランジス
タＱ１０のコレクタに接続されている。また、トランジ
スタＱ９とＱ１０のコレクタの接続点すなわち制御出力
端ａには、コレクタが基準電圧出力端子４に接続され、
そのエミッタが共通端子３に接続されているトランジス
タＱ１１のベースが接続されている。ここで、抵抗Ｒ３
とトランジスタＱ７との間に設けられた抵抗Ｒ４は差動
増幅器６１を構成するトランジスタＱ５とＱ６を所定の
動作点にバイアスするためのものである。またトランジ
スタＱ９、Ｑ１０およびＱ１１は、基準電圧出力端子４
の出力電圧の変動を防ぐために設けられた出力制御回路
を構成する。
【０００６】このような基準電源回路において、電源供
給端子１に電源Ｖｉｎが供給されると、Ｑ１のエミッタ
・コレクタおよび抵抗Ｒ０、Ｒ１を介して電流Ｉ１が共
通端子３に流れる。同時にトランジスタＱ２のエミッタ
・コレクタにも電流Ｉ２が流れるが、トランジスタＱ１
のベースとコレクタ間には抵抗Ｒ０が挿入されているた
め、トランジスタＱ２のベース電位が抵抗Ｒ０に制御さ
れて電源電圧の変動に伴う電流Ｉ２の変動を小さくする
ように形成されている。電流Ｉ２が流れることにより、
トランジスタＱ３、Ｑ４、Ｑ５、Ｑ６を含む差動増幅回
路６も動作する。これに伴って制御素子であるトランジ
スタＱ１１もオンとなり、基準電圧出力端子４から基準
となる出力電圧Ｖｔが取り出される。尚、差動増幅器６
１のトランジスタ６は８個のトランジスタが並列接続さ
れた構成であり（図示せず）、従ってトランジスタＱ６
のエミッタ面積はトランジスタＱ５に比し８倍のエミッ
タ面積を有する。
給端子１に電源Ｖｉｎが供給されると、Ｑ１のエミッタ
・コレクタおよび抵抗Ｒ０、Ｒ１を介して電流Ｉ１が共
通端子３に流れる。同時にトランジスタＱ２のエミッタ
・コレクタにも電流Ｉ２が流れるが、トランジスタＱ１
のベースとコレクタ間には抵抗Ｒ０が挿入されているた
め、トランジスタＱ２のベース電位が抵抗Ｒ０に制御さ
れて電源電圧の変動に伴う電流Ｉ２の変動を小さくする
ように形成されている。電流Ｉ２が流れることにより、
トランジスタＱ３、Ｑ４、Ｑ５、Ｑ６を含む差動増幅回
路６も動作する。これに伴って制御素子であるトランジ
スタＱ１１もオンとなり、基準電圧出力端子４から基準
となる出力電圧Ｖｔが取り出される。尚、差動増幅器６
１のトランジスタ６は８個のトランジスタが並列接続さ
れた構成であり（図示せず）、従ってトランジスタＱ６
のエミッタ面積はトランジスタＱ５に比し８倍のエミッ
タ面積を有する。
【０００７】このような状態から、負荷変動等によって
基準電圧出力端子４の出力電圧Ｖｔが例えば増大する方
向に変化するとトランジスタＱ１１はより強くオンにな
りコレクタ・エミッタ電流が増える。これによって前段
の定電流回路から供給される電流は減少するため、カレ
ントミラー回路５から供給される出力電圧Ｖｔは下げら
れる。一方、出力電圧Ｖｔが減少する方向に変化すると
前述したこととは逆に出力電圧Ｖｔを上げるように動作
し、結果として出力電圧Ｖｔを一定に保とうとするよう
に構成されている。
基準電圧出力端子４の出力電圧Ｖｔが例えば増大する方
向に変化するとトランジスタＱ１１はより強くオンにな
りコレクタ・エミッタ電流が増える。これによって前段
の定電流回路から供給される電流は減少するため、カレ
ントミラー回路５から供給される出力電圧Ｖｔは下げら
れる。一方、出力電圧Ｖｔが減少する方向に変化すると
前述したこととは逆に出力電圧Ｖｔを上げるように動作
し、結果として出力電圧Ｖｔを一定に保とうとするよう
に構成されている。
【０００８】
【考案が解決しようとする課題】しかしながら、このよ
うな従来の回路構成にあつては次のような問題点があっ
た。図２に示す従来例は、トランジスタＱ１のベースと
コレクタ間に抵抗Ｒ０を挿入接続するという構成で、電
源電圧の変動に伴う電流Ｉ２の変動を小さくするように
して、結果として差動増幅器を介しての基準となる出力
電圧Ｖｔを出力するための出力段の制御素子であるトラ
ンジスタＱ１１の動作点が大きく変動しないように考慮
しているが、この種基準電源回路をコードレス電話装置
等の通信機器に用いる場合には更に厳密な安定度が求め
られていることもあり、実用上は不十分であり安定した
回路動作を行うことができず、電源電圧の変動を受けや
すいという欠点があった。この考案の目的は、前記従来
の問題点を除去し、電源電圧の変動の影響を受けにく
く、安定した基準となる出力電圧Ｖｔを取り出すことが
できる簡易な回路構成の基準電源回路を提供することに
ある。
うな従来の回路構成にあつては次のような問題点があっ
た。図２に示す従来例は、トランジスタＱ１のベースと
コレクタ間に抵抗Ｒ０を挿入接続するという構成で、電
源電圧の変動に伴う電流Ｉ２の変動を小さくするように
して、結果として差動増幅器を介しての基準となる出力
電圧Ｖｔを出力するための出力段の制御素子であるトラ
ンジスタＱ１１の動作点が大きく変動しないように考慮
しているが、この種基準電源回路をコードレス電話装置
等の通信機器に用いる場合には更に厳密な安定度が求め
られていることもあり、実用上は不十分であり安定した
回路動作を行うことができず、電源電圧の変動を受けや
すいという欠点があった。この考案の目的は、前記従来
の問題点を除去し、電源電圧の変動の影響を受けにく
く、安定した基準となる出力電圧Ｖｔを取り出すことが
できる簡易な回路構成の基準電源回路を提供することに
ある。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本考案は、電源供給端子１と電源出力端子２間に、両
エミッタが共通接続されたカレントミラー回路５を形成
するＰＮＰトランジスタＱ１、Ｑ２と、該ＰＮＰトラン
ジスタＱ１のコレクタと共通端子３間に接続された抵抗
Ｒ０とＲ１とから成る第１の直列回路と、該ＰＮＰトラ
ンジスタＱ２のベースは該ＰＮＰトランジスタＱ１のコ
レクタと抵抗Ｒ０との接続点に接続されるとともに、そ
のコレクタに接続され、そのコレクタと共通端子３間に
形成された抵抗Ｒ２、Ｒ３、Ｒ４とＮＰＮトランジスタ
Ｑ７のコレクタ・エミッタ路を介する第２の直列回路を
含んで構成された差動増幅回路６と、該ＰＮＰトランジ
スタＱ１のベースは該抵抗Ｒ０とＲ１との接続点に接続
されるとともに、そのベースと共通端子３間に形成され
たＮＰＮトランジスタＱ１２のコレクタ・エミッタ路を
介する第３の直列回路と、該トランジスタＱ２のコレク
タに結合された基準電圧出力端子４と、該差動増幅回路
６の制御出力端ａにベースが接続されるとともに、該基
準電圧出力端子４にコレクタが接続され、かつ共通端子
３にそのエミッタが接続されたＮＰＮトランジスタＱ１
１と、から構成した点に特徴がある。
に本考案は、電源供給端子１と電源出力端子２間に、両
エミッタが共通接続されたカレントミラー回路５を形成
するＰＮＰトランジスタＱ１、Ｑ２と、該ＰＮＰトラン
ジスタＱ１のコレクタと共通端子３間に接続された抵抗
Ｒ０とＲ１とから成る第１の直列回路と、該ＰＮＰトラ
ンジスタＱ２のベースは該ＰＮＰトランジスタＱ１のコ
レクタと抵抗Ｒ０との接続点に接続されるとともに、そ
のコレクタに接続され、そのコレクタと共通端子３間に
形成された抵抗Ｒ２、Ｒ３、Ｒ４とＮＰＮトランジスタ
Ｑ７のコレクタ・エミッタ路を介する第２の直列回路を
含んで構成された差動増幅回路６と、該ＰＮＰトランジ
スタＱ１のベースは該抵抗Ｒ０とＲ１との接続点に接続
されるとともに、そのベースと共通端子３間に形成され
たＮＰＮトランジスタＱ１２のコレクタ・エミッタ路を
介する第３の直列回路と、該トランジスタＱ２のコレク
タに結合された基準電圧出力端子４と、該差動増幅回路
６の制御出力端ａにベースが接続されるとともに、該基
準電圧出力端子４にコレクタが接続され、かつ共通端子
３にそのエミッタが接続されたＮＰＮトランジスタＱ１
１と、から構成した点に特徴がある。
【００１０】
【実施例】以下本考案を図面を基に詳細に説明する。図
１は本考案の一実施例を示す基準電源回路の回路構成図
である。図１において、図２と同一符号は同一物を示
す。Ｑ１２はＮＰＮトランジスタである。電源供給端子
１と電源出力端子２間には、カレントミラー回路５を形
成するトランジスタＱ１、Ｑ２の両エミッタが共通接続
されており、トランジスタＱ１のコレクタと共通端子３
間には、抵抗Ｒ０とＲ１との第１の直列回路が接続され
ている。またトランジスタＱ１のベースは、抵抗Ｒ０と
Ｒ１との接続点に直結されるとともに、更にＱ１のベー
スと共通端子３間にはトランジスタＱ１２のコレクタ・
エミッタ路を介する第３の直列回路が形成されている。
またトランジスタＱ２のベースはＱ１のコレクタと抵抗
Ｒ０との接続点に直結されている。つまりトランジスタ
Ｑ１とＱ２のベース間は、抵抗Ｒ０を介して接続されて
いることになる。
１は本考案の一実施例を示す基準電源回路の回路構成図
である。図１において、図２と同一符号は同一物を示
す。Ｑ１２はＮＰＮトランジスタである。電源供給端子
１と電源出力端子２間には、カレントミラー回路５を形
成するトランジスタＱ１、Ｑ２の両エミッタが共通接続
されており、トランジスタＱ１のコレクタと共通端子３
間には、抵抗Ｒ０とＲ１との第１の直列回路が接続され
ている。またトランジスタＱ１のベースは、抵抗Ｒ０と
Ｒ１との接続点に直結されるとともに、更にＱ１のベー
スと共通端子３間にはトランジスタＱ１２のコレクタ・
エミッタ路を介する第３の直列回路が形成されている。
またトランジスタＱ２のベースはＱ１のコレクタと抵抗
Ｒ０との接続点に直結されている。つまりトランジスタ
Ｑ１とＱ２のベース間は、抵抗Ｒ０を介して接続されて
いることになる。
【００１１】一方、トランジスタＱ２のコレクタと共通
端子３間には、レベル調整用の抵抗Ｒ２、Ｒ３、Ｒ４、
トランジスタＱ７のコレクタ・エミッタ路を介する第２
の直列回路が接続されている。トランジスタＱ２のコレ
クタと抵抗Ｒ２との接続点には差動増幅回路６を構成す
るトランジスタＱ３とＱ４の両エミッタが共通接続さ
れ、その両ベースは短絡され、その両コレクタは差動増
幅器６１を形成する一対のＮＰＮトランジスタＱ５、Ｑ
６のコレクタにそれぞれ接続されている。Ｑ５、Ｑ６の
両エミッタは共通接続され、トランジスタＱ８のコレク
タ・エミッタ路を介して共通端子３に接続されている。
またトランジスタＱ５のベースは抵抗Ｒ２とＲ３の接続
点に接続され、Ｑ６のベースは抵抗Ｒ３とＲ４の接続点
に接続されている。
端子３間には、レベル調整用の抵抗Ｒ２、Ｒ３、Ｒ４、
トランジスタＱ７のコレクタ・エミッタ路を介する第２
の直列回路が接続されている。トランジスタＱ２のコレ
クタと抵抗Ｒ２との接続点には差動増幅回路６を構成す
るトランジスタＱ３とＱ４の両エミッタが共通接続さ
れ、その両ベースは短絡され、その両コレクタは差動増
幅器６１を形成する一対のＮＰＮトランジスタＱ５、Ｑ
６のコレクタにそれぞれ接続されている。Ｑ５、Ｑ６の
両エミッタは共通接続され、トランジスタＱ８のコレク
タ・エミッタ路を介して共通端子３に接続されている。
またトランジスタＱ５のベースは抵抗Ｒ２とＲ３の接続
点に接続され、Ｑ６のベースは抵抗Ｒ３とＲ４の接続点
に接続されている。
【００１２】そして、トランジスタＱ５のコレクタには
基準電圧出力端子４にそのエミッタが接続されたトラン
ジスタＱ９のベースが接続され、そのコレクタはトラン
ジスタＱ７、Ｑ８のベースとそのベースが共通接続さ
れ、かつ共通端子３にそのエミッタが接続されたトラン
ジスタＱ１０のコレクタに接続されている。またトラン
ジスタＱ９とＱ１０のコレクタの接続点すなわち制御出
力端ａには、コレクタが基準電圧出力端子４に接続さ
れ、そのエミッタが共通端子３に接続されているトラン
ジスタＱ１１のベースが接続されている。ここで、抵抗
Ｒ３とトランジスタＱ７との間に設けられた抵抗Ｒ４は
差動増幅器６１を構成するトランジスタＱ５とＱ６を所
定の動作点にバイアスするためのものである。またトラ
ンジスタＱ９、Ｑ１０およびＱ１１は、基準電圧出力端
子４の出力電圧の変動を防ぐために設けられた出力制御
回路を構成する。
基準電圧出力端子４にそのエミッタが接続されたトラン
ジスタＱ９のベースが接続され、そのコレクタはトラン
ジスタＱ７、Ｑ８のベースとそのベースが共通接続さ
れ、かつ共通端子３にそのエミッタが接続されたトラン
ジスタＱ１０のコレクタに接続されている。またトラン
ジスタＱ９とＱ１０のコレクタの接続点すなわち制御出
力端ａには、コレクタが基準電圧出力端子４に接続さ
れ、そのエミッタが共通端子３に接続されているトラン
ジスタＱ１１のベースが接続されている。ここで、抵抗
Ｒ３とトランジスタＱ７との間に設けられた抵抗Ｒ４は
差動増幅器６１を構成するトランジスタＱ５とＱ６を所
定の動作点にバイアスするためのものである。またトラ
ンジスタＱ９、Ｑ１０およびＱ１１は、基準電圧出力端
子４の出力電圧の変動を防ぐために設けられた出力制御
回路を構成する。
【００１３】このような基準電源回路において、電源供
給端子１に電源Ｖｉｎが供給されると、Ｑ１のエミッタ
・コレクタおよび抵抗Ｒ０、Ｒ１を介する第１の直列回
路には電流Ｉ１が共通端子３に流れる。同時にトランジ
スタＱ２のエミッタ・コレクタ路、抵抗Ｒ２、Ｒ３、Ｒ
４、トランジスタＱ７のコレクタ・エミッタ路を介する
第２の直列回路にも電流Ｉ２が流れるが、トランジスタ
Ｑ１のベースとコレクタ間には抵抗Ｒ０が挿入されてい
るため、トランジスタＱ２のベース電位が抵抗Ｒ０に制
御されて電源電圧の変動に伴う電流Ｉ２の変動を小さく
するように形成されている。
給端子１に電源Ｖｉｎが供給されると、Ｑ１のエミッタ
・コレクタおよび抵抗Ｒ０、Ｒ１を介する第１の直列回
路には電流Ｉ１が共通端子３に流れる。同時にトランジ
スタＱ２のエミッタ・コレクタ路、抵抗Ｒ２、Ｒ３、Ｒ
４、トランジスタＱ７のコレクタ・エミッタ路を介する
第２の直列回路にも電流Ｉ２が流れるが、トランジスタ
Ｑ１のベースとコレクタ間には抵抗Ｒ０が挿入されてい
るため、トランジスタＱ２のベース電位が抵抗Ｒ０に制
御されて電源電圧の変動に伴う電流Ｉ２の変動を小さく
するように形成されている。
【００１４】一方、トランジスタＱ１のベースと共通端
子３間には、トランジスタＱ１２のコレクタ・エミッタ
路を介する第３の直列回路が設けられているため、トラ
ンジスタＱ１のエミッタ・コレクタ路に流れる電流は、
抵抗Ｒ１があるためトランジスタＱ１２のループに電流
Ｉ３としてより多く流れることになる。すなわち、電流
Ｉ１＜＜Ｉ３の関係になるように構成されているため、
第２の直列回路を流れる電流Ｉ２は極めて小となる。故
に図１に示す従来回路より電源電圧変動に伴う電流Ｉ２
の変動を更に少なくすることができる。電流Ｉ２が流れ
ることにより、トランジスタＱ３、Ｑ４、Ｑ５、Ｑ６を
含む差動増幅回路６も動作する。これに伴って制御素子
であるトランジスタＱ１１もオンとなり、基準電圧出力
端子４から基準となる出力電圧Ｖｔが取り出される。
子３間には、トランジスタＱ１２のコレクタ・エミッタ
路を介する第３の直列回路が設けられているため、トラ
ンジスタＱ１のエミッタ・コレクタ路に流れる電流は、
抵抗Ｒ１があるためトランジスタＱ１２のループに電流
Ｉ３としてより多く流れることになる。すなわち、電流
Ｉ１＜＜Ｉ３の関係になるように構成されているため、
第２の直列回路を流れる電流Ｉ２は極めて小となる。故
に図１に示す従来回路より電源電圧変動に伴う電流Ｉ２
の変動を更に少なくすることができる。電流Ｉ２が流れ
ることにより、トランジスタＱ３、Ｑ４、Ｑ５、Ｑ６を
含む差動増幅回路６も動作する。これに伴って制御素子
であるトランジスタＱ１１もオンとなり、基準電圧出力
端子４から基準となる出力電圧Ｖｔが取り出される。
【００１５】
【考案の効果】以上の説明から明らかなように、本考案
はトランジスタＱ１のベースと共通端子３間に第３の直
列回路を設けることにより、第２の直列回路に流れる電
流Ｉ２を極めて小とすることができるので、簡易な回路
構成にして電源電圧の変動に伴う出力電圧Ｖｔの変動を
少なくして取り出すことができるという実用上の利点を
有する。
はトランジスタＱ１のベースと共通端子３間に第３の直
列回路を設けることにより、第２の直列回路に流れる電
流Ｉ２を極めて小とすることができるので、簡易な回路
構成にして電源電圧の変動に伴う出力電圧Ｖｔの変動を
少なくして取り出すことができるという実用上の利点を
有する。
【図面の簡単な説明】
【図１】本考案の一実施例を示す基準電源回路の回路構
成図である。
成図である。
【図２】従来の基準電源回路の一例を示す回路構成図で
ある。
ある。
１ 電源供給端子（Ｖｉｎ） ２ 電源出力端子（Ｖｏｕｔ） ３ 共通端子（ＧＮＤ） ４ 基準電圧出力端子（Ｖｔ） ５ カレントミラー回路 ６ 差動増幅回路 ６１ 差動増幅器 Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ９ ＰＮＰトランジスタ Ｑ５、Ｑ６、Ｑ７、Ｑ８、Ｑ１０、Ｑ１１、Ｑ１２ Ｎ
ＰＮトランジスタ Ｒ０〜Ｒ４ 抵抗
ＰＮトランジスタ Ｒ０〜Ｒ４ 抵抗
Claims (1)
- 【請求項１】 電源供給端子１と電源出力端子２間に、
両エミッタが共通接続されたカレントミラー回路５を形
成するトランジスタＱ１、Ｑ２と、 該トランジスタＱ１のコレクタと共通端子３間に接続さ
れた抵抗Ｒ０とＲ１とから成る第１の直列回路と、 該トランジスタＱ２のベースは該トランジスタＱ１のコ
レクタと抵抗Ｒ０との接続点に接続されるとともに、そ
のコレクタに接続され、そのコレクタと共通端子３間に
形成された抵抗Ｒ２、Ｒ３、Ｒ４とトランジスタＱ７の
コレクタ・エミッタ路を介する第２の直列回路を含んで
構成された差動増幅回路６と、 該トランジスタＱ１のベースは該抵抗Ｒ０とＲ１との接
続点に接続されるとともに、そのベースと共通端子３間
に形成されたトランジスタＱ１２のコレクタ・エミッタ
路を介する第３の直列回路と、 該トランジスタＱ２のコレクタに結合された基準電圧出
力端子４と、 該差動増幅回路６の制御出力端ａにベースが接続される
とともに、該基準電圧出力端子４にコレクタが接続さ
れ、かつ共通端子３にそのエミッタが接続されたトラン
ジスタＱ１１と、 から構成されたことを特徴とする基準電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993021312U JP2597317Y2 (ja) | 1993-03-31 | 1993-03-31 | 基準電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993021312U JP2597317Y2 (ja) | 1993-03-31 | 1993-03-31 | 基準電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0675017U JPH0675017U (ja) | 1994-10-21 |
| JP2597317Y2 true JP2597317Y2 (ja) | 1999-07-05 |
Family
ID=12051642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993021312U Expired - Lifetime JP2597317Y2 (ja) | 1993-03-31 | 1993-03-31 | 基準電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2597317Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4694942B2 (ja) * | 2005-10-14 | 2011-06-08 | 新日本無線株式会社 | 定電流回路 |
-
1993
- 1993-03-31 JP JP1993021312U patent/JP2597317Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0675017U (ja) | 1994-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2597317Y2 (ja) | 基準電源回路 | |
| US6903609B2 (en) | Operational amplifier | |
| JPH0413692Y2 (ja) | ||
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPS63243729A (ja) | 温度検出回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JP2605830Y2 (ja) | 過電流保護回路 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JPS645369Y2 (ja) | ||
| JPS6133710Y2 (ja) | ||
| JP3312640B2 (ja) | スイッチ回路 | |
| JP3530438B2 (ja) | オーバードライブ防止駆動回路 | |
| JP2809157B2 (ja) | 電圧−電流変換回路 | |
| JPH04314206A (ja) | ドライブ回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH04223508A (ja) | 定電圧回路 | |
| JPH04369012A (ja) | バイアス回路 | |
| JPH09116393A (ja) | コンパレータ回路 | |
| JPS6211375B2 (ja) | ||
| JPH05308228A (ja) | 増幅回路 | |
| JPH08179843A (ja) | 定電流発生回路 | |
| JPH09321556A (ja) | 差動増幅回路 | |
| JPH03286608A (ja) | カレントミラー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |