JPH08179843A - 定電流発生回路 - Google Patents
定電流発生回路Info
- Publication number
- JPH08179843A JPH08179843A JP6318497A JP31849794A JPH08179843A JP H08179843 A JPH08179843 A JP H08179843A JP 6318497 A JP6318497 A JP 6318497A JP 31849794 A JP31849794 A JP 31849794A JP H08179843 A JPH08179843 A JP H08179843A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- collector
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】電源電位が変化しても、安定した定電流を発生
させる。 【構成】トランジスタＱ１のコレクタは、電源端子１１
に接続される。トランジスタＱ２のコレクタは、トラン
ジスタＱ１のエミッタに接続され、エミッタは、電源端
子１２に接続される。トランジスタＱ３のベ−スは、ト
ランジスタＱ１のベ−スに接続される。トランジスタＱ
４のコレクタは、トランジスタＱ２のベ−ス及びトラン
ジスタＱ３のエミッタに接続され、ベ−スは、トランジ
スタＱ１のエミッタ及びトランジスタＱ２のコレクタに
接続され、エミッタは、抵抗Ｒ２を介して電源端子１２
に接続される。バイアス源１６は、トランジスタＱ１，
Ｑ３のベ−スに一定電位ＶA を与える。
させる。 【構成】トランジスタＱ１のコレクタは、電源端子１１
に接続される。トランジスタＱ２のコレクタは、トラン
ジスタＱ１のエミッタに接続され、エミッタは、電源端
子１２に接続される。トランジスタＱ３のベ−スは、ト
ランジスタＱ１のベ−スに接続される。トランジスタＱ
４のコレクタは、トランジスタＱ２のベ−ス及びトラン
ジスタＱ３のエミッタに接続され、ベ−スは、トランジ
スタＱ１のエミッタ及びトランジスタＱ２のコレクタに
接続され、エミッタは、抵抗Ｒ２を介して電源端子１２
に接続される。バイアス源１６は、トランジスタＱ１，
Ｑ３のベ−スに一定電位ＶA を与える。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路に関するもの
で、特にアナログ集積回路に使用されるものである。
で、特にアナログ集積回路に使用されるものである。
【０００２】
【従来の技術】図５は、従来の定電流発生回路を示すも
のである。ｎｐｎ型バイポ−ラトランジスタＱ１のベ−
ス及びコレクタは、抵抗Ｒ１を介して電源端子１１に接
続されている。ｎｐｎ型バイポ−ラトランジスタＱ２の
コレクタは、トランジスタＱ１のエミッタに接続され、
エミッタは、電源端子１２に接続されている。
のである。ｎｐｎ型バイポ−ラトランジスタＱ１のベ−
ス及びコレクタは、抵抗Ｒ１を介して電源端子１１に接
続されている。ｎｐｎ型バイポ−ラトランジスタＱ２の
コレクタは、トランジスタＱ１のエミッタに接続され、
エミッタは、電源端子１２に接続されている。
【０００３】ｎｐｎ型バイポ−ラトランジスタＱ３のベ
−スは、トランジスタＱ１のベ−スに接続され、コレク
タは、出力端子１３に接続されている。ｎｐｎ型バイポ
−ラトランジスタＱ４のコレクタは、トランジスタＱ２
のベ−ス及びトランジスタＱ３のエミッタに接続され、
ベ−スは、トランジスタＱ１のエミッタ及びトランジス
タＱ２のコレクタに接続され、エミッタは、抵抗Ｒ２を
介して電源端子１２に接続されている。
−スは、トランジスタＱ１のベ−スに接続され、コレク
タは、出力端子１３に接続されている。ｎｐｎ型バイポ
−ラトランジスタＱ４のコレクタは、トランジスタＱ２
のベ−ス及びトランジスタＱ３のエミッタに接続され、
ベ−スは、トランジスタＱ１のエミッタ及びトランジス
タＱ２のコレクタに接続され、エミッタは、抵抗Ｒ２を
介して電源端子１２に接続されている。
【０００４】なお、トランジスタＱ４は、トランジスタ
Ｑ１〜Ｑ３のエミッタ面積のｎ倍のエミッタ面積を有し
ている。上記構成の定電流発生回路は、正帰還ル−プを
構成している。
Ｑ１〜Ｑ３のエミッタ面積のｎ倍のエミッタ面積を有し
ている。上記構成の定電流発生回路は、正帰還ル−プを
構成している。
【０００５】即ち、トランジスタＱ３，Ｑ４のコレクタ
電流が増加すると、トランジスタＱ２のベ−ス電流が増
加し、トランジスタＱ１，Ｑ２のコレクタ電流が増加
し、トランジスタＱ４のベ−ス電流が増加するため、さ
らにトランジスタＱ３，Ｑ４のコレクタ電流が増加す
る。
電流が増加すると、トランジスタＱ２のベ−ス電流が増
加し、トランジスタＱ１，Ｑ２のコレクタ電流が増加
し、トランジスタＱ４のベ−ス電流が増加するため、さ
らにトランジスタＱ３，Ｑ４のコレクタ電流が増加す
る。
【０００６】一方、上記構成の定電流発生回路では、ト
ランジスタＱ３，Ｑ４のコレクタ電流が増加すると、抵
抗Ｒ２の電圧降下が大きくなるため、トランジスタＱ４
のエミッタ電位が上昇し、トランジスタＱ４のベ−ス・
エミッタ間電圧ＶBE(Q4)が小さくなり、トランジスタＱ
３，Ｑ４のコレクタ電流が減少する。
ランジスタＱ３，Ｑ４のコレクタ電流が増加すると、抵
抗Ｒ２の電圧降下が大きくなるため、トランジスタＱ４
のエミッタ電位が上昇し、トランジスタＱ４のベ−ス・
エミッタ間電圧ＶBE(Q4)が小さくなり、トランジスタＱ
３，Ｑ４のコレクタ電流が減少する。
【０００７】つまり、トランジスタＱ３，Ｑ４のコレク
タ電流を増加させる動作と、トランジスタＱ３，Ｑ４の
コレクタ電流を減少させる動作とが平衡状態になると、
トランジスタＱ３，Ｑ４のコレクタ電流は、一定にな
る。
タ電流を増加させる動作と、トランジスタＱ３，Ｑ４の
コレクタ電流を減少させる動作とが平衡状態になると、
トランジスタＱ３，Ｑ４のコレクタ電流は、一定にな
る。
【０００８】このとき、上記構成の定電流発生回路が発
生する定電流Ｉは、（１）式に示すように、トランジス
タＱ３，Ｑ４の面積比により生じるΔＶBEを、抵抗Ｒ２
の抵抗値で割った値となる。 Ｉ ＝ ΔＶBE／Ｒ２ ＝ （ＶT ・ｌｎ ｎ）／Ｒ２ …（１） （但し、ＶT は、定数である。）
生する定電流Ｉは、（１）式に示すように、トランジス
タＱ３，Ｑ４の面積比により生じるΔＶBEを、抵抗Ｒ２
の抵抗値で割った値となる。 Ｉ ＝ ΔＶBE／Ｒ２ ＝ （ＶT ・ｌｎ ｎ）／Ｒ２ …（１） （但し、ＶT は、定数である。）
【０００９】
【発明が解決しようとする課題】図５の定電流発生回路
は、トランジスタＱ１，Ｑ２とトランジスタＱ３，Ｑ４
がそれぞれペアとなって動作しているため、安定した電
流Ｉを発生するためには、トランジスタＱ１，Ｑ２とト
ランジスタＱ３，Ｑ４は、同一の条件で動作する必要が
ある。
は、トランジスタＱ１，Ｑ２とトランジスタＱ３，Ｑ４
がそれぞれペアとなって動作しているため、安定した電
流Ｉを発生するためには、トランジスタＱ１，Ｑ２とト
ランジスタＱ３，Ｑ４は、同一の条件で動作する必要が
ある。
【００１０】しかし、図６に示すように、一般的に、出
力端子１３は、カレントミラ−回路１４に接続されてい
る。このカレントミラ−回路１４は、エミッタが電源端
子１１に接続され、ベ−ス及びコレクタが出力端子１３
に接続されたｐｎｐ型バイポ−ラトランジスタＱ５と、
エミッタが電源端子１１に接続され、ベ−スがトランジ
スタＱ５のベ−スに接続され、コレクタが出力端子１５
に接続されたｐｎｐ型バイポ−ラトランジスタＱ６とか
ら構成されている。
力端子１３は、カレントミラ−回路１４に接続されてい
る。このカレントミラ−回路１４は、エミッタが電源端
子１１に接続され、ベ−ス及びコレクタが出力端子１３
に接続されたｐｎｐ型バイポ−ラトランジスタＱ５と、
エミッタが電源端子１１に接続され、ベ−スがトランジ
スタＱ５のベ−スに接続され、コレクタが出力端子１５
に接続されたｐｎｐ型バイポ−ラトランジスタＱ６とか
ら構成されている。
【００１１】従って、電源電位ＶCCが変化した場合を考
えると、トランジスタＱ４のコレクタの電位は、トラン
ジスタＱ２のベ−ス電位ＶEE＋ＶBE（ＶEEは、電源電
位、ＶBEは、トランジスタＱ２のベ−ス・エミッタ間の
電圧）に固定されているのに対し、トランジスタＱ３の
コレクタの電位は、電源電位ＶCCの変化に依存して変化
する。
えると、トランジスタＱ４のコレクタの電位は、トラン
ジスタＱ２のベ−ス電位ＶEE＋ＶBE（ＶEEは、電源電
位、ＶBEは、トランジスタＱ２のベ−ス・エミッタ間の
電圧）に固定されているのに対し、トランジスタＱ３の
コレクタの電位は、電源電位ＶCCの変化に依存して変化
する。
【００１２】つまり、トランジスタＱ３，Ｑ４のペア性
が、電源電位ＶCCの変化によるア−リ効果の影響により
崩れることになるため、出力端子１５から出力される電
流Ｉの値も、電源電位ＶCCの変化に応じて大きく変化し
てしまう。
が、電源電位ＶCCの変化によるア−リ効果の影響により
崩れることになるため、出力端子１５から出力される電
流Ｉの値も、電源電位ＶCCの変化に応じて大きく変化し
てしまう。
【００１３】このように、従来の定電流発生回路は、電
源電位の変化によるア−リ効果の影響により、電流値
が、電源電位に依存して変化するという欠点がある。本
発明は、上記欠点を解決すべくなされたもので、その目
的は、電源電位が変化しても、安定した定電流を発生す
ることができる定電流発生回路を提供することである。
源電位の変化によるア−リ効果の影響により、電流値
が、電源電位に依存して変化するという欠点がある。本
発明は、上記欠点を解決すべくなされたもので、その目
的は、電源電位が変化しても、安定した定電流を発生す
ることができる定電流発生回路を提供することである。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、本発明の定電流発生回路は、コレクタが第１電源端
子に接続される第１トランジスタと、コレクタが前記第
１トランジスタのエミッタに接続され、エミッタが第２
電源端子に接続される第２トランジスタと、ベ−スが前
記第１トランジスタのベ−スに接続される第３トランジ
スタと、コレクタが前記第２トランジスタのベ−ス及び
前記第３トランジスタのエミッタに接続され、ベ−スが
前記第１トランジスタのエミッタ及び前記第２トランジ
スタのコレクタに接続され、エミッタが第１抵抗を介し
て前記第２電源端子に接続される第４トランジスタと、
前記第１トランジスタのベ−ス及び前記第３トランジス
タのベ−スにそれぞれ一定電位を印加するバイアス源と
を備えており、前記第３トランジスタのコレクタから定
電流を発生する。
め、本発明の定電流発生回路は、コレクタが第１電源端
子に接続される第１トランジスタと、コレクタが前記第
１トランジスタのエミッタに接続され、エミッタが第２
電源端子に接続される第２トランジスタと、ベ−スが前
記第１トランジスタのベ−スに接続される第３トランジ
スタと、コレクタが前記第２トランジスタのベ−ス及び
前記第３トランジスタのエミッタに接続され、ベ−スが
前記第１トランジスタのエミッタ及び前記第２トランジ
スタのコレクタに接続され、エミッタが第１抵抗を介し
て前記第２電源端子に接続される第４トランジスタと、
前記第１トランジスタのベ−ス及び前記第３トランジス
タのベ−スにそれぞれ一定電位を印加するバイアス源と
を備えており、前記第３トランジスタのコレクタから定
電流を発生する。
【００１５】本発明の定電流発生回路は、第１トランジ
スタと、コレクタが前記第１トランジスタのエミッタに
接続され、エミッタが第２電源端子に接続される第２ト
ランジスタと、ベ−スが前記第１トランジスタのベ−ス
に接続される第３トランジスタと、コレクタが前記第２
トランジスタのベ−ス及び前記第３トランジスタのエミ
ッタに接続され、ベ−スが前記第１トランジスタのエミ
ッタ及び前記第２トランジスタのコレクタに接続され、
エミッタが第１抵抗を介して前記第２電源端子に接続さ
れる第４トランジスタと、ベ−ス及びコレクタが前記第
３トランジスタのコレクタに接続され、エミッタが前記
第１電源端子に接続される第５トランジスタと、ベ−ス
が前記第５トランジスタのベ−スに接続され、エミッタ
が前記第１電源端子に接続される第６トランジスタと、
ベ−ス及びコレクタが前記第１トランジスタのコレクタ
に接続され、エミッタが前記第１電源端子に接続される
第７トランジスタと、前記第１トランジスタのベ−ス及
び前記第３トランジスタのベ−スにそれぞれ一定電位を
印加するバイアス源とを備えており、前記第６トランジ
スタのコレクタから定電流を発生する。
スタと、コレクタが前記第１トランジスタのエミッタに
接続され、エミッタが第２電源端子に接続される第２ト
ランジスタと、ベ−スが前記第１トランジスタのベ−ス
に接続される第３トランジスタと、コレクタが前記第２
トランジスタのベ−ス及び前記第３トランジスタのエミ
ッタに接続され、ベ−スが前記第１トランジスタのエミ
ッタ及び前記第２トランジスタのコレクタに接続され、
エミッタが第１抵抗を介して前記第２電源端子に接続さ
れる第４トランジスタと、ベ−ス及びコレクタが前記第
３トランジスタのコレクタに接続され、エミッタが前記
第１電源端子に接続される第５トランジスタと、ベ−ス
が前記第５トランジスタのベ−スに接続され、エミッタ
が前記第１電源端子に接続される第６トランジスタと、
ベ−ス及びコレクタが前記第１トランジスタのコレクタ
に接続され、エミッタが前記第１電源端子に接続される
第７トランジスタと、前記第１トランジスタのベ−ス及
び前記第３トランジスタのベ−スにそれぞれ一定電位を
印加するバイアス源とを備えており、前記第６トランジ
スタのコレクタから定電流を発生する。
【００１６】本発明の定電流発生回路は、コレクタが第
１電源端子に接続される第１トランジスタと、コレクタ
が前記第１トランジスタのエミッタに接続され、エミッ
タが第２電源端子に接続される第２トランジスタと、ベ
−スが前記第１トランジスタのベ−スに接続され、コレ
クタが前記第１電源端子に接続される第３トランジスタ
と、コレクタが前記第２トランジスタのベ−ス及び前記
第３トランジスタのエミッタに接続され、ベ−スが前記
第１トランジスタのエミッタ及び前記第２トランジスタ
のコレクタに接続され、エミッタが第１抵抗を介して前
記第２電源端子に接続される第４トランジスタと、ベ−
スが前記第１及び第３トランジスタのベ−スに接続され
る第５トランジスタと、ベ−スが前記第２及び第４トラ
ンジスタのベ−スに接続され、コレクタが前記第５トラ
ンジスタのエミッタに接続され、エミッタが前記第２電
源端子に接続される第６トランジスタと、ベ−ス及びコ
レクタが前記第５トランジスタのコレクタに接続され、
エミッタが前記第１電源端子に接続される第７トランジ
スタと、ベ−スが前記第７トランジスタのベ−スに接続
され、エミッタが前記第１電源端子に接続される第８ト
ランジスタと、前記第１、第３及び第５トランジスタの
ベ−スにそれぞれ一定電位を印加するバイアス源とを備
えており、前記第８トランジスタのコレクタから定電流
を発生する。
１電源端子に接続される第１トランジスタと、コレクタ
が前記第１トランジスタのエミッタに接続され、エミッ
タが第２電源端子に接続される第２トランジスタと、ベ
−スが前記第１トランジスタのベ−スに接続され、コレ
クタが前記第１電源端子に接続される第３トランジスタ
と、コレクタが前記第２トランジスタのベ−ス及び前記
第３トランジスタのエミッタに接続され、ベ−スが前記
第１トランジスタのエミッタ及び前記第２トランジスタ
のコレクタに接続され、エミッタが第１抵抗を介して前
記第２電源端子に接続される第４トランジスタと、ベ−
スが前記第１及び第３トランジスタのベ−スに接続され
る第５トランジスタと、ベ−スが前記第２及び第４トラ
ンジスタのベ−スに接続され、コレクタが前記第５トラ
ンジスタのエミッタに接続され、エミッタが前記第２電
源端子に接続される第６トランジスタと、ベ−ス及びコ
レクタが前記第５トランジスタのコレクタに接続され、
エミッタが前記第１電源端子に接続される第７トランジ
スタと、ベ−スが前記第７トランジスタのベ−スに接続
され、エミッタが前記第１電源端子に接続される第８ト
ランジスタと、前記第１、第３及び第５トランジスタの
ベ−スにそれぞれ一定電位を印加するバイアス源とを備
えており、前記第８トランジスタのコレクタから定電流
を発生する。
【００１７】前記第４トランジスタのエミッタ面積は、
前記第３トランジスタのエミッタ面積のｎ（但し、ｎ＞
１）倍である。前記バイアス源は、前記第１電源端子と
前記第１トランジスタのベ−スの間に接続される第２抵
抗と、前記第１トランジスタのベ−スと前記第２電源端
子の間に接続されるダイオ−ド接続された１つ以上のト
ランジスタとから構成されている。
前記第３トランジスタのエミッタ面積のｎ（但し、ｎ＞
１）倍である。前記バイアス源は、前記第１電源端子と
前記第１トランジスタのベ−スの間に接続される第２抵
抗と、前記第１トランジスタのベ−スと前記第２電源端
子の間に接続されるダイオ−ド接続された１つ以上のト
ランジスタとから構成されている。
【００１８】
【作用】上記構成によれば、第１及び第３トランジスタ
のベ−スに一定電位を与えるバイアス源を有しているた
め、第１又は第２電源電位が変化しても、発生する定電
流は、常に一定値となる。従って、電源電位が変化して
も、安定した定電流を発生することができる定電流発生
回路を提供することができる。
のベ−スに一定電位を与えるバイアス源を有しているた
め、第１又は第２電源電位が変化しても、発生する定電
流は、常に一定値となる。従って、電源電位が変化して
も、安定した定電流を発生することができる定電流発生
回路を提供することができる。
【００１９】
【実施例】以下、図面を参照しながら、本発明の定電流
発生回路について、詳細に説明する。図１は、本発明の
第１実施例に係わる定電流発生回路を示している。
発生回路について、詳細に説明する。図１は、本発明の
第１実施例に係わる定電流発生回路を示している。
【００２０】まず、本実施例の定電流発生回路の構成に
ついて説明する。ｎｐｎ型バイポ−ラトランジスタＱ１
のコレクタは、電源端子１１に接続されている。ｎｐｎ
型バイポ−ラトランジスタＱ２のコレクタは、トランジ
スタＱ１のエミッタに接続され、エミッタは、電源端子
１２に接続されている。
ついて説明する。ｎｐｎ型バイポ−ラトランジスタＱ１
のコレクタは、電源端子１１に接続されている。ｎｐｎ
型バイポ−ラトランジスタＱ２のコレクタは、トランジ
スタＱ１のエミッタに接続され、エミッタは、電源端子
１２に接続されている。
【００２１】ｎｐｎ型バイポ−ラトランジスタＱ３のベ
−スは、トランジスタＱ１のベ−スに接続され、コレク
タは、出力端子１３に接続されている。ｎｐｎ型バイポ
−ラトランジスタＱ４のコレクタは、トランジスタＱ２
のベ−ス及びトランジスタＱ３のエミッタに接続され、
ベ−スは、トランジスタＱ１のエミッタ及びトランジス
タＱ２のコレクタに接続され、エミッタは、抵抗Ｒ２を
介して電源端子１２に接続されている。
−スは、トランジスタＱ１のベ−スに接続され、コレク
タは、出力端子１３に接続されている。ｎｐｎ型バイポ
−ラトランジスタＱ４のコレクタは、トランジスタＱ２
のベ−ス及びトランジスタＱ３のエミッタに接続され、
ベ−スは、トランジスタＱ１のエミッタ及びトランジス
タＱ２のコレクタに接続され、エミッタは、抵抗Ｒ２を
介して電源端子１２に接続されている。
【００２２】なお、トランジスタＱ４は、トランジスタ
Ｑ１〜Ｑ３のエミッタ面積のｎ倍のエミッタ面積を有し
ている。トランジスタＱ１，Ｑ３のベ−スには、バイア
ス源１６が接続されている。バイアス源１６は、トラン
ジスタＱ１，Ｑ３のベ−スに一定電位ＶA をバイアスす
る機能を有する。
Ｑ１〜Ｑ３のエミッタ面積のｎ倍のエミッタ面積を有し
ている。トランジスタＱ１，Ｑ３のベ−スには、バイア
ス源１６が接続されている。バイアス源１６は、トラン
ジスタＱ１，Ｑ３のベ−スに一定電位ＶA をバイアスす
る機能を有する。
【００２３】例えば、バイアス源１６は、図示するよう
に、一端が電源端子１１に接続される抵抗Ｒ１と、ベ−
ス及びコレクタが抵抗Ｒ１の他端及びトランジスタＱ
１，Ｑ３のベ−スに接続されるｎｐｎ型バイポ−ラトラ
ンジスタＱ７と、ベ−ス及びコレクタがトランジスタＱ
７のエミッタに接続され、エミッタが電源端子１２に接
続されるｎｐｎ型バイポ−ラトランジスタＱ８とから構
成される。
に、一端が電源端子１１に接続される抵抗Ｒ１と、ベ−
ス及びコレクタが抵抗Ｒ１の他端及びトランジスタＱ
１，Ｑ３のベ−スに接続されるｎｐｎ型バイポ−ラトラ
ンジスタＱ７と、ベ−ス及びコレクタがトランジスタＱ
７のエミッタに接続され、エミッタが電源端子１２に接
続されるｎｐｎ型バイポ−ラトランジスタＱ８とから構
成される。
【００２４】図示するようなバイアス源１６を用いた場
合、トランジスタＱ１，Ｑ３のベ−スには、ＶEE＋２×
ＶBE（ＶBEは、トランジスタＱ７，Ｑ８のベ−ス・エミ
ッタ間電圧）の電位が常にバイアスされる。
合、トランジスタＱ１，Ｑ３のベ−スには、ＶEE＋２×
ＶBE（ＶBEは、トランジスタＱ７，Ｑ８のベ−ス・エミ
ッタ間電圧）の電位が常にバイアスされる。
【００２５】上記構成の定電流発生回路は、図５の定電
流発生回路と同様に、正帰還ル−プを構成している。即
ち、トランジスタＱ３，Ｑ４のコレクタ電流が増加する
と、トランジスタＱ２のベ−ス電流が増加し、トランジ
スタＱ１，Ｑ２のコレクタ電流が増加し、トランジスタ
Ｑ４のベ−ス電流が増加するため、さらにトランジスタ
Ｑ３，Ｑ４のコレクタ電流が増加する。
流発生回路と同様に、正帰還ル−プを構成している。即
ち、トランジスタＱ３，Ｑ４のコレクタ電流が増加する
と、トランジスタＱ２のベ−ス電流が増加し、トランジ
スタＱ１，Ｑ２のコレクタ電流が増加し、トランジスタ
Ｑ４のベ−ス電流が増加するため、さらにトランジスタ
Ｑ３，Ｑ４のコレクタ電流が増加する。
【００２６】一方、上記構成の定電流発生回路では、ト
ランジスタＱ３，Ｑ４のコレクタ電流が増加すると、抵
抗Ｒ２の電圧降下が大きくなるため、トランジスタＱ４
のエミッタ電位が上昇し、トランジスタＱ４のベ−ス・
エミッタ間電圧ＶBE(Q4)が小さくなり、トランジスタＱ
３，Ｑ４のコレクタ電流が減少する。
ランジスタＱ３，Ｑ４のコレクタ電流が増加すると、抵
抗Ｒ２の電圧降下が大きくなるため、トランジスタＱ４
のエミッタ電位が上昇し、トランジスタＱ４のベ−ス・
エミッタ間電圧ＶBE(Q4)が小さくなり、トランジスタＱ
３，Ｑ４のコレクタ電流が減少する。
【００２７】つまり、トランジスタＱ３，Ｑ４のコレク
タ電流を増加させる動作と、トランジスタＱ３，Ｑ４の
コレクタ電流を減少させる動作とが平衡状態になると、
トランジスタＱ３，Ｑ４のコレクタ電流は、一定にな
る。
タ電流を増加させる動作と、トランジスタＱ３，Ｑ４の
コレクタ電流を減少させる動作とが平衡状態になると、
トランジスタＱ３，Ｑ４のコレクタ電流は、一定にな
る。
【００２８】このとき、上記構成の定電流発生回路が発
生する定電流Ｉは、（２）式に示すように、トランジス
タＱ３，Ｑ４の面積比により生じるΔＶBEを、抵抗Ｒ２
の抵抗値で割った値となる。
生する定電流Ｉは、（２）式に示すように、トランジス
タＱ３，Ｑ４の面積比により生じるΔＶBEを、抵抗Ｒ２
の抵抗値で割った値となる。
【００２９】 Ｉ ＝ ΔＶBE／Ｒ２ ＝ （ＶT ・ｌｎ ｎ）／Ｒ２ …（２） （但し、ＶT は、定数である。） 上記構成の定電流発生回路によれば、電源電位ＶCCが変
化した場合でも、トランジスタＱ１，Ｑ３のア−リ効果
の影響が互いに打ち消されるため、トランジスタＱ１，
Ｑ２のペア性とトランジスタＱ３，Ｑ４のペア性が崩れ
ることがない。
化した場合でも、トランジスタＱ１，Ｑ３のア−リ効果
の影響が互いに打ち消されるため、トランジスタＱ１，
Ｑ２のペア性とトランジスタＱ３，Ｑ４のペア性が崩れ
ることがない。
【００３０】従って、上記構成の定電流発生回路を用い
れば、図２に示すように、電流Ｉの値は、電源電位ＶCC
が変化しても常に一定に保つことができる。図３は、本
発明の第２実施例に係わる定電流発生回路を示してい
る。
れば、図２に示すように、電流Ｉの値は、電源電位ＶCC
が変化しても常に一定に保つことができる。図３は、本
発明の第２実施例に係わる定電流発生回路を示してい
る。
【００３１】まず、本実施例の定電流発生回路の構成に
ついて説明する。ｐｎｐ型バイポ−ラトランジスタＱ１
１のエミッタは、電源端子１１に接続されている。ｎｐ
ｎ型バイポ−ラトランジスタＱ１のコレクタは、トラン
ジスタＱ１１のベ−ス及びコレクタに接続されている。
ｎｐｎ型バイポ−ラトランジスタＱ２のコレクタは、ト
ランジスタＱ１のエミッタに接続され、エミッタは、電
源端子１２に接続されている。
ついて説明する。ｐｎｐ型バイポ−ラトランジスタＱ１
１のエミッタは、電源端子１１に接続されている。ｎｐ
ｎ型バイポ−ラトランジスタＱ１のコレクタは、トラン
ジスタＱ１１のベ−ス及びコレクタに接続されている。
ｎｐｎ型バイポ−ラトランジスタＱ２のコレクタは、ト
ランジスタＱ１のエミッタに接続され、エミッタは、電
源端子１２に接続されている。
【００３２】ｎｐｎ型バイポ−ラトランジスタＱ３のベ
−スは、トランジスタＱ１のベ−スに接続されている。
ｎｐｎ型バイポ−ラトランジスタＱ４のコレクタは、ト
ランジスタＱ２のベ−ス及びトランジスタＱ３のエミッ
タに接続され、ベ−スは、トランジスタＱ１のエミッタ
及びトランジスタＱ２のコレクタに接続され、エミッタ
は、抵抗Ｒ２を介して電源端子１２に接続されている。
−スは、トランジスタＱ１のベ−スに接続されている。
ｎｐｎ型バイポ−ラトランジスタＱ４のコレクタは、ト
ランジスタＱ２のベ−ス及びトランジスタＱ３のエミッ
タに接続され、ベ−スは、トランジスタＱ１のエミッタ
及びトランジスタＱ２のコレクタに接続され、エミッタ
は、抵抗Ｒ２を介して電源端子１２に接続されている。
【００３３】なお、トランジスタＱ４は、トランジスタ
Ｑ１〜Ｑ３のエミッタ面積のｎ倍のエミッタ面積を有し
ている。トランジスタＱ１，Ｑ３のベ−スには、バイア
ス源１６が接続されている。バイアス源１６は、トラン
ジスタＱ１，Ｑ３のベ−スに一定電位ＶA をバイアスす
る機能を有する。
Ｑ１〜Ｑ３のエミッタ面積のｎ倍のエミッタ面積を有し
ている。トランジスタＱ１，Ｑ３のベ−スには、バイア
ス源１６が接続されている。バイアス源１６は、トラン
ジスタＱ１，Ｑ３のベ−スに一定電位ＶA をバイアスす
る機能を有する。
【００３４】例えば、バイアス源１６は、図示するよう
に、一端が電源端子１１に接続される抵抗Ｒ１と、ベ−
ス及びコレクタが抵抗Ｒ１の他端及びトランジスタＱ
１，Ｑ３のベ−スに接続されるｎｐｎ型バイポ−ラトラ
ンジスタＱ７と、ベ−ス及びコレクタがトランジスタＱ
７のエミッタに接続され、エミッタが電源端子１２に接
続されるｎｐｎ型バイポ−ラトランジスタＱ８とから構
成される。
に、一端が電源端子１１に接続される抵抗Ｒ１と、ベ−
ス及びコレクタが抵抗Ｒ１の他端及びトランジスタＱ
１，Ｑ３のベ−スに接続されるｎｐｎ型バイポ−ラトラ
ンジスタＱ７と、ベ−ス及びコレクタがトランジスタＱ
７のエミッタに接続され、エミッタが電源端子１２に接
続されるｎｐｎ型バイポ−ラトランジスタＱ８とから構
成される。
【００３５】図示するようなバイアス源１６を用いた場
合、トランジスタＱ１，Ｑ３のベ−スには、ＶEE＋２×
ＶBE（ＶBEは、トランジスタＱ７，Ｑ８のベ−ス・エミ
ッタ間電圧）の電位が常にバイアスされる。
合、トランジスタＱ１，Ｑ３のベ−スには、ＶEE＋２×
ＶBE（ＶBEは、トランジスタＱ７，Ｑ８のベ−ス・エミ
ッタ間電圧）の電位が常にバイアスされる。
【００３６】カレントミラ−回路１４は、トランジスタ
Ｑ３のコレクタと出力端子１５の間に接続されている。
従って、定電流Ｉは、出力端子１５から出力される。例
えば、カレントミラ−回路１４は、図示するように、エ
ミッタが電源端子１１に接続され、ベ−ス及びコレクタ
がトランジスタＱ３のコレクタに接続されたｐｎｐ型バ
イポ−ラトランジスタＱ５と、エミッタが電源端子１１
に接続され、ベ−スがトランジスタＱ５のベ−スに接続
され、コレクタが出力端子１５に接続されたｐｎｐ型バ
イポ−ラトランジスタＱ６とから構成されている。
Ｑ３のコレクタと出力端子１５の間に接続されている。
従って、定電流Ｉは、出力端子１５から出力される。例
えば、カレントミラ−回路１４は、図示するように、エ
ミッタが電源端子１１に接続され、ベ−ス及びコレクタ
がトランジスタＱ３のコレクタに接続されたｐｎｐ型バ
イポ−ラトランジスタＱ５と、エミッタが電源端子１１
に接続され、ベ−スがトランジスタＱ５のベ−スに接続
され、コレクタが出力端子１５に接続されたｐｎｐ型バ
イポ−ラトランジスタＱ６とから構成されている。
【００３７】上記構成の定電流発生回路は、図１の定電
流発生回路と同様に、正帰還ル−プを構成している。即
ち、トランジスタＱ３，Ｑ４のコレクタ電流が増加する
と、トランジスタＱ２のベ−ス電流が増加し、トランジ
スタＱ１，Ｑ２のコレクタ電流が増加し、トランジスタ
Ｑ４のベ−ス電流が増加するため、さらにトランジスタ
Ｑ３，Ｑ４のコレクタ電流が増加する。
流発生回路と同様に、正帰還ル−プを構成している。即
ち、トランジスタＱ３，Ｑ４のコレクタ電流が増加する
と、トランジスタＱ２のベ−ス電流が増加し、トランジ
スタＱ１，Ｑ２のコレクタ電流が増加し、トランジスタ
Ｑ４のベ−ス電流が増加するため、さらにトランジスタ
Ｑ３，Ｑ４のコレクタ電流が増加する。
【００３８】一方、上記構成の定電流発生回路では、ト
ランジスタＱ３，Ｑ４のコレクタ電流が増加すると、抵
抗Ｒ２の電圧降下が大きくなるため、トランジスタＱ４
のエミッタ電位が上昇し、トランジスタＱ４のベ−ス・
エミッタ間電圧ＶBE(Q4)が小さくなり、トランジスタＱ
３，Ｑ４のコレクタ電流が減少する。
ランジスタＱ３，Ｑ４のコレクタ電流が増加すると、抵
抗Ｒ２の電圧降下が大きくなるため、トランジスタＱ４
のエミッタ電位が上昇し、トランジスタＱ４のベ−ス・
エミッタ間電圧ＶBE(Q4)が小さくなり、トランジスタＱ
３，Ｑ４のコレクタ電流が減少する。
【００３９】つまり、トランジスタＱ３，Ｑ４のコレク
タ電流を増加させる動作と、トランジスタＱ３，Ｑ４の
コレクタ電流を減少させる動作とが平衡状態になると、
トランジスタＱ３，Ｑ４のコレクタ電流は、一定にな
る。
タ電流を増加させる動作と、トランジスタＱ３，Ｑ４の
コレクタ電流を減少させる動作とが平衡状態になると、
トランジスタＱ３，Ｑ４のコレクタ電流は、一定にな
る。
【００４０】このとき、上記構成の定電流発生回路が発
生する定電流Ｉは、上記（２）式に示すように、トラン
ジスタＱ３，Ｑ４の面積比により生じるΔＶBEを、抵抗
Ｒ２の抵抗値で割った値となる。
生する定電流Ｉは、上記（２）式に示すように、トラン
ジスタＱ３，Ｑ４の面積比により生じるΔＶBEを、抵抗
Ｒ２の抵抗値で割った値となる。
【００４１】また、トランジスタＱ１のコレクタの電位
とトランジスタＱ３のコレクタの電位を常に同電位に保
っておくため、トランジスタＱ１のコレクタと電源端子
１１の間にトランジスタＱ１１から構成されるダイオ−
ドを接続している。
とトランジスタＱ３のコレクタの電位を常に同電位に保
っておくため、トランジスタＱ１のコレクタと電源端子
１１の間にトランジスタＱ１１から構成されるダイオ−
ドを接続している。
【００４２】上記構成の定電流発生回路によれば、電源
電位ＶCCが変化した場合でも、トランジスタＱ１，Ｑ３
のア−リ効果の影響が互いに打ち消されるため、トラン
ジスタＱ１，Ｑ２のペア性とトランジスタＱ３，Ｑ４の
ペア性が崩れることがない。
電位ＶCCが変化した場合でも、トランジスタＱ１，Ｑ３
のア−リ効果の影響が互いに打ち消されるため、トラン
ジスタＱ１，Ｑ２のペア性とトランジスタＱ３，Ｑ４の
ペア性が崩れることがない。
【００４３】従って、上記構成の定電流発生回路を用い
れば、図２に示すように、電流Ｉの値は、電源電位ＶCC
が変化しても常に一定に保つことができる。図４は、本
発明の第３実施例に係わる定電流発生回路を示してい
る。
れば、図２に示すように、電流Ｉの値は、電源電位ＶCC
が変化しても常に一定に保つことができる。図４は、本
発明の第３実施例に係わる定電流発生回路を示してい
る。
【００４４】まず、本実施例の定電流発生回路の構成に
ついて説明する。ｎｐｎ型バイポ−ラトランジスタＱ１
のコレクタは、電源端子１１に接続されている。ｎｐｎ
型バイポ−ラトランジスタＱ２のコレクタは、トランジ
スタＱ１のエミッタに接続され、エミッタは、電源端子
１２に接続されている。
ついて説明する。ｎｐｎ型バイポ−ラトランジスタＱ１
のコレクタは、電源端子１１に接続されている。ｎｐｎ
型バイポ−ラトランジスタＱ２のコレクタは、トランジ
スタＱ１のエミッタに接続され、エミッタは、電源端子
１２に接続されている。
【００４５】ｎｐｎ型バイポ−ラトランジスタＱ３のコ
レクタは、電源端子１１に接続され、ベ−スは、トラン
ジスタＱ１のベ−スに接続されている。ｎｐｎ型バイポ
−ラトランジスタＱ４のコレクタは、トランジスタＱ２
のベ−ス及びトランジスタＱ３のエミッタに接続され、
ベ−スは、トランジスタＱ１のエミッタ及びトランジス
タＱ２のコレクタに接続され、エミッタは、抵抗Ｒ２を
介して電源端子１２に接続されている。
レクタは、電源端子１１に接続され、ベ−スは、トラン
ジスタＱ１のベ−スに接続されている。ｎｐｎ型バイポ
−ラトランジスタＱ４のコレクタは、トランジスタＱ２
のベ−ス及びトランジスタＱ３のエミッタに接続され、
ベ−スは、トランジスタＱ１のエミッタ及びトランジス
タＱ２のコレクタに接続され、エミッタは、抵抗Ｒ２を
介して電源端子１２に接続されている。
【００４６】なお、トランジスタＱ４は、トランジスタ
Ｑ１〜Ｑ３のエミッタ面積のｎ倍のエミッタ面積を有し
ている。ｎｐｎ型バイポ−ラトランジスタＱ９のベ−ス
は、トランジスタＱ１，Ｑ３のベ−スに接続されてい
る。ｎｐｎ型バイポ−ラトランジスタＱ１０のベ−ス
は、トランジスタＱ２，Ｑ４のベ−スに接続され、コレ
クタは、トランジスタＱ９のエミッタに接続され、エミ
ッタは、電源端子１２に接続されている。
Ｑ１〜Ｑ３のエミッタ面積のｎ倍のエミッタ面積を有し
ている。ｎｐｎ型バイポ−ラトランジスタＱ９のベ−ス
は、トランジスタＱ１，Ｑ３のベ−スに接続されてい
る。ｎｐｎ型バイポ−ラトランジスタＱ１０のベ−ス
は、トランジスタＱ２，Ｑ４のベ−スに接続され、コレ
クタは、トランジスタＱ９のエミッタに接続され、エミ
ッタは、電源端子１２に接続されている。
【００４７】トランジスタＱ１，Ｑ３，Ｑ９のベ−スに
は、バイアス源１６が接続されている。バイアス源１６
は、トランジスタＱ１，Ｑ３，Ｑ９のベ−スに一定電位
ＶAをバイアスする機能を有する。
は、バイアス源１６が接続されている。バイアス源１６
は、トランジスタＱ１，Ｑ３，Ｑ９のベ−スに一定電位
ＶAをバイアスする機能を有する。
【００４８】例えば、バイアス源１６は、図示するよう
に、一端が電源端子１１に接続される抵抗Ｒ１と、ベ−
ス及びコレクタが抵抗Ｒ１の他端及びトランジスタＱ
１，Ｑ３のベ−スに接続されるｎｐｎ型バイポ−ラトラ
ンジスタＱ７と、ベ−ス及びコレクタがトランジスタＱ
７のエミッタに接続され、エミッタが電源端子１２に接
続されるｎｐｎ型バイポ−ラトランジスタＱ８とから構
成される。
に、一端が電源端子１１に接続される抵抗Ｒ１と、ベ−
ス及びコレクタが抵抗Ｒ１の他端及びトランジスタＱ
１，Ｑ３のベ−スに接続されるｎｐｎ型バイポ−ラトラ
ンジスタＱ７と、ベ−ス及びコレクタがトランジスタＱ
７のエミッタに接続され、エミッタが電源端子１２に接
続されるｎｐｎ型バイポ−ラトランジスタＱ８とから構
成される。
【００４９】図示するようなバイアス源１６を用いた場
合、トランジスタＱ１，Ｑ３，Ｑ９のベ−スには、ＶEE
＋２×ＶBE（ＶBEは、トランジスタＱ７，Ｑ８のベ−ス
・エミッタ間電圧）の電位が常にバイアスされる。
合、トランジスタＱ１，Ｑ３，Ｑ９のベ−スには、ＶEE
＋２×ＶBE（ＶBEは、トランジスタＱ７，Ｑ８のベ−ス
・エミッタ間電圧）の電位が常にバイアスされる。
【００５０】カレントミラ−回路１４は、トランジスタ
Ｑ９のコレクタと出力端子１５の間に接続されている。
従って、定電流Ｉは、出力端子１５から出力される。例
えば、カレントミラ−回路１４は、図示するように、エ
ミッタが電源端子１１に接続され、ベ−ス及びコレクタ
がトランジスタＱ９のコレクタに接続されたｐｎｐ型バ
イポ−ラトランジスタＱ５と、エミッタが電源端子１１
に接続され、ベ−スがトランジスタＱ５のベ−スに接続
され、コレクタが出力端子１５に接続されたｐｎｐ型バ
イポ−ラトランジスタＱ６とから構成されている。
Ｑ９のコレクタと出力端子１５の間に接続されている。
従って、定電流Ｉは、出力端子１５から出力される。例
えば、カレントミラ−回路１４は、図示するように、エ
ミッタが電源端子１１に接続され、ベ−ス及びコレクタ
がトランジスタＱ９のコレクタに接続されたｐｎｐ型バ
イポ−ラトランジスタＱ５と、エミッタが電源端子１１
に接続され、ベ−スがトランジスタＱ５のベ−スに接続
され、コレクタが出力端子１５に接続されたｐｎｐ型バ
イポ−ラトランジスタＱ６とから構成されている。
【００５１】上記構成の定電流発生回路によれば、トラ
ンジスタＱ９のコレクタのインピ−ダンスを大きくして
いるため、ア−リ効果の影響を小さくすることができ
る。また、第１及び第２実施例の定電流発生回路と同様
に、電流Ｉの値は、電源電位ＶCCが変化しても常に一定
に保つことができる。
ンジスタＱ９のコレクタのインピ−ダンスを大きくして
いるため、ア−リ効果の影響を小さくすることができ
る。また、第１及び第２実施例の定電流発生回路と同様
に、電流Ｉの値は、電源電位ＶCCが変化しても常に一定
に保つことができる。
【００５２】
【発明の効果】以上、説明したように、本発明の定電流
発生回路によれば、次のような効果を奏する。バイアス
源を設けることにより、電源電位に依存せず、定電流Ｉ
を発生することができるため、電源電位の使用範囲が大
幅に広がる。
発生回路によれば、次のような効果を奏する。バイアス
源を設けることにより、電源電位に依存せず、定電流Ｉ
を発生することができるため、電源電位の使用範囲が大
幅に広がる。
【００５３】また、バイアス源は、同極性のトランジス
タと抵抗のみで構成できるため、ＩＣ化に適している。
また、ＩＣ化しても、チップ上における占有面積の小さ
い定電流発生回路とすることができる。
タと抵抗のみで構成できるため、ＩＣ化に適している。
また、ＩＣ化しても、チップ上における占有面積の小さ
い定電流発生回路とすることができる。
【図１】本発明の第１実施例に係わる定電流発生回路を
示す回路図。
示す回路図。
【図２】電源電位ＶCCの変化と電流Ｉの変化の関係を示
す図。
す図。
【図３】本発明の第２実施例に係わる定電流発生回路を
示す回路図。
示す回路図。
【図４】本発明の第３実施例に係わる定電流発生回路を
示す回路図。
示す回路図。
【図５】従来の定電流発生回路を示す回路図。
【図６】従来の定電流発生回路を示す回路図。
１１，１２ …電源端子、 １３，１５ …出力端子、 １４ …カレントミラ−回路、 １６ …バイアス源、 Ｑ１〜Ｑ１１ …バイポ−ラトランジスタ、 Ｒ１，Ｒ２ …抵抗。
Claims (5)
- 【請求項１】 コレクタが第１電源端子に接続される第
１トランジスタと、 コレクタが前記第１トランジスタのエミッタに接続さ
れ、エミッタが第２電源端子に接続される第２トランジ
スタと、 ベ−スが前記第１トランジスタのベ−スに接続される第
３トランジスタと、 コレクタが前記第２トランジスタのベ−ス及び前記第３
トランジスタのエミッタに接続され、ベ−スが前記第１
トランジスタのエミッタ及び前記第２トランジスタのコ
レクタに接続され、エミッタが第１抵抗を介して前記第
２電源端子に接続される第４トランジスタと、 前記第１トランジスタのベ−ス及び前記第３トランジス
タのベ−スにそれぞれ一定電位を印加するバイアス源と
を具備し、 前記第３トランジスタのコレクタから定電流を発生する
ことを特徴とする定電流発生回路。 - 【請求項２】 第１トランジスタと、 コレクタが前記第１トランジスタのエミッタに接続さ
れ、エミッタが第２電源端子に接続される第２トランジ
スタと、 ベ−スが前記第１トランジスタのベ−スに接続される第
３トランジスタと、 コレクタが前記第２トランジスタのベ−ス及び前記第３
トランジスタのエミッタに接続され、ベ−スが前記第１
トランジスタのエミッタ及び前記第２トランジスタのコ
レクタに接続され、エミッタが第１抵抗を介して前記第
２電源端子に接続される第４トランジスタと、 ベ−ス及びコレクタが前記第３トランジスタのコレクタ
に接続され、エミッタが前記第１電源端子に接続される
第５トランジスタと、 ベ−スが前記第５トランジスタのベ−スに接続され、エ
ミッタが前記第１電源端子に接続される第６トランジス
タと、 ベ−ス及びコレクタが前記第１トランジスタのコレクタ
に接続され、エミッタが前記第１電源端子に接続される
第７トランジスタと、 前記第１トランジスタのベ−ス及び前記第３トランジス
タのベ−スにそれぞれ一定電位を印加するバイアス源と
を具備し、 前記第６トランジスタのコレクタから定電流を発生する
ことを特徴とする定電流発生回路。 - 【請求項３】 コレクタが第１電源端子に接続される第
１トランジスタと、 コレクタが前記第１トランジスタのエミッタに接続さ
れ、エミッタが第２電源端子に接続される第２トランジ
スタと、 ベ−スが前記第１トランジスタのベ−スに接続され、コ
レクタが前記第１電源端子に接続される第３トランジス
タと、 コレクタが前記第２トランジスタのベ−ス及び前記第３
トランジスタのエミッタに接続され、ベ−スが前記第１
トランジスタのエミッタ及び前記第２トランジスタのコ
レクタに接続され、エミッタが第１抵抗を介して前記第
２電源端子に接続される第４トランジスタと、 ベ−スが前記第１及び第３トランジスタのベ−スに接続
される第５トランジスタと、 ベ−スが前記第２及び第４トランジスタのベ−スに接続
され、コレクタが前記第５トランジスタのエミッタに接
続され、エミッタが前記第２電源端子に接続される第６
トランジスタと、 ベ−ス及びコレクタが前記第５トランジスタのコレクタ
に接続され、エミッタが前記第１電源端子に接続される
第７トランジスタと、 ベ−スが前記第７トランジスタのベ−スに接続され、エ
ミッタが前記第１電源端子に接続される第８トランジス
タと、 前記第１、第３及び第５トランジスタのベ−スにそれぞ
れ一定電位を印加するバイアス源とを具備し、 前記第８トランジスタのコレクタから定電流を発生する
ことを特徴とする定電流発生回路。 - 【請求項４】 前記第４トランジスタのエミッタ面積
は、前記第３トランジスタのエミッタ面積のｎ（但し、
ｎ＞１）倍であることを特徴とする請求項１乃至３のい
ずれか１項に記載の定電流発生回路。 - 【請求項５】 前記バイアス源は、前記第１電源端子と
前記第１トランジスタのベ−スの間に接続される第２抵
抗と、前記第１トランジスタのベ−スと前記第２電源端
子の間に接続されるダイオ−ド接続された１つ以上のト
ランジスタとから構成されていることを特徴とする請求
項１乃至３のいずれか１項に記載の定電流発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31849794A JP3338219B2 (ja) | 1994-12-21 | 1994-12-21 | 定電流発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31849794A JP3338219B2 (ja) | 1994-12-21 | 1994-12-21 | 定電流発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08179843A true JPH08179843A (ja) | 1996-07-12 |
| JP3338219B2 JP3338219B2 (ja) | 2002-10-28 |
Family
ID=18099787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31849794A Expired - Fee Related JP3338219B2 (ja) | 1994-12-21 | 1994-12-21 | 定電流発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3338219B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19804747B4 (de) * | 1997-03-18 | 2016-02-04 | Tessera Advanced Technologies, Inc. (N. D. Ges. D. Staates Delaware) | Bandabstandsbezugsschaltung und Verfahren |
-
1994
- 1994-12-21 JP JP31849794A patent/JP3338219B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19804747B4 (de) * | 1997-03-18 | 2016-02-04 | Tessera Advanced Technologies, Inc. (N. D. Ges. D. Staates Delaware) | Bandabstandsbezugsschaltung und Verfahren |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3338219B2 (ja) | 2002-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| JPH07152445A (ja) | 電圧発生回路 | |
| JPH08265060A (ja) | 電圧電流変換回路 | |
| JPH07104372B2 (ja) | 電圧比較回路 | |
| KR100292924B1 (ko) | 전류원 회로 | |
| JP3338219B2 (ja) | 定電流発生回路 | |
| JP3138187B2 (ja) | 基準電圧発生回路 | |
| KR100208682B1 (ko) | 전류원 회로 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JPH0615299Y2 (ja) | 定電流源回路 | |
| JP3529601B2 (ja) | 定電圧発生回路 | |
| JPH05173656A (ja) | 基準電圧発生回路 | |
| JPH0535351A (ja) | 定電流回路 | |
| JPH07182060A (ja) | バイアス回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH11136105A (ja) | 電圧比較回路 | |
| JPH04338811A (ja) | バンドギャップ基準電圧発生回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPS62182819A (ja) | 電源回路 | |
| JPH0226403A (ja) | 利得制御回路 | |
| JPH09116393A (ja) | コンパレータ回路 | |
| JPS6211375B2 (ja) | ||
| JPH0936715A (ja) | コンパレータ回路 | |
| JPH0420209B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070809 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080809 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090809 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100809 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110809 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |