JPH0226403A - 利得制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、可変抵抗器によってコントロール電圧を変
化させて利得制御を行なう利得制御回路の改良に関する
。

（従来の技術） 周知のように、可変抵抗器によってコントロール電圧を
変化させて利得制御を行なう利得制御回路は、従来より
第４図に示すように構成される。

Ｑｌ、Ｑ２は差動型の被制御部１１を構成するＮＰＮ型
の差動対トランジスタで、そのエミッタ共通接続点に入
力信号源１１ｎが接続される。出力信号は、差動対トラ
ンジスタＱｌ、Ｑ２の各コレクタ電流として、出力端子
１２．１！＋から取り出される。

電源端子１４と接地端との間に介在されるダイオードＤ
ｉ、Ｄ２．抵抗Ｒ１−Ｒ（及びＰＮＰ型のトランジスタ
Ｑ３は、定電圧及び定電流を供給するバイアス回路１５
を構成する。トランジスタＱ３のエミッタが電圧供給端
となり、トランジスタＱ３のコレクタが電流供給端とな
る。

差動対トランジスタＱｌ、Ｑ２のベースは、差動回路１
Ｂを構成するＮＰＮ型の差動対トランジスタＱ４．Ｑ５
のベースにそれぞれ共通接続される。

差動対トランジスタＱ２．Ｑ５のベース共通接続点は、
トランジスタＱ３のエミッタバイアス電圧でバイアスさ
れる。差動対トランジスタＱ４゜Ｑ５のエミッタ共通接
続点は、ダイオードＤ３及びＮＰＮＩ２のトランジスタ
Ｑ６よりなるカレントミラー回路１７を介して供給され
た、トランジスタＱ３のコレクタバイアス電流でバイア
スされる。

差動対トランジスタＱ４．Ｑ５のコレクタと電源端子１
４との簡には、ＰＮＰ型のトランジスタＱ７．ＱＢより
なるカレントミラー回路１８が負荷として接続される。

差動対トランジスタＱｌ。

Ｑ４のベース共通接続点は、差動対トランジスタＱ４の
コレクタに接続される。

差動対トランジスタＱ４のベース・コレクタ接続点は、
トランジスタＱ４．Ｑ５．Ｑ７．ＱＢがボルテージフォ
ロワ接続になっていることから、差動対トランジスタＱ
５のベース電位に略等しく、抵抗Ｒ４を介して可変抵抗
器１９の中間タップ点１９ｔに接続される。可変抵抗器
１９の両端は、電源端子１４及び接地端にそれぞれ接続
される。

今、トランジスタＱ３のエミッタ電圧を電源電圧Ｖｅｃ
の１／２とし、Ｒ３−１４と仮定する。可変抵抗器１ｇ
の中間タップ点１９ｔの電位（コントロール電圧）Ｖｃ
ｏｎｔを、ｋＶｃｃ（０≦に≦１）とおくと、抵抗Ｒ４
に流れる電流Ｉ　Ｒ４は、差動対トランジスタＱ４．の
ベース電位が略Ｖｃｃ／２であるため、 ＩＲ４＝　　（ｋ−（１／２　））Ｖｅｃ／Ｒ４となる
。

一方、トランジスタＱＢのコレクタ電流Ｉｃｅは、１　
ｃ８−　Ｖｃｃ／　２　Ｒ３−Ｖｃｅ／　２　Ｒ４であ
る。トランジスタＱ５のコレクタ電流を夏ｃ５とすると
、 Ｉｃｅ−２１ｃ５＋　ＩＲ４ であるので、 Ｉｃ５−　（Ｉｃｅ　−ＩＲ４）　／２＝　（１−ｋ）
　Ｖｃｃ／２Ｒ４ となり、差動対トランジスタＱ４のコレクタ電流Ｉｃ４
は、 Ｉ　ｃ４−１　ｃ５＋　Ｉ　Ｒ４−ｋ　Ｖｃｃ／　２　
Ｒ４となる。

差動対トランジスタＱ４．Ｑ５のコレクタ電流比は、差
動対トランジスタＱ１．Ｑ２のコレクタ電流比に等しく
、差動対トランジスタＱｌ、Ｑ２のコレクタ電流をそれ
ぞれＩ　ｏｕｔｌ、　　Ｉ　ｏｕｔ２とすると、 １　ｏｕｔｌ／　Ｉ　ｏｕｔ２−１　ｃ４／　１　ｃ５
鴫に／　（１−ｋ） であり、Ｉ　ｏｕｔｌ＋　Ｉ　ｏｕｔ２−１　ｉｎより
、１　ｏｕｔｌ　−ｋ　Ｉ　１ｎ　　　　　　　　　　
　　−（１）１　ｏｕｔ２＝　（１−ｋ　）　　Ｉ　ｉ
ｎ　　　　　　　−（２）となる。

（１）、　（２）式かられかるように、第４図に示す利
得制御回路は、電源電圧Ｖｃｃの項がないため、出力電
流１　ｏｕｔｌ、　　Ｉ　ｏｕｔ２に電源電圧Ｖｃｃ依
存性がない。

また、コントロール電圧Ｖ　ｃｏｎｔを０〜Ｖｃｃまで
可変可能であり、利用範囲を広くすることができる。

しかしながら、上記のような従来の利得制御回路では、
利得制御特性がコントロール電圧Ｖ　ｃｏｎｔの変化に
対しては線形であるが、抵抗Ｒ４を流れる電流が可変抵
抗器１９にも流れるために、可変抵抗器１９の抵抗使用
率（中間タップ点１９ｔから可変抵抗器１９の一端まで
の抵抗値／可変抵抗器１９全体の抵抗値Ｒｅ）に対して
は非線形になるという問題が生じる。

例えば第５図は、抵抗Ｒ３，Ｒ４を２０　ｋΩ、電源電
圧Ｖｅｃを５Ｖ、可変抵抗器１９の全体の抵抗値Ｒｅを
２０　ｋΩとしたときの、可変抵抗器１９の抵抗使用率
に対する電流利得（Ｉ　ｏｕｔｌ／　Ｉ　ｉｎ）を示し
ている。第５図から明らかなように、利得制御特性が大
きくうねっており、例えば音量調整回路等のように、可
変抵抗器１９の抵抗使用率（操作量）が目視できるよう
な回路に使用した場合、可変抵抗器１９の操作位置と聴
感とが一致しないという不都合が生じる。

可変抵抗器１９の全体の抵抗値Ｒｅを小さくすれば、利
得制御特性のうねりは少なくすることができるが、抵抗
Ｒｃを小さくすると消費電流が増加し好ましくないとと
もに、抵抗Ｒｅによって利得制御特性が変わってしまう
という問題も生じる。

また、抵抗Ｒｅ、Ｒ４の温度依存性が等しくない場合に
は、温度が変化すると抵抗使用率が一定であってもコン
トロール電圧Ｖ　ｃｏｎｔが変化し、利得が変わるとい
う間通もある。例えば第４図に示した利得制御回路の出
力電流１　ｏｕｔを、ＩＣ（集積回路）内蔵発振器のフ
リーラン周波数の調整用として使用した場合、温度変化
にともなって発振周波数がドリフトすることになる。

（発明が解決しようとしする課１ｉ） 以上のように、従来の利得制御回路では、可変抵抗器の
抵抗使用率に対する利得制御特性が非線形であるととも
に、可変抵抗器の温度依存性が利得制御特性に悪影響を
及ぼすという問題を有している。

この発明は上記事情を考慮してなされたもので、可変抵
抗器の抵抗使用率に対する利得制御特性を線形にすると
ともに、可変抵抗器の温度依存性による利得制御特性へ
の悪影響を補償し得る極めて良好な利得制御回路を提供
することを目的とする。

［発明の構成］ （課通を解決するための手段） この発明は、エミッタ共通接続点に入力電流が供給され
、各コレクタからそれぞれ出力電流を得る第１及び第２
の差動対トランジスタと、この第１及び第２の差動対ト
ランジスタのベースにベースがそれぞれ共通接続される
とともに、互いのエミッタ同志が共通接続された第３及
び第４の差動対トランジスタと、この第３及び第４の差
動対トランジスタのエミッタ共通接続点と１２及び第４
の差動対トランジスタのベース共通接続点とにそれぞれ
バイアス電流を供給するバイアス電流供給手段と、第１
及び第３の差動対トランジスタのベース共通接続点と第
３の差動対トランジスタのコレクタとに一端が接続され
た抵抗と、この抵抗の他端が移動可能な中間タップ点に
接続され、両端に電源電圧が印加された可変抵抗器とを
備え、可変抵抗器の中間タップ点を移動させて利得制御
を行なうものを対象としている。

そして、抵抗の一端を定電圧供給源に接続して抵抗を流
れる電流を検出し、この抵抗を流れる電流と略等しい電
流を、第１及び第３の差動対トランジスタのベース共通
接続点ならびに第３の差動対トランジスタのコレクタと
、可変抵抗器の中間タップ点とに供給するものである。

（作用） 上記のような構成によれば、抵抗を流れる電流と略等し
い電流を、第１及び第３の差動対トランジスタのベース
共通接続点ならびに第３の差動対トランジスタのコレク
タと、可変抵抗器の中間タップ点とに供給するようにし
たので、可変抵抗器の中間タップ点はハイ・インピーダ
ンスとなり、可変抵抗器の抵抗使用率に対する利得制御
特性を線形にするとともに、可変抵抗器の温度依存性に
よる利得制御特性への悪影響も補償することができる。

（実施例） 以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、第４図と同一部分には同
一記号を付して示している。抵抗Ｒ４の差動対トランジ
スタＱ４側に接続されている一端は、電流検出器２０及
び図示極性で定電圧Ｖ　ｒｅｒ　　（−Ｖ　ｃｃ／　２
　）を発生する定電圧源２１を直列に介して接地される
。この電流検出器２０は、抵抗Ｒ４を流れる電流を検出
して、４つの電流供給源１１−１４を制御する。

電流供給源１１．１２と電流供給源１３．１４とは、そ
れぞれ電源端子１４と接地端との間に直列に介在される
もので、電流供給源Ｉｆ、１２の接読点が差動対トラン
ジスタＱ１．Ｑ４のベース共通接続点と差動対トランジ
スタＱ４のコレクタとに接続され、電流供給源１３．１
４の接続点が抵抗Ｒ４と可変抵抗器１９の中間タップ点
１９ｔとの接続点に接続される。

電流検出器２ａは、Ｖ　ｃｏｎｔ　＞　Ｖ　ｒｅｒのと
き、電流供給源Ｉｆ、１３から抵抗Ｒ４に流れる電流と
等しい電流を発生させ、電流供給源Ｉ２，１４をカット
オフ状態に制御する。また、電流検出器２０は、Ｖ　ｃ
ｏｎｔ＜　Ｖ　ｒｅｒのとき、電流供給源１２．Ｉ４か
ら抵抗Ｒ４に流れる電流と等しい電流を発生させ、電流
供給ｉ！１ｊｆｌｌ、１３をカットオフ状態に制御する
。

上記のような構成によれば、可変抵抗器１９には中間タ
ップ点１９ｔを介して電流が流れなくなり、可変抵抗器
１９の中間タップ点１９ｔは常にハイ・インピーダンス
状態に保持される。このため、可変抵抗器Ｉ９の抵抗使
用率に電源電圧、Ｖｃｃを乗算した値に等しい電圧がコ
ントロール電圧ｖ　ｃｏｎｔとなり、可変抵抗器１９の
抵抗使用率に対する利得制御特性を線形にすることがで
きるとともに、温度が変化してもコントロール電圧Ｖ　
ｃｏｎｔは変化せず、可変抵抗器１９の温度依存性によ
る利得制御特性への悪影響を補償することができる。

第２図は、上記電流検出器２０．定電圧源２１及び電流
供給源！１〜Ｉ４を具体的に示している。

ここでは、抵抗Ｒ４を抵抗Ｒ４ａ、　Ｒ４ｂに分け、Ｎ
ＰＮ型のトランジスタＱ９及びＰＮＰ型のトランジスタ
ＱＩＯのエミッタ電位を、それぞれ定電圧Ｖｒｅｒ　　
（−Ｖｃｃ／２）としている。

例えばＶ　ｃｏｎｔ　＞　Ｖ　ｒｅｔのとき、トランジ
スタＱＩＯがオンしそのコレクタに抵抗Ｒ４ｂを流れる
電流が検出される。この電流は、ダイオードＤ４及びＮ
ＰＮ型のトランジスタＱ１１．　Ｑ１２よりなるカレン
トミラー回路２２で折り返された後、電流供給源！ｌに
相当するＰＮＰ型のトランジスタＱ１３をオンさせると
ともに、ダイオードＤ５及び電流供給源ｚ３に相当する
ＰＮＰ型のトランジスタＱ１４よりなるカレントミラー
回路２３を介して、可変抵抗器１９の中間タップ点１９
ｔに供給される。

また、Ｖ　ｃｏｎｔ＜　Ｖ　ｒｅｆのとき、トランジス
タＱ９がオンしそのコ１ノクタに抵抗Ｒ４ａを流れる電
流が検出される。この電流は、ダイオードＤ８及びＰＮ
Ｐ型のトランジスタＱ１３．　　Ｑ１５よりなるカレン
トミラー回路２４で折り返された後、電流供給［Ｉ２に
相当するトランジスタＱｌｌをオンさせるとともに、ダ
イオードＤ７及び電流供給源Ｉ４に相当するＮＰＮ型の
トランジスタＱＩＢよりなるカレントミラー回路２５を
介して、可変抵抗器１９の中間タップ点１９ｔに供給さ
れる。

第３図は、Ｒ４ａ　−Ｒ４ｂ　−２０ｋΩとしたときの
、可変抵抗器１９の抵抗使用率に対する電流利得（Ｉ　
ｏｕｔｌ／　Ｉ　１ｎ）を示している。第３図から明ら
かなように、可変抵抗器１９の抵抗使用率に対する利得
制御特性は線形になっており、利用範囲も従来と同じに
広くとることができる。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

［発明の効果］ 以上詳述したようにこの発明によれば、可変抵抗器の抵
抗使用率に対する利得制御特性を線形にするとともに、
可変抵抗器の温度依存性による利得制御特性への悪影響
を補償し得る極めて良好な利得制御回路を提供すること
ができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路構成図、第２図
は同実施例の要部を具体的に示す回路構成図、第３図は
同実施例の効果を説明するための特性図、第４図は従来
の利得制御回路を示す回路構成図、第５図は同従来回路
の問題点を説明するための特性図である。 １１・・・被制御部、１２．１３・・・出力端子、１４
・・・電源端子、１５・・・バイアス回路、１Ｂ・・・
差動回路、１７゜１８・・・カレントミラー回路、１９
・・・可変抵抗器、２０・・・電流検出器、２１・・・
定電圧源、２２〜２５・・・カレントミラー回路。 出願人代理人　　弁理士　鈴江武彦 總坑便ｌ＠牟〔−〕

Claims (1)

【特許請求の範囲】
1. エミッタ共通接続点に入力電流が供給され各コレクタか
   らそれぞれ出力電流を得る第１及び第２の差動対トラン
   ジスタと、この第１及び第２の差動対トランジスタのベ
   ースにベースがそれぞれ共通接続されるとともに互いの
   エミッタ同志が共通接続された第３及び第４の差動対ト
   ランジスタと、この第３及び第４の差動対トランジスタ
   のエミッタ共通接続点と前記第２及び第４の差動対トラ
   ンジスタのベース共通接続点とにそれぞれバイアス電流
   を供給するバイアス電流供給手段と、前記第１及び第３
   の差動対トランジスタのベース共通接続点と前記第３の
   差動対トランジスタのコレクタとに一端が接続された抵
   抗と、この抵抗の他端が移動可能な中間タップ点に接続
   され両端に電源電圧が印加された可変抵抗器とを備え、
   前記可変抵抗器の中間タップ点を移動させて利得制御を
   行なう利得制御回路において、前記抵抗の一端を定電圧
   供給源に接続して前記抵抗を流れる電流を検出し、この
   抵抗を流れる電流と略等しい電流を、前記第１及び第３
   の差動対トランジスタのベース共通接続点ならびに前記
   第３の差動対トランジスタのコレクタと前記可変抵抗器
   の中間タップ点とに供給することを特徴とする利得制御
   回路。