KR980700731A - 평활하게 개시하는 고주파용 비교기(Comparator with smooth start-up for high frequencies) - Google Patents
평활하게 개시하는 고주파용 비교기(Comparator with smooth start-up for high frequencies)Info
- Publication number
- KR980700731A KR980700731A KR1019970703955A KR19970703955A KR980700731A KR 980700731 A KR980700731 A KR 980700731A KR 1019970703955 A KR1019970703955 A KR 1019970703955A KR 19970703955 A KR19970703955 A KR 19970703955A KR 980700731 A KR980700731 A KR 980700731A
- Authority
- KR
- South Korea
- Prior art keywords
- transistors
- circuit
- signal
- pair
- transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2436—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using a combination of bipolar and field-effect transistors
- H03K5/2445—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using a combination of bipolar and field-effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
- H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Inverter Devices (AREA)
Abstract
비교기는 출력 트랜지스터(Q8, Q3)에 각각 접속된 두 차동 접속된 트랜지스터(Q1, Q2)에 의해 형성되는 입력에서 출력으로의 간단한 고주파 신호 경로를 갖는다. 전류 제어 회로는 차동 접속된 트랜지스터(Q1, Q2)를 통해 흐르는 일정한 전체 전류를 유지한다. 차동 접속된 트랜지스터(Q1, Q2)를 통해 흐르는 전류의 비는 제어회로(11, 12)에 의해 초기에 설정되어, 전원이 인가되는 경우 비교기의 출력이 예상가능하도록 한다. 그 다음 제어 회로는 점차적으로 제어를 해제해서, 기준 신호에 의해 비교기로의 입력을 제어하는 평활한 전송이 있게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 비교기의 실시예의 단순화된 회로도.
Claims (12)
- 적어도 하나의 입력 신호를 수신하도록 접속되고 상기 적어도 하나의 입력 신호에 기초해서 적어도 하나의 출력 신호를 발생하는 비교 회로(Q1, Q2); 및 상기 비교 회로(Q1, Q2)에 접속되고 상기 비교기의 개시를 나타내는 적어도 하나의 개시 신호(X1)를 수신하고, 상기 비교 회로(Q1, Q2)를 제어해서 상기 개시 신호의 수신에 따라 선정된 값을 갖는 출력 신호를 발생하고 상기 비교 회로의 제어를 점차적으로 해제하는 제어 회로(10)를 포함하는 것을 특징으로 하는 비교기.
- 제1항에 있어서, 상기 제어 회로(10)를 상기 비교 회로(Q1, Q2)에 접속하고 상기 제어 회로(10)가 상기 비교 회로(Q1, Q2)의 제어를 완전히 해제한 경우 상기 비교 회로(Q1, Q2)를 통과하는 일정한 전체 전류를 유지하는 전류 제어 회로(11, 12)를 더 포함하는 것을 특징으로 하는 비교기.
- 제2항에 있어서, 적어도 하나의 출력 신호를 출력하는 적어도 하나의 출력 신호 라인(VOUT)을 더 포함하고, 상기 비교 회로는, 적어도 하나의 입력 신호에 포함된 제1 및 제2의 입력 신호를 수신하도록 접속된 베이스와, 상기 전류 제어 회로(11, 12)에 접속된 에미터, 및 컬렉터를 구비하는 한 쌍의 차동 접속된 트랜지스터(Q1, Q2); 및 상기 한 쌍의 차동 접속된 트랜지스터(Q1, Q2)의 컬렉터에 각각 접속된 베이스를 구비하는 한 쌍의 출력 트랜지스터(Q8, Q3) (상기 출력 트랜지스터(Q8, Q3)의 적어도 하나는 상기 적어도 하나의 출력 신호 라인에 접속된다)를 포함하는 것을 특징으로 하는 비교기.
- 제3항에 있어서, 상기 출력 트랜지스터(Q8, Q3)의 베이스는 상기 한 쌍의 차동 접속된 트랜지스터(Q1, Q2)의 컬렉터에 직접 접속되고 상기 출력 트랜지스터(Q8, Q3)의 적어도 하나는 상기 출력 신호 라인의 적어도 하나에 직접 접속되는 것을 특징으로 하는 비교기.
- 제4항에 있어서, 상기 출력 트랜지스터(Q8, Q3)는 에미터를 구비하고, 상기 출력 신호 라인의 적어도 하나는 각각 상기 출력 트랜지스터의 에미터에 직접적으로 접속된 두 출력 신호 라인을 포함하는 것을 특징으로 하는 비교기.
- 제2항에 있어서, 상기 입력 신호의 적어도 하나는 제1 및 제2의 입력 신호(V)와 적어도 하나의 기준 신호(V)를 포함하고, 상기 비교 회로는 상기 제1 및 제2의 입력 신호를 수신하도록 접속된 트랜지스터(Q1, Q2)와 상기 전류 제어 회로(I1,I2)에 접속된 에미터를 구비하는 제1의 쌍의 차동 접속된 트랜지스터(Q1, Q2)를 포함하고, 상기 전류 제어 회로는, 상기 제어 회로에 접속되, 각각 컬렉터, 베이스 및 에미터를 구비하며, 베이스의 적어도 하나는 적어도 하나의 기준 신호(V)를 수신하도록 접속되는 제2의 쌍의 차동 접속된 트랜지스터(Q13, Q12) ; 및 상기 비교 회로의 상기 제1의 쌍의 차동 접속된 트랜지스터(Q1, Q2)의 에미터에 각각 접속된 컬렉터와 사이 전류 제어 회로의 상기 제2의 쌍의 차동 접속된 트랜지스터의 컬렉터에 각각 접속된 베이스를 구비하는 한 쌍의 전류 제어 트랜지스터(Q21, Q22)를 포함하는 것을 특징으로 하는 비교기.
- 제6항에 있어서, 상기 제어 회로는 상기 전류 제어 회로의 상기 제 2의 쌍의 차동 접속된 트랜지스터(Q13, Q12)에 접속되고, 개신 신호(X1)의 수신에 따라 상기 제2의 쌍의 차동 접속된 트랜지스터(Q13, Q12) 주위에 분로 경로를 제공하는 분로 회로(shunt circuit; Q29, Q28)를 포함하는 것을 특징으로 하는 비교기.
- 제7항에 있어서, 상기 제1(Q1, Q2) 및 제2(Q13, Q12)의 쌍이 차동 접속된 트랜지스터와, 상기 전류 제어 트랜지스터(Q21, Q22), 및 상기 분로 회로(Q29, Q28)에 접속된 제1 및 제2의 전원 공급 라인을 더 포함하고, 상기 분로 회로는, 상기 제1의 전원 공급 라인(VCC)과 상기 전류 제어 회로의 상기 제2의 쌍의 차동 접속된 트랜지스터(Q13, Q12)의 컬렌터 사이에 각각 접속되고 베이스를 구비하는 한 쌍의 분로 트랜지스터(Q29, Q28)와; 상기 제1의 전원 공급 라인(VCC)과 상기 전류 제어 회로의 상기 제2의 쌍의 차동 접속된 트랜지스터(Q13, Q12)의 에미터 사이에 접속되고 베이스를 구비하는 한 쌍의 공급 트랜지스터(supply transistor; Q20, Q19)를 구비하고, 상기 전류 제어 회로는, 제3의 차동 접속된 트랜지스터 쌍(Q24, 25)를 형성하는 제1의 트랜지스터(Q24)와 제2의 트랜지스터(Q25) (제 1의 트랜지스터(Q24)는 상기 공급 트랜지스터(Q20, Q19)의 베이스와 상기 제2의 전원 공급 라인 사이에 접속되고 제2의 제어 트랜지스터(Q25)는 상기 분로 트랜지스터(Q29, Q28)의 베이스와 상기 제2의 전원공급 라인 사이에 접속된다); 및 상기 제1(VCC) 및 제2의 공급 라인 및 상기 제2의 차동 접속된 트랜지스터 쌍(Q24, Q25)에 접속되고 개시 신호를 수신하고, 상기 개시 신호의 수신에 따라 상기 공급 트랜지스터(Q20, Q19)를 오프시키고 상기 분로 트랜지스터(Q29, Q28)를 온 시키며 점차적으로 상기 분로 트랜지스터(Q29,Q28)를 오프시키고 상기 공급 트랜지스터(Q20, Q19)를 온 시키는 지연 회로(X1, C3)를 더 포함하는 것을 특징으로 하는 비교기.
- 제1항에 있어서, 상기 제어 회로(10)는 개시 신호를 수신하도록 접속되고 지연 주기가 종료할 때까지 개시 신호의 수신으로부터 적어도 하나의 제어 신호를 발생하는 지연 회로(C3, Q30, Q32); 및 상기 비교 회로(Q1, Q2) 및 상기 지연 회로에 접속되어 제어 신호가 발생되는 동안 출력 신호의 선정된 값을 유지하는 레벨 제어 회로(Q21, Q22, Q14, Q14, Q29, Q28, Q27)를 포함하는 것을 특징으로 하는 비교기.
- 제9항에 있어서, 상기 지연 회로는 개시 신호의 수신에 따라 제1의 제어 신호를 발생하고 지연 주기 후에 제2의 제어 신호를 발생하며, 상기 제어 회로는 상기 레벨 제어 회로에 접속되고 상기 지연 회로로부터 제1 및 제2의 제어 신호를 수신하도록 각각 접속된 제1 및 제2의 베이스를 구비하는 한 쌍의 차동 접속된 트랜지스터(Q24, Q25)를 더 포함하는 것을 특징으로 하는 비교기.
- 제10항에 있어서, 상기 지연 회로는 상기 차동 접속된 트랜지스터(Q24, Q25)의 베이스에 접속되고, 개시 신호의 수신 후에 제2의 제어 신호를 변화시키는 커패시터(C3)를 포함하는 것을 특징으로 하는 비교기.
- 제11항에 있어서, 상기 지연 회로는 개시 신호의 수신 후에 지연 신호를 수신하도록 더 접속되며, 상기 커패시터(C3)는 지연 신호의 수신에 따라 제2의 제어 신호를 변화시키는 것을 특징으로 하는 비교기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US540,517 | 1995-10-10 | ||
US08/540,517 US5606272A (en) | 1995-10-10 | 1995-10-10 | Comparator with smooth start-up for high frequencies |
Publications (1)
Publication Number | Publication Date |
---|---|
KR980700731A true KR980700731A (ko) | 1998-03-30 |
Family
ID=24155786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970703955A KR980700731A (ko) | 1995-10-10 | 1996-10-03 | 평활하게 개시하는 고주파용 비교기(Comparator with smooth start-up for high frequencies) |
Country Status (6)
Country | Link |
---|---|
US (1) | US5606272A (ko) |
EP (1) | EP0796523B1 (ko) |
JP (1) | JPH11515147A (ko) |
KR (1) | KR980700731A (ko) |
DE (1) | DE69615530T2 (ko) |
WO (1) | WO1997014215A2 (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5805011A (en) * | 1997-01-03 | 1998-09-08 | Lucent Technologies Inc. | Self-calibration system for logarithmic amplifiers |
US6286127B1 (en) * | 1998-02-06 | 2001-09-04 | Texas Instruments Incorporated | Control circuit having multiple functions set by a single programmable terminal |
US6081140A (en) * | 1998-02-06 | 2000-06-27 | Texas Instruments, Inc. | Control circuit with both positive and negative sensing |
US6028478A (en) * | 1998-07-13 | 2000-02-22 | Philips Electronics North America Corporation | Converter circuit and variable gain amplifier with temperature compensation |
GB2341246A (en) * | 1998-09-03 | 2000-03-08 | Ericsson Telefon Ab L M | Differential level shifting circuit |
US6448821B1 (en) * | 2000-02-25 | 2002-09-10 | National Semiconductor Corporation | Comparator circuit for comparing differential input signal with reference signal and method |
US6559686B1 (en) * | 2000-05-12 | 2003-05-06 | Cypress Semiconductor Corp. | Analog envelope detector |
US6333672B1 (en) * | 2000-10-02 | 2001-12-25 | Semiconductor Components Industries Llc | Differential logic circuit and method of use |
US6411129B1 (en) * | 2000-10-03 | 2002-06-25 | Semiconductor Components Industries Llc | Logic circuit with output high voltage boost and method of using |
US6717451B1 (en) * | 2001-06-01 | 2004-04-06 | Lattice Semiconductor Corporation | Precision analog level shifter with programmable options |
US6798251B1 (en) * | 2002-08-13 | 2004-09-28 | Analog Devices, Inc. | Differential clock receiver with adjustable output crossing point |
US6831516B2 (en) * | 2003-02-20 | 2004-12-14 | Semiconductor Components Industries, L.L.C. | Method of forming a variable propagation delay semiconductor device and structure therefor |
DE10317936B4 (de) * | 2003-04-17 | 2005-02-24 | Infineon Technologies Ag | Verstärkeranordnung und Sendeanordnung mit der Verstärkeranordnung |
US7157944B1 (en) * | 2004-04-27 | 2007-01-02 | Altera Corporation | Differential signal detector methods and apparatus |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0301319A1 (de) * | 1987-07-17 | 1989-02-01 | Siemens Aktiengesellschaft | Monolithisch integrierbare, amplitudengeregelte Oszillator-Differenzverstärkerschaltung |
JP2750015B2 (ja) * | 1991-04-23 | 1998-05-13 | 三菱電機株式会社 | 比較判定回路 |
JP2787641B2 (ja) * | 1992-12-22 | 1998-08-20 | 三菱電機株式会社 | 差動減算器回路およびa/d変換器 |
US5339067A (en) * | 1993-05-07 | 1994-08-16 | Crystal Semiconductor Corporation | Integrated voltage divider and circuit employing an integrated voltage divider |
-
1995
- 1995-10-10 US US08/540,517 patent/US5606272A/en not_active Expired - Fee Related
-
1996
- 1996-10-03 DE DE69615530T patent/DE69615530T2/de not_active Expired - Fee Related
- 1996-10-03 KR KR1019970703955A patent/KR980700731A/ko not_active Application Discontinuation
- 1996-10-03 WO PCT/IB1996/001040 patent/WO1997014215A2/en not_active Application Discontinuation
- 1996-10-03 JP JP9514866A patent/JPH11515147A/ja active Pending
- 1996-10-03 EP EP96931197A patent/EP0796523B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11515147A (ja) | 1999-12-21 |
US5606272A (en) | 1997-02-25 |
WO1997014215A2 (en) | 1997-04-17 |
DE69615530T2 (de) | 2002-05-08 |
DE69615530D1 (de) | 2001-10-31 |
WO1997014215A3 (en) | 1997-05-15 |
EP0796523B1 (en) | 2001-09-26 |
EP0796523A2 (en) | 1997-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR980700731A (ko) | 평활하게 개시하는 고주파용 비교기(Comparator with smooth start-up for high frequencies) | |
US5602514A (en) | Quadrature oscillator having a variable frequency | |
KR960030542A (ko) | 필터 장치 | |
KR960036332A (ko) | 논리회로 | |
US4339672A (en) | Delay circuit constituted by MISFETs | |
KR920019076A (ko) | 지연-펄스 발생기 | |
KR970076814A (ko) | 어드레스 트랜지션 검출 회로를 갖는 펄스 발생 회로 | |
US4590616A (en) | Re-tuning device comprising a switching mixer stage and a tuning oscillator | |
US4343219A (en) | Delay line oscillator | |
JPH05183406A (ja) | 自動位相補正回路 | |
KR960039609A (ko) | 필터 회로 | |
JPS62239399A (ja) | 信号発生装置 | |
KR920019074A (ko) | 단안정 멀티바이브레이팅 회로 | |
KR970705228A (ko) | 속도와 정확성이 향상된 피드백 증폭기(Feedback amplifier with improved speed and accuracy) | |
KR970068140A (ko) | 출력 특성이 조정된 전자 볼륨 회로 | |
KR930020250A (ko) | 클럭 변환장치 | |
KR960036046A (ko) | Ic 디바이스용 온도 보정 회로 및 그 보정 방법 | |
JP3283910B2 (ja) | クランプ型電流電圧変換回路 | |
JPH11150428A (ja) | 差動増幅器 | |
KR940003612Y1 (ko) | 오디오증폭기의 출력전압 안정화회로 | |
KR940001491Y1 (ko) | 광전 스위치의 출력 다기능회로 | |
KR960018856A (ko) | 모니터 수평 발진회로의 스타트 레벨 조정 회로 | |
SU1633501A1 (ru) | Входное устройство радиоприемника | |
KR970059860A (ko) | 디지탈 적분기 | |
KR890013883A (ko) | 튜너의 자동주파수 제어(afc)회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |