KR960036046A - Ic 디바이스용 온도 보정 회로 및 그 보정 방법 - Google Patents

Ic 디바이스용 온도 보정 회로 및 그 보정 방법 Download PDF

Info

Publication number
KR960036046A
KR960036046A KR1019960000180A KR19960000180A KR960036046A KR 960036046 A KR960036046 A KR 960036046A KR 1019960000180 A KR1019960000180 A KR 1019960000180A KR 19960000180 A KR19960000180 A KR 19960000180A KR 960036046 A KR960036046 A KR 960036046A
Authority
KR
South Korea
Prior art keywords
circuit
delay
clka
delay circuit
output
Prior art date
Application number
KR1019960000180A
Other languages
English (en)
Other versions
KR100219342B1 (ko
Inventor
히로카츠 니이지마
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Publication of KR960036046A publication Critical patent/KR960036046A/ko
Application granted granted Critical
Publication of KR100219342B1 publication Critical patent/KR100219342B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/159—Applications of delay lines not covered by the preceding subgroups

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

히타를 온했을 때의 발열의 격차가 원인이 되어, CLKA의 주파수의 차이에 의해서 발생하는 발열량의 차이를 히타를 오프하는 시간을 제어하는 것을 보정하고, 온도 지터를 억제하며, 지연회로에서 지연시킨 CLKA의 시간 정밀도를 향상된 IC 디바이스용 온도 보정 회로 및 그 보정 방법을 실현한다. 때문에, INA에 CLKA 가 입력되었을 때 히타(10)를 오프하고,셀렉터 회로(13)에 의해서 선택한 지연된 CLKA의 출력으로 히타(10)를 온하는 S/R FF(11)를 설치하며, INA와 OUTA와의 사이에 지연량이 같은 지연회로 1(21)~지연회로 n(2n)를 직렬로 접속하여 설치하고, 지연회로 1(21)~지연회로 n(2n)의 각지연회로의 출력을 입력으로 하며, SEL 신호로 1출력을 선택하여 출력하는 셀렉터 회로(13)를 설치한다.

Description

IC 디바이스용 온도 보정 회로 및 그 보정 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 온도 보정 회로의 블록도.

Claims (2)

  1. 입력단자(INA)에 입력신호(CLKA)가 입력되었을 때 히타(10)를 오프하며, 셀렉터 회로(13)에 의해서 선택 지연된 CLKA 신호의 출력으로 히타(10)를 온하는 S/R FF(11)와; 입력단자(INA)와 출력단자(OUTA)와의 사이에 지연량이 같으며 서로 직렬 접속되는 복수의 지연회로인 지연회로1(21)~지연회로 n(2n)와; 상기 지연회로 1(21)~지연회로 n(2n)의 각 지연회로의 출력을 입력으로 하여 SEL 신호로 1출력을 선택하여 출력하는 회로(13)를 구비하는 것을 특징으로 하는 IC 디바이스용 온도 보정 회로.
  2. 입력단자(INA)에 입력신호(CLKA)가 입력되었을 때 S/R FF(11)를 통하여 히타(10)를 오프하며; 입력단자(INA)와 출력단자(OUTA)와의 사이에 지연량이 같은 복수의 지연회로인 지연회로 1(21)~지연회로 n(2n)를 통하여 CLKA 신호를 전파하고; 상기 지연회로 1(21)~지연회로 n(2n)의 각각의 출력신호인 지연된 CLKA 신호를 셀렉터 회로(13)로 선택하며; 상기 셀렉터 회로(13)로 선택 지연된 CLKA 신호로 S/R FF(11)를 통하여 히타(10)를 온하는 것을 특징으로 하는 IC 디바이스용 온도 보정 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960000180A 1995-03-03 1996-01-08 아이씨 디바이스용 온도 보정 회로 및 그 보정 방법 KR100219342B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7070825A JPH08242154A (ja) 1995-03-03 1995-03-03 Ｉｃデバイス用温度補正回路及びその補正方法
JP95-70825 1995-03-03

Publications (2)

Publication Number Publication Date
KR960036046A true KR960036046A (ko) 1996-10-28
KR100219342B1 KR100219342B1 (ko) 1999-09-01

Family

ID=13442753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960000180A KR100219342B1 (ko) 1995-03-03 1996-01-08 아이씨 디바이스용 온도 보정 회로 및 그 보정 방법

Country Status (3)

Country Link
JP (1) JPH08242154A (ko)
KR (1) KR100219342B1 (ko)
TW (1) TW346734B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100627368B1 (ko) * 2005-01-05 2006-09-22 삼성에스디아이 주식회사 클럭 지연 모듈, 지연 클럭 생성 방법 및 이를 이용한플라즈마 표시 장치

Also Published As

Publication number Publication date
JPH08242154A (ja) 1996-09-17
KR100219342B1 (ko) 1999-09-01
TW346734B (en) 1998-12-01

Similar Documents

Publication Publication Date Title
KR950016009A (ko) 지연-로크-루프 기반 클럭 신서사이저
TW340262B (en) Semiconductor device, system consisting of semiconductor devices and digital delay circuit
KR970078017A (ko) 반도체 집적 회로
AU6365500A (en) Method and apparatus for adjusting control signal timing in a memory device
KR970071989A (ko) 주파수 체배 회로
KR870005279A (ko) 제어장치
KR920022677A (ko) 주파수 체배기
KR910008964A (ko) 분할비율이 변화될 수 있는 주파수 분할회로
KR960042413A (ko) 데이터 처리 시스템
KR850003091A (ko) 발진기 회로
KR960036046A (ko) Ic 디바이스용 온도 보정 회로 및 그 보정 방법
EP1096683A1 (en) Clock generator circuit
KR920015788A (ko) 신호처리 집적회로장치
KR970076821A (ko) 래치회로
KR950035137A (ko) 입력신호의 펄스폭 조정방법 및 조정회로
KR920005483A (ko) 쇼트딜레이 기능을 가지는 전자 차단 장치
KR880000764A (ko) 냉장고용 온도 제어장치
JPS63181515A (ja) 遅延時間自動調整方式
EE200000556A (et) Demodulaatori skeem
KR0147680B1 (ko) 클럭지연회로
KR940010773A (ko) 지연 회로
KR960032930A (ko) 데이터 전송 회로
KR960024920A (ko) 마이크로프로세서 클럭의 중지 제어 장치 및 방법
KR900001133A (ko) 신호의 위상관계를 조정하기 위한 회로
KR19980028923U (ko) 입력신호의 지연회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080530

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee