KR100219342B1

KR100219342B1 - 아이씨 디바이스용 온도 보정 회로 및 그 보정 방법

Info

Publication number: KR100219342B1
Application number: KR1019960000180A
Authority: KR
Inventors: 히로카츠 니이지마
Original assignee: 오우라 히로시; 가부시기가이샤 아드반테스트
Priority date: 1995-03-03
Filing date: 1996-01-08
Publication date: 1999-09-01
Also published as: KR960036046A; TW346734B; JPH08242154A

Abstract

히타를 온했을 때의 발열의 격차가 원인이 되어, CLKA의 주파수 차이에 의해서 발생하는 발열량의 차이를 히타를 오프하는 시간을 제어하는 것으로 보정하고, 온도 지터를 억제하며, 지연회로에서 지연시킨 CLKA의 시간 정밀도를 향상된 IC 디바이스용 온도 보정 회로 및 그 보정 방법을 실현한다. 때문에, INA에 CLKA가 입력되었을 때 히타(10)를 오프하고, 셀렉터 회로(13)에 의해서 선택한 지연된 CLKA의 출력으로 히타(10)를 온하는 S/R FF(11)를 설치하며, INA와 OUTA와의 사이에 지연량이 같은 지연회로 1(21)~지연회로 n(2n)를 직렬로 접속하여 설치하고, 지연회로 1(21)~지연회로 n(2n)의 각 지연회로의 출력을 입력으로 하며, SEL 신호로 1 출력을 선택하여 출력하는 셀렉터 회로(13)를 설치한다.

Description

IC 디바이스용 온도 보정 회로 및 그 보정 방법

제1도는 본 발명의 온도 보정 회로의 블록도.

제2도는 본 발명에 있어서 히터 발열이 작은 경우의 제어 타이밍도.

제3도는 본 발명에 있어서 히터 발열이 큰 경우의 제어 타이밍도.

제4도는 종래의 온도 보정 회로의 블록도.

제5도는 종래의 온도 보정 회로의 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

10 : 히터 11 : S/R FF

12 : OR 게이트(OR1) 13 : 셀렉터 회로

20, 21~2n : 지연 회로

본 발명은 CMOS를 사용한 지연 회로에서 온도 변화에 의한 지연량의 변동을 억제하는 IC 디바이스용 온도 보정 회로 및 그 보정 방법에 관한 것이다.

일반적으로, CMOS와 같이 동작 주파수가 변화하면 발열량이 변화하는 IC 디바이스에서는 히터를 사용한 온도 보정 회로를 내장하여 발열량을 일정하게 유지하는 방법이 이용된다.

제4도에는 그 예가 도시되어 있다. 이 방식은 입력 신호(CLK A)가 비활성 상태(로우)일때에는 항상 히터(10)를 온 상태로 하여, 지연 회로 A(20)에 입력신호(CLK A)가 최고 주파수로 입력된 경우의 소비 전력과 동등한 전력을 히터(10)에서 소비시키고 있다. 입력 신호(CLK A)가 활성 상태(하이)일때에는 입력신호(CLK A)에 의해 히터(10)가 오프 상태로 되고, 지연 회로 A(20)에서 지연되어 출력 단자(OUT A)에 출력되는 신호로 히터(10)를 온 상태로 한다. 히터(10)가 오프됨에 따라 감소된 소비 전력 만큼의 전력이 지연 회로 A(20)에 의해 소비되기 때문에 합계 소비 전력은 항상 일정하게 되어 발열량이 변화하지 않고 온도가 안정하게 된다.

제5도는 제4도의 입력 단자(IN A)에 입력되는 입력 신호(CLK A)의 주기가 T 인 경우와 2T인 경우를 예로 하여 히터(10)의 동작을 도시한다. 즉, 입력신호(CLK A)의 주기가 T인 경우에 비해 입력 신호(CLK A)의 주기가 2T인 경우에는 히터를 오프 상태로 하는 회수가 1/2이 된다. 이와 같이, 히터(10)를 오프 상태로 하는 비율이 지연 회로 A(20)의 동작 주기에 대응하여 변화함으로써 히터(10)와 지연 회로 A(20)의 합계 소비 전력은 항상 일정하게 지속될 수 있으며, 소비 전력의 변화에 의한 온도 변화가 원인이 되어 발생하는 지연 회로 A(20)의 지연량의 변동을 방지할 수 있다.

제4도와 제5도에 의해 그 동작을 설명한다.

① 입력 단자(IN A)에 입력된 입력 신호(CLK A)는 지연 회로 A(20)와 S/R FF(11)의 R 단자에 입력된다.

② S/R FF(11)의 R 단자에 입력된 CLK A 신호는 히터(10)를 오프 상태로 한다. 또, 이 S/R FF(11)는 S 단자에 신호가 입력되면 히터(10)를 온 상태로 하고, R 단자에 신호가 입력되면 히터(10)를 오프 상태로 한다.

③ 지연 회로 A(20)를 통과한 CLK A 신호는 OR1(12)을 통하여 S/R FF(11)의 S 단자에 입력되고, 히터(10)를 온 상태로 한다. 또한, 출력 단자(OUT A)에도 출력된다.

④ 지연 회로 A(20)는 CLK A 신호가 입력되지 않는 동안 히터(10)의 발열로 온도를 일정하게 하고, CLK A 신호가 입력될 때에는 상기 ①, ② 과정에 의하여 히터(10)를 오프 상태로 하여 자체의 발열에 의해 회로 전체의 온도를 일정하게 유지할 수 있다.

이상과 같이, 히터(10)를 제어하는 방법은 히터(10)를 온 상태로 했을 때의 발열량이 설계대로 입력 신호(CLK A)가 최고 주파수로 입력된 경우의 발열량과 동등하다면 유효한 방법이다. 그러나, 실제로는 히터(10)를 온 상태로 했을 때의 발열량은 설계치에 대하여 격차가 있기 때문에, 결국 CLK A의 주파수에 의해서 회로 전체의 발열량이 변화한다. 이 때문에 지연 회로 A(20)의 지연량이 변화하고, CLK A의 주파수의 차이에 의한 온도 지터가 발생되며, 지연 회로 A(20)에 의해 지연되는 CLK A의 시간 정밀도를 저하시킨다.

본 발명은 히터를 온 상태로 했을 때의 발열의 격차가 원인이 되어 CLK A의 주파수의 차이에 의해 발생하는 발열량의 차이를 히터의 오프 시간을 제어함으로써 보정하여 온도 지터를 억제하고, 지연 회로에 의해 지연되는 CLK A의 시간 정밀도를 향상시킬 수 있는 IC 디바이스용 온도 보정 회로 및 그 보정 방법을 실현하는 것을 목적으로 하고 있다.

상기 목적을 달성하기 위해, 본 발명의 IC 디바이스용 온도 보정 회로는 다음과 같이 구성된다.

즉, 입력 단자(IN A)에 입력 신호(CLK A)가 입력될때 히터(10)를 오프 상태로 하고, 셀렉터 회로(13)에 의해서 선택되는 지연된 CLK A 신호의 출력으로 히터(10)를 온 상태로 하는 S/R FF(11)와, 입력 단자(IN A)와 출력 단자(OUT A)의 사이에 서로 직렬 접속되고, 각각이 동일한 지연량을 가지며, 이 지연량이 상기 히터(10)의 온·오프 시간에 따라 조절되는 복수의 지연 회로(21~2n)와, 상기 지연 회로(21~2n)의 각 지연 회로의 출력을 입력으로 하고, SEL 신호에 의해 하나의 출력을 선택하며, 그 선택된 신호를 상기 S/R FF(11)의 입력에 출력하는 셀렉터 회로(13)를 구비한다.

또한, 상기 회로는 다음과 같이 동작한다.

즉, 입력 단자(IN A)에 입력 신호(CLK A)가 입력될 때 S/R FF(11)를 통해 히터(10)를 오프시키고, 입력 단자(IN A)와 출력 단자(OUT A)의 사이에 설치된 동일한 지연량을 갖는 복수의 지연 회로(21~2n)를 통해 CLK A 신호를 전파하며, 상기 복수의 지연 회로(21~2n)의 각각의 출력 신호인 지연된 CLK A 신호중의 한 신호를 셀렉터 회로(13)로 선택하고, 상기 셀렉터 회로(13)에 의해 선택된 지연된 CLK A 신호로 S/R FF(11)를 통해 히터(10)를 온 상태로 한다.

상기한 바와 같이 구성된 IC 디바이스용 온도 보정 회로에서는 히터를 온상태로 했을때에 발열의 격차가 있다 하더라도, CLK A 의 주파수의 차이로 발생되는 지연 시간의 변화를 외부의 기준 지연 시간 X와 비교하여 히터를 오프 상태로 하는 시간을 제어하기 때문에, 결국 회로 전체의 발열량이 일정하게 되고, 온도 지터를 억제하는 작용이 있다.

제1도에 히터(10)를 온 상태로 했을 때의 발열량의 격차에 따라서 CLK A의 주파수로 변하는 회로 전체의 발열량의 차이를 억제하는 히터(10)에 의한 온도 보정 회로를 도시한다.

이 회로는 CLK A가 비활성 상태일때에는 항상 히터 회로를 온 상태로 하고, 지연 회로(21~2n)에 입력 신호 CLK A가 최고 주파수로 입력된 경우의 소비 전력과 동등한 전력을 히터(10)에서 소비시키고 있다.

입력 신호(CLK A)가 활성 상태일때에는 입력 신호(CLK A)로 히터(10)를 오프 상태로 하고, 지연 회로(21~2n)의 지연된 CLK A 신호를 셀렉터 회로(13)로 선택하여, 선택된 신호로 히터(10)를 온 상태로 한다.

히터(10)의 발열 격차에 의한 발열량의 차이를 억제하기 위해서는 히터(10)의 오프 시간을 셀렉터 회로(13)로 조정하고, 발열량을 안정시키고 있다.

제2도에는 발열량이 작은 히터(10)의 온 및 오프의 동작을 도시한다. 히터(10)의 발열량이 작을 때는 지연 회로의 지연 시간이 작아지므로, 제2도의 (a)에 도시한 바와 같이, 외부에서 제공된 입력 단자(IN A)에서 출력 단자(OUT A)까지 소요되는 기준 지연 시간 X 보다 빨리 CLK A 신호가 출력 단자(OUT A)에 출력된다.

이 경우에는 제2도의 (b)에 도시된 바와 같이, 히터(10)의 오프 시간을 셀렉터 회로(13)로 짧게 함으로써 지연 회로의 온도를 상승시켜 지연 시간을 느리게(즉, 지연 시간을 크게) 하며, 기준 지연 시간 X와 동시에 CLK A 신호가 출력 단자(OUT A)에 출력되도록 셀렉터 회로(13)를 선택 조정한다.

제3도에 발열량이 큰 히터(10)가 온 상태일 때와 오프 상태일 때의 동작을 도시한다. 히터(10)의 발열량이 클 때는 지연 회로의 지연 시간이 커지므로, 제3도의 (a)에 도시한 바와 같이, 외부에서 제공된 입력 단자(IN A))에서 출력 단자(OUT A)까지 소요되는 기준 지연 시간 X 보다 느리게 CLK A 신호가 출력 단자(OUT A)에 출력된다.

이 경우에는 제3도의 (b)에 도시된 바와 같이, 히터(10)의 오프 시간을 셀렉터 회로(13)로 길게 함으로써 지연 회로의 온도를 하강시키고, 지연 시간을 빠르게(즉, 지연 시간을 작게) 하며, 기준 지연 시간 X과 동시에 CLK A 신호가 출력 단자(OUT A)에 출력되도록 셀렉터 회로(13)를 선택 조정한다.

제1도, 제2도 및 제3도에 의해 그 동작을 설명한다.

① 입력 단자(IN A)에 입력된 CLK A 신호는 지연 회로(21~2n)를 통과하여 출력 단자(OUT A)에 출력된다.

② 셀렉터 회로(13)는 히터(10)의 오프 시간을 조정하기 위한 회로이고, CLK A 신호중 SEL 신호로 선택된 지연량을 갖는 하나의 신호를 출력하며, 그 출력 신호는 OR1(12)를 통해 S/R FF(11)의 S 단자에 입력된다.

③ S/R FF(11)는 R 단자에 신호가 입력되면 히터(10)를 오프 상태로 하고, S 단자에 신호가 입력되면 히터(10)를 온 상태로 한다.

④ 지연 회로(21~2n)는 CLK A 신호가 입력되지 않는 동안, 히터(10)의 발열로 온도를 일정하게 한다. CLK A 신호가 입력될 때에는 CLK A 신호가 S/R FF(11)의 R 단자에 입력되며, 히터(10)를 오프 상태로 한다. 그리고, 셀렉터 회로(13)에서 선택된 지연 후의 CLK A 신호가 OR1(12)를 통해 S/R FF(11)의 S 단자에 입력되어 히터(10)를 온 상태로 한다. 히터(10)가 오프 상태인 동안은 지연 회로는 자체의 동작에 의해 열이 발생되며, 회로 전체의 온도를 일정하게 유지하도록 셀렉터 회로(13)를 제어한다.

⑤ 히터(10)의 발열의 격차에 의한 발열량의 차이는 외부에서 제공되는 기준 지연 시간 X와 출력 단자(OUT A)에 출력되는 지연된 CLK A 신호의 출력의 차로 인식할 수 있다.

⑥ 지연 회로의 지연 시간은 히터(10)의 발열이 작으면 짧아지고, 발열이 크면 길어진다. 따라서, 히터(10)의 발열이 작을 때에는 히터(10)의 오프 시간을 셀렉터 회로(13)로 짧게 조정하여 발열량을 증가시키고, 히터(10)의 발열이 클 때에는 히터(10)의 오프 시간을 셀렉터 회로(13)로 길게 조정하여 발열량을 감소시킨다.

본 발명은 이상 설명한 바와 같이 구성되므로 이하에 기재된 것과 같은 효과를 갖는다.

즉, 히터를 온 상태로 했을 때의 발열의 격차가 있었다고 해도, CLK A의 주파수의 차이로 생기는 지연 시간의 변화를 외부의 기준 지연 시간 X 와 비교하여 히터를 오프 상태로 하는 시간을 제어하기 때문에, 결국 회로 전체의 발열량이 일정하게 되고, 온도 지터를 억제하는 효과가 있다.

그 결과, 지연 회로에 의해 지연되는 CLK A의 시간 정밀도를 향상시키는 효과가 있다.

Claims

입력 단자(IN A)에 입력 신호(CLK A)가 입력될 때 히터(10)를 오프 상태로 하고, 셀렉터 회로(13)에 의해서 선택되는 지연된 입력 신호(CLK A)의 출력으로 히터(10)를 온 상태로 하는 S/R FF(11)와; 입력 단자(IN A)와 출력 단자(OUT A)의 사이에 서로 직렬 접속되고, 각각이 동일한 지연량을 가지며, 이 지연량이 상기 히터(10)의 온·오프 시간에 따라 조절되는 복수의 지연 회로(21~2n)와; 상기 복수의 지연 회로(21~2n)의 각 지연 회로의 출력을 입력으로 하고, SEL 신호에 의해 하나의 출력을 선택하며, 그 선택된 신호를 상기 S/R FF(11)의 입력에 출력하는 셀렉터 회로(13)를 구비하는 것을 특징으로 하는 IC 디바이스용 온도 보정 회로.
입력 단자(IN A))에 입력 신호(CLK A)가 입력될 때 S/R FF(11)를 통해 히터(10)를 오프시키는 단계와; 입력 단자(IN A)와 출력 단자(OUT A)의 사이에 설치된 동일한 지연량을 갖는 복수의 지연 회로(21~2n)를 통해 입력 신호(CLK A)를 전파하는 단계와; 상기 복수의 지연 회로(21~2n)의 각각의 출력 신호인 지연된 CLK A 신호중의 한 신호를 셀렉터 회로(13)로 선택하는 단계와; 상기 셀렉터 회로(13)에 의해 선택된 지연된 CLK A 신호로 S/R FF(11)를 통해 히터(10)를 온 상태로 하는 단계를 포함하는 것을 특징으로 하는 IC 디바이스용 온도 보정 방법.