JPH0662553U - 半導体チップの温度補償回路 - Google Patents

Abstract

(57)【要約】 【目的】 動作周波数により発熱量が変化し、それによ
り遅延時間が変動する回路群を有する半導体チップに於
いて、ゲート規模をＮ分の１に縮小し、チップ全体の発
熱量を一定とする安価な温度補償回路を提供する。 【構成】 半導体チップ上に、Ｎ分の１に分周動作をす
る分周部を設ける。又、フリップフロップ１とフリップ
フロップ２を設ける。又、ゲートとインバータを設け
る。又、温度補償される回路群のＮ分の１のゲート規模
を有する低減ゲート群を設け、従来の入力クロックのＮ
倍のクロックを供給して構成する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はパルスを通過させる際に一定の設定したタイミング量を遅延させる遅 延回路等を有する半導体チップに於いて、チップ内の発熱体の使用数を少なくし てかつチップ全体の発熱量を一定に保つ半導体チップの温度補償回路に関する。

【０００２】

【従来の技術】

従来の半導体試験装置に於けるタイミングの遅延回路を有する半導体チップに 於いて、温度補償回路は図２に示すような構成である。

【０００３】 入力信号２２は遅延回路７に接続され、所望の遅延量で出力される。

【０００４】 この半導体チップがＭＯＳ素子で構成されている場合には、発熱量はスイッチ ング時に消費される電流に依存し、このため、入力信号の周波数が変わると、そ れに伴い半導体チップ自体の温度が変動する。入力信号の周波数が高くなると温 度が上がり、周波数が低くなると温度が下がる傾向を有する。

【０００５】 半導体試験装置における遅延回路は高精度な遅延量が要求され、従って半導体 チップ自体の温度変動を避けるため、入力信号の周波数が変わってもチップ自体 の温度が変わらないような補償回路が接続されている。

【０００６】 フリップフロップ１を設け、そのトリガ端子にはＲＥＦ信号２１が接続され、 入力端子にはハイレベル信号が接続されている。リセット端子には、入力信号２ ２を反転したものが接続されている。ここで、ＲＥＦ信号２１には通常、入力信 号２２の最短周期と同等の周期の規則的なクロック信号が印加されている。すな わちこの周期毎に入力信号の状態がサンプルされる。

【０００７】 次に、フリップフロップ２を設け、そのトリガ端子には、ＲＥＦ信号２１が接 続され、入力端子にはフリップフロップ１の出力信号が接続されている。

【０００８】 次に、ゲート４を設け、入力端子の一端には、フリップフロップ２の出力信号 が接続され、他の入力端には、ＲＥＦ信号２１を遅延させたものが接続されてい る。ここで、遅延素子３の遅延量は、フリップフロップ２の遅延量と同等に選ば れる。

【０００９】 次に、このゲート４の出力信号はゲート群６に与えられる。ゲート群６は、遅 延回路７の内部回路と等価な回路で構成されており、このため同一条件の場合に は同一の発熱量が得られるものである。ゲート群の配置は、遅延回路に密着して いるほうが効果的と考えられるが、同一チップ内に配置しておけば、実用上目的 が達せられる。

【００１０】 従来回路のタイムチャートを図３に示す。

【００１１】 遅延回路７に於ける発熱量は入力信号のパルス数に比例する。図３に於いては パルスの変化が６回存在している。

【００１２】 又、ゲート群６に於けるパルス変化は４回存在している。このため、ゲート群 ６と遅延回路７のパルス数の和は４＋６＝１０回となる。

【００１３】 タイムチャートにおいて、ゲート群６のスイッチング回数と遅延回路７のスイ ッチング回数を加算した数は、おおむねＲＥＦ２１のスイッチング回数と一致し ている。

【００１４】 これは、遅延回路７への入力信号の休止期間には温度補償部であるゲート群６ が補完動作をおこない、このため、各スイッチング数の合計値を一定に保ってい るからである。

【００１５】 一般に（ゲート群に流れる電流）と（遅延回路に流れる電流）の加算値が一定 であれば、その為に温度が一定となる。上記タイミングチャートよりこの条件が 満たされていることがわかる。

【００１６】

【考案が解決しようとする課題】

従来の温度補償回路は次のような欠点をもっていた。

【００１７】 ゲート群の回路規模は遅延回路のゲート規模と同等であるため、全体のゲート 規模が大きなものとなり、高価な半導体チップとなる。高精度なタイミング遅延 を得るには、一般に高速なチップを必要とするので、累積的に高価となる。

【００１８】 本考案は、上述したような従来の技術が有する問題点に鑑みてなされるもので あって、Ｎ分の１の分周回路を設け、ゲート規模をＮ分の１に縮小し、入力信号 のＮ倍の比較信号を与えることにより、チップ全体の発熱量を一定とする安価な 温度補償回路を提供するものである。

【００１９】

【課題を解決するための手段】

この考案によれば、動作周波数により発熱量が変化し、それにより遅延時間が 変動する回路群７を有する半導体チップに於いて、Ｎ分の１に分周動作をする分 周部８を設ける。

【００２０】 又、フリップフロップ１とフリップフロップ２を設ける。当該分周部の出力を 当該フリップフロップ１のトリガ端子に接続し、さらに当該フリップフロップ２ のトリガ端子にも接続し、フリップフロップ１の出力をフリップフロップ２の入 力端子に接続する。

【００２１】 インバータ５を設ける。温度補償をされる回路群７への入力信号をインバータ ５の入力端子に接続し、その出力をフリップフロップ１のリセット端子に接続す る。

【００２２】 ゲート４を設ける。当該入力信号のＮ倍の周波数の信号が供給される当該分周 部８の入力端へ当該ゲート４の１入力端を接続し、他の入力端に、当該フリップ フロップ２の出力を接続する。

【００２３】 又、ゲート規模を当該回路群７のＮ分の１に減じた低減ゲート群３６を設ける 。当該ゲート４の出力を当該低減ゲート群３６の入力端子に接続して以上により 半導体チップの温度補償回路を構成する。

【００２４】

【作用】

本考案では、Ｎ分の１に分周動作を行う分周部を設け、温度補償される回路群 のＮ分の１のゲート規模を有する低減ゲート群を設け、従来の入力クロックのＮ 倍のクロックを供給するような構成としたから、半導体素子内のゲート数を減少 することができ、このため、ゲート規模の小さな安価な半導体チップで温度補償 された回路を構成できる。

【００２５】 又、Ｎ倍のクロックで動作する低減ゲート群に関しては、もともと高精度を必 要とする遅延回路等では、十分余裕を見込んだ動作領域の周波数で動作させてお り、又、本考案に於ける当該低減ゲート群の動作には時間精度は要求されず、同 一の発熱量が得られれば十分である。このため、本来半導体チップの使用できる 最大周波数近くまで上述のＮを高めることができる。この場合、信頼性について は、最大周波数が半導体チップ本来の仕様を満たしているので、問題は生じない 。

【００２６】

【実施例】

本考案の実施例について図面を参照して説明する。

【００２７】 図１は本考案の構成を示すブロック図である。

【００２８】 図１に於いて示すように、動作周波数により発熱量が変化し、それにより遅延 時間が変動する遅延回路７を有する半導体チップに於いて、分周動作をする分周 部８を設け、高速ＲＥＦ信号３１をＮ分の１に分周する。

【００２９】 又、フリップフロップ１とフリップフロップ２を設ける。フリップフロップ１ の出力をフリップフロップ２の入力端子に接続する。

【００３０】 当該分周部８の出力信号はフリップフロップ１のトリガ端子に接続し、フリッ プフロップ２のトリガ端子にも接続する。

【００３１】 又、ゲート４とインバータ５を設ける。

【００３２】 高速ＲＥＦ信号３１は遅延素子３に直接接続し、その出力信号を、ゲート４の 一端に接続する。ゲート４の他端にはフリップフロップ２の出力信号を接続する 。

【００３３】 ゲート４の出力信号は低減ゲート群３６に接続する。低減ゲート群３６は従来 のゲート群に比べてＮ分の１のゲート規模で構成する。

【００３４】 入力信号２２はインバータ５、及び、遅延回路７に与える。

【００３５】 本考案による動作を図４のタイムチャートに示す。

【００３６】 図４で、高速ＲＥＦ信号は従来のＲＥＦ信号の５倍に設定されているとする。 又、分周比Ｎは５に設定されているとする。このため、ゲート４の出力信号は、 従来の５倍のスイッチング動作を行う。

【００３７】 一方、低減ゲート群は従来の５分の１のゲート数で構成されているとする。こ の結果、ゲート数とスイッチング回数の積は従来と同一となり、結局発熱量は従 来と同一になる。つまり、スイッチング時の電流が一定であるから発熱量は変化 しない。

【００３８】

【考案の効果】

以上説明したように本考案は構成されているので、次に記載する効果を奏する 。

【００３９】 動作周波数により発熱量が変化し、それにより遅延時間が変動する回路群を有 する半導体チップに於いて、ゲート規模の少ない安価な温度補償回路を得ること ができる。

【図面の簡単な説明】

【図１】本考案の構成を示すブロック図である。

【図２】従来の温度補償回路を示すブロック図である。

【図３】従来の動作を示すタイミングチャートである。

【図４】本考案の動作を示すタイミングチャートであ
る。

【符号の説明】

１、２ フリップフロップ ３ 遅延素子 ４ ゲート ５ インバータ ６ ゲート群 ７ 遅延回路 ８ 分周部 ３６ 低減ゲート群

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 動作周波数により発熱量が変化し、それ
   により遅延時間が変動する回路群（７）を有する半導体
   チップに於いて、 Ｎ分の１に分周動作をする分周部（８）を設け、 フリップフロップ（１）とフリップフロップ（２）を設
   け、 当該分周部の出力を当該フリップフロップ（１）のトリ
   ガ端子に接続し、さらに当該フリップフロップ（２）の
   トリガ端子にも接続し、フリップフロップ（１）の出力
   をフリップフロップ（２）の入力端子に接続し、 インバータ（５）を設け、 温度補償をされる回路群（７）への入力信号をインバー
   タ（５）の入力端子に接続し、その出力をフリップフロ
   ップ（１）のリセット端子に接続し、 ゲート（４）を設け、 当該入力信号のＮ倍の周波数の信号が供給される当該分
   周部（８）の入力端へ当該ゲート（４）の１入力端を接
   続し、他の入力端に、当該フリップフロップ（２）の出
   力を接続し、 ゲート規模を当該回路群（７）のＮ分の１に減じた低減
   ゲート群（３６）を設け、 当該ゲート（４）の出力を当該低減ゲート群（３６）の
   入力端子に接続して構成したことを特徴とする半導体チ
   ップの温度補償回路。