KR920022677A - 주파수 체배기 - Google Patents

주파수 체배기 Download PDF

Info

Publication number
KR920022677A
KR920022677A KR1019920008237A KR920008237A KR920022677A KR 920022677 A KR920022677 A KR 920022677A KR 1019920008237 A KR1019920008237 A KR 1019920008237A KR 920008237 A KR920008237 A KR 920008237A KR 920022677 A KR920022677 A KR 920022677A
Authority
KR
South Korea
Prior art keywords
clock signal
delay circuit
output
signal
frequency multiplier
Prior art date
Application number
KR1019920008237A
Other languages
English (en)
Other versions
KR960005744B1 (ko
Inventor
유끼히사 오가따
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세끼모또 타다히로
Publication of KR920022677A publication Critical patent/KR920022677A/ko
Application granted granted Critical
Publication of KR960005744B1 publication Critical patent/KR960005744B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Abstract

내용 없음.

Description

주파수 체배기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 주파수 체배기의 특정 실시예의 구성을 도시한 회로도,
제6도는 제5도의 실시예에서, 출력 클럭 신호의 듀티비가 정상 동작시 50%일때 신호의 진행 과정을 도시한 타이밍도,
제7도는 제5도의 실시예에서 각 지연 시간이 짧아져서 출력 클럭 신호가 금지될때 각 신호의 진행 과정을 도시한 타이밍도.

Claims (5)

  1. 입력 신호와 제1 지연 회로를 통해 입력 클럭 신호를 지연시킴으로써 얻어지는 클럭 신호에 의해 체배된 주파수의 출력 클럭 신호를 발생시키기 위한 주파수 체배기에 있어서, 제1 지연 회로에 캐스케이드된 최소한 1개의 지연 회로, 인입되는 입력 클럭 신호 및 캐스케이드된 지연 회로의 출력 회로와 함께 외부 조건의 변화에 따라 상기 지연 회로의 시간이 어떻게 변하는지를 감시함으로써 상기 출력 클럭 신호의 듀티비가 선정된 범위를 초과할 때 신호를 출력하기 위한 감시 수단, 및 상기 감시 수단의 상기 신호가 인입될때 상기 출력 클럭 신호를 금지시키기 위한 금지수단을 포함하는 것을 특징으로 하는 주파수 채배기.
  2. 제1항에 있어서, 상기 제1지연 회로가 제2 및 제3지연회로에 연속적으로 캐스케이드되고, 상기 감시수단이 상기 제3 지연 회로의 출력의 상승이 상기 입력 클럭 신호의 하강보다 빠르게 될때 신호를 출력하기 위한 제1감시 수단 및 상기 제2지연 회로의 출력의 상승이 상기 입력 클럭 신호의 하강보다 더 오래 지연될때 신호를 출력하기 위한 제2감시 수단을 포함하는 것을 특징으로 하는 주파수 채배기.
  3. 제1항에 있어서, 상기 제1 지연 회로가 제4지연 회로에 캐스케이드되고, 상기 감시 수단이 제4 지연 회로의 출력의 상승이 상기 입력 클럭 신호의 하강보다 빠르게 될때 또는 상기 입력 클럭 신호의 상승보다 더 오래 지연될 때 신호를 출력하는 것을 특징으로 하는 주파수 체배기.
  4. 제2항에 있어서, 상기 제1, 제2 및 제3지연 회로의 지연 시간이 각각 TD1, TD2및 TD3이라고 가정할때 상기 출력 클럭 신호의 듀티비 D의 허용 범위가 TD1/TD2＞D＞TD1/TD3의 범위 내에 있는 것을 특징으로 하는 주파수 체배기.
  5. 제3항에 있어서, 상기 제1 및 제4 지연 회로의 시간이 각각 TD1및 TD4라고 가정할 때, 상기 출력 클럭 신호의 듀티비 D의 허용 범위가 2TD1/TD4＞D＞TD1/TD4의 범위 내에 있는 것을 특징으로 하는 주파수 체배기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920008237A 1991-05-16 1992-05-15 주파수 체배기 KR960005744B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-111366 1991-05-16
JP3111366A JP2861465B2 (ja) 1991-05-16 1991-05-16 周波数逓倍回路

Publications (2)

Publication Number Publication Date
KR920022677A true KR920022677A (ko) 1992-12-19
KR960005744B1 KR960005744B1 (ko) 1996-05-01

Family

ID=14559374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920008237A KR960005744B1 (ko) 1991-05-16 1992-05-15 주파수 체배기

Country Status (3)

Country Link
US (1) US5321734A (ko)
JP (1) JP2861465B2 (ko)
KR (1) KR960005744B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2658015B1 (fr) * 1990-02-06 1994-07-29 Bull Sa Circuit verrouille en phase et multiplieur de frequence en resultant.
US5475322A (en) * 1993-10-12 1995-12-12 Wang Laboratories, Inc. Clock frequency multiplying and squaring circuit and method
JPH07202649A (ja) * 1993-12-27 1995-08-04 Toshiba Corp 逓倍回路
KR960009965B1 (ko) * 1994-04-14 1996-07-25 금성일렉트론 주식회사 주파수 배수 회로
US5933035A (en) * 1996-12-31 1999-08-03 Cirrus Logic, Inc. Digital clock frequency multiplication circuit and method
JP3319340B2 (ja) * 1997-05-30 2002-08-26 日本電気株式会社 半導体回路装置
US5963071A (en) * 1998-01-22 1999-10-05 Nanoamp Solutions, Inc. Frequency doubler with adjustable duty cycle
US6480045B2 (en) * 2001-01-05 2002-11-12 Thomson Licensing S.A. Digital frequency multiplier
DE10200898B4 (de) * 2002-01-11 2004-12-09 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Betrieb einer integrierten Schaltung
US7414443B2 (en) * 2003-12-10 2008-08-19 Telefonaktiebolaget Lm Ericsson (Publ) Frequency multiplier
US20060068054A1 (en) * 2004-09-30 2006-03-30 Kevin Gearhardt Technique for high-speed TDF testing on low cost testers using on-chip or off-chip circuitry for RapidChip and ASIC devices
EP1833173A1 (en) * 2006-03-06 2007-09-12 Seiko Epson Corporation Pulse generator and method of genrerating pulses, such as for template generation in impulse radio systems
CN104113305B (zh) * 2013-04-19 2017-03-01 瑞昱半导体股份有限公司 时钟产生装置及其方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3305732A (en) * 1963-06-10 1967-02-21 Barnes Eng Co Spurious signal void circuit
US3737789A (en) * 1971-12-21 1973-06-05 Atomic Energy Commission Count rate discriminator
US3753130A (en) * 1972-03-09 1973-08-14 Bell Telephone Labor Inc Digital frequency comparator
US4596954A (en) * 1984-02-29 1986-06-24 American Microsystems, Inc. Frequency doubler with fifty percent duty cycle output signal
JPS62253212A (ja) * 1986-04-18 1987-11-05 Fujitsu Ltd 周波数逓倍回路

Also Published As

Publication number Publication date
US5321734A (en) 1994-06-14
KR960005744B1 (ko) 1996-05-01
JP2861465B2 (ja) 1999-02-24
JPH04339410A (ja) 1992-11-26

Similar Documents

Publication Publication Date Title
KR920022677A (ko) 주파수 체배기
KR900005264A (ko) 클럭신호스위칭회로와 그 스위칭방법
KR880005746A (ko) 반도체집적회로
KR840001034A (ko) 잡음 저감회로
KR910008964A (ko) 분할비율이 변화될 수 있는 주파수 분할회로
KR920020840A (ko) 순회형 디지탈 필터
KR920015788A (ko) 신호처리 집적회로장치
KR920001830A (ko) 입력가중형 트랜스 버셜필터
KR840002602A (ko) 인커밍 시그날에 따른 위상을 오실레이터에 인가하는 방법과 장치
KR870010692A (ko) 주파수 체배회로
KR920005483A (ko) 쇼트딜레이 기능을 가지는 전자 차단 장치
KR970076821A (ko) 래치회로
KR920001829A (ko) 입력가중형 트랜스버셜필터
KR970013725A (ko) 시간지연을 이용한 글리치(glitch)제거회로
KR850006817A (ko) 위상동기회로
KR970019562A (ko) 디지탈 복합 영상 기기의 입출력 클럭 주파수 제어회로
KR0118634Y1 (ko) 주파수 체배기
KR970008878A (ko) 클럭 스위칭 회로
KR950016272A (ko) 클럭동기회로
KR860008687A (ko) 지속기간-감지 디지탈 신호 게이트
JPS63245010A (ja) 逓倍回路
KR950004638B1 (ko) 노이즈 펄스 제거 회로
KR960036046A (ko) Ic 디바이스용 온도 보정 회로 및 그 보정 방법
KR860007793A (ko) 마이크의 하울링 방지방식
KR930018844A (ko) 쉬프트신호의 구간을 조정하는 쉬프트클럭발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020424

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee