KR970078017A - 반도체 집적 회로 - Google Patents

반도체 집적 회로 Download PDF

Info

Publication number
KR970078017A
KR970078017A KR1019960059792A KR19960059792A KR970078017A KR 970078017 A KR970078017 A KR 970078017A KR 1019960059792 A KR1019960059792 A KR 1019960059792A KR 19960059792 A KR19960059792 A KR 19960059792A KR 970078017 A KR970078017 A KR 970078017A
Authority
KR
South Korea
Prior art keywords
oscillator
semiconductor integrated
integrated circuit
circuit
output signal
Prior art date
Application number
KR1019960059792A
Other languages
English (en)
Other versions
KR100283841B1 (ko
Inventor
마사야 다마무라
스요지 오이시
Original Assignee
세키자와 다다시
후지쓰 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와 다다시, 후지쓰 가부시키가이샤 filed Critical 세키자와 다다시
Publication of KR970078017A publication Critical patent/KR970078017A/ko
Application granted granted Critical
Publication of KR100283841B1 publication Critical patent/KR100283841B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0997—Controlling the number of delay elements connected in series in the ring oscillator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 체배량, 주위 환경 온도, 동작 전원의 변동, 제조 격차 등에 영향으로 받지 않고, 주파수의 안정한 발전 출력을 생성할 수 있는 반도체 집적 회로(10)를 제공한다.
본 발명에 따른 집적 회로로서, 단위 회로(20)를 복수단만큼 직렬로 접속하여 구성된 반도체 집적 회로(10), 또는 수신가능한 최고의 데이타 수신 비율 M으로 변경된 데이타 수신 비율을 이용하여 생성된 분부비 n을 이용하여, 데이타 수신 비율 M/n과 같은 발신 주파수의 발진 출력신호(203a)를 생성하는 발진기(203) 또는 수신가능한 최고의 데이타 수신 비율과 같은 발신 주파수의 발진 출력신호(203a)를 생성하는 발진기(203)를 설치한 반도체 집적 회로(30)가 있다.

Description

반도체 집적 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 제1발명의 제1실시 형태의 반도체 집적 회로를 도시하는 기능 블럭도.

Claims (14)

  1. 적어도 발진기, 분주기, 및 위상 비교기가 루프형으로 접속된 단위 회로가 복수단 직렬로 접속된 반도체 집적 회로로서, 후단의 단위 회로의 발진 출력신호의 주파수는 전단의 단위 회로의 발진 출력신호의 주파수보다 높은 것을 특징으로 하는 반도체 집적 회로.
  2. 제1항에 있어서, 상기 후단의 단위 회로에 설치된 루프 필터는 상기 전단의 단위 회로에 설치된 루프 필터의 발진 주파수 제어 신호의 제어량보다 큰 제어량의 상기 발진 주파수 제어 신호를 생성하는 것을 특징으로 하는 반도체 집적 회로.
  3. 제1항에 있어서, 상기 후단의 단위 회로의 발진기는 상기 전단의 단위 회로의 발진기에 있어서의 상기 발진 출력신호의 주파수 변동량보다 큰 주파수 변동량을 갖는 것을 특징으로 하는 반도체 집적 회로.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 반도체 집적 회로는 상기 각 단위 회로를 전기적으로 각각 분리하기 위한 분리 수단을 포함하는 것을 특징으로 하는 반도체 집적 회로.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 단위 회로마다 별개로 독립한 전원을 설치한 것을 특징으로 하는 반도체 집적 회로.
  6. 제5항에 있어서, 상기 각 단위 회로는, 상기 발진기의 출력에 접속되고, 상기 발진 출력신호를 차동 신호로 변환하여 차동 발진 신호를 생성함과 동시에, 해당 차동 발진 출력신호를 상기 발진 출력신호를 대신하여 차단의 단위 회로에 출력하는 차동 출력 회로와, 위상 비교기가 입력에 접속되고, 상기 전단의 단위 회로에 설치된 상기 차동 출력부 회로로부터의 상기 차동 발진 출력신호를 받아 입력 데이타로 변환함과 동시에, 해당 변환된 입력 데이타를 상기 위상 비교기에 출력하는 차동 수신부 회로를 포함하는 것을 특징으로 하는 반도체 집적 회로.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 각 단위 회로에 설치되고, 상기 발신출력신호를 분주하여 입력신호와 위상 비교되는 신호를 생성하는 분주기에 있어서의 분주비는, 상기 발진 출력신호의 주파수를 상기 분주비로 나눈 값보다 상기 입력 데이타의 주파수가 작아지도록 설정되어 있는 것을 특징으로 하는 반도체 집적 회로.
  8. 적어도 발진기 및 위상 비교기가 루프형으로 접속된 단위 회로와, 발진기의 출력신호에 기초하여 입력 데이타 신호를 리타이밍하는 회로를 포함하는 반도체 집적 회로에 있어서, 상기 입력 데이타를 수신하기 위한 데이타 수신 비율 M[bps]이 M/n(n=1, 2, 3, …)으로 변화하는 경우에, 변화후의 데이타 수신 비율 M/n[bps]에 대응한 주파수 M[Hz]으로 발진하는 발진기를 포함하는 것을 특징으로 하는 반도체 집적 회로.
  9. 적어도 발진기 및 위상 비교기가 루프형으로 접속된 단위 회로와, 상기 발진기의 출력신호에 기초하여 입력 데이타 신호를 리타이밍하는 회로를 포함하는 반도체 집적회로에 있어서, 상기 입력 데이타의 데이타 수신 비율에 관계되지 않고, 수신가능한 최고의 데이타 수신 비율 M[bps]에 대응한 주파수 M[Hz]으로 고정되어 발진하는 발진기를 포함하는 것을 특징으로 하는 반도체 집적 회로.
  10. 제8항에 있어서, 상기 발진기는 복수의 전류 스위치와, 해당 각 전류 스위치에 접속되어 해당 각 전류 스위치의 온 또는 오프에 따라 상기 발진 출력신호의 주파수를 제어하는 멀티 바이브레이터를 가지며, 상기 각 전류 스위치가 온 또는 오 프를 제어하는 것으로 상기 주파수 M/n[Hz]을 수득하는 것을 특징으로 하는 반도체 집적 회로.
  11. 제8항에 있어서, 상기 발진기는 복수의 게이트단수 전환 스위치가 설치된 링 발진 회로로서, 상기 각 게이트단수 전환 스위치가 온 또는 오프를 제어하는 것으로 상기 주파수 M/n[Hz]을 상기 링 발진 회로를 이용하여 수득하는 것을 특징으로 하는 반도체 집적 회로.
  12. 제8항 내지 제11항 중 어느 한 항에 있어서, 상기 입력 데이타의 데이타 변화를 검출하여 검출 펄스를 생성하는 펄스 생성 수단과, 상기 입력 데이타의 데이타 변화를 검출하여 상기 발진 출력신호의 상승 엣지 또는 하강 엣지가 상기 검출 펄스의 펄스폭의 중간 부군에 안정하게 위치시킬 때에, 해당 검출 펄스의 펄스폭의 1/2의 시간폭만큼 해당 입력 데이타를 지연시킨 지연 데이타를 생성하는 지연수단과, 상기 발진 출력신호의 역위상의 상승 엣지 또는 하강 엣지에서 상기 지연 데이타에 대하여 리타이밍 동작을 실행하여 리타이밍 데이타를 생성하는 리타이밍 수단으로 이루어지는 클록 회복 회로를 포함하는 것을 특징으로 하는 반도체 집적 회로.
  13. 제12항에 있어서, 상기 검출 펄스의 시간폭의 1/2의 시간폭을 갖는 지연 시간은 상기 입력 데이타를 상기 검출 펄스의 시간폭만큼 지연시킨 데이타 및 해당 입력 데이타를 논리 합성하여 상기 검출 펄스를 생성함과 동시에, 상기 리타이밍 데이타의 지연 시간을 상기 검출 펄스의 시간폭의 1/2의 시간폭으로 설정함으로써 생성되는 것을 특징으로 하는 반도체 집적 회로.
  14. 제12항 내지 제13항 중 어느 한 항에 있어서, 상기 발진기는 차동 링 발진 회로를 이용하여 구성되어 있는 것을 특징으로 하는 반도체 집적 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960059792A 1996-05-08 1996-11-29 반도체집적회로 KR100283841B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11398696A JP3291198B2 (ja) 1996-05-08 1996-05-08 半導体集積回路
JP96-113986 1996-05-08

Publications (2)

Publication Number Publication Date
KR970078017A true KR970078017A (ko) 1997-12-12
KR100283841B1 KR100283841B1 (ko) 2001-03-02

Family

ID=14626203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960059792A KR100283841B1 (ko) 1996-05-08 1996-11-29 반도체집적회로

Country Status (5)

Country Link
US (1) US6118316A (ko)
EP (3) EP1791261A3 (ko)
JP (1) JP3291198B2 (ko)
KR (1) KR100283841B1 (ko)
TW (1) TW317050B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944607B2 (ja) * 1998-02-12 1999-09-06 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路とクロックの生成方法
DK172992B1 (da) * 1998-09-14 1999-11-01 Adler Randi Fremgangsmåde til opdræt af svin og svinesti til brug ved udøvelse af fremgangsmåden
JP3753355B2 (ja) 1998-11-10 2006-03-08 株式会社ルネサステクノロジ 半導体装置
JP3112898B2 (ja) * 1999-02-12 2000-11-27 日本電気アイシーマイコンシステム株式会社 位相同期回路、偏向補正回路及びディスプレイ装置
KR100328757B1 (ko) * 1999-09-07 2002-03-14 서평원 전송시스템의 클럭신호 전환에 의한 오류방지 장치
SE519489C2 (sv) * 1999-09-13 2003-03-04 Ericsson Telefon Ab L M VCO-omkopplare
DE19959714C2 (de) * 1999-12-10 2001-11-29 Siemens Ag Taktsignal-Erzeuger-Umsetzer-Einrichtung
GB2363268B (en) 2000-06-08 2004-04-14 Mitel Corp Timing circuit with dual phase locked loops
US6566921B1 (en) * 2000-08-03 2003-05-20 International Business Machines Corporation Apparatus and method for high resolution frequency adjustment in a multistage frequency synthesizer
US6456214B1 (en) 2000-09-27 2002-09-24 Raytheon Company High-speed comparator utilizing resonant tunneling diodes and associated method
US6281727B1 (en) * 2000-10-05 2001-08-28 Pericom Semiconductor Corp. Fine-tuning phase-locked loop PLL using variable resistor between dual PLL loops
US7227913B1 (en) * 2001-03-26 2007-06-05 Silicon Laboratories Inc. Clock and data recovery circuit without jitter peaking
JP2003043109A (ja) 2001-07-30 2003-02-13 Nec Corp 半導体集積回路装置及びその試験装置
US20030149907A1 (en) * 2001-12-26 2003-08-07 Singh Chandra Mauli Method and apparatus for uplink clock extraction in a communication system
US6759910B2 (en) * 2002-05-29 2004-07-06 Xytrans, Inc. Phase locked loop (PLL) frequency synthesizer and method
JP2004072714A (ja) * 2002-06-11 2004-03-04 Rohm Co Ltd クロック生成システム
JP3671948B2 (ja) * 2002-09-24 2005-07-13 ソニー株式会社 半導体集積回路とその試験方法
US7421043B2 (en) * 2002-11-27 2008-09-02 Lsi Corporation Method and/or apparatus for stabilizing the frequency of digitally synthesized waveforms
JP4133484B2 (ja) * 2003-03-19 2008-08-13 三菱電機株式会社 位相比較器
US7447491B2 (en) * 2003-06-06 2008-11-04 Silicon Laboratories Inc. Multi-tuner integrated circuit architecture utilizing frequency isolated local oscillators and associated method
US7486752B1 (en) * 2003-12-17 2009-02-03 Altera Corporation Alignment of clock signal with data signal
US7528669B2 (en) * 2005-07-11 2009-05-05 Sinisa Milicevic Delay cell for voltage controlled oscillator including delay cells connected as a ring oscillator
US8242818B2 (en) * 2009-12-22 2012-08-14 Massachusetts Institute Of Technology Phase-locked loop frequency synthesizer
US8379788B2 (en) * 2010-06-18 2013-02-19 Nec Laboratories America, Inc. Systems and methods for performing parallel digital phase-locked-loop
US8619932B2 (en) 2010-09-15 2013-12-31 Mediatek Inc. Signal transmission system with clock signal generator configured for generating clock signal having stepwise/smooth frequency transition and related signal transmission method thereof
US8958513B1 (en) * 2013-03-15 2015-02-17 Xilinx, Inc. Clock and data recovery with infinite pull-in range
US9660797B2 (en) * 2013-03-21 2017-05-23 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for implementing clock holdover
CN105450221B (zh) * 2014-08-15 2018-09-04 瑞昱半导体股份有限公司 多信道时序恢复装置
JP6488650B2 (ja) * 2014-11-04 2019-03-27 株式会社ソシオネクスト クロック生成回路、逐次比較型ａｄ変換器および集積回路
EP3217555A1 (en) * 2016-03-07 2017-09-13 Nxp B.V. Data conversion
CN115603745B (zh) * 2022-11-29 2023-03-07 成都芯矩阵科技有限公司 一种自偏置双环延迟电路

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58170229A (ja) * 1982-03-31 1983-10-06 Toshiba Corp 周波数てい倍回路
US4612517A (en) * 1984-05-23 1986-09-16 Memorex Corporation Signal simulator for magnetic recording head
US4806879A (en) * 1987-05-01 1989-02-21 Ecrm Incorporated Method and apparatus for synchronizing to a pulse train packet signal
JPH0221725A (ja) * 1988-07-11 1990-01-24 Nec Corp 外部同期クロツクパルス発生回路
JPH02162832A (ja) * 1988-12-15 1990-06-22 Nec Corp 位相同期発振器の同期はずれ検出回路
JPH02203622A (ja) * 1989-02-01 1990-08-13 Nippon Telegr & Teleph Corp <Ntt> 多元周波数位相同期回路
US5131031A (en) * 1989-08-24 1992-07-14 Herbert Waldman Hold circuits for telephone systems
US5028887A (en) * 1989-08-31 1991-07-02 Qualcomm, Inc. Direct digital synthesizer driven phase lock loop frequency synthesizer with hard limiter
JP2943005B2 (ja) * 1990-07-20 1999-08-30 松下電器産業株式会社 クロック再生回路
JPH04138722A (ja) * 1990-09-28 1992-05-13 Anritsu Corp Ｐｌｌ集積回路装置
JPH0591485A (ja) * 1991-09-27 1993-04-09 Sanyo Electric Co Ltd クローズドキヤプシヨン放送受信装置
US5144254A (en) * 1991-09-30 1992-09-01 Wilke William G Dual synthesizer including programmable counters which are controlled by means of calculated input controls
EP0643890A1 (en) * 1992-06-02 1995-03-22 Telefonaktiebolaget Lm Ericsson Clock extraction circuit for fiber optical receivers
US5343167A (en) * 1993-02-03 1994-08-30 Silicon Systems, Inc. One-shot control circuit for tracking a voltage-controlled oscillator
JP3284702B2 (ja) * 1993-11-04 2002-05-20 株式会社明電舎 多段中継方式
JP3133885B2 (ja) * 1993-12-24 2001-02-13 富士通株式会社 Ｐｌｌ回路を有する信号処理装置
US5399995A (en) * 1994-04-08 1995-03-21 Raytheon Company CMOS circuit providing 90 degree phase delay
US5414390A (en) * 1994-09-12 1995-05-09 Analog Devices, Inc. Center frequency controlled phase locked loop system
US5586308A (en) * 1994-10-19 1996-12-17 Advanced Micro Devices, Inc. Clock control unit responsive to a power management state for clocking multiple clocked circuits connected thereto
US5477193A (en) * 1994-10-21 1995-12-19 Cyrix Corporation Current source loop filter with automatic gain control
PT815648E (pt) * 1995-03-16 2002-09-30 Qualcomm Inc Sintetizador de frequencia empregando um anel de sincronizacao de fase pll excitado por um sintetizador digital directo dds
US5710524A (en) * 1996-04-09 1998-01-20 Myson Technology, Inc. Clock synthesizer for low EMI applications
US5828678A (en) * 1996-04-12 1998-10-27 Avid Technologies, Inc. Digital audio resolving apparatus and method
US5745011A (en) * 1996-06-05 1998-04-28 Cypress Semiconductor Corporation Data recovery phase locked loop

Also Published As

Publication number Publication date
EP1791261A3 (en) 2007-07-25
US6118316A (en) 2000-09-12
EP0806837A3 (en) 1999-12-08
TW317050B (en) 1997-10-01
KR100283841B1 (ko) 2001-03-02
EP1791261A2 (en) 2007-05-30
JP3291198B2 (ja) 2002-06-10
JPH09298461A (ja) 1997-11-18
EP1791262A2 (en) 2007-05-30
EP0806837A2 (en) 1997-11-12
EP1791262A3 (en) 2007-07-25

Similar Documents

Publication Publication Date Title
KR970078017A (ko) 반도체 집적 회로
KR960012738A (ko) 저 전력 궤환 경로의 위상 동기 루프 및 작동 방법
KR910017776A (ko) 위상동기회로
KR970019094A (ko) 수평발진회로(a horizontal oscillator)
KR950016009A (ko) 지연-로크-루프 기반 클럭 신서사이저
KR970072709A (ko) 주파수 체배회로
KR960012737A (ko) 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기
KR910002118A (ko) 디글리처(deglicher)를 지닌 높은 해상도용 표본 클록 발생기
JP2001051747A5 (ko)
EP0901226A3 (en) Digital controlled oscillation circuit and PLL circuit
KR960028380A (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
KR970013790A (ko) 데이터 복호회로, 전압 제어 발진회로, 데이터 복호장치 및 전자기기
KR940003189A (ko) 이득이 낮으며, 범위를 프로그램할 수 있고, 온도보상되는 전압제어 발진기
KR980007645A (ko) 에이치디티브이(hdtv)의 범용클럭발생장치
KR970019089A (ko) 위상 고정 루프 회로를 사용한 클럭 발생기(clock generator unilizing phase locked loop circuit)
KR870006771A (ko) 시간 배율 신호 응답용 동기회로
JP2950493B2 (ja) 映像処理システムのバースト信号発生回路
JP3601711B2 (ja) 半導体集積回路
KR910009005A (ko) 통신네트워크에 접속되는 단말장치
KR200254032Y1 (ko) 씨디엠에이수신기의의사잡음코드제어회로
KR970055563A (ko) 직류레벨 포획장치가 결합된 위상동기루프
KR960036046A (ko) Ic 디바이스용 온도 보정 회로 및 그 보정 방법
SU1707732A2 (ru) Многоканальный генератор
KR970031299A (ko) 전압 제어 발진기
JPH05102952A (ja) デイジタル伝送装置のクロツク切替回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131126

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee