JP3112898B2 - 位相同期回路、偏向補正回路及びディスプレイ装置 - Google Patents

位相同期回路、偏向補正回路及びディスプレイ装置

Info

Publication number
JP3112898B2
JP3112898B2 JP11034272A JP3427299A JP3112898B2 JP 3112898 B2 JP3112898 B2 JP 3112898B2 JP 11034272 A JP11034272 A JP 11034272A JP 3427299 A JP3427299 A JP 3427299A JP 3112898 B2 JP3112898 B2 JP 3112898B2
Authority
JP
Japan
Prior art keywords
circuit
frequency
signal
cycle
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11034272A
Other languages
English (en)
Other versions
JP2000231356A (ja
Inventor
貴文 江崎
佳之 宇都
寛 古川
泰洋 福田
Original Assignee
日本電気アイシーマイコンシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気アイシーマイコンシステム株式会社 filed Critical 日本電気アイシーマイコンシステム株式会社
Priority to JP11034272A priority Critical patent/JP3112898B2/ja
Priority to TW089102568A priority patent/TW569170B/zh
Priority to DE10006212A priority patent/DE10006212B4/de
Priority to KR1020000006505A priority patent/KR100335457B1/ko
Priority to US09/503,177 priority patent/US6486857B1/en
Publication of JP2000231356A publication Critical patent/JP2000231356A/ja
Application granted granted Critical
Publication of JP3112898B2 publication Critical patent/JP3112898B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28D—HEAT-EXCHANGE APPARATUS, NOT PROVIDED FOR IN ANOTHER SUBCLASS, IN WHICH THE HEAT-EXCHANGE MEDIA DO NOT COME INTO DIRECT CONTACT
    • F28D21/00—Heat-exchange apparatus not covered by any of the groups F28D1/00 - F28D20/00
    • F28D21/0001—Recuperative heat exchangers
    • F28D21/0003—Recuperative heat exchangers the heat being recuperated from exhaust gases
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28D—HEAT-EXCHANGE APPARATUS, NOT PROVIDED FOR IN ANOTHER SUBCLASS, IN WHICH THE HEAT-EXCHANGE MEDIA DO NOT COME INTO DIRECT CONTACT
    • F28D21/00—Heat-exchange apparatus not covered by any of the groups F28D1/00 - F28D20/00
    • F28D2021/0019—Other heat exchangers for particular applications; Heat exchange systems not otherwise provided for
    • F28D2021/0024—Other heat exchangers for particular applications; Heat exchange systems not otherwise provided for for combustion apparatus, e.g. for boilers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Thermal Sciences (AREA)
  • Synchronizing For Television (AREA)
  • Details Of Television Scanning (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、画像を表示するデ
ィスプレイ装置に関し、特にディスプレイ装置の偏向補
正回路及びその位相同期回路(PLL：phase-locked loop)
に関する。
【０００２】
【従来の技術】コンピュータに接続して使用されるディ
スプレイ装置では、近年、画面の大型化とフラット化が
進んでいる。こうした傾向等により、ディスプレイ装置
にはより多くのかつ複雑な画面補正が求められている。
【０００３】
【発明が解決しようとする課題】図６に示すように、従
来の偏向補正回路６００では、画面補正を行うための歪
補正信号１０６をアナログ演算回路６０１で生成し、電
流での加算や乗算を行っている。このため、偏向補正回
路６００では、複雑な2乗波、4乗波などの演算が不可能
である。また、外的要因によって演算結果が変動してし
まうので、高い精度での画面補正が不可能である。
【０００４】このような従来の偏向補正回路に鑑みて、
本発明が解決しようとする課題は、複雑な2乗波、4乗波
などの演算が可能であると共に、外的な要因によって演
算結果が影響を受けない偏向補正回路を提供することで
ある。
【０００５】
【課題を解決するための手段】以上のような課題を解決
するため、本発明は以下の位相同期回路、偏向補正回
路、及びディスプレイ装置を提供する。
【０００６】本発明は、位相比較回路、フィルタ、及び
電圧制御発振器の順に入出力を直列に接続し、前記電圧
制御発振器の出力を前記位相比較回路に帰還させてなる
位相同期回路(PLL:phase-locked loop)において、外部
から入力される入力信号の周期を検出する周期検出回路
と、周期検出回路が検出した周期に応じて、電圧制御発
振器の出力を分周し、電圧制御発振器に帰還させる分周
回路とを備えることを特徴とする位相同期回路を提供す
る。
【０００７】また、本発明は、電圧制御発振器の出力を
帰還させてなる位相同期回路を備え、外部から入力され
る水平同期信号に対して、ディスプレイ装置の画面歪を
補正する歪補正信号と、画面の走査を制御する水平ドラ
イブ信号を出力する偏向補正回路において、水平同期信
号の周期を検出する周期検出回路と、周期検出回路が検
出した周期に応じて、電圧制御発振器の帰還出力を分周
する分周回路と、電圧制御発振器の出力に応じて歪補正
信号を出力するデジタルシグナルプロセッサとを備える
ことを特徴とする偏向補正回路を提供する。
【０００８】また、本発明は、電圧制御発振器の出力を
帰還させてなる位相同期回路を備え、外部から入力され
る水平同期信号に対して、ディスプレイ装置の画面歪を
補正する歪補正信号と、画面の走査を制御する水平ドラ
イブ信号を出力する偏向補正回路において、水平同期信
号の周期を検出する周期検出回路と、周期検出回路が検
出した周期を予め定められた単位周期に分割し、該単位
周期を予め定められた時間毎に出力する過渡応答回路
と、過渡応答回路が出力した単位周期に応じて、電圧制
御発振器の帰還出力を分周する分周回路と、電圧制御発
振器の出力に応じて歪補正信号を出力するデジタルシグ
ナルプロセッサとを備えることを特徴とする偏向補正回
路を提供する。
【０００９】また、本発明は、電圧制御発振器の出力を
帰還させてなる位相同期回路を備え、外部から入力され
る水平同期信号に対して、ディスプレイ装置の画面歪を
補正する歪補正信号と、画面の走査を制御する水平ドラ
イブ信号を出力する偏向補正回路において、水平同期信
号の周期を検出する周期検出回路と、電圧制御発振器の
出力に応じて歪補正信号を出力すると共に、周期検出回
路が検出した周期を予め定められた単位周期に分割し、
該単位周期を予め定められた時間毎に出力するデジタル
シグナルプロセッサと、デジタルシグナルプロセッサが
出力した前記単位周期に応じて、電圧制御発振器の帰還
出力を分周する分周回路とを備えることを特徴とする偏
向補正回路を提供する。
【００１０】これらの偏向補正回路は、電圧制御発振器
及び分周回路の出力に応じた水平ドライブ信号を出力す
る位相制御回路を更に備えることが望ましい。
【００１１】また、本発明は、これらの偏向補正回路の
いずれかを備えるディスプレイ装置を提供する。
【００１２】
【発明の実施の形態】本発明のデジタル偏向補正回路
は、コンピュータが接続されるディスプレイ装置の画面
歪補正を行う偏向補正回路において、周波数変動量が少
ない基準クロックを発生させる位相同期回路と、入力さ
れる水平同期信号の周波数が変化した時における、水平
ドライブ信号の周波数変化の応答を、緩やかに変化させ
る回路で構成する事を特徴とする。
【００１３】外部より入力される水平同期信号の周期を
周期検出回路で検出し、入力された水平同期信号の周期
に対応した分周値を分周回路に設定する事で、電圧制御
発振器(VCO:voltage-controled oscillator）の引き込
み範囲を狭くし、クロック周波数変動を抑え、デジタル
シグナルプロセッサ(DSP)での処理の精度を向上させ
る。
【００１４】また、入力される水平同期信号の周波数が
変化した時に、位相同期回路が急激に反応するのを避け
るため、過渡応答回路で分周値を緩やかに変化させる。
これにより、水平ドライブパルスの急激な周波数変化を
避ける。
【００１５】（１）第１の実施の形態 図面を参照して、本発明の第１の実施の形態であるデジ
タル偏向補正回路１００を説明する。デジタル偏向補正
回路１００は、ＰＬＬ１０、ＤＳＰ４、周期検出回路
６、位相制御回路７から構成される。
【００１６】ＰＬＬ１０は、位相比較器１、フィルタ
２、電圧制御発振器３及び分周回路５からなる。位相比
較器１は水平同期信号１０１と分周回路５の出力１０３
とを比較し、その位相差に応じた誤差電圧を出力する。
フィルタ２はこの誤差電圧の高周波領域を除去してＶＣ
Ｏ３に供給する。一方、水平同期信号１０１の周期を周
期検出回路６で計測し、その周期に対応する分周値１０
４を分周回路５に設定する。設定された分周値に従って
分周回路５はＶＣＯ３の出力１０２を分周して出力１０
３を生成する。このようにして、外部から入力される水
平同期信号１０１と分周回路出力１０３の位相が一致す
るように位相ロックがかかる。
【００１７】ＤＳＰ４は、ＶＣＯ３の出力クロック１０
２を基準クロックとして、ディスプレイ装置で必要とさ
れる歪補正信号１０６を生成する。
【００１８】また、分周回路５で分周された信号１０３
を、位相制御回路７にて水平同期信号１０１に対し、位
相とデューティを制御し水平ドライブ信号１０５を出力
する。
【００１９】次に、デジタル偏向補正回路１００の動作
を説明する。
【００２０】ＶＣＯ３の出力クロック１０２を用いて、
ＤＳＰ４は歪補正信号１０６を生成する。水平同期信号
１０１の周期をａ(s)、周期検出回路の測定誤差の最大
周期をｂ(s)とすると、周期検出回路６での入力水平同
期信号１０１に対する測定誤差の最大値の割合はb/aと
なる。
【００２１】すなわち、入力周波数に対するＰＬＬ１０
の追従可能割合がb/aだけ有れば良く、最低この分だけ
ＶＣＯ３の引き込み範囲があればＰＬＬとして位相ロッ
クがかかる。従来ＰＬＬ１０の引き込み範囲は数十％程
度であったのに対し、本発明では１％以下にする事が可
能となり、ＶＣＯ３の引き込み範囲も同様に１％以下に
狭くする事ができる。したがって、ＶＣＯ３のクロック
を使って演算するＤＳＰ４に対して周波数変動の少ない
クロックを供給することができ、精度良い波形生成が可
能となる。
【００２２】（２）第２の実施の形態 上述のデジタル偏向補正回路１００は、入力である水平
同期信号１０１の周期が変化した場合、周期検出回路６
で新しい周期に対する分周値を瞬時に分周回路５に設定
するため、分周回路５の出力１０３の周波数は水平同期
信号に追従し、急激に変化する。したがって、図２のよ
うに、急変した水平同期信号を用いて生成された水平ド
ライブ信号１０５の周波数は急激に変化する。このこと
は、図７に示した従来の偏向補正回路６００の水平ドラ
イブ信号の変化と比較すると明らかである。
【００２３】ディスプレイ装置では、水平ドライブ信号
１０５を使って高圧共振回路を動作させ画面の走査を制
御する。したがって、水平ドライブ信号の周波数が急激
に変化する、すなわち水平ドライブ信号のＨ期間とＬ期
間の間の連続性が途切れると、高圧共振回路が異常電圧
を発生させてしまい、最悪の場合ディスプレイ装置を破
壊することになる。
【００２４】本発明の第２の実施の形態であるデジタル
偏向補正回路３００は、このような問題を解決するもの
である。デジタル偏向補正回路１００では、周期検出回
路６の出力１０４が直接に分周回路５に入力されるのに
対して、デジタル偏向補正回路３００は過渡応答回路８
を備えており、出力１０４は過渡応答回路８に入力され
てその出力１０７が分周回路５に入力される。
【００２５】過渡応答回路８は、周期検出回路６の検出
結果１０４の値が急激に変化したときに、分周回路５に
設定する分周値を細分化して出力する。
【００２６】水平同期信号の周波数変化に対する分周値
の過渡応答の一例を以下に示す。現在の分周値をＡ、周
波数変化後の最終目的とする分周値をＢ、瞬時に変化す
る水平ドライブ信号の許容できる分周値変化量をＣとす
る。
【００２７】図４のように、入力する水平同期信号１０
１の周波数が高い方から低い方へ変化した場合、すなわ
ち分周値が小さい方から大きい方へ変化した場合、Ｂ−
Ａ＞Ｃの条件であればＡ＝Ａ＋Ｃとして、一定のＷＡＩ
Ｔ時間後再度前記条件比較を行うという繰り返し計算を
行い、Ｂ−Ａ＜＝Ｃとなる条件でＡ＝Ｂとして最終目的
とする分周値に達する計算を行う。ＷＡＩＴ時間とＣの
値を適切に設定する事により周波数変化量を制御でき、
水平同期信号１０１の周波数変化に対してゆるやかに分
周値を変化させることが可能となる。
【００２８】同様に、水平同期信号１０１の周波数が低
い方から高い方へ変化した場合も緩やかに分周値を変化
させることが可能となる。
【００２９】（３）第３の実施の形態 第３の実施の形態も、第２の実施の形態と同様に、第１
の実施の形態による水平ドライブ信号の急激な変化を抑
制するための構成である。第２の実施の形態では、分周
回路５に設定される分周値を段階的に変化させる処理を
実行するための手段として、周期検出回路６と分周回路
５の間に過渡応答回路８を設けるが、これに対して、第
３の実施の形態であるデジタル偏向補正回路５００で
は、過渡応答回路８を設ける代わりに、図５にあるよう
に、この処理をＤＳＰ４に時分割で実行させる。
【００３０】過渡応答回路８の動作は汎用のＤＳＰで処
理することができる。このため、各モニタの補正信号の
計算処理の間で、過渡応答回路８と等価な動作を行わ
せ、同期検出回路６の分周値の急激な変化を無くすこと
が可能となる。
【００３１】
【発明の効果】第一の効果は、周波数検出回路６の精度
を上げることでＶＣＯ３の周波数引き込み範囲を狭くす
ることができ、その出力クロックを使ってＤＳＰで処理
を行うため演算結果の精度が向上する。
【００３２】第二の効果は水平同期信号１０１の周波数
変化時にも水平ドライブ信号１０５は急激に変化するこ
とはなく、過渡応答回路で設定する分周値変化量ＣとＷ
ＡＩＴ時間により各モニタセットに合った水平ドライブ
信号の過渡応答変動を制御することができる。
【００３３】以上、本発明を実施の形態に基づいて説明
したが、本発明はこれに限定されるものではなく、当業
者の通常の知識の範囲内でその変更や改良が可能である
ことは勿論である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態であるデジタル偏向
補正回路１００の機能ブロック図である。
【図２】水平同期信号１０１が変化したときにデジタル
偏向補正回路１００が出力する水平ドライブ信号１０５
の変化を示すグラフである。
【図３】本発明の第２の実施の形態であるデジタル偏向
補正回路３００の機能ブロック図である。
【図４】水平同期信号１０１が変化したときにデジタル
偏向補正回路３００が出力する水平ドライブ信号１０５
の変化を示すグラフである。
【図５】本発明の第３の実施の形態であるデジタル偏向
補正回路５００の機能ブロック図である。
【図６】従来の偏向補正回路６００の機能ブロック図で
ある。
【図７】水平同期信号１０１が変化したときに偏向補正
回路６００が出力する水平ドライブ信号１０５の変化を
示すグラフである。
【符号の説明】
１ 位相比較回路 ２ フィルタ ３ 電圧制御発振器（ＶＣＯ） ４ デジタルシグナルプロセッサ（ＤＳＰ） ５ 分周回路 ６ 周期検出回路 ７ 位相制御回路 ８ 過渡応答回路 １００、３００、５００ デジタル偏向補正回路 ６００ 偏向補正回路 ６０１ アナログ演算回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古川 寛 神奈川県川崎市中原区小杉町一丁目403 番53 日本電気アイシーマイコンシステ ム株式会社内 (72)発明者 福田 泰洋 神奈川県川崎市中原区小杉町一丁目403 番53 日本電気アイシーマイコンシステ ム株式会社内 (56)参考文献 特開 平９−214798（ＪＰ，Ａ) 特開 平４−282969（ＪＰ，Ａ) 特開 平５−48926（ＪＰ，Ａ) 特開 平６−233147（ＪＰ，Ａ) 特開 平４−282917（ＪＰ，Ａ) 特開 平５−14760（ＪＰ，Ａ) 特開 平６−308898（ＪＰ，Ａ) 特開 平６−315094（ＪＰ，Ａ) 特開 平９−74496（ＪＰ，Ａ) 特開 平10−70671（ＪＰ，Ａ) 特開 平10−200781（ＪＰ，Ａ) 特開 昭61−96874（ＪＰ，Ａ) 特開 平10−49120（ＪＰ，Ａ) 特許2944607（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 1/04 G09G 1/16 H03L 7/08 H04N 3/23 H04N 3/27 H04N 5/12

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 位相比較回路、フィルタ、及び電圧制御
    発振器の順に入出力を直列に接続し、前記電圧制御発振
    器の出力を前記位相比較回路に帰還させてなる位相同期
    回路(PLL:phase-locked loop)において、 前記電圧制御発振器の出力を分周して前記位相比較回路
    に帰還させる分周回路と、 外部から入力される入力信号の周期を検出する周期検出
    回路と、 前記周期検出回路が検出した前記入力信号の周期の変化
    に対し、変化後の周波数に対応した値になるまで、分周
    回路の分周周波数を段階的に制御する過渡応答回路と、 を備えることを特徴とする位相同期回路。
  2. 【請求項２】 電圧制御発振器の出力を帰還させてなる
    位相同期回路(PLL:phase-locked loop)を備え、外部か
    ら入力される水平同期信号に対応して、ディスプレイ装
    置の画面歪を補正する歪補正信号と、画面の走査を制御
    する水平ドライブ信号を出力する偏向補正回路におい
    て、 前記水平同期信号の周期を検出する周期検出回路と、 前記電圧制御発振器の出力を分周して帰還させる分周回
    路と、 前記周期検出回路が検出した前記水平同期信号の周期の
    変化に対し、変化後の周波数に対応した値になるまで、
    分周回路の分周周波数を段階的に制御する過渡応答回路
    と、 前記電圧制御発振器の出力に応じて歪補正信号を出力す
    るデジタルシグナルプロセッサと、 を備えることを特徴とする偏向補正回路。
  3. 【請求項３】 電圧制御発振器の出力を帰還させてなる
    位相同期回路(PLL:phase-locked loop)を備え、外部か
    ら入力される水平同期信号に対応して、ディスプレイ装
    置の画面歪を補正する歪補正信号と、画面の走査を制御
    する水平ドライブ信号を出力する偏向補正回路におい
    て、 前記水平同期信号の周期を検出する周期検出回路と、 前記電圧制御発振器の出力を分周して帰還させる分周回
    路と、 前記電圧制御発振器の出力に応じて歪補正信号を出力す
    ると共に、前記周期検出回路が検出した前記水平同期信
    号の周期が変化したときに、変化後の周波数に対応した
    値になるまで、分周回路の分周周波数を段階的に制御す
    る信号を出力するデジタルシグナルプロセッサと、 を備えることを特徴とする偏向補正回路。
  4. 【請求項４】 請求項２乃至３のいずれかに記載の偏向
    補正回路において、前記電圧制御発振器及び分周回路の
    出力に応じた前記水平ドライブ信号を出力する位相制御
    回路を更に備えることを特徴とする偏向補正回路。
  5. 【請求項５】 請求項２乃至４のいずれかに記載の偏向
    補正回路を備えるディスプレイ装置。
JP11034272A 1999-02-12 1999-02-12 位相同期回路、偏向補正回路及びディスプレイ装置 Expired - Fee Related JP3112898B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP11034272A JP3112898B2 (ja) 1999-02-12 1999-02-12 位相同期回路、偏向補正回路及びディスプレイ装置
TW089102568A TW569170B (en) 1999-02-12 2000-02-11 Phase-locked loop circuit, deflection correction circuit, and display device
DE10006212A DE10006212B4 (de) 1999-02-12 2000-02-11 Phasenregelschaltkreis, Ablenkkorrekturschaltkreis und Anzeigevorrichtung
KR1020000006505A KR100335457B1 (ko) 1999-02-12 2000-02-11 위상동기루프회로, 편향보정회로 및 디스플레이 장치
US09/503,177 US6486857B1 (en) 1999-02-12 2000-02-14 Deflection correction circuit for narrowing a pull-in range of a VCO to reduce frequency variations in a horizontal synchronizing signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11034272A JP3112898B2 (ja) 1999-02-12 1999-02-12 位相同期回路、偏向補正回路及びディスプレイ装置

Publications (2)

Publication Number Publication Date
JP2000231356A JP2000231356A (ja) 2000-08-22
JP3112898B2 true JP3112898B2 (ja) 2000-11-27

Family

ID=12409536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11034272A Expired - Fee Related JP3112898B2 (ja) 1999-02-12 1999-02-12 位相同期回路、偏向補正回路及びディスプレイ装置

Country Status (5)

Country Link
US (1) US6486857B1 (ja)
JP (1) JP3112898B2 (ja)
KR (1) KR100335457B1 (ja)
DE (1) DE10006212B4 (ja)
TW (1) TW569170B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60110631T2 (de) * 2000-11-23 2006-01-19 Koninklijke Philips Electronics N.V. Takterzeugungsschaltung und integrierte schaltung zur wiedergabe eines audiosignals mit einer solchen takterzeugungsschaltung
US7439812B1 (en) * 2005-09-30 2008-10-21 Cypress Semiconductor Corporation Auto-ranging phase-locked loop
DE102017113730A1 (de) * 2017-06-21 2018-12-27 Infineon Technologies Ag Radar-frontend mit hf-oszillator-überwachung

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196874A (ja) 1984-10-17 1986-05-15 Sony Corp マルチ走査形テレビジヨン受像機
JPH1049120A (ja) 1989-11-07 1998-02-20 Hitachi Ltd 画像表示装置
JPH04282917A (ja) 1991-03-12 1992-10-08 Matsushita Electric Ind Co Ltd クロック発生装置
JP3327397B2 (ja) 1991-03-12 2002-09-24 ソニー株式会社 偏向補正波形発生回路
JPH0514760A (ja) 1991-06-28 1993-01-22 Matsushita Electric Ind Co Ltd クロツク再生装置
JPH0548926A (ja) 1991-08-09 1993-02-26 Sony Corp 水平位相補正回路
JPH06233147A (ja) 1993-02-05 1994-08-19 Sony Corp デジタル垂直偏向波形発生装置
JP3360886B2 (ja) 1993-03-02 2003-01-07 エヌイーシー三菱電機ビジュアルシステムズ株式会社 ラスタの左右歪補正装置
JP3308642B2 (ja) 1993-04-20 2002-07-29 エヌイーシー三菱電機ビジュアルシステムズ株式会社 垂直偏向波形発生装置
JP3329088B2 (ja) * 1994-02-16 2002-09-30 株式会社デンソー パルス発生装置，周波数可変発振装置及びｐｌｌ装置
JPH08125884A (ja) * 1994-10-20 1996-05-17 Fujitsu General Ltd Ｐｌｌ回路
JPH08274629A (ja) * 1995-03-31 1996-10-18 Seiko Epson Corp ディジタルｐｌｌ回路
JP3399740B2 (ja) 1995-06-26 2003-04-21 エヌイーシー三菱電機ビジュアルシステムズ株式会社 水平ラスタ幅ディジタル制御装置
TW337054B (en) * 1995-09-28 1998-07-21 Toshiba Co Ltd Horizontal synchronous signal oscillation circuit
JPH09130237A (ja) * 1995-10-26 1997-05-16 Hitachi Ltd Ｐｌｌ回路及び転送データ信号処理装置
JPH09214798A (ja) 1996-02-08 1997-08-15 Fujitsu Ltd Ｐｌｌ回路
JP3291198B2 (ja) * 1996-05-08 2002-06-10 富士通株式会社 半導体集積回路
JP3324401B2 (ja) * 1996-07-25 2002-09-17 松下電器産業株式会社 Ｐｌｌ回路
JPH1070671A (ja) 1996-08-27 1998-03-10 Sanyo Electric Co Ltd 偏向信号発生回路
JPH10200781A (ja) 1996-12-26 1998-07-31 Motorola Inc モニタ形状補正回路および方法
US6104222A (en) * 1997-12-17 2000-08-15 Sony Corporation Flexible phase locked loop system
JP2944607B2 (ja) 1998-02-12 1999-09-06 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路とクロックの生成方法

Also Published As

Publication number Publication date
US6486857B1 (en) 2002-11-26
TW569170B (en) 2004-01-01
KR20000071344A (ko) 2000-11-25
JP2000231356A (ja) 2000-08-22
KR100335457B1 (ko) 2002-05-04
DE10006212A1 (de) 2000-10-05
DE10006212B4 (de) 2004-03-18

Similar Documents

Publication Publication Date Title
US7436265B2 (en) Clock generator and clock generating method using delay locked loop
US20030117195A1 (en) Hybrid phase-locked loop
CN110022153B (zh) 半导体装置和操作半导体装置的方法
TW201206172A (en) Display timing control circuit and method thereof
JP2005143030A (ja) Ｐｌｌクロック信号生成回路
JP4355350B2 (ja) 発振周波数制御回路
JP3112898B2 (ja) 位相同期回路、偏向補正回路及びディスプレイ装置
EP0647933A1 (en) Dot clock generator for liquid crystal display device
US7215273B2 (en) Method and device for reconstructing and controlling the phase position of a sampling clock relative to an analog signal to be sampled
JP4357674B2 (ja) 周波数シンセサイザ
AU568189B2 (en) Precision control frequency synthesizer having an unstable, variable frequency input signal
JP2003179489A (ja) 電圧制御発振器の自走周波数の自動調整機能を有する位相ロックループ回路
CN109712591B (zh) 时序控制方法、时序控制芯片和显示装置
CN107872223B (zh) 用于执行相位误差校正的系统和方法
US20020180536A1 (en) Frequency synchronous apparatus and frequency synchronous control method
US7145975B2 (en) Digital phase-locked loop compiler
JPH10191093A (ja) デジタル水平フライバック制御回路
JP2814556B2 (ja) 水平偏向回路
JP3025442B2 (ja) マルチ入力対応自動周波数制御装置
JPH10163862A (ja) フェイズロックループ回路
JPWO2004047301A1 (ja) 周波数合成器
JP2001339937A (ja) 低リップル電源装置
JP2907149B2 (ja) 位相同期発振回路
KR100316533B1 (ko) 다위상 출력 위상고정루프를 이용한 부동소수점 주파수합성장치
JPH03284062A (ja) ビデオ信号処理装置用ｐｌｌ回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000906

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees