KR100316533B1 - 다위상 출력 위상고정루프를 이용한 부동소수점 주파수합성장치 - Google Patents

다위상 출력 위상고정루프를 이용한 부동소수점 주파수합성장치 Download PDF

Info

Publication number
KR100316533B1
KR100316533B1 KR1019990066240A KR19990066240A KR100316533B1 KR 100316533 B1 KR100316533 B1 KR 100316533B1 KR 1019990066240 A KR1019990066240 A KR 1019990066240A KR 19990066240 A KR19990066240 A KR 19990066240A KR 100316533 B1 KR100316533 B1 KR 100316533B1
Authority
KR
South Korea
Prior art keywords
phase
signal
output
clock signal
outputs
Prior art date
Application number
KR1019990066240A
Other languages
English (en)
Other versions
KR20010058868A (ko
Inventor
정민수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990066240A priority Critical patent/KR100316533B1/ko
Publication of KR20010058868A publication Critical patent/KR20010058868A/ko
Application granted granted Critical
Publication of KR100316533B1 publication Critical patent/KR100316533B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/10Indirect frequency synthesis using a frequency multiplier in the phase-locked loop or in the reference signal path

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 다위상 출력 위상고정루프를 이용한 부동소수점 주파수 합성장치에 관한 것으로, 종래 기술에 있어서 위상고정루프 주파수 합성장치가 고해상도의 부동소수점 체배비를 구현하고자 경우 입력신호를 분주하는 입력분주기의 분주비가 커지고, 이에 따라 입력분주기의 분주신호와 궤환분주된 출력클럭신호를 비교하는 위상비교기의 비교주파수는 아주 작아지게 되며, 저역필터의 컷오프(cutoff) 주파수 역시 작아야 하므로 내부저항 및 커패시터값은 커짐으로써, 회로구현시 집적도가 떨어짐과 아울러 낮은 비교주파수에 의해 내부잡음을 제거하지 못하여 위상고정루프의 위상잡음특성이 저하되는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 입력신호를 소정값으로 분주하여 링발진기를 통해 복수의 위상신호를 출력한 다음, 그 출력된 위상신호와 입력신호의 위상차를 검출하여 보정된 위상신호를 출력하는 다중위상주파수 합성수단과; 위상선택신호에 의해 제어되어 상기 다중위상주파수 합성수단의 위상신호 중에서 각 주기에 따라 최소 위상오차를 갖는 위상신호를 선택하여 1차클럭신호로 출력하는 위상선택수단과; 상기 위상선택수단의 1차클럭신호를 소정값으로 분주하여 출력클럭신호로 출력하는 분주수단과; 상기 분주수단에서 출력된 출력클럭신호를 입력받아 각 주기마다 발생하는 위상오차값을 계산하여 위상선택신호를 생성한 다음, 이를 상기 위상선택수단으로 출력하는 위상오차 계산수단으로 구성하여 된 장치를 제공하여, 링발진기를 이용하여 다중 위상을 갖는 복수의 위상신호를 출력하고, 그 다중위상 출력 중에서 각주기에 따라 최소 위상오차를 갖는 위상신호를 분주하여 출력하며, 그 출력을 피드백받아 위상오차를 보정하여 부동소수점 주파수를 갖는 클럭신호로 출력함으로써, 각종 표시장치 및 오디오 기기와 같이 복잡한 부동소수점 체배비를 가져야 하는 시스템에서 고해상도의 클럭을 생성할 수 있는 효과가 있다.

Description

다위상 출력 위상고정루프를 이용한 부동소수점 주파수 합성장치{FLOATING POINT FREQUENCY COMPOSITION APPARATUS USING MULTI-OUTPUT PHASE LOCKED LOOP}
본 발명은 주파수 합성장치에 관한 것으로, 특히 링발진기를 이용하여 다중 위상을 갖는 복수의 위상신호를 출력하고, 그 다중위상 출력 중에서 각 주기에 따라 최소 위상오차를 갖는 위상신호를 분주하여 출력하며, 그 출력을 피드백받아 위상오차를 보정하여 부동소수점 주파수를 갖는 클럭신호로 출력하는 다위상 출력 위상고정루프를 이용한 부동소수점 주파수 합성장치에 관한 것이다.
도1은 종래 위상고정루프 주파수 합성장치의 구성을 보인 블록도로서, 이에 도시된 바와 같이 입력신호(REF)를 소정값(1/N)으로 분주하여 분주신호(REF')로 출력하는 입력분주기(1)와; 상기 입력분주기(1)의 분주신호(REF')와 궤환클럭신호(CLK')의 위상을 비교하여 위상차를 검출하는 위상비교기(2)와; 상기 위상비교기(2)의 출력에서 고조파 성분을 제거하여 위상차전압(Vd)을 출력하는 저역필터(3)와; 상기 저역필터(3)의 위상차전압(Vd)에 따라 주파수를 결정하여 출력클럭신호(CLK)를 출력하는 전압제어발진기(4)와; 상기 전압제어발진기(4)의 출력클럭신호(CLK)를 소정값(1/M)으로 분주하여 궤환클럭신호(CLK')로 상기 위상비교기(2)로 궤환하는 궤환분주기(5)로 구성되며, 이와 같이 구성된 종래 장치의 동작을 설명한다.
입력신호(REF)가 인가되면 입력분주기(1)는 이를 소정값(1/N)으로 분주하여 분주신호(REF')로 출력하는데, 위상비교기(2)는 상기 분주신호(REF')를 궤환클럭 신호(CLK')와 위상 비교하여 위상차를 검출한다.
그러면, 저역필터(3)는 상기 위상비교기(2)의 출력에서 고조파 성분을 제거하여 위상차전압(Vd)을 출력하고, 이 위상차전압(Vd)을 입력받은 전압제어발진기(4)가 위상차전압(Vd)에 따라 발진주파수를 결정하여 출력클럭신호(CLK)를 출력한다.
그리고, 궤환분주기(5)는 상기 출력클럭신호(CLK)를 소정값(1/M)으로 분주한 다음, 궤환클럭신호(CLK')로 상기 위상비교기(2)로 출력한다.
여기서, 상기 전압제어발진기(4)의 출력(CLK)은 궤환분주기(5)를 통해 부궤환회로를 이루게 되는데, 부궤환회로에서 위상비교기(2)의 두 입력(REF',CLK')은 같게 되므로 상기 분주신호(REF')와 궤환클럭신호(CLK')는 위상과 주파수가 일치하게 된다.
그리고, 궤환클럭신호(CLK')의 주파수는 출력클럭신호(CLK)의 주파수의 1/M배이고, 분주신호(REF')의 주파수는 입력신호(REF)의 주파수의 1/N배가 되므로, 출력클럭신호(CLK)의 주파수는 입력신호(REF)의 주파수의 M/N배가 된다.
그러나, 상기에서와 같이 종래의 기술에 있어서 위상고정루프 주파수 합성장치가 고해상도의 부동소수점 체배비를 구현하고자 경우 입력신호를 분주하는 입력분주기의 분주비가 커지고, 이에 따라 입력분주기의 분주신호와 궤환분주된 출력클럭신호를 비교하는 위상비교기의 비교주파수는 아주 작아지게 되며, 저역필터의 컷오프 (cutoff) 주파수 역시 작아야 하므로 내부저항 및 커패시터값은 커짐으로써, 회로구현시 집적도가 떨어짐과 아울러 낮은 비교주파수에 의해 내부잡음을 제거하지 못하여 위상고정루프의 위상잡음특성이 저하되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로,링발진기를 이용하여 다중 위상을 갖는 복수의 위상신호를 출력하고, 그 다중위상 출력 중에서 각 주기에 따라 최소 위상오차를 갖는 위상신호를 분주하여 출력하며, 그 출력을 피드백받아 위상오차를 보정하여 부동소수점 주파수를 갖는 클럭신호로 출력하도록 하는 다위상 출력 위상고정루프를 이용한 부동소수점 주파수 합성장치를 제공함에 그 목적이 있다.
도1은 종래 위상고정루프 주파수 합성장치의 구성을 보인 블록도.
도2는 본 발명 다위상 출력 위상고정루프를 이용한 부동소수점 주파수 합성장치의 구성을 보인 블록도.
도3은 도2에서, 다중위상주파수 합성수단의 구성을 보인 블록도.
도4는 도2에서, 위상오차 계산수단의 구성을 보인 블록도.
도5는 도2에서, 각 신호의 파형을 보인 타이밍도.
***도면의 주요 부분에 대한 부호의 설명***
10 : 다중위상주파수 합성수단 11 : 입력분주기
12 : 위상비교기 13 : 저역필터
14 : 링발진기 14a∼14d : 차동위상지연기
15 : 궤환분주기 20 : 위상선택수단
30 : 분주수단 40 : 위상오차 계산수단
41 : 덧셈기 42 : 플립플롭
43 : 리셋분주기 44 : 멀티플렉서
45 : 부호화기
이와 같은 목적을 달성하기 위한 본 발명은 입력신호를 소정값으로 분주하여 링발진기를 통해 복수의 위상신호를 출력한 다음, 그 출력된 위상신호와 입력신호의 위상차를 검출하여 보정된 위상신호를 출력하는 다중위상주파수 합성수단과; 위상선택신호에 의해 제어되어 상기 다중위상주파수 합성수단의 위상신호 중에서 각 주기에 따라 최소 위상오차를 갖는 위상신호를 선택하여 1차클럭신호로 출력하는 위상선택수단과; 상기 위상선택수단의 1차클럭신호를 소정값으로 분주하여 출력클럭신호로 출력하는 분주수단과; 상기 분주수단에서 출력된 출력클럭신호를 입력받아 각 주기마다 발생하는 위상오차값을 계산하여 위상선택신호를 생성한 다음, 이를 상기 위상선택수단으로 출력하는 위상오차 계산수단으로 구성하여 된 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명 다위상 출력 위상고정루프를 이용한 부동소수점 주파수 합성장치의 구성을 보인 블록도로서, 이에 도시한 바와 같이 입력신호(REF)를 소정값으로 분주하여 다중 위상을 갖는 복수의 위상신호(Φ1∼Φ8)를 출력한 다음, 그 출력된 위상신호와 입력신호(REF)의 위상차를 검출하여 보정된 위상신호를 출력하는 다중위상주파수 합성수단(10)과; 위상선택신호(S)에 의해 제어되어 상기 다중위상주파수 합성수단(10)의 위상신호(Φ1∼Φ8) 중에서 각 주기에 따라 최소 위상오차를 갖는 위상신호를 선택하여 1차클럭신호(CKi)로 출력하는 위상선택수단(20)과; 상기 위상선택수단(20)의 1차클럭신호(CKi)를 소정값으로 분주하여 출력클럭신호(CLK)로 출력하는 분주수단(30)과; 상기 분주수단(30)에서 출력된 출력클럭신호(CLK)를 입력받아 각 주기마다 발생하는 위상오차값을 계산하여 위상선택신호(S)를 생성한 다음, 이를 상기 위상선택수단(20)으로 출력하는 위상오차 계산수단(40)으로 구성한다.
여기서, 상기 다중위상주파수 합성수단(10)은, 도3에 도시한 바와 같이 입력신호(REF)를 소정값(1/N)으로 분주하여 분주신호(REF')로 출력하는 입력 분주기(11)와; 상기 입력분주기(11)의 분주신호(REF')와 궤환위상신호(Φ1')의 위상을 비교하여 위상차를 검출하는 위상비교기(12)와; 상기 위상비교기(12)의 출력에서 고조파 성분을 제거하여 위상차전압(Vd)을 출력하는 저역필터(13)와; 상기 저역필터(13)의 위상차전압(Vd)에 의해 제어되어 다중 위상을 갖는 복수의 위상신호(Φ1∼Φ8)를 출력하는 링발진기(14)와; 상기 링발진기(14)의 위상신호(Φ1)를 소정값 (1/M)으로 분주하여 궤환위상신호(Φ')로 상기 위상비교기(12)로 궤환하는 궤환분주기(15)로 구성하며, 상기 링 발진기는 제어단에 상기 저역필터(13)의 위상차전압(Vd)이 인가되고, 부입력단(-)이 정출력단(+)에 접속되고 정입력단(+)이 부출력단(-)에 접속되는 링(ring)의 형태로 상호 연결되는 복수의 차동위상지연기 (14a∼14d)로 구성한다.
그리고, 상기 위상오차 계산수단(40)은, 도4에 도시한 바와 같이 출력클럭 신호(CLK)가 소정 주기(L)가 될 때마다 위상보정제어신호를 출력하는 리셋 분주기(43)와; 상기 리셋분주기(43)의 위상보정제어신호에 의해 제어되어 위상보정값을 출력하는 멀티플렉서(44)와; 원하는 체배비에 따라 입력된 기준위상오차(X-K)를 현재위상오차 및 상기 멀티플렉서(44)의 위상보정값과 더하여 설정위상오차를 출력하는 덧셈기(41)와; 출력클럭신호(CLK)에 의해 제어되어 상기 덧셈기(41)의 설정위상오차를 저장하여 현재위상오차로 출력하는 플립플롭(42)과; 상기 플립플롭 (42)의 현재위상오차를 부호화하여 위상선택신호(S)를 출력하는 부호화기(45)로 구성하며, 이와 같이 구성한 본 발명에 따른 일실시예의 동작 및 작용을 상세히 설명한다.
입력신호(REF)가 인가되면, 다중위상주파수 합성수단(10)은 상기 입력신호(REF)를 소정값으로 분주하여 다중 위상을 갖는 복수의 위상신호(Φ1∼Φ8)를 출력하는데, 이때 위상선택수단(20)은 위상선택신호(S)에 의해 제어되어 상기 위상신호 (Φ1∼Φ8) 중에 각 주기에 따라 최소 위상오차를 갖는 위상신호를 선택하여 1차클럭신호 (CKi)로 출력한다.
그러면, 분주수단(30)은 상기 위상선택수단(20)의 1차클럭신호(CKi)를 소정값으로 분주하여 출력클럭신호(CLK)로 출력하고, 위상오차 계산수단(40)은 상기 분주 수단(30)에서 출력된 출력클럭신호(CLK)를 입력받아 각 주기마다 발생하는 위상오차값을 계산하여 위상선택신호(S)를 생성한 다음, 이를 상기 위상선택수단(20)으로 출력하여 위상오차가 최소가 되는 위상신호를 선택하도록 제어한다.
이때, 다중위상주파수 합성수단(10)은 입력분주기(11)에서 입력신호(REF)를 소정값(1/N)으로 분주하여 분주신호(REF')로 출력하고, 위상비교기(12)는 상기 입력분주기(11)의 분주신호(REF')와 궤환위상신호(Φ1')의 위상을 비교하여 위상차를 검출한다.
그리고, 저역필터(13)는 상기 위상비교기(12)의 출력에서 고조파 성분을 제거하여 위상차전압(Vd)을 출력하는데, 이 위상차전압(Vd)에 의해 링발진기(14)가 제어되어 다중 위상을 갖는 위상신호(Φ1∼Φ8)를 출력하며, 궤환분주기(15)는 상기 링발진기(14)의 위상신호(Φ1)를 소정값(1/M)으로 분주하여 궤환위상신호(Φ')로 상기 위상비교기(12)로 궤환한다.
여기서, 상기 링발진기(14)의 출력(Φ1∼Φ8)의 주파수는 입력신호(REF)의 주파수의 M/N배이므로,배의 체배비를 갖는 출력클럭신호(CLK)를 구현할 경우 출력클럭신호(CLK)가 위상신호(Φ1)의 X배 분주신호라고 하면, 한 주기 지났을 때 이상신호와 출력클럭신호(CLK)의 위상차는 2π(X-K)가 된다.
여기서, K는 X의 정수 부분이다.
그리고, 위상신호(Φ1)와 i번째 위상신호(Φi)와의 위상차는이 되므로 한 주기 후에는가 최소가 되는 i값을 선택하여 1차클럭신호(CKi)로 출력하면 최소 위상오차를 갖게 된다.
이때, 두 주기가 지났을 경우 위상차는이고 a번째 주기가 지났을 경우에 위상차는가 되므로, 이때도 상기 각 식이 최소가 되는 i값을 선택하여 1차클럭신호(CKi)로 출력한다.
즉, 매 주기마다 위상차는 (X-K)가 되므로 각 주기가 지날 때마다 이전 위상차에 기준위상오차(X-K)를 더하여 i값을 선택하면 된다.
한편, 링발진기(14) 내의 각 차동위상지연기(14a∼14d)는 부입력단(-)이 정출력단(+)에 접속되고 정입력단(+)이 부출력단(-)에 접속되는 링(ring) 형태로 구성되어, 상기 각 차동위상지연기(14a∼14d)가 저역필터(13)의 위상차전압(Vd)에 의해 주파수가 조절되고, 각기 설정된 지연시간에 따라 위상이 180°차가 나는 위상신호(Φ1과 Φ5, Φ2와 Φ6, Φ3과 Φ7, Φ4와 Φ8)를 출력한다.
여기서, 상기 각 위상신호(Φ1∼Φ8)는 주파수는 동일하고, 각기 45°의 위상차를 갖으며, 상기 링발진기(14)는 원하는 위상신호에 따라 각 차동위상지연기의 수를 조절할 수 있다.
그리고, 위상오차 계산수단(40)은 리셋분주기(43)에서 출력클럭신호(CLK)를 입력받아 상기 출력클럭신호(CLK)가 소정 주기(L)가 될 때마다 위상보정제어신호를 출력하는데, 이 위상보정제어신호에 의해 멀티플렉서(44)는 기 설정된 위상보정값을 출력한다.
그러면, 덧셈기(41)는 원하는 체배비()에 따라 입력된 기준위상오차(X-K)를 현재위상오차 및 상기 멀티플렉서(44)의 위상보정값과 더하여 설정위상오차를 출력한다.
여기서, 상기 덧셈기(41)는 설정위상오차가 '1'을 넘을 경우 정수 부분을 버리는데, 각 주기마다 남게 되는 소수 부분이 0∼0.125 에 해당할 경우 이 값이 설정위상오차로 플립플롭(42)에서 소정 시간 저장된 다음, 부호화기(45)를 통해 부호화되어 위상선택신호(S)로 출력되고, 이 위상선택신호(S)에 의해 위상선택수단(20)은 위상신호(Φ1)를 선택하게 된다.
즉, 상기 설정위상오차가 0.125∼0.250 에 해당할 경우 위상신호(Φ2)가 선택되는 방식으로 위상오차를 최소화 할 경우 최대위상오차는 2π/16이 되고, 설정위상오차의 범위가 식 0.125(i-1)-0.125i에 해당하는지 여부에 따라 해당하는 i번째 위상신호를 선택하면 위상오차가 최소가 되는 위상신호를 선택할 수 있게 된다.
여기서, 상기 식 0.125(i-1)-0.125i에서 0.125는 위상신호의 개수의 역수를 취한 것으로 위상신호의 개수에 따라 다른 값으로 선택할 수 있다.
그리고, 상기 덧셈기(41)의 계산 능력에 한계가 있으므로, 기준위상오차(X-K)는 각 주기가 지날 때마다 상기 덧셈기(41)에 의해 약간의 오차가 발생하는데, 많은 주기를 지나게 될 경우 그 값이 1/8주기 보다 커지게 된다.
그래서, 이를 보상하기 위해 소정의 주기(L) 마다 상기 덧셈기(41)에 1/8에 해당하는 위상보정값(0.125)을 더해야 하는데, 상기 소정 주기(L)는 '0.125/덧셈기오차'로 결정할 수 있다.
즉, 리셋분주기(43)에서 출력클럭신호(CLK)가 소정 주기(L)가 될 때마다 위상보정제어신호를 출력하여 멀티플렉서(44)가 기 설정된 위상보정값(0.125)을 출력하고, 이에 따라 상기 덧셈기(41)는 이 위상보정값(0.125)을 더하여 설정위상오차를 출력한다.
위상오차 계산수단(40)의 위상선택신호(S)에 의해 위상선택수단(20)에서 각 위상신호(Φ1∼Φ8)를 선택하는 과정을 도5의 타이밍도를 참조하여 설명하면, 기준위상오차(X-K)가 0.49라고 가정하고, 도5의 (a)와 같이 한 주기 동안 각 설정위상오차가 '0, 0.49, 0.98, 0.47'로 변화하고, 이때 도5의 (b)와 같은 이상신호가 설정되어 있다고 가정한다.
그러면, 부호화기(45)에서 도5의 (c)와 같이 설정위상오차가 '0'일 경우 한 주기 지연한 후 위상신호(Φ1)를 선택하기 위한 위상선택신호(S)로 '1'을 출력하고, 설정위상오차가 '0.49'일 경우 한 주기 지연한 후 위상신호(Φ4)를 선택하기 위한 위상선택신호(S)로 '4'를 출력하고, 설정위상오차가 '0.98'일 경우 한 주기 지연한 후 위상신호(Φ8)를 선택하기 위한 위상선택신호(S)로 '8'을 출력한다.
그러면, 상기 각 위상선택신호(S)에 의해 위상선택수단(20)에서는 도5의 (e) 내지 (g)와 같은 위상신호(Φ1, Φ4, Φ8)를 선택하는데, 이때 각 위상신호(Φ1, Φ4, Φ8)에 의해 도5의 (d)와 같이 이상신호와 동일한 출력클럭신호(CLK)가 한 주기 동안 생성된다.
여기서, 위상신호가 8개일 경우를 가정하였으므로, 위상신호가 달라질 경우 위상보정값 등은 위상신호의 개수에 따라 달라진다.
이상에서 설명한 바와 같이 본 발명은 링발진기를 이용하여 다중 위상을 갖는 복수의 위상신호를 출력하고, 그 다중위상 출력 중에서 각 주기에 따라 최소 위상오차를갖는 위상신호를 분주하여 출력하며, 그 출력을 피드백받아 위상오차를 보정하여 부동소수점 주파수를 갖는 클럭신호로 출력함으로써, 각종 표시장치 및 오디오 기기와 같이 복잡한 부동소수점 체배비를 가져야 하는 시스템에서 고해상도의 클럭을 생성할 수 있는 효과가 있다.

Claims (4)

  1. 입력신호를 소정값으로 분주하여 링발진기를 통해 복수의 위상신호를 출력한 다음, 그 출력된 위상신호와 입력신호의 위상차를 검출하여 보정된 위상신호를 출력하는 다중위상주파수 합성수단과; 위상선택신호에 의해 제어되어 상기 다중위상주파수 합성수단의 위상신호 중에서 각 주기에 따라 최소 위상오차를 갖는 위상신호를 선택하여 1차클럭신호로 출력하는 위상선택수단과; 상기 위상선택수단의 1차클럭신호를 소정값으로 분주하여 출력클럭신호로 출력하는 분주수단과; 상기 분주수단에서 출력된 출력클럭신호를 입력받아 각 주기마다 발생하는 위상오차값을 계산하여 위상선택신호를 생성한 다음, 이를 상기 위상선택수단으로 출력하는 위상오차 계산수단으로 구성하여 된 것을 특징으로 하는 다위상 출력 위상고정루프를 이용한 부동소수점 주파수 합성장치.
  2. 제 1항에 있어서, 상기 다중위상주파수 합성수단은 제어단에 상기 저역필터의 위상차전압이 인가되며, 부입력단이 정출력단에 접속되고 정입력단이 부출력단에 접속되는 링(ring) 형태로 복수의 차동위상지연기가 연결되는 링발진기를 포함하여 된 것을 특징으로 하는 다위상 출력 위상고정루프를 이용한 부동소수점 주파수 합성장치.
  3. 제 1항에 있어서, 상기 위상오차 계산수단은 출력클럭신호가 소정 주기가 될 때마다위상보정제어신호를 출력하는 리셋분주기와; 상기 리셋분주기의 위상보정제어신호에 의해 제어되어 위상보정값을 출력하는 멀티플렉서와; 원하는 체배비에 따라 입력된 기준위상오차를 현재위상오차 및 상기 멀티플렉서의 위상보정값과 더하여 설정위상오차를 출력하는 덧셈기와; 클럭신호에 의해 제어되어 상기 덧셈기의 설정위상오차를 저장하여 현재위상오차로 출력하는 플립플롭과; 상기 플립플롭의 현재위상오차를 부호화하여 위상선택신호를 출력하는 부호화기로 구성하여 된 것을 특징으로 하는 다위상 출력 위상고정루프를 이용한 부동소수점 주파수 합성장치.
  4. 제 3항에 있어서, 상기 멀티플렉서는 상기 다중위상주파수 합성수단의 위상신호의 개수를 역수로 취한 값을 위상보정값으로 출력하는 것을 특징으로 하는 다위상 출력 위상고정루프를 이용한 부동소수점 주파수 합성장치.
KR1019990066240A 1999-12-30 1999-12-30 다위상 출력 위상고정루프를 이용한 부동소수점 주파수합성장치 KR100316533B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990066240A KR100316533B1 (ko) 1999-12-30 1999-12-30 다위상 출력 위상고정루프를 이용한 부동소수점 주파수합성장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990066240A KR100316533B1 (ko) 1999-12-30 1999-12-30 다위상 출력 위상고정루프를 이용한 부동소수점 주파수합성장치

Publications (2)

Publication Number Publication Date
KR20010058868A KR20010058868A (ko) 2001-07-06
KR100316533B1 true KR100316533B1 (ko) 2001-12-12

Family

ID=19633382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990066240A KR100316533B1 (ko) 1999-12-30 1999-12-30 다위상 출력 위상고정루프를 이용한 부동소수점 주파수합성장치

Country Status (1)

Country Link
KR (1) KR100316533B1 (ko)

Also Published As

Publication number Publication date
KR20010058868A (ko) 2001-07-06

Similar Documents

Publication Publication Date Title
KR910006511B1 (ko) 샘플레이트 변환 시스템
KR100207656B1 (ko) 디지털 위상 보정 장치
US10205460B2 (en) Fractional-N frequency synthesizer and method thereof
US20110286510A1 (en) Electronic device for generating a fractional frequency
JP4648380B2 (ja) 分数周波数シンセサイザ
US6147632A (en) Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion
JP3179527B2 (ja) デジタル信号合成方法及び装置
JP3538994B2 (ja) ディジタルカウンタおよびディジタルpll回路
US20050237090A1 (en) Frequency synthesizer and method
JPH066212A (ja) 位相比較回路およびこれを用いた位相同期発振回路
US20040027181A1 (en) Clock multiplying PLL circuit
KR100316533B1 (ko) 다위상 출력 위상고정루프를 이용한 부동소수점 주파수합성장치
JPH0793578B2 (ja) デジタル周波数合成装置
JP3305587B2 (ja) ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ
JP4392949B2 (ja) 周波数シンセサイザ
JP3506287B2 (ja) 周波数シンセサイザ及び周波数シンセサイズ方法
JPH07297713A (ja) 周波数シンセサイザ
EP0966103B1 (en) Frequency synthesiser
JP3779863B2 (ja) 位相シフト発振回路
JP2006333473A (ja) 信号発生装置および方法
KR20030066791A (ko) 정밀 위상 생성기
JP2855618B2 (ja) 位相同期ループ回路
KR20030017512A (ko) 디지털 클럭 발생기
KR0142261B1 (ko) 디지탈 정현파 발생방법 및 그 회로
JPH0661848A (ja) 位相同期発振器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee