JP3327397B2 - 偏向補正波形発生回路 - Google Patents
偏向補正波形発生回路Info
- Publication number
- JP3327397B2 JP3327397B2 JP04685491A JP4685491A JP3327397B2 JP 3327397 B2 JP3327397 B2 JP 3327397B2 JP 04685491 A JP04685491 A JP 04685491A JP 4685491 A JP4685491 A JP 4685491A JP 3327397 B2 JP3327397 B2 JP 3327397B2
- Authority
- JP
- Japan
- Prior art keywords
- correction
- address
- multiplier
- count value
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
- H04N3/2335—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements with calculating means
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Picture Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、モニタ受像機等に使用
される偏向補正波形発生回路に関するものである。
される偏向補正波形発生回路に関するものである。
【０００２】
【従来の技術】モニタ受像機等に使用される偏向補正波
形発生回路において、水平同期信号の計数値を用いて補
正波形としての鋸歯状波やパラボラ波等を発生する装置
が提案されている。しかしながら従来の提案されている
装置は、アナログ回路等のいわゆるハードロジックや、
ディジタル加減算器で構成されたものであった。
形発生回路において、水平同期信号の計数値を用いて補
正波形としての鋸歯状波やパラボラ波等を発生する装置
が提案されている。しかしながら従来の提案されている
装置は、アナログ回路等のいわゆるハードロジックや、
ディジタル加減算器で構成されたものであった。
【０００３】一方、陰極線管の大型化や平坦化に伴い、
画歪みの精度に対する要求も厳しくなり、高次の偏向補
正波形が必要になってきている。その場合に従来の提案
されているアナログ回路や、ディジタル加減算器では、
充分な精度を得ることは困難になってきた。
画歪みの精度に対する要求も厳しくなり、高次の偏向補
正波形が必要になってきている。その場合に従来の提案
されているアナログ回路や、ディジタル加減算器では、
充分な精度を得ることは困難になってきた。
【０００４】また、いわゆるマルチスタンダードの受像
機を形成する場合に、従来のアナログ回路やディジタル
加減算器では、システム毎の調整が必要になる。さらに
これらのシステム毎に調整されたパラメータの値を保持
していなければならず、これらを記憶するためのメモリ
等が必要になり、回路規模が増大するなどの問題があっ
た。
機を形成する場合に、従来のアナログ回路やディジタル
加減算器では、システム毎の調整が必要になる。さらに
これらのシステム毎に調整されたパラメータの値を保持
していなければならず、これらを記憶するためのメモリ
等が必要になり、回路規模が増大するなどの問題があっ
た。
【０００５】
【発明が解決しようとする課題】解決しようとする問題
点は、従来のアナログ回路やディジタル加減算器で構成
された装置では、陰極線管の大型化や平坦化に伴う高次
の偏向補正波形を得る場合や、マルチスタンダード化を
行う場合に、回路規模が増大するなど実現が困難である
というものである。
点は、従来のアナログ回路やディジタル加減算器で構成
された装置では、陰極線管の大型化や平坦化に伴う高次
の偏向補正波形を得る場合や、マルチスタンダード化を
行う場合に、回路規模が増大するなど実現が困難である
というものである。
【０００６】
【課題を解決するための手段】本発明は、次数が異なる
複数種の補正波形のそれぞれに対応した複数の補正係数
と水平周波数の整数倍のタイミング信号を計数した計数
値とが格納されるメモリ（ＲＯＭ３及びＲＡＭ４）と、
上記メモリに格納された上記補正係数及び計数値を乗算
する乗算器（７）と、上記乗算器からの乗算結果若しく
は上記メモリに格納された係数及び先に演算された演算
結果若しくはリセット値を加算する加算器（１０）と、
これらの乗算器、加算器及びメモリの動作を制御する制
御手段（ＲＯＭ及びＲＡＭ２）とからなり、水平同期信
号のタイミングを計数した計数値が供給されるごとに、
この計数値に基づいて上記メモリから上記次数が異なる
複数種の補正波形のそれぞれに対応した複数の補正係数
を高次の補正波形に対応する補正係数の側から順番に読
み出して、上記乗算器及び加算器を用いて繰り返し演算
を行うことによって、高次式〔ＹSAW ＝（ＣＸ3 ＋ＤＸ
2 ＋Ｘ）Ｂ＋Ａ：ＹPARA＝（ＧＸ4 ＋Ｘ2 ＋ＨＸ）ＦＢ
2 ＋Ｅ〕で表される複数種の補正波形を得るようにした
偏向補正波形発生回路である。
複数種の補正波形のそれぞれに対応した複数の補正係数
と水平周波数の整数倍のタイミング信号を計数した計数
値とが格納されるメモリ（ＲＯＭ３及びＲＡＭ４）と、
上記メモリに格納された上記補正係数及び計数値を乗算
する乗算器（７）と、上記乗算器からの乗算結果若しく
は上記メモリに格納された係数及び先に演算された演算
結果若しくはリセット値を加算する加算器（１０）と、
これらの乗算器、加算器及びメモリの動作を制御する制
御手段（ＲＯＭ及びＲＡＭ２）とからなり、水平同期信
号のタイミングを計数した計数値が供給されるごとに、
この計数値に基づいて上記メモリから上記次数が異なる
複数種の補正波形のそれぞれに対応した複数の補正係数
を高次の補正波形に対応する補正係数の側から順番に読
み出して、上記乗算器及び加算器を用いて繰り返し演算
を行うことによって、高次式〔ＹSAW ＝（ＣＸ3 ＋ＤＸ
2 ＋Ｘ）Ｂ＋Ａ：ＹPARA＝（ＧＸ4 ＋Ｘ2 ＋ＨＸ）ＦＢ
2 ＋Ｅ〕で表される複数種の補正波形を得るようにした
偏向補正波形発生回路である。
【０００７】
【作用】これによれば、乗算器及び加算器を用いて繰り
返し演算を行うことによって、計数値に応じた補正波形
の発生をソフトウェア処理で行うことができ、簡単な構
成で種々の所望の高次式からなる補正波形を得ることが
できる。
返し演算を行うことによって、計数値に応じた補正波形
の発生をソフトウェア処理で行うことができ、簡単な構
成で種々の所望の高次式からなる補正波形を得ることが
できる。
【０００８】
【実施例】図１は偏向補正波形発生回路の要部の構成を
示す。この図において、例えば水平周波数の２倍（２ｆ
H ）のタイミング信号と、４ＭＨｚのクロック信号がイ
ンストラクションアドレス発生器１に供給される。この
発生器１で発生された値がインストラクション（Ｉ）Ｒ
ＯＭ及びＲＡＭ２に供給され、このＲＯＭ及びＲＡＭ２
の出力が、データ用のＲＯＭ３及びＲＡＭ４のアドレス
入力と、インストラクションデコーダ５に供給される。
示す。この図において、例えば水平周波数の２倍（２ｆ
H ）のタイミング信号と、４ＭＨｚのクロック信号がイ
ンストラクションアドレス発生器１に供給される。この
発生器１で発生された値がインストラクション（Ｉ）Ｒ
ＯＭ及びＲＡＭ２に供給され、このＲＯＭ及びＲＡＭ２
の出力が、データ用のＲＯＭ３及びＲＡＭ４のアドレス
入力と、インストラクションデコーダ５に供給される。
【０００９】このＲＯＭ３の出力がバスライン６を介し
て乗算器７及びレジスタ８に供給される。またＲＡＭ４
の出力が乗算器７に供給される。これらの乗算器７及び
レジスタ８の出力がセレクタ９で選択されて加算器１０
に供給される。さらにこの加算器１０の出力が第１及び
第２のアキュムレータ（ＡＣＣ）１１、１２に供給され
る。このアキュムレータ１２の出力が加算器１０に供給
されると共に、アキュムレータ１１の出力がバスライン
６を介してＲＡＭ４、乗算器７及びレジスタ８に供給さ
れる。またアキュムレータ１１の出力がバスライン６を
介して、第１及び第２の出力レジスタ１３、１４に供給
される。
て乗算器７及びレジスタ８に供給される。またＲＡＭ４
の出力が乗算器７に供給される。これらの乗算器７及び
レジスタ８の出力がセレクタ９で選択されて加算器１０
に供給される。さらにこの加算器１０の出力が第１及び
第２のアキュムレータ（ＡＣＣ）１１、１２に供給され
る。このアキュムレータ１２の出力が加算器１０に供給
されると共に、アキュムレータ１１の出力がバスライン
６を介してＲＡＭ４、乗算器７及びレジスタ８に供給さ
れる。またアキュムレータ１１の出力がバスライン６を
介して、第１及び第２の出力レジスタ１３、１４に供給
される。
【００１０】さらにこれらの乗算器７、レジスタ８、セ
レクタ９、加算器１０、アキュムレータ１１、１２及び
出力レジスタ１３、１４の動作がインストラクションデ
コーダ５からの信号によって制御される。
レクタ９、加算器１０、アキュムレータ１１、１２及び
出力レジスタ１３、１４の動作がインストラクションデ
コーダ５からの信号によって制御される。
【００１１】そしてこの回路に、例えば水平周波数の２
倍（２ｆH ）のタイミング信号を計数した計数値（Ｘ）
が供給されることにより、この回路において所望の高次
式からなる補正波形、例えば鋸歯状波〔ＹSAW ＝（ＣＸ
3 ＋ＤＸ2 ＋Ｘ）Ｂ＋Ａ〕とパラボラ波〔ＹPARA＝（Ｇ
Ｘ4 ＋Ｘ2 ＋ＨＸ）ＦＢ2 ＋Ｅ〕が取り出される。ただ
しこれらの式で、Ａは垂直シフト、Ｂは垂直サイズ、Ｃ
はＳ字補正、Ｄはリニアリティ、Ｅは水平サイズ、Ｆは
ピンアンプ、Ｇはピン位相、Ｈはコーナーピンのそれぞ
れパラメーターである。また補正波形の出力は、例えば
水平同期信号毎にそのときの値（ＹSAW,ＹPARA）が出力
レジスタ１３、１４に取り出され、この出力がＤ／Ａ変
換器１５及び１６を通じて水平偏向回路の出力アンプ
（図示せず）等に供給される。
倍（２ｆH ）のタイミング信号を計数した計数値（Ｘ）
が供給されることにより、この回路において所望の高次
式からなる補正波形、例えば鋸歯状波〔ＹSAW ＝（ＣＸ
3 ＋ＤＸ2 ＋Ｘ）Ｂ＋Ａ〕とパラボラ波〔ＹPARA＝（Ｇ
Ｘ4 ＋Ｘ2 ＋ＨＸ）ＦＢ2 ＋Ｅ〕が取り出される。ただ
しこれらの式で、Ａは垂直シフト、Ｂは垂直サイズ、Ｃ
はＳ字補正、Ｄはリニアリティ、Ｅは水平サイズ、Ｆは
ピンアンプ、Ｇはピン位相、Ｈはコーナーピンのそれぞ
れパラメーターである。また補正波形の出力は、例えば
水平同期信号毎にそのときの値（ＹSAW,ＹPARA）が出力
レジスタ１３、１４に取り出され、この出力がＤ／Ａ変
換器１５及び１６を通じて水平偏向回路の出力アンプ
（図示せず）等に供給される。
【００１２】さらに上述の補正波形の演算は例えば以下
のようにして行われる。すなわち次の表１は、鋸歯状波
〔ＹSAW ＝（ＣＸ3 ＋ＤＸ2 ＋Ｘ）Ｂ＋Ａ〕の演算を上
述の回路で行うためのプログラムリストである。
のようにして行われる。すなわち次の表１は、鋸歯状波
〔ＹSAW ＝（ＣＸ3 ＋ＤＸ2 ＋Ｘ）Ｂ＋Ａ〕の演算を上
述の回路で行うためのプログラムリストである。
【００１３】
【表１】
【００１４】この表１において演算は、ＹSAW ＝
（（（ＣＸ＋Ｄ）Ｘ＋１）Ｘ＋０）Ｂ＋Ａのように行わ
れる。また演算は１６ビットの精度で行われるが、上述
の回路では乗算器７が８×８ビットの能力であることを
考慮したものである。
（（（ＣＸ＋Ｄ）Ｘ＋１）Ｘ＋０）Ｂ＋Ａのように行わ
れる。また演算は１６ビットの精度で行われるが、上述
の回路では乗算器７が８×８ビットの能力であることを
考慮したものである。
【００１５】そこで表１において、ａ欄はインストラク
ションＲＯＭ及びＲＡＭ２のアドレスであって、演算は
このアドレスの順に行われる。ｂ欄は命令の種類を示
し、Ｍは乗算命令、Ｌはロード命令、Ｊはジャンプ命令
である。ｃ欄はロード命令の時の種類を示し、Ｋ＞Ｙは
メモリとレジスタ、Ｘ＞Ｙレジスタとレジスタである。
ｄ欄は加算器１０の演算式を示す。ｅ欄はＸのレジスタ
を示し、Ａはアキュムレータ１１、１２の上位８ビッ
ト、Ｂは下位８ビットである。なおこのｅ欄は乗算命令
では乗算するレジスタを示す。ｆ欄はＹのレジスタを示
し、Ｒはレジスタ８、１は出力レジスタ１３、２は出力
レジスタ１４である。ｇ欄はＲＯＭ３及びＲＡＭ４のア
ドレスを示す。なおこのｇ欄は乗算命令では係数のアド
レスを示す。ｈ欄はメモリの選択（ＲＯＭ、ＲＡＭ）を
示している。
ションＲＯＭ及びＲＡＭ２のアドレスであって、演算は
このアドレスの順に行われる。ｂ欄は命令の種類を示
し、Ｍは乗算命令、Ｌはロード命令、Ｊはジャンプ命令
である。ｃ欄はロード命令の時の種類を示し、Ｋ＞Ｙは
メモリとレジスタ、Ｘ＞Ｙレジスタとレジスタである。
ｄ欄は加算器１０の演算式を示す。ｅ欄はＸのレジスタ
を示し、Ａはアキュムレータ１１、１２の上位８ビッ
ト、Ｂは下位８ビットである。なおこのｅ欄は乗算命令
では乗算するレジスタを示す。ｆ欄はＹのレジスタを示
し、Ｒはレジスタ８、１は出力レジスタ１３、２は出力
レジスタ１４である。ｇ欄はＲＯＭ３及びＲＡＭ４のア
ドレスを示す。なおこのｇ欄は乗算命令では係数のアド
レスを示す。ｈ欄はメモリの選択（ＲＯＭ、ＲＡＭ）を
示している。
【００１６】これによって、まずアドレス７９の処理
で、ＲＡＭ４のアドレス０Ｄから、レジスタ８へ値のロ
ードが行われる。なおこのアドレス０Ｄには上述の供給
された計数値（Ｘ）が記憶されている。
で、ＲＡＭ４のアドレス０Ｄから、レジスタ８へ値のロ
ードが行われる。なおこのアドレス０Ｄには上述の供給
された計数値（Ｘ）が記憶されている。
【００１７】次にアドレス７ａの処理で、ＲＡＭ４のア
ドレス１４から、レジスタ８へ値のロードが行われると
共に、０とレジスタ８の値の加算が行われる。加算結果
はアキュムレータ１１に供給される。なおアドレス１４
にはリニアリティの係数（Ｄ）が記憶されている。
ドレス１４から、レジスタ８へ値のロードが行われると
共に、０とレジスタ８の値の加算が行われる。加算結果
はアキュムレータ１１に供給される。なおアドレス１４
にはリニアリティの係数（Ｄ）が記憶されている。
【００１８】またアドレス７ｂの処理で、アキュムレー
タ１１の下位８ビットとＲＡＭ４のアドレス１２の内容
との乗算が行われると共に、０とレジスタ８の値の加算
が並行して行われる。加算結果はアキュムレータ１２に
供給される。またアキュムレータ１１の値は以前のもの
が保持される。なおアドレス１２にはＳ字補正の係数
（Ｃ）が記憶されている。このアドレス７ｂの処理で、
ＣＸ（下位）と０＋Ｄの積和演算が行われる。
タ１１の下位８ビットとＲＡＭ４のアドレス１２の内容
との乗算が行われると共に、０とレジスタ８の値の加算
が並行して行われる。加算結果はアキュムレータ１２に
供給される。またアキュムレータ１１の値は以前のもの
が保持される。なおアドレス１２にはＳ字補正の係数
（Ｃ）が記憶されている。このアドレス７ｂの処理で、
ＣＸ（下位）と０＋Ｄの積和演算が行われる。
【００１９】またアドレス７ｃの処理で、アキュムレー
タ１１の上位８ビットとＲＡＭ４のアドレス１２の内容
との乗算が行われると共に、アキュムレータ１２の値
（Ｄ）と乗算器７からのアドレス７ｂの処理で得られた
ＣＸ（下位）＋Ｄの値を下位に８ビットシフトした値
（セレクタ９で選択される）との加算が並行して行われ
る。このアドレス７ｃの処理で、ＣＸ（上位）とＣＸ
（下位）＋Ｄの積和演算が行われる。
タ１１の上位８ビットとＲＡＭ４のアドレス１２の内容
との乗算が行われると共に、アキュムレータ１２の値
（Ｄ）と乗算器７からのアドレス７ｂの処理で得られた
ＣＸ（下位）＋Ｄの値を下位に８ビットシフトした値
（セレクタ９で選択される）との加算が並行して行われ
る。このアドレス７ｃの処理で、ＣＸ（上位）とＣＸ
（下位）＋Ｄの積和演算が行われる。
【００２０】そしてアドレス７ｄの処理で、次の演算の
準備としてＲＯＭ３のアドレス１６からレジスタ８へ値
のロードが行われると共に、アキュムレータ１２の値
（ＣＸ（下位）＋Ｄ）と乗算器７からのアドレス７ｃの
処理で得られたＣＸ（上位）値との加算が並行して行わ
れる。このアドレス７ｄの処理で、ＣＸ（上位）＋ＣＸ
（下位）＋Ｄの積和演算が行われ、ＣＸ＋Ｄの値がアキ
ュムレータ１１に供給される。
準備としてＲＯＭ３のアドレス１６からレジスタ８へ値
のロードが行われると共に、アキュムレータ１２の値
（ＣＸ（下位）＋Ｄ）と乗算器７からのアドレス７ｃの
処理で得られたＣＸ（上位）値との加算が並行して行わ
れる。このアドレス７ｄの処理で、ＣＸ（上位）＋ＣＸ
（下位）＋Ｄの積和演算が行われ、ＣＸ＋Ｄの値がアキ
ュムレータ１１に供給される。
【００２１】以下これらの処理が順次繰り返されて、そ
れぞれアドレス８０の処理で（ＣＸ＋Ｄ）Ｘ＋１、アド
レス８４の処理で（（ＣＸ＋Ｄ）Ｘ＋１）Ｘ、アドレス
８９の処理で（（（ＣＸ＋Ｄ）Ｘ＋１）Ｘ＋０）Ｂ＋Ａ
＝ＹSAW の値がアキュムレータ１１に供給される。そし
てアドレス８ａの処理で、この値ＹSAW が出力レジスタ
１３に供給される。
れぞれアドレス８０の処理で（ＣＸ＋Ｄ）Ｘ＋１、アド
レス８４の処理で（（ＣＸ＋Ｄ）Ｘ＋１）Ｘ、アドレス
８９の処理で（（（ＣＸ＋Ｄ）Ｘ＋１）Ｘ＋０）Ｂ＋Ａ
＝ＹSAW の値がアキュムレータ１１に供給される。そし
てアドレス８ａの処理で、この値ＹSAW が出力レジスタ
１３に供給される。
【００２２】また次の表２は、パラボラ波〔ＹPARA＝
（ＧＸ4 ＋Ｘ2 ＋ＨＸ）ＦＢ2 ＋Ｅ〕の演算を上述の回
路で行うためのプログラムリストである。
（ＧＸ4 ＋Ｘ2 ＋ＨＸ）ＦＢ2 ＋Ｅ〕の演算を上述の回
路で行うためのプログラムリストである。
【００２３】
【表２】
【００２４】従ってこの表２において、上述と同様に処
理が順次繰り返されて、それぞれアドレス６１の処理で
ＧＸ＋０、アドレス６５の処理で（ＧＸ）Ｘ＋１、アド
レス６９の処理で（（ＧＸ）Ｘ＋１）Ｘ＋Ｈ、アドレス
６ｄの処理で（（（ＧＸ）Ｘ＋１）Ｘ＋Ｈ）Ｘ＋０、ア
ドレス７０の処理で（（（ＧＸ）Ｘ＋１）Ｘ＋Ｈ）Ｘ
Ｆ、アドレス７３の処理で（（（ＧＸ）Ｘ＋１）Ｘ＋
Ｈ）ＸＦＢ、アドレス７７の処理で（（（ＧＸ）Ｘ＋
１）Ｘ＋Ｈ）ＸＦＢ2 ＋Ｅ＝ＹPARAの値がアキュムレー
タ１１に供給される。そしてアドレス７８の処理で、こ
の値ＹPARAが出力レジスタ１４に供給される。
理が順次繰り返されて、それぞれアドレス６１の処理で
ＧＸ＋０、アドレス６５の処理で（ＧＸ）Ｘ＋１、アド
レス６９の処理で（（ＧＸ）Ｘ＋１）Ｘ＋Ｈ、アドレス
６ｄの処理で（（（ＧＸ）Ｘ＋１）Ｘ＋Ｈ）Ｘ＋０、ア
ドレス７０の処理で（（（ＧＸ）Ｘ＋１）Ｘ＋Ｈ）Ｘ
Ｆ、アドレス７３の処理で（（（ＧＸ）Ｘ＋１）Ｘ＋
Ｈ）ＸＦＢ、アドレス７７の処理で（（（ＧＸ）Ｘ＋
１）Ｘ＋Ｈ）ＸＦＢ2 ＋Ｅ＝ＹPARAの値がアキュムレー
タ１１に供給される。そしてアドレス７８の処理で、こ
の値ＹPARAが出力レジスタ１４に供給される。
【００２５】なおこれらの処理は、例えば水平周波数の
２倍（２ｆH ）のタイミング信号毎に、そのときの計数
値（Ｘ）に基づいて行われるものである。
２倍（２ｆH ）のタイミング信号毎に、そのときの計数
値（Ｘ）に基づいて行われるものである。
【００２６】こうして上述の装置によれば、乗算器７及
び加算器１０を用いて繰り返し演算を行うことによっ
て、計数値（Ｘ）に応じた補正波形（ＹSAW,ＹPARA）の
発生をソフトウェア処理で行うことができ、簡単な構成
で種々の所望の高次式からなる補正波形を得ることがで
きるものである。
び加算器１０を用いて繰り返し演算を行うことによっ
て、計数値（Ｘ）に応じた補正波形（ＹSAW,ＹPARA）の
発生をソフトウェア処理で行うことができ、簡単な構成
で種々の所望の高次式からなる補正波形を得ることがで
きるものである。
【００２７】さらに上述の回路において、例えば垂直周
波数が６０Ｈｚ及び５０Ｈｚのシステムを考える。この
場合に、上述の水平周波数の２倍（２ｆH ）のタイミン
グ信号を計数した計数値（Ｘ）は垂直周波数が６０Ｈｚ
の場合で０→５２５、５０Ｈｚの場合で０→６２５に変
化し、その波形は図２に示すようになる。ところがこの
場合に、陰極線管に表示される画面について考えると、
表示される１フィールドの画面は互いに等しいものであ
る。一方、上述の例えば鋸歯状波とパラボラ波の補正波
形は、画面上の絶対位置に対応している。
波数が６０Ｈｚ及び５０Ｈｚのシステムを考える。この
場合に、上述の水平周波数の２倍（２ｆH ）のタイミン
グ信号を計数した計数値（Ｘ）は垂直周波数が６０Ｈｚ
の場合で０→５２５、５０Ｈｚの場合で０→６２５に変
化し、その波形は図２に示すようになる。ところがこの
場合に、陰極線管に表示される画面について考えると、
表示される１フィールドの画面は互いに等しいものであ
る。一方、上述の例えば鋸歯状波とパラボラ波の補正波
形は、画面上の絶対位置に対応している。
【００２８】そこで画面を基準に計数値（Ｘ）を考える
と、垂直周波数が６０Ｈｚ及び５０Ｈｚのシステムでそ
れぞれ図３に実線及び破線で示すようになる。すなわち
この図から明らかなように、画面上の絶対位置でそれぞ
れの計数値（Ｘ）は比例関係にある。従って演算に用い
る計数値をＸ* として、Ｘ* ＝ＫＸを予め計算しておく
ようにし、例えば垂直周波数が６０Ｈｚの場合はＫ＝
１、５０Ｈｚの場合はＫ＝０．８４とすることによっ
て、画面上の絶対位置に対する画歪みの量はシステムに
関係なく一定となり、システム毎にパラメータ等を変え
る必要がなくなる。なおＸ* ＝ＫＸの計算は乗算器７で
行うことができる。
と、垂直周波数が６０Ｈｚ及び５０Ｈｚのシステムでそ
れぞれ図３に実線及び破線で示すようになる。すなわち
この図から明らかなように、画面上の絶対位置でそれぞ
れの計数値（Ｘ）は比例関係にある。従って演算に用い
る計数値をＸ* として、Ｘ* ＝ＫＸを予め計算しておく
ようにし、例えば垂直周波数が６０Ｈｚの場合はＫ＝
１、５０Ｈｚの場合はＫ＝０．８４とすることによっ
て、画面上の絶対位置に対する画歪みの量はシステムに
関係なく一定となり、システム毎にパラメータ等を変え
る必要がなくなる。なおＸ* ＝ＫＸの計算は乗算器７で
行うことができる。
【００２９】
【発明の効果】この発明によれば、乗算器及び加算器を
用いて繰り返し演算を行うことによって、計数値に応じ
た補正波形の発生をソフトウェア処理で行うことがで
き、簡単な構成で種々の所望の高次式からなる補正波形
を得ることができるようになった。
用いて繰り返し演算を行うことによって、計数値に応じ
た補正波形の発生をソフトウェア処理で行うことがで
き、簡単な構成で種々の所望の高次式からなる補正波形
を得ることができるようになった。
【図１】本発明による偏向補正波形発生回路の一例の構
成図である。
成図である。
【図２】説明のための線図である。
【図３】説明のための線図である。
１ インストラクションアドレス発生器 ２ インストラクションＲＯＭ及びＲＡＭ ３ データ用のＲＯＭ ４ データ用のＲＡＭ ５ インストラクションデコーダ ６ バスライン ７ 乗算器 ８ レジスタ ９ セレクタ １０ 加算器 １１、１２ アキュムレータ １３、１４ 出力レジスタ １５、１６ Ｄ／Ａ変換器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田村 孝彦 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (72)発明者 村山 裕 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭62−43268（ＪＰ，Ａ) 特開 昭62−234489（ＪＰ，Ａ) 特開 昭63−665（ＪＰ，Ａ) 特開 昭64−12716（ＪＰ，Ａ) 特開 平１−212969（ＪＰ，Ａ) 特開 平１−315788（ＪＰ，Ａ) 実開 昭61−72964（ＪＰ，Ｕ) 特公 昭59−47513（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】 次数が異なる複数種の補正波形のそれぞ
れに対応した複数の補正係数と水平周波数の整数倍のタ
イミング信号を計数した計数値とが格納されるメモリ
と、上記メモリに格納された上記補正係数及び計数値を乗算
する乗算器と、 上記乗算器からの乗算結果若しくは上記メモリに格納さ
れた係数及び先に演算された演算結果若しくはリセット
値を加算する加算器と、 これらの乗算器、加算器及びメモリの動作を制御する制
御手段とからなり、 水平同期信号のタイミングを計数した計数値が供給され
るごとに、この計数値に基づいて上記メモリから上記次
数が異なる複数種の補正波形のそれぞれに対応した複数
の補正係数を高次の補正波形に対応する補正係数の側か
ら順番に読み出して、上記乗算器及び加算器を用いて繰
り返し演算を行うことによって、高次式で表される複数
種の補正波形を得るようにした偏向補正波形発生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04685491A JP3327397B2 (ja) | 1991-03-12 | 1991-03-12 | 偏向補正波形発生回路 |
| US07/848,225 US5258840A (en) | 1991-03-12 | 1992-03-09 | Apparatus for generating television raster distortion correction signals by mathematical calculations using horizontal sync signals |
| EP92302063A EP0503915B1 (en) | 1991-03-12 | 1992-03-11 | Correction signal generating circuit for television receiver |
| DE69223665T DE69223665T2 (de) | 1991-03-12 | 1992-03-11 | Schaltung zur Erstellung eines Korrektursignals für einen Fernsehempfänger |
| MYPI92000390A MY110882A (en) | 1991-03-12 | 1992-03-11 | Correction signal generating circuit for television receiver. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04685491A JP3327397B2 (ja) | 1991-03-12 | 1991-03-12 | 偏向補正波形発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04282969A JPH04282969A (ja) | 1992-10-08 |
| JP3327397B2 true JP3327397B2 (ja) | 2002-09-24 |
Family
ID=12758931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04685491A Expired - Fee Related JP3327397B2 (ja) | 1991-03-12 | 1991-03-12 | 偏向補正波形発生回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5258840A (ja) |
| EP (1) | EP0503915B1 (ja) |
| JP (1) | JP3327397B2 (ja) |
| DE (1) | DE69223665T2 (ja) |
| MY (1) | MY110882A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3308642B2 (ja) * | 1993-04-20 | 2002-07-29 | エヌイーシー三菱電機ビジュアルシステムズ株式会社 | 垂直偏向波形発生装置 |
| US5412290A (en) * | 1994-03-08 | 1995-05-02 | Thomson Consumer Electronics, Inc. | 50 Hz parabolic signal filter |
| JP3520551B2 (ja) * | 1994-03-22 | 2004-04-19 | ソニー株式会社 | 電子機器及び映像表示装置 |
| JP3513669B2 (ja) * | 1994-07-06 | 2004-03-31 | 三菱電機株式会社 | 偏向歪補正回路 |
| JP3458132B2 (ja) * | 1995-04-21 | 2003-10-20 | ソニー株式会社 | 合成画像投影装置及び画像調整方法 |
| US5909258A (en) * | 1995-05-31 | 1999-06-01 | Sony Corporation | Cathode ray tube display and television set having the same |
| FR2757000A1 (fr) * | 1996-12-09 | 1998-06-12 | Sgs Thomson Microelectronics | Procede de generation de signaux de balayage pour recepteurs a tube cathodique |
| KR100404172B1 (ko) * | 1996-12-31 | 2004-03-30 | 엘지전자 주식회사 | 자동편향 보정장치 |
| JP3112898B2 (ja) | 1999-02-12 | 2000-11-27 | 日本電気アイシーマイコンシステム株式会社 | 位相同期回路、偏向補正回路及びディスプレイ装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2604523A1 (de) * | 1976-02-06 | 1977-08-11 | Bosch Gmbh Robert | Verfahren zur genauen bestimmung der zeitlichen lage des vertikalanteils in einem fernseh-synchronsignal |
| AU2592384A (en) * | 1983-03-26 | 1984-09-27 | Itt Industries, Inc. | Digital horizontal synchronization |
| EP0254763B1 (de) * | 1986-07-31 | 1991-01-23 | Deutsche ITT Industries GmbH | Digitale Horizontalablenkschaltung |
| JPS6471368A (en) * | 1987-09-11 | 1989-03-16 | Toshiba Corp | Radio telephone system |
| US4926361A (en) * | 1987-09-22 | 1990-05-15 | Hitachi, Ltd. | Digital noise reducer |
| IT1219709B (it) * | 1988-06-14 | 1990-05-24 | Telettra Lab Telefon | Sistema e circuiti per l'elaborazione e la trasmissione di un segnale di orologio,in particolare della frequenza di sincronismo video |
| US5162910A (en) * | 1990-10-03 | 1992-11-10 | Thomson Consumer Electronics, Inc. | Synchronizing circuit |
-
1991
- 1991-03-12 JP JP04685491A patent/JP3327397B2/ja not_active Expired - Fee Related
-
1992
- 1992-03-09 US US07/848,225 patent/US5258840A/en not_active Expired - Lifetime
- 1992-03-11 DE DE69223665T patent/DE69223665T2/de not_active Expired - Fee Related
- 1992-03-11 EP EP92302063A patent/EP0503915B1/en not_active Expired - Lifetime
- 1992-03-11 MY MYPI92000390A patent/MY110882A/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US5258840A (en) | 1993-11-02 |
| DE69223665D1 (de) | 1998-02-05 |
| EP0503915A2 (en) | 1992-09-16 |
| EP0503915B1 (en) | 1997-12-29 |
| DE69223665T2 (de) | 1998-04-23 |
| MY110882A (en) | 1999-06-30 |
| JPH04282969A (ja) | 1992-10-08 |
| EP0503915A3 (en) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3327397B2 (ja) | 偏向補正波形発生回路 | |
| JPH1021387A (ja) | 画像処理装置および処理方法 | |
| JP4191246B2 (ja) | 映像フィールドを順次走査映像フレームへ非飛び越し走査するための方法および装置 | |
| JP3327398B2 (ja) | 偏向補正波形発生回路 | |
| EP0554836B1 (en) | Parabolic waveform generating apparatus | |
| KR100294676B1 (ko) | 범용 영상 포맷 변환 장치 | |
| US6781586B1 (en) | Interpolation processing apparatus, interpolation processing method and image display apparatus | |
| JP3173037B2 (ja) | 偏向補正波形発生回路 | |
| US6999107B2 (en) | Scaling method and apparatus using approximate simplified scaling factors | |
| JP2002374407A (ja) | 画像処理装置 | |
| JPH06149993A (ja) | 画像変換処理方法及び画像変換処理装置 | |
| US4692804A (en) | Image distortion correcting apparatus for television camera combining global and local corrections | |
| JP2542591B2 (ja) | コンバ−ゼンス補正装置 | |
| JP3173026B2 (ja) | 偏向装置 | |
| JPH0738805A (ja) | 画像拡大装置 | |
| US6069661A (en) | Method and arrangement for computing pixel values of pixels of a digital picture signal that are arranged outside a two-dimensional scanning raster | |
| JP4257650B2 (ja) | 画像信号処理回路 | |
| JP3091563B2 (ja) | 非線形変換装置 | |
| JP2000163041A (ja) | ディジタルビデオ画像をサイズ変更する方法および装置 | |
| JP3044716B2 (ja) | 補正波形発生装置及び補間演算回路 | |
| JPH11155099A (ja) | 電子ズーム処理装置 | |
| WO1998043422A1 (en) | Bilinear decimator with error compensation | |
| JP3257145B2 (ja) | 撮像装置 | |
| JPH08336042A (ja) | 画像信号処理装置 | |
| JPH0480428B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |