JP4257650B2 - 画像信号処理回路 - Google Patents

Description

本発明は、ノンインターレース走査の画像信号からインターレース走査の画像信号を生成すると共に、同時に画面を垂直方向に拡大または縮小表示する画像信号の処理回路に関する。

近年、ハイビジョン放送の普及に伴い、アスペクト比１６：９の横長の表示画面を有するテレビジョン受像機やディスプレイ装置が多く製品化されている。このような製品には、従来の放送方式が採用しているアスペクト比４：３の画像を１６：９の画面に表示させるためのさまざまな工夫がなされている。
一例として、アスペクト比４：３の画像を横方向に拡大して１６：９の画面に表示する時に、中央付近は拡大量を少なくし、左右に行くほど拡大量を多くすることで見易い画像のアスペクト変換を実現している手法がある（例えば、特許文献１参照。）。
さらに、この特許文献１では、縦方向の拡大量を中央付近は多くし、上下に行くほど少なくすることで見易い画像のアスペクト変換を実現する手法も合わせて開示している。

図４は、アスペクト比４：３の画像を１６：９の画面に表示する時に、横方向と縦方向の拡大量を変化させた場合の変換画像の歪状態を示したものである。
この図において、（Ａ）は４：３の入力画像を４：３の表示画面に表示させたもので、（Ｂ）はこの入力画像を１６：９の表示画面に横方向を均一に拡大して表示させたものである。この状態では横方向の画像歪が非常に多くなることが分かる。
同図（Ｃ）は（Ｂ）の歪を補正するために、横方向の拡大では中央の拡大率を少なくし、左右に行くほど拡大率を多くしたもので、さらに縦方向にも若干拡大するようにして中央付近の歪を減少させたものである。しかし、縦方向を均一に拡大したために、上下の端が欠如してしまう欠点が生ずることになる。
同図（Ｄ）は、さらに縦方向の拡大量を上下の端に行くほど少なくしたもので、これにより上下の欠如部分がなく、中央付近は真円率の良いバランスの取れたアスペクト変換画像が得られるようになる。

一方、１６：９の画面にはハイビジョンの画像が表示できることから、従来のアスペクト比４：３の画像をハイビジョン信号に擬似的に変換するための工夫も行われている（例えば、特許文献２参照。）。
この文献は、アスペクト比４：３の信号からアスペクト比１６：９の画像に変換すると共に、まずインターレース走査の原信号をノンインターレース走査の信号（１フィールドの走査線数を約２倍にする）に変換して、きめの細かさを実現し、さらにこのノンインターレース走査の信号をインターレース走査の信号に再変換し、走査線の形態をハイビジョン信号に近づけるのであり、この時、特にフィールド間の画像が正確なインターレース関係になるように画像信号を生成する技術について開示している。

しかし、この特許文献２では、ノンインターレース走査信号をインターレース走査信号に変換する部分では、縦方向の走査線間隔が均一である場合にしか対応していないため、前記したような、アスペクト変換の画面歪を減少させるために画面の縦方向の拡大率を中央付近と上下の端で異ならせるような例には適用できない問題点を有している。

図５は、画面上で縦方向の拡大率が均一でない場合に、ノンインターレース走査信号からインターレース走査信号を生成する場合の一般的な例を示したものである。
同図の縦方向に並んだ丸印は、夫々フィールドを構成する画像信号中のライン信号を表している。なお、煩雑を避けるために一部のライン信号のみを表示してある。
同図のａ、ｂはノンインターレス走査の入力画像信号の各フィールドを示しており、ライン信号は等間隔に並んでいる。この信号から縦方向の拡大率を部分的に異ならせ、そのためにライン信号の間隔が非等間隔となるインターレース走査の出力画像信号ｃ、ｄを生成することとする。

同図で、インターレース走査の一方のフィールドｃを構成するライン信号はフィールドａから次のように生成される。
まずフィールドｃのライン信号「１」がフィールドａのライン信号［１］と同じ位置に生成され、次いで画面上部の拡大（または縮小）倍率によって求まる倍率係数Ｋ１（４０）から決まる位置にｃのライン信号［２］が、図示したようにフィールドａのライン信号［２］と［３］との合成によって新たに生成される。
以下同様に、倍率係数Ｋ２（３６）を使って「３」が生成され、続いて倍率係数Ｋ３（３２）を使って「４」が、倍率係数Ｋ４（２８）を使って「５」が夫々生成される。

一方、インターレース走査の他方のフィールドｄでは、最初のライン信号「１」は、倍率係数Ｋ０（２０）で決まる位置に、図示したようにフィールドｂのライン信号［１］と［２］との合成によって新たに生成される。このＫ０は前記倍率係数Ｋ１（４０）の１／２で、この値がフィールドｃとｄとをインターレース走査関係にするためのオフセット値である。
以後は図示したように、フィールドｃで用いた倍率係数と同じ値を順次使用してライン信号「２」以降が生成される。こうしてノンインターレース走査信号ａ、ｂから、縦方向の拡大率が均一でないインターレース走査信号ｃ、ｄが生成される。
なお、本図の説明で用いている倍率係数の値や各ライン信号が生成される位置、生成の方法等についての詳細は後述する。
特許第２７５９７２７号公報 特開平７−９５５４０号公報

図５で説明したインターレース走査信号を生成する方法の場合、同図から分かるように、フィールドｄの各ライン信号がフィールドｃのライン信号のちょうど中間位置に配置されない場合が生じている。このことはインターレース画面として正しく補間されていないことを表している。この原因は、フィールドｄのライン信号を生成する時に使用する倍率係数にフィールドｃと同じ値のものを用いているからである。

本発明は、このような従来の問題点に鑑みなされたものであり、画面上で縦方向の拡大率が均一でない場合に、ノンインターレース走査信号から正確なインターレース走査が行える補間信号を生成する画像信号処理回路を提供することを目的とするものである。

本発明は、上記課題を解決する手段として以下に記載の構成からなる。
ノンインターレース走査の画像信号をインターレース走査の画像信号に変換する画像信号処理回路において、
前記インターレース走査の画像信号の第１のフィールドの各ライン信号間の表示画面上における各距離を、その各距離のうちの一部が異なる距離となるように定めるＫｎ（但し、ｎは１ずつ増加する自然数）としたとき、前記インターレース走査の画像信号の第２のフィールドの各ライン信号間の表示画面上における、前記Ｋｎに対応する距離を（Ｋｎ＋Ｋ（ｎ−１））／２とするとともに、
これらの距離によって表示画面上における垂直方向の位置が定まる前記第１及び第２のフィールドの各ライン信号の前記位置と前記表示画面上における垂直方向の距離が近い順に前記ノンインターレース走査の画像信号における２つのライン信号を選択し、この選択した２つのライン信号を用いた直線補間によって、前記第１及び第２のフィールドの各ライン信号を生成する補間手段
を備えたことを特徴とする画像信号処理回路。

本発明の画像信号処理回路は、画面上で縦方向の拡大率が均一でない状態で、ノンインターレース走査信号からインターレース走査信号を生成するにあたり、小さな回路規模と簡単な制御手段で正確な補間信号を生成することができるので、４：３から１６：９へのアスペクト比変換において、画像歪の少ないハイビジョン相当のインターレース信号を得ることが可能となる効果がある。

以下、本発明の画像信号処理回路の実施形態につき、好ましい実施例により図面を参照して説明する。
なお、前述の横方向の拡大に関しては、本発明の主体であるインターレース走査のライン信号生成とは直接関係がないので、本実施例では簡略化のため説明を省略する。

図１は、本実施例においてノンインターレース走査信号からインターレース走査信号を生成する動作を示す図、図２はインターレース走査信号を生成する回路のブロック図、図３は図２中の補間フィルタの具体的な構成を示すブロック図である。

図１において、縦方向に並んだ丸印は、夫々フィールドを構成する画像信号中のライン信号を表している。なお、煩雑を避けるために一部のライン信号のみを表示してある。
同図のａ、ｂはノンインターレス走査の入力画像信号の各フィールドを示しており、ライン信号は等間隔に並んでいる。本実施例では、この信号から縦方向の拡大率を部分的に異ならせ、そのためにライン信号の間隔が非等間隔となるインターレース走査の出力画像信号ｃ、ｄが正しく補間された状態で生成されるようにするものである。
同図で、インターレース走査の一方のフィールドｃを構成するライン信号はフィールドａから次のように生成される。
まずフィールドｃのライン信号「１」がフィールドａのライン信号［１］と同じ位置に生成され、次いで画面上部の拡大（または縮小）倍率によって求まる倍率係数Ｋ１（４０）から決まる位置にｃのライン信号［２］が、図示したようにフィールドａのライン信号［２］と［３］との合成によって新たに生成される。
以下同様に、倍率係数Ｋ２（３６）を使って「３」が生成され、続いて倍率係数Ｋ３（３２）を使って「４」が、倍率係数Ｋ４（２８）を使って「５」が夫々生成される。なお、ここまでは、背景技術の項で説明した従来の一般的な方法と同一である。

ここで、本実施例で使っている倍率係数の値と各ライン信号が補間により生成される位置について説明する。なお、生成される位置とは、補間で出来たライン信号の画像成分の重心位置をさすものである。
本実施例では、入力信号の各ライン信号の間隔を３２とし、この数値を基準に倍率係数を設定している。なお、この３２の値は、入力ノンインターレース走査信号の２ライン信号間を３２分割し、新たにライン補間によって生成するインターレース走査のライン信号を、この１／３２の間隔上の位置に生成させることを表している。すなわち、ライン補間の位置の精細度に関係する数値で設計者が任意に決める値である。
したがって、本実施例では画面の縦方向の拡大（縮小）倍率と倍率係数Ｋｎ（ｎ＝１、２、・・）の関係は次の通りである。
倍率係数Ｋｎ＝３２×（１／倍率）
例えば、倍率が４／５（＝縮小）の時の倍率係数は、「３２×５／４＝４０」となる。図１、図５で使われる倍率係数の値は、このようにして決められている。なお、拡大（縮小）倍率は画面上の縦方向の一部を伸張（縮小）させるもので、位置と変化量は画像の歪を補正する目的で設計者が任意に決める事項である。

次に、生成されるライン信号の位置について図１を用いて説明する。例えば、フィールドｃのライン信号「５」の位置は次のようになる。
ライン信号［５］の位置＝（Ｋ１＋Ｋ２＋Ｋ３＋Ｋ４）＝１３６
この値は、ライン信号の間隔では １３６／３２＝４＋８／３２ となり、この位置の信号の生成はフィールドａの最も近いライン信号を用いて補間により、同図の破線で示したようにフィールドａのライン「５」から２４／３２と、同じく「６」から８／３２の信号成分を使って合成し生成する。フィールドｃのほかのライン信号も同様に生成される。
なお、本実施例では図示したように、新しいライン信号は２点間の直線補間で生成しているが、これに限ることなく、例えば画像成分の精度を高めるために４ライン以上を用いる構成としても良い。ただし、この場合にも生成された画像の補間の重心位置が変わらないように、使用するラインの画像成分を適正配分する必要がある。

次に、フィールドｄのライン信号の生成について説明する。本発明では、このフィールドｄのライン信号の生成が最も特徴を有している部分である。
本実施例によるフィールドｄの倍率係数は、フィールドｃで用いた倍率係数と同一のものを使い、演算によって求めたものを用いている。すなわち、図１において、フィールドｄの倍率係数Ｋｎ’は、
倍率係数Ｋｎ’＝（Ｋｎ＋Ｋ（ｎ−１））／２
（ただし、Ｋｎはフィールドｃと同一の倍率係数、Ｋ（ｎ−１）はその１データ前の倍率係数である。また、Ｋ１’については、Ｋ１の１／２としている。）
この倍率係数Ｋｎ’を用いて生成したのが、同図のフィールドｄのライン信号である。この図を見ると、フィールドｄの各ライン信号の位置は、フィールドｃのライン信号の中間位置になっていることが分かる。

次に、上記のインターレース走査のフィールドｃ、ｄを生成する回路構成について、図２、図３を用いて説明する。
図２において、ノンインターレース走査の入力画像信号は、画像メモリ１に入力される。この画像メモリ１は、１ないし２フィールド分の蓄積容量を持ったメモリである。画像メモリ１に入力され、蓄積された画像信号は、次に読み出しアドレスに応じて、指定されたライン信号１とその直後のライン信号２が読み出され、補間フィルタ２に供給される。
補間フィルタ２は、内部が図３に示すごとく構成されており、入力のライン信号１は、乗算回路２１の一方に接続され、他方には、補間係数発生回路３から供給される補間係数１が接続される。同様に入力のライン信号２は、乗算回路２２の一方に接続され、他方には、補間係数発生回路３から供給される補間係数２が接続される。夫々の乗算回路の出力は、次の加算回路２３に供給され、ここで両信号は加算されて新たなライン信号が生成される。このライン信号は出力画像信号として外部に出力される。
上記読み出しアドレスと補間係数発生回路３および補間係数１、２については後述する。

次に、同図のノンリニア係数発生回路６と補間アドレス生成部５の動作を説明する。
ノンリニア係数発生回路６は、画面を縦方向に拡大（縮小）する量を決める係数を発生させる部分である。この部分は、アスペクト比４：３を１６：９にする場合に、縦方向について、前記図４で説明した画面歪が少なく見えるように、あらかじめライン信号を生成するための１画面分の倍率係数データがＲＯＭやプログラム等に保存されているものを読み出すことで行われる。
ノンリニア係数発生回路６で発生した倍率係数は、次に補間アドレス生成部５に供給され、ここでフィールド毎に異なる値の倍率係数になる。
まずフィルドｃを生成する場合は、補間アドレス生成部５内の切換え回路５４は上側に接続されて、ノンリニア係数発生回路６からの倍率係数はそのままアドレス加算回路４に供給される。

次いで、フィルドｄを生成する場合は、切換え回路５４は下側に接続されるが、ここに接続される倍率係数は次のように作成される。
前記ノンリニア係数発生回路６から供給された倍率係数は、遅延回路５１を経由した倍率係数と加算回路５２で両者が加算される。遅延回路５１は１ライン分の時間を遅延する回路であり、したがって、ここでは現時点の倍率係数と１データ前の倍率係数とが加算されることになる。次の１／２演算回路５３は、加算によって２倍になった倍率係数値を戻す部分である。
なお、フィールドの最初の倍率係数を求める場合には、１データ前の倍率係数としてリセットによるＯを入れて演算しても良いし、最初の倍率係数の１／２としても良い。
このようにして作成された２つの倍率係数は、フィールドパルスにより、フィールドｃとフィールドｄを作成する時とで交互に選択されアドレス加算回路４に供給される。

アドレス加算回路４は、フィールドの始めにリセットパルスでリセットをし、前記補間アドレス生成部５から供給される倍率係数を順次加算（積算）するもので、この出力は図１で説明した新たに生成するライン信号の位置を示すアドレスとなる。次いで、この加算された倍率係数は補間係数発生回路３に供給される。
補間係数発生回路３では、この加算された倍率係数を用いて、前記読み出しアドレスと補間係数１、２が次のように作成される。
読み出しアドレス＝「加算された倍率係数／３２」の整数部分
補間係数１＝（３２−（加算された倍率係数−読み出しアドレス））／３２
補間係数２＝（加算された倍率係数−読み出しアドレス）／３２
上記のこれらの関係は、前記図１の説明で述べた通りである。
なお、本実施例では、入力信号のライン信号間隔を３２として、これに基づいて倍率係数を設定しているが、この数値に限ることなく、任意の値を用いることが出来る。

以上詳述した構成の実施例において、画面上で縦方向の拡大率が均一でない状態で、ノンインターレース走査信号から正確に補間されたインターレース走査信号を生成することができる。

本発明によるインターレース走査信号を生成する動作を示す図である。 インターレース走査信号を生成する回路のブロック図である。 図２中の補間フィルタの具体的な構成を示すブロック図である。 アスペクト変換における画像の歪状態を示した図である。 従来の方法でインターレース走査信号を生成する動作を示す図である。

符号の説明

１ 画像メモリ
２ 補間フィルタ
３ 補間係数発生回路
４ アドレス加算回路
５ 補間アドレス生成部
６ ノンリニア係数発生回路
２１ 乗算回路
２２ 乗算回路
２３ 加算回路
５１ １ライン分遅延回路
５２ 加算回路
５３ １／２演算回路
５４ 切換え回路

Claims (1)

1. ノンインターレース走査の画像信号をインターレース走査の画像信号に変換する画像信号処理回路において、
   前記インターレース走査の画像信号の第１のフィールドの各ライン信号間の表示画面上における各距離を、その各距離のうちの一部が異なる距離となるように定めるＫｎ（但し、ｎは１ずつ増加する自然数）としたとき、前記インターレース走査の画像信号の第２のフィールドの各ライン信号間の表示画面上における、前記Ｋｎに対応する距離を（Ｋｎ＋Ｋ（ｎ−１））／２とするとともに、
   これらの距離によって表示画面上における垂直方向の位置が定まる前記第１及び第２のフィールドの各ライン信号の前記位置と前記表示画面上における垂直方向の距離が近い順に前記ノンインターレース走査の画像信号における２つのライン信号を選択し、この選択した２つのライン信号を用いた直線補間によって、前記第１及び第２のフィールドの各ライン信号を生成する補間手段
   を備えたことを特徴とする画像信号処理回路。

Images