JP2005311526A - 映像出力装置、および映像出力方法 - Google Patents

映像出力装置、および映像出力方法 Download PDF

Info

Publication number
JP2005311526A
JP2005311526A JP2004123229A JP2004123229A JP2005311526A JP 2005311526 A JP2005311526 A JP 2005311526A JP 2004123229 A JP2004123229 A JP 2004123229A JP 2004123229 A JP2004123229 A JP 2004123229A JP 2005311526 A JP2005311526 A JP 2005311526A
Authority
JP
Japan
Prior art keywords
signal
image
frame
frame image
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004123229A
Other languages
English (en)
Inventor
Hiroshi Yanai
弘志 谷内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004123229A priority Critical patent/JP2005311526A/ja
Publication of JP2005311526A publication Critical patent/JP2005311526A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 動画から静止画への移行時、及び静止画から動画への移行時のフレーム画像信号におけるノイズが低減され、且つ、連続静止画のフレーム画像信号においてもノイズを十分に低減することができる映像出力装置を提供する。
【解決手段】 1つのフィールド画像信号から変換されたフレーム画像信号をフレームメモリに取り込み、前後のフレーム画像間において画素の動画・静止画の判定を行い、静止画である場合には、この前後のフレーム画像信号の画素データを用いて処理対象画素の信号のノイズを抑える演算処理を施す構成とした。
【選択図】 図1

Description

本発明は、インターレース方式によるフィールド画像信号をプログレッシブ方式によるフレーム画像信号に変換する映像出力装置、および映像出力方法に関する。
インターレース方式によるフィールド画像信号からプログレッシブ方式によるフレーム画像信号への変換は、各フィールド画像毎に、上下方向に隣接するライン間にさらにもう一つのライン(以下、補間ラインと称す。)を補間することにより行われている。この補間方法としては、例えば、同一フィールド画像内のラインを1ライン表示時間分だけ遅らせて補間する方法や、同一フィールド画像内の上下方向に隣接する2つのラインを用いて線形補間する方法、処理対象のフィールド画像の前と後のフィールド画像を用いて補間する方法等が従来から提案されている。
以下、インターレース方式によるフィールド画像信号をプログレッシブ方式によるフレーム画像信号に変換する従来の映像出力装置の一例について、図7〜図9を用いて説明する。
図7は、上記従来の映像出力装置の構成を示すブロック図である。図7に示すように、上記従来の映像出力装置は、補間される画素(補間ライン上の画素)が静止画であるかまたは動画であるかを判定し、静止画の場合には前と後のフィールド画像上の補間される画素に対応する画素の画素データを平均値化し、動画の場合には同一フィールド画像内の上下方向に隣接する2つのライン上の補間される画素に対応する画素データを平均値化することにより補間ラインの信号を生成して、インターレース方式によるフィールド画像信号をプログレッシブ方式によるフレーム画像信号に変換している。さらに、この装置は、処理対象のフィールド画像の画素が静止画であるのか動画であるのかについても判定し、静止画の場合には、その画素の画素データと2つ前のフィールド画像上のその画素に対応する画素の画素データを平均値化することにより静止画のノイズ低減を図っている(例えば、特許文献1参照。)。
即ち、フィールドメモリ1、2、3において、インターレース方式によるフィールド画像信号であるインターレース信号S0を順次1フィールド時間分ずつ遅延させ、連続する4つのフィールドのインターレース信号S1、S2、S3、S4を生成し、これらの信号を基にインターレース信号S2に対する補間ラインの信号を生成して、インターレース信号S2をプログレッシブ方式によるフレーム画像信号であるプログレッシブ信号S11に変換する。
図8は、上記従来の映像出力装置の各信号のタイミングチャートを示す図であり、インターレース信号の奇数フィールドは、1、3、・・・、L+1、L+3、・・・の奇数ラインで構成され、偶数フィールドは、2、4、・・・、L、L+2、・・・の偶数ラインで構成されている。また、HDは水平同期信号である。
図7において、補間処理部4は、ラインメモリ5により処理対象のフィールド画像信号であるインターレース信号S2を1ライン遅延させた信号S5、及びインターレース信号S1、S2、S3の4つの信号を入力とし、動画静止画判定部9の判定結果S12に従う補間処理を行い、補間ラインの信号S6を出力する。つまり、判定の結果、補間される画素、すなわち、補間ライン上の画素が静止画の場合には、処理対象のフィールド画像信号である信号S2の、前と後のフィールド画像信号である信号S1と信号S3上の補間される画素に対応する画素の画素データを平均値化し、動画の場合には、同一フィールド画像内の補間ラインに隣接する上下ラインの信号である信号S2と信号S5の補間される画素に対応する画素の画素データを平均値化して信号S6を生成する。
ラインメモリ6は、信号S6を入力とし、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして信号S6を2分の1に圧縮し、フレーム画像信号であるプログレッシブ信号、用の信号S7を出力する。
後述するように、動画静止画判定部9は、補間される画素が静止画であるのか動画であるのかを判定し、その判定結果S12を補間処理部4に通知するとともに、処理対象のフィールド画像信号であるインターレース信号S2上の画素についても静止画であるのか動画であるのかを判定し、その判定結果S14を雑音低減処理部10に通知する。
雑音低減処理部10は、処理対象のフィールド画像信号であるインターレース信号S2と、この処理対象のフィールド画像信号の2つ前のフィールド画像信号であるインターレース信号S4を入力とし、動画静止画判定部9の判定結果S14に従う演算処理を行い、処理対象のフィールド画像信号であるインターレース信号S2に元々存在するライン位置に相当する信号S8を出力する。つまり、判定の結果、処理対象のフィールド画像信号である信号S2上の現在の処理対象画素が静止画の場合には、該処理対象画素の画素データと2つ前のフィールド画像信号S4上の該処理対象画素に対応する画素の画素データを平均値化し、動画の場合には、該処理対象画素の画素データ信号S2をそのまま出力することにより、信号S8を生成する。
ラインメモリ7は、信号S8を入力とし、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして信号S8を2分の1に圧縮し、フレーム画像信号であるプログレッシブ信号、用の信号S9を出力する。
切り替え信号発生部8は、プログレッシブ信号の1ラインに相当する時間で変化する信号S10を出力し、信号S7と信号S9を交互に切り替え、フレーム画像信号であるプログレッシブ信号S11を出力する。
次に、動画静止画判定部9における判定方法について、図9を用いて説明する。
図9は、動画静止画判定部9において比較する画素の位置関係を示す図である。図9においてN+1、N、N−1、N−2はフィールド番号であり、Pa、Pb、Pc、Pd、Peはインターレース信号の原画素である。ここでは、Nフィールドが処理対象のフィールド画像であり、Pcが現在の処理対象画素、Pxが補間される画素であるものとして説明する。
動画静止画判定部9は、処理対象のNフィールド画像の前と後のフィールド画像である(N−1)フィールド画像と(N+1)フィールド画像上の補間される画素Pxに対応する画素Pb、Peの画素データの差分値を基に、補間される画素Pxが静止画であるのか動画であるのかの判定を行う。
さらに、動画静止画判定部9は、処理対象のNフィールド画像内の現在の処理対象画素Pcの画素データと、2つ前のフィールド画像である(N−2)フィールド画像上の処理対象画素Pcに対応する画素Paの画素データの差分値を基に、処理対象画素Pcが静止画であるのか動画であるのかの判定を行う。
特開2002−16822号公報
このように、従来の映像出力装置は、処理対象のフィールド画像の画素が静止画であるか否かについても判定を行い、静止画の場合には、処理対象画素の画素データと2つ前のフィールド画像上の処理対象画素に対応する画素の画素データを平均値化することにより静止画のノイズ低減を図っていた。
しかしながら、このような従来の映像出力装置では、処理対象のフィールド画像の画素が静止画であるか否かの判定に用いる画素の時間差が2フィールド分あるため、動画から静止画への移行時、および静止画から動画への移行時に、十分にノイズを低減できないという問題があった。
また、フィールドメモリが3個必要となるため、回路規模が大きくなるという問題があった。
本発明は、上記のような従来の問題に鑑みて為されたものであり、動画から静止画への移行時、及び静止画から動画への移行時のフレーム画像信号におけるノイズを低減し、且つ、静止画のフレーム画像信号においてもノイズを十分に低減することのできる映像出力装置、および映像出力方法を提供することを目的とする。
また、本発明は、装置の回路規模を削減することのできる映像出力装置、および映像出力方法を提供することを目的とする。
本発明の請求項1に記載の映像出力装置は、インターレース方式によるフィールド画像信号をプログレッシブ方式によるフレーム画像信号に変換する映像出力装置であって、処理対象のフィールド画像信号の画像データを用いて演算を行うことにより、補間ラインの信号を生成する補間手段と、前記処理対象のフィールド画像の信号をラインメモリに入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして出力する第1の圧縮手段と、前記補間ラインの信号をラインメモリに入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして出力する第2の圧縮手段と、前記第1および第2の圧縮手段により出力される信号を用いて生成したフレーム画像信号をフレームメモリに入力し、前後のフレーム画像信号間での画素データの差分値により、処理対象のフレーム画像の画素が静止画であるか否かを判定する動画静止画判定手段と、前記判定が静止画である場合には、前後のフレーム画像信号の画素データを用いてその画素に対しノイズを抑える演算処理を施す雑音低減手段とを備えたことを特徴とするものである。
本発明の請求項2に記載の映像出力装置は、インターレース方式によるフィールド画像信号をプログレッシブ方式によるフレーム画像信号に変換する映像出力装置であって、処理対象のフィールド画像信号の画像データを用いて演算を行うことにより、補間ラインの信号を生成する補間手段と、前記処理対象のフィールド画像の信号をラインメモリに入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして出力する第1の圧縮手段と、前記補間ラインの信号をラインメモリに入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして出力する第2の圧縮手段と、出力されるフレーム画像信号をフレームメモリへ入力し1フレーム時間遅らせて出力し、この出力信号と、前記第1および第2の圧縮手段により出力される信号を用いて生成した処理対象のフレーム画像信号間の差分信号を出力する第1の演算手段と、前記第1の演算手段よりの差分信号を非線形処理する非線形処理手段と、前記非線形処理手段の出力と前記処理対象のフレーム画像信号との間の差分信号を出力する第2の演算手段とを備えたことを特徴とするものである。
本発明の請求項3に記載の映像出力方法は、インターレース方式によるフィールド画像信号をプログレッシブ方式によるフレーム画像信号に変換する映像出力方法であって、処理対象のフィールド画像信号の画像データを用いて演算を行うことにより、補間ラインの信号を生成する補間工程と、前記処理対象のフィールド画像の信号をラインメモリに入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして出力する第1の圧縮工程と、前記補間ラインの信号をラインメモリに入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして出力する第2の圧縮工程と、前記第1および第2の圧縮工程で出力される信号を用いて生成したフレーム画像信号をフレームメモリに入力し、前後のフレーム画像信号間での画素データの差分値により、処理対象のフレーム画像の画素が静止画であるか否かを判定する判定工程と、前記判定工程の結果が静止画である場合には、前後のフレーム画像信号の画素データを用いてその画素に対しノイズを抑える演算処理を施す雑音低減工程とを備えたことを特徴とするものである。
本発明の請求項4に記載の映像出力方法は、インターレース方式によるフィールド画像信号をプログレッシブ方式によるフレーム画像信号に変換する映像出力方法であって、処理対象のフィールド画像信号の画像データを用いて演算を行うことにより、補間ラインの信号を生成する補間工程と、前記処理対象のフィールド画像の信号をラインメモリに入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして出力する第1の圧縮工程と、前記補間ラインの信号をラインメモリに入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして出力する第2の圧縮工程と、出力されるフレーム画像信号をフレームメモリへ入力し1フレーム時間遅らせて出力し、この出力信号と、前記第1および第2の圧縮工程で出力される信号を用いて生成した処理対象のフレーム画像信号間の差分信号をとる第1の演算工程と、前記第1の演算工程よりの差分信号を非線形処理する非線形処理工程と、前記非線形処理工程の出力と前記処理対象のフレーム画像信号との間の差分信号を出力する第2の演算工程とを備えたことを特徴とするものである。
このように、本発明によれば、処理対象のフィールド画像のみから補間するラインを作成することにより、プログレッシブ方式のフレーム画像信号を生成し、このフレーム画像信号をフレームメモリに取り込み、前後のフレーム画像信号間において画素の動画・静止画の判定を行い、処理対象画素が静止画である場合にはノイズを抑える演算処理を施すようにしたので、判定に用いる画素の時間差が1フィールドのみで小さく、動画から静止画への移行時、及び静止画から動画への移行時のフレーム画像信号におけるノイズを低減し、且つ、連続静止画の場合においてもノイズを十分に低減することができる。
また、本発明によれば、処理対象のフィールド画像のみから補間するラインを作成することにより、プログレッシブ方式のフレーム画像信号を生成し、このフレーム画像信号をフレームメモリに取り込み、前後のフレーム画像信号間の差分信号を非線形処理し、この非線形処理後の信号と処理対象のフレーム画像信号との間の差分信号を出力信号とするようにしたので、非線形処理に用いる画素の時間差が1フィールドのみで小さく、動画から静止画への移行時、及び静止画から動画への移行時のフレーム画像信号におけるノイズを低減し、且つ、連続静止画の場合においてもノイズを十分に低減することができる。
また、本発明によれば、従来例に比べ、フレームメモリが1個追加となるが、フィールドメモリを3個削減でき、回路規模を小さくすることができる。
以下、本発明の実施の形態について図面を用いて説明する。なお、ここで示す実施の形態はあくまでも一例であって、本発明は必ずしも以下の実施の形態に限定されるものではない。
(実施の形態1)
図1は、本発明の実施の形態1による映像出力装置の構成を示すブロック図である。
図1に示すように、本実施の形態1による映像出力装置は、インターレース方式によるフィールド画像信号S2を入力とし、補間ラインの画像信号S6を生成する補間処理部4と、フィールド画像信号を1ライン時間ずつ遅らせるラインメモリ5と、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして画像信号を圧縮するラインメモリ6、7と、プログレッシブ信号の1ラインに相当する時間で変化する信号S10を出力する切り替え信号発生部8と、処理対象のフレーム画像の画素が静止画であるか否かを判定する動画静止画判定部9と、静止画である場合には、前後のフレーム画像信号の画素データを用いてその画素に対しノイズを抑える演算処理を施す雑音低減処理部10と、フレームメモリ12とにより構成されている。
以下、上記のように構成された本実施の形態1による映像出力装置の動作について、図1〜図4を参照しながら説明する。
図2は、上記映像出力装置の各信号のタイミングチャートを示す図であり、インターレース信号の奇数フィールドは、1、3、・・・、L+1、L+3、・・・の奇数ラインで構成され、偶数フィールドは、2、4、・・・、L、L+2、・・・の偶数ラインで構成されている。HDは水平同期信号である。
図1に示すように、本実施の形態1による映像出力装置は、まず、インターレース方式によるフィールド画像信号であるインターレース信号S2と、S2を1ライン時間分ずつ遅延させた信号S5により、補間するラインの信号S6を生成し、インターレース信号S2をプログレッシブ方式によるフレーム画像信号であるプログレッシブ信号S11に変換する。
より詳細には、補間処理部4、および図示しない制御手段は、インターレース方式によるフィールド画像信号であるインターレース信号S2を1ライン時間分ずつ遅延させたS5を得、これらのフィールド画像信号である信号S2、S5の画素データを用いて演算を行うことにより、補間ラインの信号S6を出力する。
補間処理部4においては、同一フィールド画像内の補間ラインに隣接する上下ラインの信号である信号S2と信号S5、の補間される画素に対応する画素の画素データを平均値化して補間ラインの信号S6を生成する。
この補間ラインの信号S6はラインメモリ6に入力される。図示しない制御手段は、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにしてラインメモリ6に対する信号の入出力を制御する。そのため、ラインメモリ6に入力される信号S6は2分の1に圧縮され、図2に示すタイミングで、フレーム画像信号であるプログレッシブ信号用の信号S7となって出力される。
また、インターレース信号S2はラインメモリ7に入力される。図示しない制御手段は、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにしてラインメモリ7に対する信号の入出力を制御する。そのため、ラインメモリ7に入力される信号S2は2分の1に圧縮され、図2に示すタイミングで、フレーム画像信号であるプログレッシブ信号用の信号S9となって出力される。
また、切り替え信号発生部8、動画静止画判定部9、雑音低減処理部10、及び図示しない制御手段は、生成したフレーム画像信号である信号S11をフレームメモリ12に入力し、前後のフレーム画像信号間での画素データの差分値により、処理対象のフレーム画像の画素が静止画であるのか動画であるのかを判定し、静止画である場合には、前後のフレーム画像信号の画素データを用いてその画素に対しノイズを抑える演算処理を施す。
詳細には、切り替え信号発生部8は、プログレッシブ信号の1ラインに相当する時間で変化する信号S10を出力し、信号S7と信号S9を交互に切り替え、フレーム画像信号であるプログレッシブ信号S11を出力する。
図2に示すように、プログレッシブ信号の1ラインに相当する時間で変化する信号S10のタイミングで信号S7と信号S9を交互に切り替えたとき、フレーム画像信号が出力されるように、ラインメモリ6、7の出力が制御されている。
動画静止画判定部9は、後述するように、処理対象のフレーム画像信号であるプログレッシブ信号S11と、フレームメモリ12により信号S11を1フレーム時間分遅延させたプログレッシブ信号S12の画素データを演算して、処理対象のフレーム画像である信号S1、内の現在の処理対象画素が静止画であるのか動画であるのかの判定を行い、その判定結果S13を雑音低減処理部10へ通知する。雑音低減処理部10は、処理対象のフレーム画像信号である信号S11と、この処理対象のフレーム画像の1フレーム前のフレーム画像の信号である信号S12を入力とし、動画静止画判定部9による判定結果S13に従い、処理対象画素が静止画の場合には、該処理対象画素の画素データと1フレーム前のフレーム画像上の該処理対象画素に対応する画素の画素データを平均値化し、動画の場合には、該処理対象画素の信号である信号S11をそのまま出力することにより、フレーム画像信号であるプログレッシブ信号S14を生成する。
次に、本実施の形態1による映像出力装置の映像出力方法について説明する。なお、当該映像出力装置は図示しない制御手段により全体の動作が管理されているものとする。
補間処理部4へ、ラインメモリ5により処理対象のフィールド画像信号であるインターレース信号S2を1ライン遅延させた信号S5、及びインターレース信号S2の2つの信号を入力し、補間ラインの信号S6を生成する。補間ラインの信号S6をラインメモリ6に入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして、図2に示すタイミングで信号S7を出力する。
また、処理対象のフィールド画像信号であるインターレース信号S2をラインメモリ7に入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして、図2に示すタイミングで信号S9を出力する。
そして、切り替え信号発生部8により、信号S7と信号S9を交互に切り替え、フレーム画像信号であるプログレッシブ信号S11を出力する。
次に、フレーム画像信号であるプログレッシブ信号S11を、フレームメモリ12に取り込み、処理対象のフレーム画像の1フレーム前のフレーム画像の信号であるプログレッシブ信号S12を生成し、この前後のフレーム画像信号である信号S11と信号S12、を動画静止画判定部9へ入力し、処理対象のフレーム画像内の現在の処理対象画素が静止画であるのか動画であるのかを判定させ、雑音低減処理部10へその判定結果S13を通知させる。また、雑音低減処理部10へ上記前後のフレーム画像信号を入力し、動画静止画判定部9による判定結果S13に従う演算処理を行わせ、フレーム画像信号であるプログレッシブ信号S14を出力させる。
次に、補間処理部4における補間方法について、図3を用いて説明する。
図3は、補間処理部4において補間する画素の位置関係を示す図である。図3において、Nはフィールド番号であり、Pc、Pdはインターレース信号の原画素である。ここでは、Pxが補間される画素であり、上下のラインの画素Pc、Pdの画素データを平均値化して、Pxが補間される。
次に、動画静止画判定部9における判定方法について、図4を用いて説明する。
図4は、動画静止画判定部9において比較する画素の位置関係を示す図である。図4においてM、M−1はフレーム番号であり、ここでは、Mフレーム画像が処理対象のフレーム画像であり、Pb、Pc、Pdがインターレース信号に元々あった画素、Pxが補間された画素であるものとして説明する。
動画静止画判定部9は、処理対象のMフレーム画像内の現在の処理対象画素の画素データと、1つ前のフレーム画像である(M−1)フレーム画像上の現在の処理対象画素に対応する画素の画素データとの差分値の絶対値を求め、この値が所定の閾値を越えると動画と判定し、所定の閾値以下であれば静止画と判定する。例えば、現在の処理対象画素がPxである場合には、この画素Pxの画素データと、(M−1)フレーム画像の画素Pxに対応する画素Pbの画素データの差分値の絶対値を求める。
このように、本実施の形態1による映像出力装置、及び映像出力方法では、同一フィールド画像内の補間ラインに隣接する上下ラインの画素データを平均値化して補間ラインの信号を生成し、そしてプログレッシブ方式のフレーム画像信号を作成し、このフレーム画像信号をフレームメモリに取り込み、処理対象画素の画素データと、1つ前のフレーム画像上の処理対象画素と同位置の画素の画素データとの差分値を用いて、処理対象画素が静止画であるのか、動画であるのかを判定し、処理対象画素が静止画である場合にはノイズを抑える演算処理を施すようにしたので、前後フレーム画像、実際上は前後フィールド画像に属する画素の画素データを用いて動画静止画の判定を行うことで、動画静止画の判定に用いる画素の時間差が1フィールドで小さく、動画から静止画へ、及び静止画から動画へ移行する際に生成されるフレーム画像信号のノイズを低減することができる。また、連続静止画の場合に生成されたフレーム画像信号においても、前後フィールド画像に属する画素の画素データを用いて雑音軽減を施すことによりノイズを十分に低減することができる。
さらに、動画静止画の判定を行うための1個のフレームメモリを追加するようにしたが、従来の装置に比べ、補間信号の生成及び動画静止画の判定を行うための、フィールド画像信号を1フィールドずつ遅延させる3個のフィールドメモリを不要のため削除することができるので、装置の回路規模を削減することができる。
(実施の形態2)
図5は、本発明の実施の形態2による映像出力装置の構成を示すブロック図である。
本実施の形態2では、非線形処理部13は、処理対象のフレーム画像信号と、1フレーム前のフレーム画像信号間の差分信号に対して非線形処理を行うものである。なお、前述した実施の形態1と同じ構成を有する部材には同一の符号を付して、説明を省略する。
次に、上記のように構成された本実施の形態2による映像出力装置の動作について、図5、図6を参照しながら説明する。
図5において、切り替え信号発生部8、非線形処理部13、信号S11と信号S12の差分をとる演算部14、信号S11と信号S17の差分をとる演算部15、および図示しない制御手段は、出力されるフレーム画像信号である信号S14を、フレームメモリ12へ入力し1フレーム時間遅らせて出力し、この出力信号S12と処理対象のフレーム画像信号であるプログレッシブ信号S11との間の差分信号を非線形処理し、この非線形処理後の信号S17とプログレッシブ信号S11との間の差分信号S14を出力するように構成されている。
つまり、切り替え信号発生部8は、上述したように、信号S7と信号S9を交互に切り替え、フレーム画像信号であるプログレッシブ信号S11を出力する。
フレームメモリ12は、出力信号であるプログレッシブ信号S14を入力とし、このプログレッシブ信号S14を1フレーム時間分遅延させたプログレッシブ信号S12、すなわち、処理対象のフレーム画像信号であるプログレッシブ信号S11の1フレーム前のフレーム画像信号、を出力する。
処理対象のフレーム画像信号である信号S11と、1フレーム前のフレーム画像信号である信号S12の画素データの差分をとり、この差分信号S16を非線形処理部13の入力とする。図6に、非線形処理部13の入出力の特性例を示す。差分信号S16の値の絶対値が大きい場合、処理対象画素は動画と判断されるので、非線形処理部13は、図6に示すように、出力信号S17の値を“0”にする。一方、差分信号S16の値の絶対値が小さい場合には、処理対象画素は静止画であり、差分信号S16の値はノイズ成分であると判断されるので、非線形処理部13は、図6に示すように、差分信号S16に比例する値の信号S17を出力する。
さらに、非線形処理後の信号S17と処理対象のフレーム画像信号であるプログレッシブ信号S11との差分をとり、この差分信号であるプログレッシブ信号S14を出力する。つまり、処理対象画素が静止画の場合には、信号S17をノイズ成分に比例する値として、該処理対象画素の信号である信号S11からノイズ成分を除去した信号が出力されるようにし、動画の場合には、信号S17の値を“0”として、該処理対象画素の信号である信号S11がそのまま出力されるようにする。
次に、本映像出力装置の映像出力方法について説明する。なお、本映像出力装置は図示しない制御手段により全体の動作が管理されているものとする。
なお、フレーム画像信号であるプログレッシブ信号S11を出力するまでは、前述の実施の形態1と同じであるので、説明を省略する。
出力されるフレーム画像信号であるプログレッシブ信号S14をフレームメモリ12に取り込み、処理対象のフレーム画像信号の1フレーム前のフレーム画像信号であるプログレッシブ信号S12を生成し、この前後のフレーム画像信号である信号S11と信号S12との差分信号S16を非線形処理部13へ入力する。そして、非線形処理部13により非線形処理された信号S17と処理対象のフレーム画像信号である信号S11との差分信号を出力する。
このように、本実施の形態2による映像出力装置、及び映像出力方法によれば、プログレッシブ方式のフレーム画像信号を生成し、このフレーム画像信号をフレームメモリに取り込み、処理対象画素の画素データと、1つ前のフレーム画像上の処理対象画素と同位置の画素の画素データとの差分信号を非線形処理し、この非線形処理された信号と処理対象画素の信号との差分信号をフレーム画像信号として出力するようにしたので、前後フレーム画像、実際上は前後フィールド画像に属する画素の画素データを用いて非線形処理、即ち、動画静止画の判定を行うことで、動画静止画の判定に用いる画素の時間差が1フィールドで小さく、動画から静止画へ、及び静止画から動画へ移行する際に生成されるフレーム画像信号のノイズを低減することができる。また、連続静止画の場合に生成されたフレーム画像信号においても、前後フィールド画像に属する画素の画素データを用いて非線形処理と雑音軽減を実施することによりノイズを十分に低減することができる。
さらに、非線形処理、即ち、動画静止画の判定を行うための1個のフレームメモリを追加するようにしたが、従来の装置に比べ、補間信号の生成及び動画静止画の判定を行うための、フィールド画像信号を1フィールドずつ遅延させる3個のフィールドメモリを不要のため削除することができるので、装置の回路規模を削減することができる。
なお、本実施の形態2では、フレームメモリ12の入力をプログレッシブ信号S14として、巡回型フィルタの構成としたが、フレームメモリ12の入力をプログレッシブ信号S11から与え、非巡回型フィルタとしてもよい。
なお、本実施の形態1及び実施の形態2においては、動画静止画の判定方法の例として、画素間の差分値の絶対値を単にある閾値と比較して判定する場合について述べたが、無論、これに限るものではない。
また、補間される画素が静止画であるか動画であるかの動画静止画判定部9による判定は、処理対象のフレーム画像の前後のフレーム画像に限らず、複数のフレーム画像を用いるようにしてもよい。
また、平均値化により補間処理部4による補間処理を行う場合について述べたが、これに限らず、双一次関数等、種々の関数を適用して画素データを補間処理するようにしてもよい。
また、隣接する上下ライン上の、処理対象の画素に対応する画素の画素データを用いて補間処理を行うだけではなく、例えば、隣接する上下ライン周辺の複数のライン上の、処理対象の画素に対応する画素周辺の複数の画素の画素データを用いるようにしてもよい。
また、フレーム画像信号をフレームメモリに入力し、処理対象のフレーム画像の1フレーム前のフレーム画像を生成してこれを参照画像とし、前後のフレーム画像の画素の差分をとったが、逆に、前のフレーム画像を処理対象のフレーム画像とし、後のフレーム画像を参照画像としてもよい。
また、平均値化により雑音低減処理部10による雑音低減処理を行う場合について述べたが、これに限らず、双一次関数等、種々の関数を適用して画素データを演算処理するようにしてもよい。
また、上記の説明では、ハードウェア構成により映像出力装置を構成する場合について述べたが、これに限らず、プログラムを用いたソフトウェア処理により行うようにしてもよい。
本発明に係る映像出力装置及び映像出力方法は、動画から静止画への移行時、及び静止画から動画への移行時のフレーム画像におけるノイズを低減し、連続静止画のフレーム画像信号におけるノイズをも十分に低減することができ、さらに装置の回路規模を削減することができる効果を有するものであり、インターレース方式によるフィールド画像信号をプログレッシブ方式のフレーム画像信号に変換する映像出力装置などの用途に適用すれば、有用である。
本実施の形態1による映像出力装置の構成を示すブロック図である。 本実施の形態1による映像出力装置の各信号のタイミングチャートを示す図である。 本実施の形態1による映像出力装置の補間処理部における、補間する画素の位置関係を示す図である。 本実施の形態1による映像出力装置の動画静止画判定部における処理対象画素の判定において比較する画素の位置関係を示す図である。 本実施の形態2による映像出力装置の構成を示すブロック図である。 本実施の形態2による映像出力装置の非線形処理部の入出力の特性例を示す図である。 従来の映像出力装置の構成を示すブロック図である。 従来の映像出力装置の各信号のタイミングチャートを示す図である。 従来の映像出力装置の動画静止画判定部における補間される画素の判定、および処理対象画素の判定において比較する画素の位置関係を示す図である。
符号の説明
1、2、3 フィールドメモリ
4 補間処理部
5、6、7 ラインメモリ
8 切り替え信号発生部
9 動画静止画判定部
10 雑音低減処理部
12 フレームメモリ
13 非線形処理部
14、15 演算部

Claims (4)

  1. インターレース方式によるフィールド画像信号をプログレッシブ方式によるフレーム画像信号に変換する映像出力装置であって、
    処理対象のフィールド画像信号の画像データを用いて演算を行うことにより、補間ラインの信号を生成する補間手段と、
    前記処理対象のフィールド画像の信号をラインメモリに入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして出力する第1の圧縮手段と、
    前記補間ラインの信号をラインメモリに入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして出力する第2の圧縮手段と、
    前記第1および第2の圧縮手段により出力される信号を用いて生成したフレーム画像信号をフレームメモリに入力し、前後のフレーム画像信号間での画素データの差分値により、処理対象のフレーム画像の画素が静止画であるか否かを判定する動画静止画判定手段と、
    前記判定が静止画である場合には、前後のフレーム画像信号の画素データを用いてその画素に対しノイズを抑える演算処理を施す雑音低減手段と、を備えた、
    ことを特徴とする映像出力装置。
  2. インターレース方式によるフィールド画像信号をプログレッシブ方式によるフレーム画像信号に変換する映像出力装置であって、
    処理対象のフィールド画像信号の画像データを用いて演算を行うことにより、補間ラインの信号を生成する補間手段と、
    前記処理対象のフィールド画像の信号をラインメモリに入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして出力する第1の圧縮手段と、
    前記補間ラインの信号をラインメモリに入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして出力する第2の圧縮手段と、
    出力されるフレーム画像信号をフレームメモリへ入力し1フレーム時間遅らせて出力し、この出力信号と、前記第1および第2の圧縮手段により出力される信号を用いて生成した処理対象のフレーム画像信号間の差分信号を出力する第1の演算手段と、
    前記第1の演算手段よりの差分信号を非線形処理する非線形処理手段と、
    前記非線形処理手段の出力と前記処理対象のフレーム画像信号との間の差分信号を出力する第2の演算手段と、を備えた、
    ことを特徴とする映像出力装置。
  3. インターレース方式によるフィールド画像信号をプログレッシブ方式によるフレーム画像信号に変換する映像出力方法であって、
    処理対象のフィールド画像信号の画像データを用いて演算を行うことにより、補間ラインの信号を生成する補間工程と、
    前記処理対象のフィールド画像の信号をラインメモリに入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして出力する第1の圧縮工程と、
    前記補間ラインの信号をラインメモリに入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして出力する第2の圧縮工程と、
    前記第1および第2の圧縮工程で出力される信号を用いて生成したフレーム画像信号をフレームメモリに入力し、前後のフレーム画像信号間での画素データの差分値により、処理対象のフレーム画像の画素が静止画であるか否かを判定する判定工程と、
    前記判定工程の結果が静止画である場合には、前後のフレーム画像信号の画素データを用いてその画素に対しノイズを抑える演算処理を施す雑音低減工程と、を備えた、
    ことを特徴とする映像出力方法。
  4. インターレース方式によるフィールド画像信号をプログレッシブ方式によるフレーム画像信号に変換する映像出力方法であって、
    処理対象のフィールド画像信号の画像データを用いて演算を行うことにより、補間ラインの信号を生成する補間工程と、
    前記処理対象のフィールド画像の信号をラインメモリに入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして出力する第1の圧縮工程と、
    前記補間ラインの信号をラインメモリに入力し、書き込みクロックに対し読み出しクロックを倍のサンプリング・クロックにして出力する第2の圧縮工程と、
    出力されるフレーム画像信号をフレームメモリへ入力し1フレーム時間遅らせて出力し、この出力信号と、前記第1および第2の圧縮工程で出力される信号を用いて生成した処理対象のフレーム画像信号間の差分信号をとる第1の演算工程と、
    前記第1の演算工程よりの差分信号を非線形処理する非線形処理工程と、
    前記非線形処理工程の出力と前記処理対象のフレーム画像信号との間の差分信号を出力する第2の演算工程と、を備えた、
    ことを特徴とする映像出力方法。
JP2004123229A 2004-04-19 2004-04-19 映像出力装置、および映像出力方法 Pending JP2005311526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004123229A JP2005311526A (ja) 2004-04-19 2004-04-19 映像出力装置、および映像出力方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004123229A JP2005311526A (ja) 2004-04-19 2004-04-19 映像出力装置、および映像出力方法

Publications (1)

Publication Number Publication Date
JP2005311526A true JP2005311526A (ja) 2005-11-04

Family

ID=35439820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004123229A Pending JP2005311526A (ja) 2004-04-19 2004-04-19 映像出力装置、および映像出力方法

Country Status (1)

Country Link
JP (1) JP2005311526A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008224913A (ja) * 2007-03-12 2008-09-25 Astro Design Inc 映像表示装置及び映像表示方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008224913A (ja) * 2007-03-12 2008-09-25 Astro Design Inc 映像表示装置及び映像表示方法

Similar Documents

Publication Publication Date Title
JP2010268225A (ja) 映像信号処理装置および表示装置
JPH04347969A (ja) 画素密度変換装置
JP2007096431A (ja) 任意の変換比率を有するデジタル・ビデオ・フォーマット下方変換装置及び方法
JP2010114887A (ja) 信号処理装置、信号処理方法および信号処理プログラム
JP3946780B2 (ja) ビデオ信号同期装置
JP2003018552A (ja) 走査線変換回路
JP2005311526A (ja) 映像出力装置、および映像出力方法
JP2009239698A (ja) 映像変換装置及び映像変換方法
JP4049087B2 (ja) 動き・静止の判定装置および判定方法、並びに画像信号の処理装置および処理方法
JP2004336584A (ja) 映像出力装置、および映像出力方法
JPH11203467A (ja) 表示装置および表示方法
JP2005045700A (ja) 動画像補間用動き推定方法及び動画像補間用動き推定装置
JP5045119B2 (ja) 色トランジェント補正装置
JP2002008025A (ja) 画素演算装置
WO2006043483A1 (ja) 映像信号処理装置
JP2005107437A (ja) 液晶表示装置
JP2007019708A (ja) 画像処理装置
JP5526918B2 (ja) 映像信号処理装置及び方法
JP4424097B2 (ja) 電子ズーム装置
JP2000125267A (ja) 補間演算装置及び方法
JP4239796B2 (ja) 画像信号の処理装置および処理方法
JP2006173657A (ja) 映像信号処理回路
JP2003204528A (ja) 走査線変換装置
JPH03132278A (ja) 映像信号変換装置
JP3699171B2 (ja) 電子ズーム処理装置および電子ズーム処理方法