JP2006173657A - 映像信号処理回路 - Google Patents

映像信号処理回路 Download PDF

Info

Publication number
JP2006173657A
JP2006173657A JP2000325302A JP2000325302A JP2006173657A JP 2006173657 A JP2006173657 A JP 2006173657A JP 2000325302 A JP2000325302 A JP 2000325302A JP 2000325302 A JP2000325302 A JP 2000325302A JP 2006173657 A JP2006173657 A JP 2006173657A
Authority
JP
Japan
Prior art keywords
value
interpolation
circuit
field
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000325302A
Other languages
English (en)
Inventor
Tomoaki Ooki
智明 大喜
Hideaki Kawamura
秀昭 川村
Mitsuhiro Kasahara
光弘 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000325302A priority Critical patent/JP2006173657A/ja
Priority to TW090126294A priority patent/TW535423B/zh
Priority to PCT/JP2001/009371 priority patent/WO2002037847A1/en
Publication of JP2006173657A publication Critical patent/JP2006173657A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012Conversion between an interlaced and a progressive signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/0137Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes dependent on presence/absence of motion, e.g. of motion zones
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/144Movement detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Television Systems (AREA)

Abstract

【課題】インタレース走査入力映像信号をプログレッシブ走査映像信号に変換する際に、簡単な回路構成で、良好な変換画像を得る。
【解決手段】フィールドメモリ1、2によりインタレース走査入力信号10を遅延させ、3フィールド分の映像信号を得る。インタレース走査入力信号10、フィールドメモリ2の出力に基づく差分値判定回路5による判定値と、インタレース走査入力信号10、フィールドメモリ2の出力および補間回路3から中間値選択回路4により補間信号が作成される。倍速変換メモリ6、7および選択回路8によって現信号と補間信号を倍速で読み出すことにより、プログレッシブ走査出力信号20を得る。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、インタレース走査の映像信号をプログレッシブ走査の映像信号に変換する映像信号処理回路に関する。
【0002】
【従来の技術】
インタレース走査の映像信号をプログレッシブ走査の映像信号に変換する走査線変換技術としては、動き適応走査線補間処理が用いられている。この動き適応走査線補間処理では、映像信号による画像の動きを検出し、静止画像の場合には前フィールドの映像信号を用いてフィールド間補間により補間走査線を生成し、動画像の場合には同一フィールド内の映像信号を用いてフィールド内補間により補間走査線を生成する。このような動き適応走査線補間処理を行うためには、回路規模の大きな動き検出回路が必要となる。
【0003】
そこで、特開平9−224223号公報に、動き検出回路を用いることなくフィールド内補間およびフィールド間補間を切り替えて良好な映像を得ることができる映像信号処理回路が提案されている。
【0004】
図7は従来の映像信号処理回路の一例を示すブロック図である。
【0005】
図7の映像信号処理回路は、フィールドメモリ21、22、補間回路23、中間値選択回路24、倍速変換メモリ26、27および選択回路28により構成される。
【0006】
入力端子10にはインタレース走査の映像信号が入力される。入力端子10の映像信号は、フィールドメモリ21および中間値選択回路24に与えられる。フィールドメモリ21は、映像信号を1フィールド期間遅延して出力する。フィールドメモリ21から出力される映像信号は、フィールドメモリ22、補間回路23および倍速変換メモリ26に与えられる。フィールドメモリ22は、フィールドメモリ21から与えられた映像信号を1フィールド期間遅延して出力する。
【0007】
フィールドメモリ21から出力される映像信号を第nフィールドの映像信号とすると、入力端子10に入力される映像信号は第(n+1)フィールドの映像信号であり、フィールドメモリ22から出力される映像信号は第(n−1)フィールドの映像信号である。ここで、nは正の整数である。
【0008】
補間回路23は、フィールドメモリ22から与えられる映像信号を用いて同一フィールド内の画素により補間信号を生成する。
【0009】
中間値選択回路24には、フィールドメモリ22から出力される映像信号、補間回路23により生成される補間信号および入力端子10に入力される映像信号が与えられる。フィールドメモリ22から出力される映像信号の画素値をAとし、補間回路23から出力される補間信号の画素値をBとし、入力端子10に入力される映像信号の画素値をCとする。
【0010】
中間値選択回路24は、画素周期ごとに画素値A、画素値Bおよび画素値Cを比較し、画素値A、画素値Bおよび画素値Cのうち中間値を選択し、選択した画素値を倍速変換メモリ26に出力する。それにより、倍速変換メモリ26には、中間値選択回路24から出力される画素値が順次記憶される。倍速変換メモリ27には、入力端子10に入力される映像信号の画素値が順次記憶される。
【0011】
図8は中間値選択回路24における中間値の判定条件を示す図である。図8に示すように、C≧A>BまたはB≧A>Cの場合に画素値Aが選択される。また、A>B>Cの場合またはC≧B≧Aの場合に画素値Bが選択される。さらに、A>C≧BまたはB>C≧Aの場合に画素値Cが選択される。
【0012】
図7の選択回路28は、倍速変換メモリ26に記憶される画素値および倍速変換メモリ27に記憶される画素値を入力端子10に入力される映像信号の画素周期の2分の1の周期で交互に出力端子20に読み出す。それにより、出力端子20にプログレッシブ走査の映像信号が得られる。
【0013】
このように、第(n−1)フィールドの画素値Aが中間値と判定された場合には、第(n−1)フィールドの映像信号を用いたフィールド間補間により補間走査線が生成され、画素値Bが中間値と判定された場合には、第nフィールドの映像信号を用いたフィールド内補間により補間走査線が生成され、第(n+1)フィールドの画素値Cが中間値と判定された場合には、第(n+1)フィールドの映像信号を用いたフィールド間補間により補間走査線が生成される。
【0014】
【発明が解決しようとする課題】
上記の図7の映像信号処理回路においては、動き検出回路を用いることなくフィールド内補間およびフィールド間補間を切り替えて良好な映像を得ることができる。
【0015】
また、同じく特開平9−224223号公報には、前フィールドまたは後フィールドの映像信号の垂直高域成分のみを用いてフィールド間補間を行う映像信号処理装置が開示されている。ここで、前フィールドまたは後フィールドの映像信号の垂直高域成分を用いてフィールド間補間を行う走査線補間処理の具体例を図9および図10を用いて説明する。
【0016】
図9は前フィールドまたは後フィールドの映像信号の垂直高域成分のみを用いてフィールド間補間を行う走査線補間処理の具体例を示す模式図である。また、図10は図9の走査線補間処理における中間値の判定条件を示す図である。
【0017】
図9において、丸印は第(n−1)フィールド、第nフィールドおよび第(n+1)フィールドの同一水平位置で垂直方向に並ぶ画素を表している。PC、PBおよびPAは第(n+1)フィールドのそれぞれ第(m−1)ライン、第mラインおよび第(m+1)ラインの画素値を示す。MD、MC、MBおよびMAは第nフィールドのそれぞれ第(m−1)ライン、第mライン、第(m+1)ラインおよび第(m+2)ラインの画素値を示す。SC、SBおよびSAは第(n+1)フィールドのそれぞれ第(m−1)ライン、第mラインおよび第(m+1)ラインの画素値を示す。ここで、mは正の整数である。
【0018】
ここでは、第nフィールドの第mラインと第(m+1)ラインとの間の補間走査線の画素を生成する場合について説明する。斜線で網掛けのある点線の丸印は補間処理により得られる補間走査線の補間画素を示し、INは補間画素の画素値(以下、補間画素値と呼ぶ)を示す。
【0019】
本例では、第(n−1)フィールドの画素値PB、第nフィールドの補間値Mおよび第(n+1)フィールドの画素値SBを比較し、画素値PB、補間値Mおよび画素値SBのうち中間値を判定し、判定結果に基づいて以下に示す補間値a、b、cのいずれかを補間画素値INとして選択する。なお、M=(MB+MC)/2である。
【0020】
補間値a、b、cは次式のように求められる。
【0021】
a={2×PB−(PA+PC)}/4+{1×(MA+MD)+5×(MB+MC)}/12
b=(MB+MC)/2
c={2×SB−(SA+SC)}/4+{1×(MA+MD)+5×(MB+MC)}/12
なお、図9において、丸印の右下に記載した数字は補間値a、b、cを算出する際の重みを表す。
【0022】
図10に示すように、SB≧PB>MまたはM≧PB>SBの場合には補間値aを補間画素値INとして選択する。また、PB>M>SBまたはSB≧M≧PBの場合には補間値bを補間画素値INとして選択する。さらに、PB>SB≧MまたはM>SB≧PBの場合には補間値cを補間画素値INとして選択する。
【0023】
このように、第(n−1)フィールドの画素値PBを中間値と判定した場合には補間値aを補間画素値INとして選択し、第nフィールドの補間値Mを中間値と判定した場合には補間値bを補間画素値INとして選択し、第(n+1)フィールドの画素値SBを中間値と判定した場合には補間値cを補間画素値INとして選択する。
【0024】
ここで、画素値PA、MA、MB、MC、MD、SA、SCを100とし、画素値SBを50、画素値PBを10、画素値PCを0とする。第nフィールドは各画素が一様な画素値を持つ画像のイメージである。この場合、補間値Mは100となる。したがって、PB≦M、PB≦SB、M>SBとなるため、補間値cを補間画素値INとして選択する。補間画素値INは次式のようになる。
【0025】
IN=c={2×50−(100+100)}/4+{1×(100+100)+5×(100+100)}/12=75
上式のように、期待される出力結果(100)に対して大きくずれが生じてしまい、これがプログレッシブ走査変換映像においてはノイズとなって現れてしまう。これは、本例の映像信号処理装置が、動き検出回路を用いていないため、入力映像信号の動きが大きい場合においてもフィールド間補間が用いられることが原因である。
【0026】
【課題を解決するための手段】
以上のような課題を解決するため、本発明は、第(n−1)フィールドと第(n+1)フィールドの補間対象画素に対応する画素値の差分値の大きさの大きさを判定し、差分値判定結果と、従来の中間値判定結果に基づき、補間画素作成手段を選択する映像信号処理装置である。
【0027】
【発明の実施の形態】
請求項1、2、4、5によると、本発明は、インタレース走査入力映像信号の連続する第(n−1)フィールド、第nフィールド、第(n+1)フィールドを用いて、プログレッシブ走査のために必要な補間信号を生成する回路であり、第(n−1)フィールドおよび第(n+1)フィールドの補間対象画素に対応するそれぞれの画素値の差分値判定回路と、第nフィールドのフィールド内補間による補間対象画素に対する補間値および上述した第(n−1)フィールドおよび第(n+1)フィールドの補間対象画素に対応するそれぞれの画素値の中間値を判定する中間値判定回路を備え、差分値判定回路と中間値判定回路の判定結果により補間対象画素を生成する演算を変化させる映像信号処理回路である。中間値判定回路により第nフィールドのフィールド内補間による補間対象画素に対する補間値が中間値と判定された場合もしくは、第(n−1)フィールドおよび第(n+1)フィールドの補間対象画素に対応するそれぞれの画素値の差分値が所定の値以上であると判定された場合は補間画素値を前述の第nフィールドのフィールド内補間による補間値とする。一方、第(n−1)フィールドおよび第(n+1)フィールドの補間対象画素に対応するそれぞれの画素値の差分値が所定の値未満であると判定されかつ、中間値判定回路により第(n−1)フィールドまたは第(n+1)フィールドの補間対象画素に対応する画素値が中間値と判定された場合は、少なくとも中間値判定された画素を含むフィールドの映像信号と第nフィールドの映像信号を用いたフィールド間補間により補間画素値を生成する。
【0028】
このように、従来の中間値判定に加えてフレーム間差分値判定を加えることにより、動きの大きいシーンにおいてフィールド間補間を用いてしまうことによる変換ノイズの発生を抑えることができ、良好なプログレッシブ走査変換結果を得ることができる。
【0029】
また、請求項3〜7によると、本発明は、インタレース走査入力映像信号の連続する第(n−1)フィールド、第nフィールド、第(n+1)フィールドを用いて、プログレッシブ走査のために必要な補間信号を生成する回路であり、第(n−1)フィールドおよび第(n+1)フィールドの補間対象画素に対応するそれぞれの画素値の差分値判定回路と、第nフィールドのフィールド内補間による補間対象画素に対する補間値および上述した第(n−1)フィールドおよび第(n+1)フィールドの補間対象画素に対応するそれぞれの画素値の中間値を判定する中間値判定回路の2つの判定回路を備える。中間値判定回路により第nフィールドのフィールド内補間による補間対象画素に対する補間値が中間値と判定された場合は、この補間値を第1の補間画素値とし、中間値判定回路により第(n−1)フィールドまたは第(n+1)フィールドの補間対象画素に対応する画素値が中間値と判定された場合は、少なくとも中間値判定された画素を含むフィールドの映像信号と第nフィールドの映像信号を用いたフィールド間補間により第1の補間画素値を生成する。一方、前述のフィールド内補間演算とは必ずしも一致しない第nフィールドのフィールド内補間による補間対象画素に対する補間値を第2の補間画素値とする。差分値判定回路の判定結果により定められる割合で第1の補間画素値と第2の補間画素値を重み付け加算を行い、補間対象画素に対する補間画素値を生成する。
【0030】
このように、従来の中間値判定によって生成された補間画素値とフィールド内補間画素値をフレーム間差分の値に基づく重み付け加算により補間対象画素値を生成することにより、動きの大きいシーンにおいてフィールド間補間を用いてしまうことによる変換ノイズの発生を抑えることができると同時に、差分値判定回路の判定結果に応じて段階的に重み付け比率を変えることにより補間演算を画素毎に変化する切り替わりの境界を目立たなくすることができ、良好なプログレッシブ走査変換結果を得ることができる。
【0031】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【0032】
(実施の形態1)
図1は本発明の実施の形態1における映像信号処理回路の構成を示したものであり、フィールドメモリ1、2、補間回路3、中間値選択回路4、差分値判定回路5、倍速変換メモリ6、7および選択回路8を備える。
【0033】
入力端子10にはインタレース走査の映像信号が入力される。入力端子10の映像信号は、フィールドメモリ1および中間値選択回路4に与えられる。
【0034】
フィールドメモリ1は、映像信号を1フィールド期間遅延して出力する。フィールドメモリ1から出力される映像信号は、フィールドメモリ2、補間回路3、中間値選択回路4、倍速変換メモリ7に与えられる。フィールドメモリ2は、映像信号を1フィールド期間遅延して出力する。フィールドメモリ1から出力される映像信号を第nフィールドの映像信号とすると、入力端子10に入力される映像信号は第(n+1)フィールドの映像信号であり、フィールドメモリ2から出力される映像信号は第(n−1)フィールドの映像信号である。ここで、nは正の整数である。
【0035】
補間回路3は、フィールドメモリ2から与えられる映像信号を用いて同一フィールド内の画素により補間信号を生成する。中間値選択回路4には、フィールドメモリ2から出力される映像信号、補間回路3により生成される補間信号および入力端子10に入力される映像信号が与えられる。
【0036】
フィールドメモリ2から出力される映像信号の画素値をPとし、補間回路3から出力される補間信号の画素値(以下、補間値と呼ぶ)をMとし、入力端子10に入力される映像信号の画素値をSとする。また、フィールドメモリ1から出力される映像信号の画素値をNとする。
【0037】
差分値判定回路5は、入力信号10および2から与えられる映像信号の差分値と別に定められる所定の値を比較し、比較判定結果αを出力する。αは差分値が所定の値以上である場合1、差分値が所定の値未満である場合0となるように差分値判定回路5は動作する。
【0038】
中間値選択回路4は、画素周期ごとに画素値P、補間画素値Mおよび画素値Sを比較し、画素値P、補間画素値Mおよび画素値Sのうち中間値を判定し、判定結果に基づいてフィールド間補間およびフィールド内補間を切り替えて補間画素値INを出力する。それにより、倍速変換メモリ6には、中間値選択回路4から出力される補間画素値INが順次記憶される。倍速変換メモリ7には、フィールドメモリ1から出力される映像信号の画素値Nが順次記憶される。
【0039】
選択回路8は、倍速変換メモリ6に記憶される補間画素値INおよび倍速変換メモリ7に記憶される画素値Nを入力端子10に入力される映像信号の画素周期の2分の1の周期で交互に出力端子20に読み出す。それにより、出力端子20にプログレッシブ走査の映像信号が得られる。
【0040】
図2は図1の映像信号処理回路における中間値選択回路4の構成を示すブロック図であり、中間値選択回路4は、中間値判定処理回路30、垂直ハイパスフィルタ31、32、加算器33、34、補間回路35および選択回路36を含む。
【0041】
中間値判定処理回路30には、図1のフィールドメモリ2から出力される第(n−1)フィールドの映像信号の画素値P、補間回路3から出力される補間信号の補間値Mおよび入力端子10に入力される第(n+1)フィールドの映像信号の画素値Sが与えられる。
【0042】
中間値判定処理回路30は、後述するように、第(n−1)フィールドの映像信号の画素値P、第nフィールドのフィールド内補間値Mおよび第(n+1)フィールドの映像信号の画素値Sを比較し、画素値P、補間値Mおよび画素値Sのうち中間値を判定し、判定結果を選択回路36に与える。
【0043】
垂直ハイパスフィルタ31には、フィールドメモリ2から出力される第(n−1)フィールドの映像信号の画素値Pが与えられ、垂直ハイパスフィルタ32には第(n+1)フィールドの映像信号の画素値Sが与えられる。
【0044】
垂直ハイパスフィルタ31は、第(n−1)フィールドの映像信号における垂直高域成分を抽出する。また、垂直ハイパスフィルタ32は、第(n+1)フィールドの映像信号における垂直高域成分を抽出する。補間回路35は、図1のフィールドメモリ1から出力される第nフィールドの映像信号の補間により補間値を生成する。
【0045】
加算器33は、垂直ハイパスフィルタ31の出力値および補間回路35から出力される補間値にそれぞれ重み付けを行ってこれらの出力値と補間値とを加算し、加算結果を補間値aとして選択回路36に出力する。加算器34は、垂直ハイパスフィルタ32の出力値および補間回路35から出力される補間値にそれぞれ重み付けを行ってこれらの出力値と補間値とを加算し、加算結果を補間値cとして選択回路36に出力する。図1の補間回路3から出力される補間値Mは補間値bとして選択回路36に与えられる。
【0046】
選択回路36は、中間値判定処理回路30の判定結果および差分値判定回路5の判定結果αの値に基づいて加算器33から出力される補間値a、補間回路3から与えられる補間値bおよび加算器34から出力される補間値cのうちいずれかを選択し、選択された補間値を補間画素値INとして出力する。
【0047】
この場合、図3に示すように、選択回路36は、中間値判定処理回路30により画素値Pが中間値と判定され、かつα=0である場合に補間値aを補間画素値INとして出力し、中間値判定処理回路30により補間値Mが中間値と判定された場合またはα=1である場合に補間値bを補間画素値INとして出力し、中間値判定処理回路30により画素値Sが中間値と判定され、かつα=0である場合に補間値cを補間画素値INとして出力する。
【0048】
このようにして、第(n−1)フィールドの映像信号の画素値Pが中間値と判定され、かつ第(n−1)フィールドと第(n+1)フィールドの映像信号のフレーム間差分が所定の値未満の場合には、第(n−1)フィールドの映像信号における垂直高域成分を用いたフィールド間補間により補間画素値INが生成される。また、補間値Mが中間値と判定された場合または第(n−1)フィールドと第(n+1)フィールドの映像信号のフレーム間差分が所定の値以上の場合には、第nフィールドの映像信号を用いたフィールド内補間により補間画素値INが生成される。さらに、第(n+1)フィールドの映像信号の画素値Sが中間値と判定され、かつ第(n−1)フィールドと第(n+1)フィールドの映像信号のフレーム間差分が所定の値未満の場合には、第(n+1)フィールドの映像信号における垂直高域成分を用いたフィールド間補間により補間画素値INが生成される。
【0049】
本実施の形態の映像信号処理回路においては、中間値判定回路と、フレーム間差分値判定回路による判定結果に応じて、フィールド内補間およびフィールド間補間を切り替えて良好な映像を得ることができる。
【0050】
また、フィールド間補間において前フィールドまたは後フィールドの映像信号の垂直高域成分が用いられるので、原理的に動きが検出できないような映像信号において本来フィールド内補間が行われるべきところでフィールド間補間が行われた場合でも、二重像の残像として残る映像が視覚上認識されにくい垂直高域成分に限定される。したがって、良好な画質の走査線補間処理を行うことができる。
【0051】
さらに、動きの大きい映像信号に対しては、フレーム間差分値がα=1を出力するため、フィールド内補間値が選択され、動きの大きい映像信号に対してフィールド間補間値を用いてしまうことによる変換ノイズの発生を抑制できる。
【0052】
なお、フレーム間差分値を算出するにおいて、第(n−1)フィールドと第(n+1)フィールドの補間対象画素に対応する画素を含み近接する所定の範囲内の画素群の平均をそれぞれ求め、その差分値をもってフレーム間差分値とすることにより、入力画像信号のノイズに判定結果が影響されにくくなり、変換画質が向上する。
【0053】
(実施の形態2)
図4は本発明の実施の形態2における映像信号処理回路の構成を示したものであり、フィールドメモリ1、2、補間回路3、9、中間値選択回路14、差分値判定回路15、倍速変換メモリ6、7、選択回路8、重み付け係数設定回路11、重み付け加算回路12を備える。
【0054】
入力端子10にはインタレース走査の映像信号が入力される。入力端子10の映像信号は、フィールドメモリ1および中間値選択回路14に与えられる。
【0055】
フィールドメモリ1は、映像信号を1フィールド期間遅延して出力する。フィールドメモリ1から出力される映像信号は、フィールドメモリ2、補間回路3、9、中間値選択回路14、差分値判定回路15および倍速変換メモリ7に与えられる。フィールドメモリ2は、映像信号を1フィールド期間遅延して出力する。フィールドメモリ1から出力される映像信号を第nフィールドの映像信号とすると、入力端子10に入力される映像信号は第(n+1)フィールドの映像信号であり、フィールドメモリ2から出力される映像信号は第(n−1)フィールドの映像信号である。ここで、nは正の整数である。
【0056】
補間回路3は、フィールドメモリ2から与えられる映像信号を用いて同一フィールド内の画素により補間信号を生成する。中間値選択回路14には、フィールドメモリ2から出力される映像信号、補間回路3により生成される補間信号および入力端子10に入力される映像信号が与えられる。
【0057】
フィールドメモリ2から出力される映像信号の画素値をPとし、補間回路3から出力される補間信号の画素値(以下、補間値と呼ぶ)をMとし、入力端子10に入力される映像信号の画素値をSとする。また、フィールドメモリ1から出力される映像信号の画素値をNとする。
【0058】
中間値選択回路14は、画素周期ごとに画素値P、補間画素値Mおよび画素値Sを比較し、画素値P、補間画素値Mおよび画素値Sのうち中間値を判定し、判定結果に基づいてフィールド間補間およびフィールド内補間を切り替えて補間画素値INを出力する。
【0059】
差分値判定回路15は、入力信号10および2から与えられる映像信号の差分値と別に定められる所定の値を比較し、比較判定結果αを重み付け係数設定回路11に与える。重み付け係数設定回路11では、αの値に基づき重み付け係数Jが算出され、重み付け係数Jは重み付け加算回路12に入力される。
【0060】
補間回路9は、フィールドメモリ1から与えられる映像信号を用いて同一フィールド内の画素により補間信号を生成する。この補間信号の画素値をRとする。
【0061】
重み付け加算回路12には、補間値IN、Rおよび重み付け係数Jが入力され、
Y=R×β+IN×(1−β)
により算出される値Yを補間画素値として出力する。
【0062】
倍速変換メモリ6には、重み付け加算回路12から出力される補間画素値Yが順次記憶される。倍速変換メモリ7には、フィールドメモリ1から出力される映像信号の画素値Nが順次記憶される。選択回路8は、倍速変換メモリ6に記憶される補間画素値INおよび倍速変換メモリ7に記憶される画素値Nを入力端子10に入力される映像信号の画素周期の2分の1の周期で交互に出力端子20に読み出す。それにより、出力端子20にプログレッシブ走査の映像信号が得られる。
【0063】
図5は図4の映像信号処理回路における中間値選択回路14の構成を示すブロック図であり、中間値選択回路14は、中間値判定処理回路40、垂直ハイパスフィルタ41、42、加算器43、44、補間回路45および選択回路46を含む。
【0064】
中間値判定処理回路40には、図1のフィールドメモリ2から出力される第(n−1)フィールドの映像信号の画素値P、補間回路3から出力される補間信号の補間値Mおよび入力端子10に入力される第(n+1)フィールドの映像信号の画素値Sが与えられる。
【0065】
中間値判定処理回路40は、後述するように、第(n−1)フィールドの映像信号の画素値P、第nフィールドのフィールド内補間値Mおよび第(n+1)フィールドの映像信号の画素値Sを比較し、画素値P、補間値Mおよび画素値Sのうち中間値を判定し、判定結果を選択回路46に与える。
【0066】
垂直ハイパスフィルタ41には、フィールドメモリ2から出力される第(n−1)フィールドの映像信号の画素値Pが与えられ、垂直ハイパスフィルタ42には第(n+1)フィールドの映像信号の画素値Sが与えられる。
【0067】
垂直ハイパスフィルタ41は、第(n−1)フィールドの映像信号における垂直高域成分を抽出する。また、垂直ハイパスフィルタ42は、第(n+1)フィールドの映像信号における垂直高域成分を抽出する。補間回路45は、図1のフィールドメモリ1から出力される第nフィールドの映像信号の補間により補間値を生成する。
【0068】
加算器43は、垂直ハイパスフィルタ41の出力値および補間回路45から出力される補間値にそれぞれ重み付けを行ってこれらの出力値と補間値とを加算し、加算結果を補間値aとして選択回路46に出力する。加算器44は、垂直ハイパスフィルタ42の出力値および補間回路45から出力される補間値にそれぞれ重み付けを行ってこれらの出力値と補間値とを加算し、加算結果を補間値cとして選択回路46に出力する。図4の補間回路3から出力される補間値Mは補間値bとして選択回路46に与えられる。
【0069】
選択回路46は、中間値判定処理回路40の判定結果および差分値判定回路15の判定結果αの値に基づいて加算器43から出力される補間値a、補間回路3から与えられる補間値bおよび加算器44から出力される補間値cのうちいずれかを選択し、選択された補間値を補間画素値INとして出力する。
【0070】
この場合、選択回路46は、中間値判定処理回路40により画素値Pが中間値と判定された場合に補間値aを補間画素値INとして出力し、中間値判定処理回路40により補間値Mが中間値と判定された場合に補間値bを補間画素値INとして出力し、中間値判定処理回路40により画素値Sが中間値と判定された場合に補間値cを補間画素値INとして出力する。
【0071】
このようにして、第(n−1)フィールドの映像信号の画素値Pが中間値と判定され、かつ第(n−1)フィールドと第(n+1)フィールドの映像信号のフレーム間差分が所定の値未満の場合には、第(n−1)フィールドの映像信号における垂直高域成分を用いたフィールド間補間により補間画素値INが生成される。また、補間値Mが中間値と判定された場合または第(n−1)フィールドと第(n+1)フィールドの映像信号のフレーム間差分が所定の値以上の場合には、第nフィールドの映像信号を用いたフィールド内補間により補間画素値INが生成される。さらに、第(n+1)フィールドの映像信号の画素値Sが中間値と判定され、かつ第(n−1)フィールドと第(n+1)フィールドの映像信号のフレーム間差分が所定の値未満の場合には、第(n+1)フィールドの映像信号における垂直高域成分を用いたフィールド間補間により補間画素値INが生成される。
【0072】
本実施の形態の映像信号処理回路においては、中間値判定回路と、フレーム間差分値判定回路による判定結果に応じて、フィールド内補間およびフィールド間補間を切り替えて良好な映像を得ることができる。
【0073】
また、フィールド間補間において前フィールドまたは後フィールドの映像信号の垂直高域成分が用いられるので、原理的に動きが検出できないような映像信号において本来フィールド内補間が行われるべきところでフィールド間補間が行われた場合でも、二重像の残像として残る映像が視覚上認識されにくい垂直高域成分に限定される。したがって、良好な画質の走査線補間処理を行うことができる。
【0074】
さらに、従来の中間値判定によって生成された補間画素値とフィールド内補間画素値をフレーム間差分の値に基づく重み付け加算により補間対象画素値を生成することにより、動きの大きいシーンにおいてフィールド間補間を用いてしまうことによる変換ノイズの発生を抑えることができると同時に、差分値判定回路の判定結果に応じて連続的に重み付け比率を変えることにより補間演算を画素毎に変化する切り替わりの境界を目立たなくすることができ、良好なプログレッシブ走査変換結果を得ることができる。
【0075】
なお、βの決定方法として、以下に挙げるような2通りの方法が挙げられる。
【0076】
第一の方法は、まず、差分値判定回路15が、実施の形態1と同様に、入力信号10と2から与えられる映像信号の差分値と別に定められる所定の値を比較し、比較判定結果αを出力する。αは差分値が所定の値以上である場合1、差分値が所定の値未満である場合0となるように差分値判定回路15は動作する。次に、重み付け係数設定回路11では、与えられたαに対し、空間LPFを作用させる。具体的には、図6に示す斜線で編み掛けされた点線の丸を補間対象画素とする際に、点線の長方形で囲まれた範囲で空間LPFを作用させる場合を考える。斜線で編み掛けされた以外の点線の丸で示された画素も補間すべき画素であり、それぞれαの値が算出できるので、その値をα00〜α22とする。このとき、
β=((α00+α20+α02+α22)+2×(α10+α01+α21+α12)+4×α11)/4
と算出される。このようにしてRは算出される。なお、LPFの係数やLPFを作用させる範囲を変化させた場合も同様の計算方法でRの値が算出される。この方法では、画素毎のαの変化が滑らかになるため、補間方法の切り替わりによる境界が目立たなくなり、見た目の自然な画像が得られる。
【0077】
第二の方法は、まず、差分値判定回路15が、入力信号10の値と2から与えられる映像信号の差分値ΔLと別に定められる所定の値Dについて、ΔL−Dを算出する。ΔL−D≦0の場合はα=0が出力され、ΔL−D>0の場合はα=ΔL−Dが出力される。次に、重み付け係数設定回路11では、Zを所定の値として、α=0の時β=0、α≧Zの時β=1、0<α<Zの時は0から1の範囲でαからβへの変換の前後で大小関係が変化しないようにβがも止められる。この方法では、画素毎のフレーム間差分値がそのままβの値に反映されるため、的確に補間方法が切り替わり解像度感の高い画像が得られる。
【0078】
なお、フレーム間差分値を算出するにおいて、第(n−1)フィールドと第(n+1)フィールドの補間対象画素に対応する画素を含み近接する所定の範囲内の画素群の平均値を求め、その差分値をもってフレーム間差分値とすることにより、入力画像信号のノイズに判定結果が影響されにくくなり、変換画質が向上する。
【0079】
【発明の効果】
以上のように、本発明はインタレース走査入力映像信号の連続する第(n−1)、第n、第(n+1)フィールドの3フィールドを用い、第(n−1)フィールド信号と第(n+1)フィールド信号のフレーム間差分値判定および第(n−1)フィールド信号と第nフィールドのフィールド内補間信号と第(n+1)フィールド信号の中間値判定の2つの判定回路の判定結果によって補間回路を切り替えて補間画素信号を作成することにより、簡単な回路で、良好なプログレッシブ走査変換映像信号へ変換することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における映像信号処理回路の構成を示すブロック図
【図2】図1の映像信号処理回路における中間値選択回路の構成を示すブロック図
【図3】図1の映像信号処理回路における中間値の判定条件を示す図
【図4】本発明の実施の形態2における映像信号処理回路の構成を示すブロック図
【図5】図4の映像信号処理回路における中間値選択回路の構成を示すブロック図
【図6】本発明の実施の形態2における重み付け係数設定回路の係数算出に用いる値の位置関係の一例を示す模式図
【図7】従来の映像信号処理回路の構成を示すブロック図
【図8】図7の映像信号処理回路における中間値の判定条件を示す図
【図9】従来の映像信号処理回路における入力および出力走査線の位置関係を示す摸式図
【図10】図9の走査線補間処理における中間値の判定条件を示す図
【符号の説明】
1,2,21,22 フィールドメモリ
3,9,23,35,45 補間回路
4,14,24 中間値選択回路
5 差分値判定回路
6,7,26,27 倍速変換メモリ
8,28,36,46 選択回路
10 インタレース走査入力映像信号
11 重み付け係数設定回路
12 重み付け加算回路
20 プログレッシブ走査出力映像信号
30,40 中間値判定処理回路
31,32,41,42 垂直ハイパスフィルタ
33,34,43,44 加算器

Claims (7)

  1. インタレース走査の入力映像信号をプログレッシブ走査の映像信号に変換する際に必要な補間走査線を生成する映像信号処理回路であって、前記入力映像信号の連続する第(n−1)フィールド、第nフィールドおよび第(n+1)フィールドのうち前記第nフィールド内の補間により補間対象画素に対する補間値Mを生成する第1の補間回路と、前記第(n−1)フィールドと前記第(n+1)フィールド内のそれぞれ前記補間対象画素に対応する画素値P、画素値Sおよび前記補間値Mの中間値を判定する中間値判定回路と、前記第(n−1)フィールドと前記第(n+1)フィールドの映像信号から差分値ΔLを求め、所定の値Dと前記差分値ΔLの値に応じた判定結果を出力する差分値判定回路と、
    前記差分値判定回路によりΔL≧Dと判定された場合または前記中間値判定回路により前記補間値Mが中間値として判定された場合に前記補間値Mを出力し、
    前記差分値判定回路によりΔL<Dと判定され同時に前記中間値判定回路により前記画素値Pが中間値と判定された場合に少なくとも前記第(n−1)フィールド内の映像信号を用いた第1のフレーム間補間により生成された補間値を出力し、
    前記差分値判定回路によりΔL<Dと判定され同時に前記中間値判定回路により前記画素値Sが中間値と判定された場合に少なくとも前記第(n+1)フィールド内の映像信号を用いた第2のフレーム間補間により生成された補間値を出力して、
    補間対象画素の画素値とする補間対象画素生成回路とを備えたことを特徴とする映像信号処理回路。
  2. 前記補間画素値生成回路は、前記第(n−1)フィールドの映像信号の垂直高域成分を抽出する第1の高域成分抽出回路と、前記第(n+1)フィールドの映像信号の垂直高域成分を抽出する第2の高域成分抽出回路と、前記第nフィールド内の映像信号の補間により前記補間対象画素に対する補間値を生成する第2の補間回路と、前記第1の高域成分抽出回路の出力値と前記第2の補間回路の出力値とを用いた演算を行う第1の演算回路と、前記第2の高域成分抽出回路の出力値と前記第2の補間回路の出力値とを用いた演算を行う第2の演算回路を備え、前記第1のフレーム間補間による補間画素値は、前記第1の演算回路の出力値であり、前記第2のフレーム間補間による値は、前記第2の演算回路の出力値であることを特徴とする請求項1記載の映像信号処理回路。
  3. インタレース走査の入力映像信号をプログレッシブ走査の映像信号に変換する際に必要な補間走査線を生成する映像信号処理回路であって、前記入力映像信号の連続する第(n−1)フィールド、第nフィールドおよび第(n+1)フィールドのうち前記第nフィールド内の補間により補間対象画素に対する補間値Mを生成する第1の補間回路と、前記第(n−1)フィールドと前記第(n+1)フィールド内のそれぞれ前記補間対象画素に対応する画素値P、画素値Sおよび前記補間値Mの中間値と判定する中間値判定回路と、前記第(n−1)フィールドと前記第(n+1)フィールドの映像信号から差分値ΔLを求め、所定の値Dと前記差分値ΔLの値に応じた判定結果を出力する差分値判定回路と、前記第(n−1)フィールドの映像信号の垂直高域成分を抽出する第1の高域成分抽出回路と、前記第(n+1)フィールドの映像信号の垂直高域成分を抽出する第2の高域成分抽出回路と、前記第nフィールド内の映像信号の補間により前記補間対象画素に対する補間値を生成する第2の補間回路と、前記第1の高域成分抽出回路の出力値と前記第2の補間回路の出力値とを用いた演算を行う第1の演算回路と、前記第2の高域成分抽出回路の出力値と前記第2の補間回路の出力値とを用いた演算を行う第2の演算回路と、
    前記中間値判定回路により前記補間値Mが中間値として判定された場合に前記第1の補間回路の出力値を選択し、
    前記中間値判定回路により前記画素値Pが中間値と判定された場合に前記第1の演算回路の出力値を選択し、
    前記中間値判定回路により前記画素値Sが中間値と判定された場合に前記第2の演算回路の出力値を選択して、
    出力する選択回路と、前記第nフィールド内の映像信号の補間により前記補間対象画素に対する補間値を生成する第3の補間回路と、前記差分値判定回路の出力に応じて重み付け係数を算出する係数算出回路と、係数算出回路から出力された係数を前記選択回路と第3の補間回路のそれぞれの対応する出力に対し乗算した後、加算した値を前記補間画素値として出力する重み付け加算回路を含むことを特徴とする映像信号処理回路。
  4. 前記差分値判定回路は、差分値ΔLとして前記画素値Pと前記画素値Qの差分値を求め、前記差分値ΔLと前記所定の値Dの値に応じた判定結果を出力するものであることを特徴とする請求項1または3の映像信号処理装置。
  5. 前記差分値判定回路は、差分値ΔLとして前記補間対象画素に対応する前記第(n−1)フィールドの画素を中心とする所定の範囲内の同一フィールドに位置する画素群の平均値PPと、前記補間対象画素に対応する前記第(n+1)フィールドの画素を中心とする所定の範囲内の同一フィールドに位置する画素群の平均値SSの差分値を求め、前記差分値ΔLと前記所定の値Dの値に応じた判定結果を出力するものであることを特徴とする請求項1または3の映像信号処理装置。
  6. 前記差分値判定回路は、ΔL≧Dと判定した場合は値1を出力し、ΔL<Dと判定した場合は値0を出力する回路であり、前記係数算出回路は、前記補間対象画素および前記補間対象画素に近接する所定の範囲内の補間画素に対応する前記差分値判定回路の出力を補間対象画素との距離に応じた重み付けにより加算した値Fを算出し、前記第3の補間回路の出力に対応する係数をFとし、前記選択回路の出力に対応する係数を(1−F)とすることを特徴とする請求項3記載の映像信号処理回路。
  7. 前記差分値判定回路は、ΔL≧Dと判定した場合は(D−ΔL)の大きさに応じた値0以上1以下の値を出力し、ΔL<Dと判定した場合は値0を出力する回路であり、この値を値Gとすると、前記係数算出回路は、前記第3の補間回路の出力に対応する係数をGとし、前記選択回路の出力に対応する係数を(1−G)とすることを特徴とする請求項3記載の映像信号処理回路。
JP2000325302A 2000-10-25 2000-10-25 映像信号処理回路 Pending JP2006173657A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000325302A JP2006173657A (ja) 2000-10-25 2000-10-25 映像信号処理回路
TW090126294A TW535423B (en) 2000-10-25 2001-10-24 Image signal processing circuit
PCT/JP2001/009371 WO2002037847A1 (en) 2000-10-25 2001-10-25 Image signal processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000325302A JP2006173657A (ja) 2000-10-25 2000-10-25 映像信号処理回路

Publications (1)

Publication Number Publication Date
JP2006173657A true JP2006173657A (ja) 2006-06-29

Family

ID=18802687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000325302A Pending JP2006173657A (ja) 2000-10-25 2000-10-25 映像信号処理回路

Country Status (3)

Country Link
JP (1) JP2006173657A (ja)
TW (1) TW535423B (ja)
WO (1) WO2002037847A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4261970B2 (ja) * 2003-04-24 2009-05-13 キヤノン株式会社 映像情報処理装置及び映像情報処理方法
JP4217543B2 (ja) * 2003-06-05 2009-02-04 キヤノン株式会社 動き情報処理装置及び方法
JP4358055B2 (ja) * 2004-07-21 2009-11-04 株式会社東芝 補間画素生成回路
JP4891103B2 (ja) 2007-01-25 2012-03-07 キヤノン株式会社 動き量検出装置及びそれを利用した画像処理装置、並びにそれらの制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305112A (en) * 1990-06-29 1994-04-19 Pioneer Electronic Corporation Video signal recording/reproducing system for recording and reproducing video signals in high quality picture television system
JP3332093B2 (ja) * 1992-09-04 2002-10-07 株式会社東芝 テレビジョン信号処理装置
EP0790736B1 (en) * 1996-02-13 1999-11-03 STMicroelectronics S.r.l. Edge-oriented intra-field/inter-field interpolation filter for improved quality video appliances
JP4158232B2 (ja) * 1998-07-23 2008-10-01 ソニー株式会社 画像情報変換装置および画像表示装置

Also Published As

Publication number Publication date
WO2002037847A1 (en) 2002-05-10
TW535423B (en) 2003-06-01

Similar Documents

Publication Publication Date Title
JP4563603B2 (ja) 両方向動きベクトルを用いたフォーマット変換装置及びその方法
US9185431B2 (en) Motion detection device and method, video signal processing device and method and video display device
US5631706A (en) Converter and method for converting video signals of interlace format to video signals of progressive format
EP0629083A1 (en) Interlaced-to-progressive scanning converter having a double-smoothing function and a method therefor
JP2832927B2 (ja) 走査線補間装置及び走査線補間用動きベクトル検出装置
JP2003174628A (ja) 動き補償補間のための画素値選択装置及び方法
JP2006165602A (ja) フレームレート変換装置、及び映像表示装置、並びにフレームレート変換方法
JPH02289894A (ja) ビデオ信号補間装置
JP4434352B2 (ja) 重み付きメディアンフィルタ補間装置
JP3365333B2 (ja) 解像度変換装置
JP3293561B2 (ja) 画像表示装置及び画像表示方法
JPH06351002A (ja) 動き信号検出方法およびこれを用いた映像信号処理装置
KR100323662B1 (ko) 디인터레이싱 장치 및 방법
JP2006173657A (ja) 映像信号処理回路
JPH1070679A (ja) フィルムモード互換性のためのフレーム補間方法
JP3946780B2 (ja) ビデオ信号同期装置
KR100827214B1 (ko) 비디오 스캔 레이트 전환을 위한 움직임 보상 업컨버전
JP3814326B2 (ja) 映像信号処理回路
KR100510670B1 (ko) 디인터레이싱 장치
JP4910579B2 (ja) 画像信号処理装置、画像信号処理方法、およびプログラム
JPH11308577A (ja) 走査線補間回路
JP4339986B2 (ja) 映像信号処理回路
KR100382650B1 (ko) 비디오신호 처리 시스템에서의 스케일 움직임 정보를이용한 움직임 검출 방법 및 장치와 이를 이용한 데이터보간 방법 및 장치
JP2770300B2 (ja) 画像信号処理処置
JP2004180242A (ja) 順次走査変換装置、順次走査変換方法、及び、順次走査変換プログラム