KR100416370B1 - 비디오필드들을순차주사비디오프레임들로디인터레이싱하기위한방법및장치 - Google Patents

비디오필드들을순차주사비디오프레임들로디인터레이싱하기위한방법및장치 Download PDF

Info

Publication number
KR100416370B1
KR100416370B1 KR10-1998-0703459A KR19980703459A KR100416370B1 KR 100416370 B1 KR100416370 B1 KR 100416370B1 KR 19980703459 A KR19980703459 A KR 19980703459A KR 100416370 B1 KR100416370 B1 KR 100416370B1
Authority
KR
South Korea
Prior art keywords
lines
output
input
target
value
Prior art date
Application number
KR10-1998-0703459A
Other languages
English (en)
Other versions
KR19990067447A (ko
Inventor
랜스 그리게인
제임스 고엘
Original Assignee
제너시스 마이크로칩 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제너시스 마이크로칩 인코포레이티드 filed Critical 제너시스 마이크로칩 인코포레이티드
Publication of KR19990067447A publication Critical patent/KR19990067447A/ko
Application granted granted Critical
Publication of KR100416370B1 publication Critical patent/KR100416370B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Image Processing (AREA)

Abstract

임의의 크기를 가지는 비월비디오필드(Interlaced video fields)들을 임의의 크기를 가지는 순차주사형 비디오프레임(scan format video frames)으로 변환시키는 방법 및 장치가 제공된다. 본 발명의 방법 및 장치는 출력비디오의 크기가 실시간으로 측정되는 동안에도 일관된 변환품질을 제공한다. 본 발명의 일 양태에 따르면, 출력라인들 사이의 간격은 입력필드들에 관련하여 계산된다. 다른 양태에 따르면, 출력라인간격정보를 사용하여 순차주사출력프레임내에서의 최종적인 라인위치들을 계산할 수 있다.

Description

비디오필드들을 순차주사비디오프레임들로 디인터레이싱하기 위한 방법 및 장치
현재의 기술상태에서 디인터레이싱은 비월주사비디오신호(Interlaced scanned video signal)를 정확하게 두 배나 네 배의 출력라인들을 가지는 순차주사(Progressive scan)(때로는 순행주사라고도 함)비디오신호로 변환시키는 것을 포함한다. 출력크기제한은 임의의 크기를 갖는 출력순차주사비디오윈도우(Ouput progressive scan video window)를 요구하는 응용에 사용하기 위해 비디오필드를 디인터레이스하는 것은 매우 어려고 비경제적이다. 원본(original) 비디오신호는 비월주사된 짝수 및 홀수 필드들로 구성되어 있다. 이 필드들은 필드당 입력라인들의 수를 정확하게 두 배 또는 네 배가 되도록 하는 공간보간 및 위치정하기(positioning)처리를 통해 순차주사프레임으로 맵핑된다.
디인터레인싱은 저속재생(Slow motion playback), 컴퓨터의 윈도우 내 비디오 디스플레이(Computer video-in-a-window displays), 및 대화면투사형 텔레비전시스템 등을 포함하여 다양하게 적용되고 있다. 이러한 응용들은 모두 디인터레이싱처리를 사용하여 순차주사프레임을 발생함으로써 제공되는 우수한 품질과 성능을 필요로 한다.
우수한 품질의 디인터레이싱된 비디오신호들을 생성한다는 것은 쉽지 않다. 하나의 비디오필드 내의 대상은 다음 필드 내에서는 상이한 공간위치에 위치될 수도 있어, 해당 필드들을 단일의 순차주사프레임에 적절하게 결합하는 데에 어려움이 있다. 이러한 응용에서, 만족할 만한 결과를 제공할 수 있는 시간적이고 종적이며 진보되고 비싼 신호보간방법들이 요구되고 있다. 일반적인 종래 기술의 신호보간방법은 시간에 따라 변하는 비디오필드의 영역들을 식별하기 위해 모션검출회로를 사용하고 있다. 이 변화영역들은 정적인 영역들과는 다르게 신호보간되어, 고화질의 이미지를 제공한다.
복잡하고 비싼 모션검출회로와 진보된 신호보간회로는 종래 디인터레이싱시스템의 융통성을 제한하고 가격경쟁력을 저하시킨다. 이 시스템들은, 상기한 바와 같이, 필드당 2배수 및 4배수 중 어느 한 배수의 입력라인들을 생성하는데 매우 적합하게 되어져 왔다.
익히 알려진 종래의 디인터레이싱시스템들의 예들이 다음의 간행물 및 미국특허문헌에 개시되어 있다.
간행물
왓킨슨, 존, " 디지털 비디오기술(The Art of DIGITAL VIDEO) - 제 2판 ",포컬 프레스 1994, 180 - 185 페이지.
미국특허문헌
5,291,280 3/1994 패로쟈, 비스 시.
5,070,403 12/1994 윌킨슨, 베이싱스토크
본 발명은 대체로 비디오신호 디인터레이싱(De-interlacing) 및 신호보간(Interpolation)에 관한 것이다. 보다 상세하게는, 본 발명은 임의 크기의 비디오필드로부터 비디오라인들을 적절하게 신호보간하고 공간적으로 배치하여, 임의의 크기로 바뀐 순차주사프레임을 발생하는 방법 및 장치에 관한 것이다.
도 1은 확대모드에서 복수의 원본라인(Source line)들로부터 도출된 복수의목표라인들의 개략도로, 입력필드들내에 라인들이 수가 증가되어 출력프레임들 내의 라인들에 맵핑되어 있고;
도 2는 바이패스모드에서 복수의 근원라인들로부터 도출된 복수의 목표라인들의 개략도로, 입력필드들내의 라인들의 수가 출력프레임 내의 라인들의 수와 동일하고;
도 3은 축소모드에서 복수의 원본라인들로부터 도출된 목표라인들의 개략도로, 입력필드들 내의 라인들의 수가 감소되어 입력프레임내의 라인들의 수에 맵핑되어 있고;
도 4 및 도 5는 바람직한 실시예의 디인터레이싱시스템에 대해 각각 짝수필드리사이징 및 홀수필드리사이징을 구체적으로 나타내는 개략도;
도 6은 목표증분(TarInc)값을 산출하기 위한 바람직한 실시예에 따른 디인터레이싱시스템의 제 1양태의 기능적 구성요소들을 나타내는 블록도;
도 7은 목표증분값을 사용하여 정확한 목표라인간격을 발생시키는 디인터레이싱시스템의 제 2양태의 기능적 구성요소들을 나타내는 블록도;
도 8은 도 6 및 도 7에 나타낸 디인터레이싱시스템의 동작을 설명하기 위하는 순서도; 및
도 9는 바람직한 실시예에 따른 외부출력프레임저장부(External output frame store)내에 출력라인들의 배치상태를 나타내는 메모리맵도이다.
본 발명의 목적은 임의의 크기를 가지는 입력비월비디오필드들(Input interlaced video fields)로부터 임의의 크기를 가지는 출력순차비디오주사프레임들(Output progressive scan frames)을 발생하는 방법 및 장치를 제공하여, 종래기술의 한계 및 문제점들을 극복하고자 하는 것이다.
본 발명의 방법 및 장치는 입력 및 출력 비디오프레임들의 상대적인 크기에 기초하여 정확한 출력순차주사라인위치에 각 입력필드라인을 적절하게 신호보간하고 공간적으로 위치시킴으로써 비디오를 디인터레이스한다. 본 발명의 처리방법은 두 단계로 구분된다. 첫 번째 단계는 출력순차주사라인들 사이의 간격을 산출하고, 이 정보를 사용하여 이 라인들의 정확한 공간위치를 결정하는 것을 포함한다. 일단 출력라인들의 위치가 산출되면, 이미지리사이징엔진은 입력라인들을 적당한 출력공간위치에 맵핑시키고, 이 라인들을 외부프레임버퍼에 저장하는데 사용된다.
이 두 단계의 처리방법은 출력라인위치들을 연속적으로 산출하여, 동적으로 리사이징된 비디오신호들을 위한 적절한 디인터레이싱을 제공한다.
상술한 바와 같이, 비디오 디인터레이싱은 출력라인들의 공간위치를 연속적으로 산출한 다음, 비월입력필드들을 순차주사출력프레임들에 맵핑하는 본 발명에 따라 이루어진다.
도 1, 도 2 및 도 3 각각은 짝수입력필드(Y0, Y2, Y4, Y6라인)와 홀수입력필드(Y1, Y3, Y5, Y7라인)라고 하는 두 입력필드들과, 짝수출력프레임과 홀수출력프레임이라고 하는 두 출력프레임들을 보여준다. 모든 짝수입력필드들은 짝수출력프레임들에 맵핑되어 있고, 홀수입력필드들은 홀수출력프레임들에 맵핑되어 있다. 각 도면들의 변수들은 다음의 표 1에 설명되어 있다.
본 발명에 따르면, 다음의 관계식이 비월입력라인들에 대한 출력라인들 사이의 간격을 결정하기 위해 제공된다:
출력목표증분(TarInc) = B = (2*S-1)/(2*(T-1) (1-1)
출력라인의 실제공간위치는 입력필드가 짝수필드인지 홀수필드인지에 따라 결정된다. 짝수출력필드는 짝수라인간격들로 위치된 라인들을 가지고, 홀수입력필드는 홀수라인간격들로 위치된 라인들을 가진다. 다음의 관계는 출력라인들의 공간위치를 결정하기 위해 제공된다.
Pj= Pj-1+ 목표증분, j-1.. T-1 (1-2)
여기서, 짝수입력필드들의 경우 Pj=0= 0,
홀수입력필드들의 경우 Pj=0= -0.5이다.
확대모드
도 1에는 0부터 7까지 번호부여된 총 8개의 라인들을 가지는 단일의 입력비월비디오프레임이 도시되어 있다. 실제로, 표준(Standard)비월비디오프레임들은 프레임당 총 480개의 라인들에 대하여 240개의 유효라인들을 각각 가지는 짝수 및 홀수필드들을 포함하고 있다. 용이한 설명을 위하여 갯수가 감축된 라인들이 도시되어 있다. 짝수라인들 Y0, Y2, Y4 및 Y6은 짝수필드 내에 저장되어 있고, 홀수라인들 Y1, Y3, Y5 및 Y7은 홀수필드 내에 저장되어 있다.
각 디인터레이싱된 출력프레임은 0 내지 7로 번호부여된 총 8개의 라인들을 가지고 있다. 각 입력필드(4 라인들)를 각 출력프레임(8 라인들)에 맵핑시키기 위해서는 2배로 확대시켜야 한다. 짝수필드(Y0)의 첫 번째 라인을 짝수출력프레임(F0)의 첫 번째 라인에 맵핑시키고, 홀수필드(Y7)의 마지막라인을 홀수출력프레임(F7)의 마지막 라인에 맵핑시키는 것이 중요하다. 나머지 입력라인들은 출력프레임들에 대응하는 소수위치에 맵핑된다.
본 발명의 방법 및 장치는, 도 4 및 도 5와 관련하여 구체적으로 보여진 바와 같은 사용자지정리사이징인자(The user specified resize factor)에 따라 출력라인위치를 정확하게 산출한다.
모든 짝수 및 홀수필드라인들은 예를 들어, 도 4 및 도 5의 예에서 A=1; S=4 및 T=8로서 나타난 바와 같이, 동일한 간격을 유지하고 있기 때문에, 입력짝수필드를 출력짝수프레임에 맵핑함으로써,
A * (2 * S - 1) = B * (T - 1) (2-1)
과 같이 표현되고, 입력홀수필드라인들을 입력짝수필드라인들 사이에 위치시키면,
A = 1 / 2 * W (2-2)
와 같다.
(2-2)를 (2-1)에 대입하고, B에 대해 풀면,
B = ((2 * S - 1) * W) / (2 * (T - 1)) (2-3)
= 0.5W 이다.
변수 B는 비월입력라인들에 대한 출력라인들 사이의 간격에 해당한다.
본 발명의 방법의 다음 단계에 따르면, 각 출력라인의 적절한 공간위치는 식 1-2를 사용하여 결정되며, 표 2 및 3에 짝수출력프레임(도 4) 및 홀수출력프레임(도 5)에 대한 공간위치들이 각각 표시되어 있다.
위에서 확대모드에 대해 상술한 방법은 바이패스 및 축소모드에도 적용될 수 있다.
바이패스모드
모든 짝수 및 홀수필드라인들이 예를 들어, 도 2에서의 A=1; S=4 및 T=4와 같이, 동일한 간격을 유지하고 있으므로, 입력짝수필드를 출력짝수프레임에 맵핑하면,
A * (2 * S - 1) = B * (T - 1) (2-1)
과 같이 표현되고, 입력홀수필드라인들을 입력짝수필드라인들 사이에 위치시키면,
A = 1 / 2 * W (2-2)
와 같다.
(2-2)를 (2-1)에 대치시키고, B에 대해 풀면,
B = ((2 * S - 1) * W) / (2 * (T - 1)) (2-3)
= 7/6W 이다.
본 발명의 방법의 다음 단계에 따르면, 각 출력라인의 적절한 공간위치는 식 1-2를 사용하여 결정되며, 표 4 및 5에 짝수출력프레임(도 4) 및 홀수출력프레임(도 5)에 대한 공간위치들이 각각 표시되어 있다.
축소모드
모든 짝수 및 홀수필드라인들이 예를 들어, 도 3에서의 A=1; S=4 및 T=3과 같이, 동일한 간격을 유지하고 있으므로, 입력짝수필드를 출력짝수프레임에 맵핑하면,
A * (2 * S - 1) = B * (T - 1) (2-1)
과 같이 표현되고, 입력홀수필드라인들을 입력짝수필드라인들 사이에 배치시키면,
A = 1 / 2 * W (2-2)
와 같다.
(2-2)를 (2-1)에 대입하고, B에 대해 풀면,
B = ((2 * S - 1) * W) / (2 * (T - 1)) (2-3)
= 7/4W 이다.
본 발명의 방법의 다음 단계에 따르면, 각 출력라인의 적절한 공간위치는 식 1-2를 사용하여 결정되며, 표 6 및 7에 짝수출력프레임(도 4) 및 홀수출력프레임(도 5)에 대한 공간위치들이 표시되어 있다.
도 6에는 식 1-1로 표현되는 처리를 실행하기 위한 하드웨어적 실시예가 나타나 있다. 원본필드라인들의 수(S)는 제 1승산기(61)에 의해 2k 곱해진 다음, 제 1감산기(63)에 의해 그 적(product)에서 1이 감산된다. 제 2감산기(65)에 의해 목표프레임라인들의 수로부터 1이 감산되고, 합은 제 2승산기(67)에 의해 2가 곱해진다. 감산기(63)의 출력은 제산기(69)에 의해 제 2승산기(67)의 출력으로 나누어져서 출력목표증분(TarInc)값을 생성한다.
도 7에는 식 1-2로 표현되는 처리를 실행하기 위한 하드웨어적 실시예가 나타나 있다. 누산기는 레지스터(71) 및 가산기(73)와 초기값을 제어하는 멀티플렉서(75)의 조합으로 형성되어 있다. 짝수필드로부터의 데이타가 이미지재조정장치(Image resizing engine, 77)에 로드될 때, 먹스선택신호(MuxSelect signal)는 누산기를 0으로 초기화시키기 위해 레지스터(71)에 값 0이 다중송신되게 한다. 각각의 새 입력라인이 이미지재조정장치(77)에 로딩되면, 목표증분(TarInc)값은 누산되어 짝수출력프레임에 필요한 목표라인간격값을 발생한다. 홀수필드로부터의 데이터가 이미지재조정장치(77)에 로딩되면, 먹스선택신호는 값 -0.5를 레지스터(71)에 다중송신하여 누산기를 초기화시킨다. 이것은 출력프레임을 위해 발생된 모든 목표라인간격값들이 적절하게 위치되도록 한다. 클록신호(Clk signal)는 표준 디지털시스템의 디자인에 따라 모든 데이타이송을 동기시키기 위하여 사용된다.
도 8은 도 6 및 7의 하드웨어적 실시예를 위한 제어시스템을 설명하기 위한 순서도이다. 시스템이 초기화된 후(단계 80), 자세히 상술한 바와 같이, 목표증분(TarInc)값이 산출된다(단계 82). 장치가 짝수필드를 처리하는 중이라면(단계 803), 먹스선택신호는 값 0을 레지스터(71)에 로드한 다음(단계 804), 목표라인간격을 이미지리사이징엔진(71)에 로드한다(단계 806). 만약 추가로 라인처리가 이루어져야 한다면(즉, 단계 808에서 '아니오'로 결정되면), 가산기(73)는 목표증분값 및 레지스터(71)로부터의 목표라인간격을 가산한다(단계 810). 이제 먹스선택신호는 멀티플렉서(75)의 입력 A를 선택하고(단계 812), 새 목표라인간격이 이미지리사이징엔진에 제공된다(단계 806). 홀수필드는, -0.5의 초기의 시작값이 레지스터(71)에 로드되는 것을 제외하면, 단계 803, 및 단계 814 내지 822에 대하여 동일방식으로 수행된다(단계 814).
짝수 및 홀수필드들이 모두 처리된(단계 824) 후, 시스템은 다음의 계산된 목표라인간격에 대한 다음 한 쌍의 입력비디오필드들을 수행하기 위하여 대기한다.
출력프레임라인들은 외부프레임버퍼 내의 상이한 위치들에 저장되어야 한다. 도 8은 출력짝수프레임으로부터의 비디오라인들의 저장이 프레임버퍼의 상부에서 시작되는 것을 나타낸다. 출력홀수프레임으로부터의 라인들은 이러한 방식으로 저장되어 마지막라인이 프레임버퍼의 하부에 배치된다. 이 상이한 저장조건들은 출력을 공간적으로 위치시키는 동안 직면하는 상부 및 하부경계조건들을 매우 단순화시킨다.
도 6 및 도 7에 나타낸 모든 하드웨어구성들과, 도 9와 관련하여 동작을 설명한 프레임버퍼는 익히 알려진 설계장치이다. 이미지리사이징엔진은, 바람직하게는 1993년 9월 22일자로 출원된 미국특허출원번호 제125,530호에 설명되면 이 문헌은 여기에 참조로써 통합되었다.
본 발명의 다른 실시예에 따르면, 도 6 및 도 7의 하드웨어적 실시예, 및 도8과 관련하여 설명한 출력목표증분 및 출력라인간격을 산출하는 단계들은 본 명세서의 상세한 설명을 만족하는 부록 A에 설명된 바와 같은 적당한 소프트웨어를 이행하는 컴퓨터에 의해 수행될 수 있다.
발명의 다른 실시예 및 변형도 가능하다. 예를 들어, 본 발명의 장치는 필드 또는 프레임당 정수개의 라인들을 가지는 것보다 오히려 분수개의 라인들이 필드당 또는 프레임당 제공되는 경우에도, 동일하게 잘 작동될 것이다. 모든 실시예들은 첨부의 청구항들에서 설명하는 바와 같은 범위 내에 포함될 것이다.

Claims (4)

  1. 필드당 소정의 라인수를 각각 가지는 한 쌍의 입력비디오필드들을 프레임당 소정의 라인수를 가지는 단일의 출력비디오프레임에 맵핑하기 위한 비디오 디인터레이싱시스템에 있어서,
    상기 필드당 소정의 라인수와 상기 프레임당 소정의 라인수를 수신하고, 그에 응답하여 상기 입력비디오필드들의 라인들에 대한 상기 출력비디오프레임의 각 라인들 사이의 간격을 나타내는 목표증분값을 발생하는 목표증분계산기;
    상기 목표증분값을 수신하고, 상기 한 쌍의 입력비디오필드들의 상기 라인들중 연속하는 라인들을 위하여 각 목표라인간격값을 발생하는 목표간격계산기; 및
    상기 한 쌍의 입력비디오필드들의 상기 라인들중 연속하는 라인들과 각 목표라인간격값들을 수신하고, 그에 응답하여 상기 출력비디오프레임의 연속하는 라인들을 발생하는 이미지리사이징엔진을 포함하는 비디오 디인터레이싱시스템.
  2. 제 1항에 있어서, 상기 목표증분계산기는,
    상기 필드당 라인수에 2를 곱하여 제 1적(product)값을 발생하는 제 1승산기;
    상기 제 1적값에서 1을 빼어 제 1차이값을 발생하는 제 1감산기;
    상기 프레임당 라인수에서 1을 빼어 제 2차이값을 발생하는 제 2감산기;
    상기 제 2차이값에 2를 곱하여 제 2적값을 발생하는 제 2승산기; 및
    상기 제 1차이값을 상기 제 2적값으로 나누어 상기 목표증분값을 발생하는 제산기를 더 포함하는 비디오 디인터레이싱시스템.
  3. 제 1항에 있어서, 상기 목표간격계산기는 상기 목표증분값을 수신하고, 상기 각 목표라인간격값들을 상기 목표증분값의 연속적으로 누산되는 합으로서 발생하는 누산기를 더 포함하는 비디오 디인터레이싱시스템.
  4. 제 3항에 있어서, 상기 누산기는 가산기, 멀티플렉서 및 저장레지스터를 더포함하며, 상기 가산기의 제1입력단은 상기 목표증분값을 수신하도록 마련되며, 상기 가산기의 출력은 상기 멀티플렉서의 제1입력단에 인가되며, 상기 멀티플렉서의 제2입력단은 상기 한 쌍의 입력비디오필드들의 짝수필드에 대한 누산기초기화값을 수신하도록 마련되며, 상기 멀티플렉서의 제3입력단은 상기 한 쌍의 입력비디오필드들의 홀수필드에 대한 누산기초기화값을 수신하도록 마련되며, 상기 멀티플렉서의 출력단은 상기 저장레지스터의 입력에 연결되고, 상기 저장레지스터의 출력은 상기 가산기의 제2입력단에 연결된 비디오 디인터레이싱시스템.
KR10-1998-0703459A 1995-11-08 1996-10-18 비디오필드들을순차주사비디오프레임들로디인터레이싱하기위한방법및장치 KR100416370B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US55528895A 1995-11-08 1995-11-08
US8/555,288 1995-11-08
US08/555,288 1995-11-08

Publications (2)

Publication Number Publication Date
KR19990067447A KR19990067447A (ko) 1999-08-16
KR100416370B1 true KR100416370B1 (ko) 2004-04-30

Family

ID=24216703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0703459A KR100416370B1 (ko) 1995-11-08 1996-10-18 비디오필드들을순차주사비디오프레임들로디인터레이싱하기위한방법및장치

Country Status (7)

Country Link
US (1) US6166773A (ko)
EP (1) EP0860080B1 (ko)
JP (1) JP4191246B2 (ko)
KR (1) KR100416370B1 (ko)
AU (1) AU7272096A (ko)
DE (1) DE69602852T2 (ko)
WO (1) WO1997017804A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437828B1 (en) * 1997-09-30 2002-08-20 Koninklijke Philips Electronics N.V. Line-quadrupler in home theater uses line-doubler of AV-part and scaler in graphics controller of PC-part
JPH11298862A (ja) * 1998-04-10 1999-10-29 Seiko Epson Corp 画像処理方法及び画像表示装置
JP2000059735A (ja) * 1998-08-04 2000-02-25 Sony Corp 画像処理装置および方法、並びに提供媒体
US6456329B1 (en) * 1999-04-19 2002-09-24 Sarnoff Corporation De-interlacing of video signals
US6480231B1 (en) * 2000-03-24 2002-11-12 Flashpoint Technology, Inc. Efficiently de-interlacing a buffer of image data
KR100472436B1 (ko) * 2000-08-29 2005-03-07 삼성전자주식회사 디지털 텔레비전에서의 적응적 외부 입력 비디오 신호의처리장치
US7236204B2 (en) * 2001-02-20 2007-06-26 Digeo, Inc. System and method for rendering graphics and video on a display
US6894726B2 (en) 2002-07-05 2005-05-17 Thomson Licensing S.A. High-definition de-interlacing and frame doubling circuit and method
US7218355B2 (en) * 2002-09-04 2007-05-15 Darien K. Wallace Deinterlacer using block-based motion detection
US7202908B2 (en) * 2002-09-04 2007-04-10 Darien K. Wallace Deinterlacer using both low angle and high angle spatial interpolation
US7782398B2 (en) * 2002-09-04 2010-08-24 Chan Thomas M Display processor integrated circuit with on-chip programmable logic for implementing custom enhancement functions
US7480010B2 (en) * 2002-09-04 2009-01-20 Denace Enterprise Co., L.L.C. Customizable ASIC with substantially non-customizable portion that supplies pixel data to a mask-programmable portion in multiple color space formats
US7136108B2 (en) * 2002-09-04 2006-11-14 Darien K. Wallace Segment buffer loading in a deinterlacer
DE10315442A1 (de) * 2003-04-03 2004-11-11 Bts Media Solutions Gmbh Verfahren und Schaltung zur Skalierung von Rasterbildern
TWI332652B (en) * 2003-05-23 2010-11-01 Via Tech Inc System and method of auto-configuration settings for multimedia apparatus
US8644379B2 (en) * 2007-03-07 2014-02-04 Himax Technologies Limited De-interlacing method and method of compensating a de-interlaced pixel
EP2704427A1 (en) * 2012-08-31 2014-03-05 Axis AB Method and apparatus for de-interlacing video
KR101844806B1 (ko) 2016-05-17 2018-04-03 한빛이디에스(주) Saw소자를 이용한 무선 온도 측정 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06266319A (ja) * 1992-11-04 1994-09-22 Hitachi Ltd 映像変換装置及び方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8333245D0 (en) * 1983-12-13 1984-01-18 British Broadcasting Corp Video signal processing
US4698674A (en) * 1986-03-06 1987-10-06 Vsp, Inc. Interlace/non-interlace data converter
DE3788997T3 (de) * 1986-10-31 1999-06-24 British Broadcasting Corp Interpolation von Zeilen eines Videosignals.
GB8626066D0 (en) * 1986-10-31 1986-12-03 British Broadcasting Corp Interpolating lines of video signals
FR2623040B1 (fr) * 1987-11-09 1990-02-09 France Etat Procede et dispositif de traitement de signaux d'image a balayage de trame entrelace
DE3740826A1 (de) * 1987-12-02 1989-06-15 Blaupunkt Werke Gmbh Fernsehempfaenger mit einer einrichtung zur unterdrueckung von flimmerstoerungen
US4872054A (en) * 1988-06-30 1989-10-03 Adaptive Video, Inc. Video interface for capturing an incoming video signal and reformatting the video signal
EP0393906B1 (en) * 1989-04-21 1994-01-19 Sony Corporation Video signal interpolation
US5134480A (en) * 1990-08-31 1992-07-28 The Trustees Of Columbia University In The City Of New York Time-recursive deinterlace processing for television-type signals
EP0498625B1 (en) * 1991-02-08 1995-12-20 The Grass Valley Group, Inc. Television special effects generator with progressive scanning and corresponding method
US5291280A (en) * 1992-05-05 1994-03-01 Faroudja Y C Motion detection between even and odd fields within 2:1 interlaced television standard
US5305104A (en) * 1992-07-27 1994-04-19 The Trustees Of Columbia University In The City Of New York Digitally assisted motion compensated deinterlacing for enhanced definition television
US5349385A (en) * 1992-08-06 1994-09-20 Florida Atlantic University Adaptive scan converter
US5473382A (en) * 1992-11-04 1995-12-05 Hitachi, Ltd. Video signal converting apparatus for converting an interlace video signal into a non-interlace video signal for reduction
FR2700090B1 (fr) * 1992-12-30 1995-01-27 Thomson Csf Procédé de désentrelacement de trames d'une séquence d'images animées.
US5559905A (en) * 1993-09-22 1996-09-24 Genesis Microchip Inc. Digital image resizing apparatus
KR100371039B1 (ko) * 1994-04-05 2003-05-12 코닌클리케 필립스 일렉트로닉스 엔.브이. 비월-순차주사변환
US5579054A (en) * 1995-04-21 1996-11-26 Eastman Kodak Company System and method for creating high-quality stills from interlaced video
US5610661A (en) * 1995-05-19 1997-03-11 Thomson Multimedia S.A. Automatic image scanning format converter with seamless switching
US5532751A (en) * 1995-07-31 1996-07-02 Lui; Sam Edge-based interlaced to progressive video conversion system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06266319A (ja) * 1992-11-04 1994-09-22 Hitachi Ltd 映像変換装置及び方法

Also Published As

Publication number Publication date
EP0860080A1 (en) 1998-08-26
AU7272096A (en) 1997-05-29
WO1997017804A1 (en) 1997-05-15
EP0860080B1 (en) 1999-06-09
JPH11514809A (ja) 1999-12-14
KR19990067447A (ko) 1999-08-16
DE69602852T2 (de) 2000-04-20
JP4191246B2 (ja) 2008-12-03
US6166773A (en) 2000-12-26
DE69602852D1 (de) 1999-07-15

Similar Documents

Publication Publication Date Title
KR100416370B1 (ko) 비디오필드들을순차주사비디오프레임들로디인터레이싱하기위한방법및장치
US5991463A (en) Source data interpolation method and apparatus
KR950006042B1 (ko) 고체촬상소자를 사용한 비디오 카메라장치 및 그 제어방법
JPS6126382A (ja) 動き量を用いた動画像フレ−ムレ−ト変換方式
KR980007743A (ko) 화상처리장치 및 화상처리방법
WO2000045367A1 (fr) Dispositif d'affichage d'images
KR100230033B1 (ko) 화상처리장치
US6539128B1 (en) Method and apparatus for interpolation
KR19990036105A (ko) 화상 정보 변환 장치와 방법 및 적화 연산 회로와 방법
US5301025A (en) Parabolic waveform generating apparatus
KR900017405A (ko) 화상 신호 보간 회로
JPH02108393A (ja) 画像の動きを測定する方法および装置
KR100294676B1 (ko) 범용 영상 포맷 변환 장치
JP3132055B2 (ja) 画像処理装置および画像処理方法
JP3113090B2 (ja) 映像信号処理装置
JP2001128061A (ja) 映像サイズ変換処理方法および映像サイズ変換処理装置
US7095446B2 (en) Method and device for phase correction of a vertically distorted digital image
JPH03132278A (ja) 映像信号変換装置
KR100517522B1 (ko) 보간 방법 및 장치
KR100220386B1 (ko) 모니터 화면 확대 방법
KR100343463B1 (ko) 포맷 변환 장치
JPH06230768A (ja) 画像メモリ装置
JPH0571113B2 (ko)
KR100282396B1 (ko) 영상포맷 변환 장치
JP2005151393A (ja) 画像信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 13

EXPY Expiration of term