JP3327398B2 - 偏向補正波形発生回路 - Google Patents
偏向補正波形発生回路Info
- Publication number
- JP3327398B2 JP3327398B2 JP04685691A JP4685691A JP3327398B2 JP 3327398 B2 JP3327398 B2 JP 3327398B2 JP 04685691 A JP04685691 A JP 04685691A JP 4685691 A JP4685691 A JP 4685691A JP 3327398 B2 JP3327398 B2 JP 3327398B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- multiplier
- count value
- address
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
- H04N3/2335—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements with calculating means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/27—Circuits special to multi-standard receivers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Description
【0001】
【産業上の利用分野】本発明は、モニタ受像機等に使用
される偏向補正波形発生回路に関するものである。
される偏向補正波形発生回路に関するものである。
【0002】
【従来の技術】モニタ受像機等に使用される偏向補正波
形発生回路において、水平同期信号の計数値を用いて補
正波形としての鋸歯状波やパラボラ波等を発生する装置
が提案されている。しかしながら従来の提案されている
装置は、アナログ回路等のいわゆるハードロジックや、
ディジタル加減算器で構成されたものであった。
形発生回路において、水平同期信号の計数値を用いて補
正波形としての鋸歯状波やパラボラ波等を発生する装置
が提案されている。しかしながら従来の提案されている
装置は、アナログ回路等のいわゆるハードロジックや、
ディジタル加減算器で構成されたものであった。
【0003】一方、陰極線管の大型化や平坦化に伴い、
画歪みの精度に対する要求も厳しくなり、高次の偏向補
正波形が必要になってきている。その場合に従来の提案
されているアナログ回路や、ディジタル加減算器では、
充分な精度を得ることは困難になってきた。
画歪みの精度に対する要求も厳しくなり、高次の偏向補
正波形が必要になってきている。その場合に従来の提案
されているアナログ回路や、ディジタル加減算器では、
充分な精度を得ることは困難になってきた。
【0004】また、いわゆるマルチスタンダードの受像
機を形成する場合に、従来のアナログ回路やディジタル
加減算器では、システム毎の調整が必要になる。さらに
これらのシステム毎に調整されたパラメータの値を保持
していなければならず、これらを記憶するためのメモリ
等が必要になり、回路規模が増大するなどの問題があっ
た。
機を形成する場合に、従来のアナログ回路やディジタル
加減算器では、システム毎の調整が必要になる。さらに
これらのシステム毎に調整されたパラメータの値を保持
していなければならず、これらを記憶するためのメモリ
等が必要になり、回路規模が増大するなどの問題があっ
た。
【0005】
【発明が解決しようとする課題】解決しようとする問題
点は、従来のアナログ回路やディジタル加減算器で構成
された装置では、陰極線管の大型化や平坦化に伴う高次
の偏向補正波形を得る場合や、マルチスタンダード化を
行う場合に、回路規模が増大するなど実現が困難である
というものである。
点は、従来のアナログ回路やディジタル加減算器で構成
された装置では、陰極線管の大型化や平坦化に伴う高次
の偏向補正波形を得る場合や、マルチスタンダード化を
行う場合に、回路規模が増大するなど実現が困難である
というものである。
【0006】
【課題を解決するための手段】本発明は、水平周波数の
整数倍のタイミング信号を計数した計数値及び係数の格
納されたメモリ(ROM3及びRAM4)と、上記メモ
リに格納された上記計数値及び係数を乗算する乗算器
(7)と、上記乗算器からの乗算結果若しくは上記メモ
リに格納された係数及び先に演算された演算結果若しく
はリセット値を加算する加算器(10)と、これらの乗
算器、加算器及びメモリの動作を制御する制御手段(R
OM及びRAM2)とからなり、水平同期信号のタイミ
ングを計数した計数値(X)が供給されるごとに、この
計数値に基づいて上記乗算器及び加算器を用いて繰り返
し演算を行うことによって、所望の高次式〔YSAW =
(CX3 +DX2 +X)B+A:YPARA=(GX4 +X
2 +HX)FB2 +E〕からなる補正波形を得ると共
に、複数の放送システムに対応して予め用意されたそれ
ぞれの係数であって、各放送システム1フィールド期間
内に計数される上記計数値に応じた値を有する係数(K
1 )を上記水平同期信号の整数倍のタイミング信号を計
数した計数値に乗算してマルチスタンダード化を行うよ
うにした偏向補正波形発生回路である。
整数倍のタイミング信号を計数した計数値及び係数の格
納されたメモリ(ROM3及びRAM4)と、上記メモ
リに格納された上記計数値及び係数を乗算する乗算器
(7)と、上記乗算器からの乗算結果若しくは上記メモ
リに格納された係数及び先に演算された演算結果若しく
はリセット値を加算する加算器(10)と、これらの乗
算器、加算器及びメモリの動作を制御する制御手段(R
OM及びRAM2)とからなり、水平同期信号のタイミ
ングを計数した計数値(X)が供給されるごとに、この
計数値に基づいて上記乗算器及び加算器を用いて繰り返
し演算を行うことによって、所望の高次式〔YSAW =
(CX3 +DX2 +X)B+A:YPARA=(GX4 +X
2 +HX)FB2 +E〕からなる補正波形を得ると共
に、複数の放送システムに対応して予め用意されたそれ
ぞれの係数であって、各放送システム1フィールド期間
内に計数される上記計数値に応じた値を有する係数(K
1 )を上記水平同期信号の整数倍のタイミング信号を計
数した計数値に乗算してマルチスタンダード化を行うよ
うにした偏向補正波形発生回路である。
【0007】
【作用】これによれば、計数値に所定の係数を乗算する
ことによって、マルチスタンダード化を行うことがで
き、簡単な構成でそれぞれのシステムに応じた種々の所
望の補正波形を得ることができる。
ことによって、マルチスタンダード化を行うことがで
き、簡単な構成でそれぞれのシステムに応じた種々の所
望の補正波形を得ることができる。
【0008】
【実施例】図1は偏向補正波形発生回路の要部の構成を
示す。この図において、例えば水平周波数の2倍(2f
H )のタイミング信号と、4MHzのクロック信号がイ
ンストラクションアドレス発生器1に供給される。この
発生器1で発生された値がインストラクション(I)R
OM及びRAM2に供給され、このROM及びRAM2
の出力が、データ用のROM3及びRAM4のアドレス
入力と、インストラクションデコーダ5に供給される。
示す。この図において、例えば水平周波数の2倍(2f
H )のタイミング信号と、4MHzのクロック信号がイ
ンストラクションアドレス発生器1に供給される。この
発生器1で発生された値がインストラクション(I)R
OM及びRAM2に供給され、このROM及びRAM2
の出力が、データ用のROM3及びRAM4のアドレス
入力と、インストラクションデコーダ5に供給される。
【0009】このROM3の出力がバスライン6を介し
て乗算器7及びレジスタ8に供給される。またRAM4
の出力が乗算器7に供給される。これらの乗算器7及び
レジスタ8の出力がセレクタ9で選択されて加算器10
に供給される。さらにこの加算器10の出力が第1及び
第2のアキュムレータ(ACC)11、12に供給され
る。このアキュムレータ12の出力が加算器10に供給
されると共に、アキュムレータ11の出力がバスライン
6を介してRAM4、乗算器7及びレジスタ8に供給さ
れる。またアキュムレータ11の出力がバスライン6を
介して、第1及び第2の出力レジスタ13、14に供給
される。
て乗算器7及びレジスタ8に供給される。またRAM4
の出力が乗算器7に供給される。これらの乗算器7及び
レジスタ8の出力がセレクタ9で選択されて加算器10
に供給される。さらにこの加算器10の出力が第1及び
第2のアキュムレータ(ACC)11、12に供給され
る。このアキュムレータ12の出力が加算器10に供給
されると共に、アキュムレータ11の出力がバスライン
6を介してRAM4、乗算器7及びレジスタ8に供給さ
れる。またアキュムレータ11の出力がバスライン6を
介して、第1及び第2の出力レジスタ13、14に供給
される。
【0010】さらにこれらの乗算器7、レジスタ8、セ
レクタ9、加算器10、アキュムレータ11、12及び
出力レジスタ13、14の動作がインストラクションデ
コーダ5からの信号によって制御される。
レクタ9、加算器10、アキュムレータ11、12及び
出力レジスタ13、14の動作がインストラクションデ
コーダ5からの信号によって制御される。
【0011】そしてこの回路に、例えば水平周波数の2
倍(2fH )のタイミング信号を計数した計数値(X)
が供給されることにより、この回路において所望の高次
式からなる補正波形、例えば鋸歯状波〔YSAW =(CX
3 +DX2 +X)B+A〕とパラボラ波〔YPARA=(G
X4 +X2 +HX)FB2 +E〕が取り出される。ただ
しこれらの式で、Aは垂直シフト、Bは垂直サイズ、C
はS字補正、Dはリニアリティ、Eは水平サイズ、Fは
ピンアンプ、Gはピン位相、Hはコーナーピンのそれぞ
れパラメーターである。また補正波形の出力は、例えば
水平同期信号毎にそのときの値(YSAW,YPARA)が出力
レジスタ13、14に取り出され、この出力がD/A変
換器15及び16を通じて水平偏向回路の出力アンプ
(図示せず)等に供給される。
倍(2fH )のタイミング信号を計数した計数値(X)
が供給されることにより、この回路において所望の高次
式からなる補正波形、例えば鋸歯状波〔YSAW =(CX
3 +DX2 +X)B+A〕とパラボラ波〔YPARA=(G
X4 +X2 +HX)FB2 +E〕が取り出される。ただ
しこれらの式で、Aは垂直シフト、Bは垂直サイズ、C
はS字補正、Dはリニアリティ、Eは水平サイズ、Fは
ピンアンプ、Gはピン位相、Hはコーナーピンのそれぞ
れパラメーターである。また補正波形の出力は、例えば
水平同期信号毎にそのときの値(YSAW,YPARA)が出力
レジスタ13、14に取り出され、この出力がD/A変
換器15及び16を通じて水平偏向回路の出力アンプ
(図示せず)等に供給される。
【0012】さらに上述の補正波形の演算は例えば以下
のようにして行われる。すなわち次の表1は、鋸歯状波
〔YSAW =(CX3 +DX2 +X)B+A〕の演算を上
述の回路で行うためのプログラムリストである。
のようにして行われる。すなわち次の表1は、鋸歯状波
〔YSAW =(CX3 +DX2 +X)B+A〕の演算を上
述の回路で行うためのプログラムリストである。
【0013】
【表1】
【0014】この表1において演算は、YSAW =
(((CX+D)X+1)X+0)B+Aのように行わ
れる。また演算は16ビットの精度で行われるが、上述
の回路では乗算器7が8×8ビットの能力であることを
考慮したものである。
(((CX+D)X+1)X+0)B+Aのように行わ
れる。また演算は16ビットの精度で行われるが、上述
の回路では乗算器7が8×8ビットの能力であることを
考慮したものである。
【0015】そこで表1において、a欄はインストラク
ションROM及びRAM2のアドレスであって、演算は
このアドレスの順に行われる。b欄は命令の種類を示
し、Mは乗算命令、Lはロード命令、Jはジャンプ命令
である。c欄はロード命令の時の種類を示し、K>Yは
メモリとレジスタ、X>Yレジスタとレジスタである。
d欄は加算器10の演算式を示す。e欄はXのレジスタ
を示し、Aはアキュムレータ11、12の上位8ビッ
ト、Bは下位8ビットである。なおこのe欄は乗算命令
では乗算するレジスタを示す。f欄はYのレジスタを示
し、Rはレジスタ8、1は出力レジスタ13、2は出力
レジスタ14である。g欄はROM3及びRAM4のア
ドレスを示す。なおこのg欄は乗算命令では係数のアド
レスを示す。h欄はメモリの選択(ROM、RAM)を
示している。
ションROM及びRAM2のアドレスであって、演算は
このアドレスの順に行われる。b欄は命令の種類を示
し、Mは乗算命令、Lはロード命令、Jはジャンプ命令
である。c欄はロード命令の時の種類を示し、K>Yは
メモリとレジスタ、X>Yレジスタとレジスタである。
d欄は加算器10の演算式を示す。e欄はXのレジスタ
を示し、Aはアキュムレータ11、12の上位8ビッ
ト、Bは下位8ビットである。なおこのe欄は乗算命令
では乗算するレジスタを示す。f欄はYのレジスタを示
し、Rはレジスタ8、1は出力レジスタ13、2は出力
レジスタ14である。g欄はROM3及びRAM4のア
ドレスを示す。なおこのg欄は乗算命令では係数のアド
レスを示す。h欄はメモリの選択(ROM、RAM)を
示している。
【0016】これによって、まずアドレス79の処理
で、RAM4のアドレス0Dから、レジスタ8へ値のロ
ードが行われる。なおこのアドレス0Dには上述の供給
された計数値(X)が記憶されている。
で、RAM4のアドレス0Dから、レジスタ8へ値のロ
ードが行われる。なおこのアドレス0Dには上述の供給
された計数値(X)が記憶されている。
【0017】次にアドレス7aの処理で、RAM4のア
ドレス14から、レジスタ8へ値のロードが行われると
共に、0とレジスタ8の値の加算が行われる。加算結果
はアキュムレータ11に供給される。なおアドレス14
にはリニアリティの係数(D)が記憶されている。
ドレス14から、レジスタ8へ値のロードが行われると
共に、0とレジスタ8の値の加算が行われる。加算結果
はアキュムレータ11に供給される。なおアドレス14
にはリニアリティの係数(D)が記憶されている。
【0018】またアドレス7bの処理で、アキュムレー
タ11の下位8ビットとRAM4のアドレス12の内容
との乗算が行われると共に、0とレジスタ8の値の加算
が並行して行われる。加算結果はアキュムレータ12に
供給される。またアキュムレータ11の値は以前のもの
が保持される。なおアドレス12にはS字補正の係数
(C)が記憶されている。このアドレス7bの処理で、
CX(下位)と0+Dの積和演算が行われる。
タ11の下位8ビットとRAM4のアドレス12の内容
との乗算が行われると共に、0とレジスタ8の値の加算
が並行して行われる。加算結果はアキュムレータ12に
供給される。またアキュムレータ11の値は以前のもの
が保持される。なおアドレス12にはS字補正の係数
(C)が記憶されている。このアドレス7bの処理で、
CX(下位)と0+Dの積和演算が行われる。
【0019】またアドレス7cの処理で、アキュムレー
タ11の上位8ビットとRAM4のアドレス12の内容
との乗算が行われると共に、アキュムレータ12の値
(D)と乗算器7からのアドレス7bの処理で得られた
CX(下位)+Dの値を下位に8ビットシフトした値
(セレクタ9で選択される)との加算が並行して行われ
る。このアドレス7cの処理で、CX(上位)とCX
(下位)+Dの積和演算が行われる。
タ11の上位8ビットとRAM4のアドレス12の内容
との乗算が行われると共に、アキュムレータ12の値
(D)と乗算器7からのアドレス7bの処理で得られた
CX(下位)+Dの値を下位に8ビットシフトした値
(セレクタ9で選択される)との加算が並行して行われ
る。このアドレス7cの処理で、CX(上位)とCX
(下位)+Dの積和演算が行われる。
【0020】そしてアドレス7dの処理で、次の演算の
準備としてROM3のアドレス16からレジスタ8へ値
のロードが行われると共に、アキュムレータ12の値
(CX(下位)+D)と乗算器7からのアドレス7cの
処理で得られたCX(上位)値との加算が並行して行わ
れる。このアドレス7dの処理で、CX(上位)+CX
(下位)+Dの積和演算が行われ、CX+Dの値がアキ
ュムレータ11に供給される。
準備としてROM3のアドレス16からレジスタ8へ値
のロードが行われると共に、アキュムレータ12の値
(CX(下位)+D)と乗算器7からのアドレス7cの
処理で得られたCX(上位)値との加算が並行して行わ
れる。このアドレス7dの処理で、CX(上位)+CX
(下位)+Dの積和演算が行われ、CX+Dの値がアキ
ュムレータ11に供給される。
【0021】以下これらの処理が順次繰り返されて、そ
れぞれアドレス80の処理で(CX+D)X+1、アド
レス84の処理で((CX+D)X+1)X、アドレス
89の処理で(((CX+D)X+1)X+0)B+A
=YSAW の値がアキュムレータ11に供給される。そし
てアドレス8aの処理で、この値YSAW が出力レジスタ
13に供給される。
れぞれアドレス80の処理で(CX+D)X+1、アド
レス84の処理で((CX+D)X+1)X、アドレス
89の処理で(((CX+D)X+1)X+0)B+A
=YSAW の値がアキュムレータ11に供給される。そし
てアドレス8aの処理で、この値YSAW が出力レジスタ
13に供給される。
【0022】また次の表2は、パラボラ波〔YPARA=
(GX4 +X2 +HX)FB2 +E〕の演算を上述の回
路で行うためのプログラムリストである。
(GX4 +X2 +HX)FB2 +E〕の演算を上述の回
路で行うためのプログラムリストである。
【0023】
【表2】
【0024】従ってこの表2において、上述と同様に処
理が順次繰り返されて、それぞれアドレス61の処理で
GX+0、アドレス65の処理で(GX)X+1、アド
レス69の処理で((GX)X+1)X+H、アドレス
6dの処理で(((GX)X+1)X+H)X+0、ア
ドレス70の処理で(((GX)X+1)X+H)X
F、アドレス73の処理で(((GX)X+1)X+
H)XFB、アドレス77の処理で(((GX)X+
1)X+H)XFB2 +E=YPARAの値がアキュムレー
タ11に供給される。そしてアドレス78の処理で、こ
の値YPARAが出力レジスタ14に供給される。
理が順次繰り返されて、それぞれアドレス61の処理で
GX+0、アドレス65の処理で(GX)X+1、アド
レス69の処理で((GX)X+1)X+H、アドレス
6dの処理で(((GX)X+1)X+H)X+0、ア
ドレス70の処理で(((GX)X+1)X+H)X
F、アドレス73の処理で(((GX)X+1)X+
H)XFB、アドレス77の処理で(((GX)X+
1)X+H)XFB2 +E=YPARAの値がアキュムレー
タ11に供給される。そしてアドレス78の処理で、こ
の値YPARAが出力レジスタ14に供給される。
【0025】なおこれらの処理は、例えば水平周波数の
2倍(2fH )のタイミング信号毎に、そのときの計数
値(X)に基づいて行われるものである。
2倍(2fH )のタイミング信号毎に、そのときの計数
値(X)に基づいて行われるものである。
【0026】そしてこの回路において、例えば垂直周波
数が60Hz及び50Hzのシステムを考える。この場
合に、上述の水平周波数の2倍(2fH )のタイミング
信号を計数した計数値(X)は垂直周波数が60Hzの
場合で0→525、50Hzの場合で0→625に変化
し、その波形は図2に示すようになる。ところがこの場
合に、陰極線管に表示される画面について考えると、表
示される1フィールドの画面は互いに等しいものであ
る。一方、上述の例えば鋸歯状波とパラボラ波の補正波
形は、画面上の絶対位置に対応している。
数が60Hz及び50Hzのシステムを考える。この場
合に、上述の水平周波数の2倍(2fH )のタイミング
信号を計数した計数値(X)は垂直周波数が60Hzの
場合で0→525、50Hzの場合で0→625に変化
し、その波形は図2に示すようになる。ところがこの場
合に、陰極線管に表示される画面について考えると、表
示される1フィールドの画面は互いに等しいものであ
る。一方、上述の例えば鋸歯状波とパラボラ波の補正波
形は、画面上の絶対位置に対応している。
【0027】そこで画面を基準に計数値(X)を考える
と、垂直周波数が60Hz及び50Hzのシステムでそ
れぞれ図3に実線及び破線で示すようになる。すなわち
この図から明らかなように、画面上の絶対位置でそれぞ
れの計数値(X)は比例関係にある。従って演算に用い
る計数値をX* として、X* =K1 Xを予め計算してお
くようにし、例えば垂直周波数が60Hzの場合はK1
=1、50Hzの場合はK1 =0.84とすることによ
って、画面上の絶対位置に対する画歪みの量はシステム
に関係なく一定となり、システム毎にパラメータ等を変
える必要がなくなる。なおX* =K1 Xの計算は乗算器
7で行うことができる。
と、垂直周波数が60Hz及び50Hzのシステムでそ
れぞれ図3に実線及び破線で示すようになる。すなわち
この図から明らかなように、画面上の絶対位置でそれぞ
れの計数値(X)は比例関係にある。従って演算に用い
る計数値をX* として、X* =K1 Xを予め計算してお
くようにし、例えば垂直周波数が60Hzの場合はK1
=1、50Hzの場合はK1 =0.84とすることによ
って、画面上の絶対位置に対する画歪みの量はシステム
に関係なく一定となり、システム毎にパラメータ等を変
える必要がなくなる。なおX* =K1 Xの計算は乗算器
7で行うことができる。
【0028】こうして上述の装置によれば、計数値
(X)に所定の係数(K1 )を乗算することによって、
マルチスタンダード化を行うことができ、簡単な構成で
それぞれのシステムに応じた種々の所望の補正波形(Y
SAW,YPARA)を得ることができるものである。
(X)に所定の係数(K1 )を乗算することによって、
マルチスタンダード化を行うことができ、簡単な構成で
それぞれのシステムに応じた種々の所望の補正波形(Y
SAW,YPARA)を得ることができるものである。
【0029】さらにいわゆるHDTVにおいては、画面
のアスペクト比が16:9に定められている。ところが
このようなHDTVを表示するモニタ受像機は高価であ
る。そこでこのようなHDTV信号を従来のアスペクト
比が4:3のモニタ受像機で表示することが考えられ
る。その場合に、例えば1フレームの水平走査線数が5
25本または625本になるようにダウンコンバートす
ると共に、例えば図4に示すように垂直偏向幅を縮小し
て表示することが考えられている。
のアスペクト比が16:9に定められている。ところが
このようなHDTVを表示するモニタ受像機は高価であ
る。そこでこのようなHDTV信号を従来のアスペクト
比が4:3のモニタ受像機で表示することが考えられ
る。その場合に、例えば1フレームの水平走査線数が5
25本または625本になるようにダウンコンバートす
ると共に、例えば図4に示すように垂直偏向幅を縮小し
て表示することが考えられている。
【0030】このような表示を行う場合において、計数
値(X)を考えると、アスペクト比が4:3の場合と1
6:9の場合とでそれぞれ図中に実線及び破線で示すよ
うになる。すなわちこの図から明らかなように、画面上
の絶対位置でそれぞれの計数値(X)は比例関係にあ
る。そこで演算に用いる計数値をX**として、上述の計
数値(X* )にさらに所定の係数(K2 =0.75)を
乗算(X**=K2 X* )することによって、このような
表示においても種々の所望の補正波形(YSAW,Y PARA)
を得ることができる。
値(X)を考えると、アスペクト比が4:3の場合と1
6:9の場合とでそれぞれ図中に実線及び破線で示すよ
うになる。すなわちこの図から明らかなように、画面上
の絶対位置でそれぞれの計数値(X)は比例関係にあ
る。そこで演算に用いる計数値をX**として、上述の計
数値(X* )にさらに所定の係数(K2 =0.75)を
乗算(X**=K2 X* )することによって、このような
表示においても種々の所望の補正波形(YSAW,Y PARA)
を得ることができる。
【0031】なお図5はシステム等を判別して係数(K
1 、K2)を乗算するためのフローチャートを示す。な
おX**=K2 X* の計算も乗算器7で行うことができる
ものである。また上述の図に示すように16:9の表示
を垂直方向の画面の中央で行う場合には、画面上端から
の距離CをX**に加算(X**=K2 X* +C)とすれば
よい。この加算の計算は加算器10で行うことができ
る。
1 、K2)を乗算するためのフローチャートを示す。な
おX**=K2 X* の計算も乗算器7で行うことができる
ものである。また上述の図に示すように16:9の表示
を垂直方向の画面の中央で行う場合には、画面上端から
の距離CをX**に加算(X**=K2 X* +C)とすれば
よい。この加算の計算は加算器10で行うことができ
る。
【0032】
【発明の効果】この発明によれば、計数値に所定の係数
を乗算することによって、マルチスタンダード化を行う
ことができ、簡単な構成でそれぞれのシステムに応じた
種々の所望の補正波形を得ることができるようになっ
た。
を乗算することによって、マルチスタンダード化を行う
ことができ、簡単な構成でそれぞれのシステムに応じた
種々の所望の補正波形を得ることができるようになっ
た。
【図1】本発明による偏向補正波形発生回路の一例の構
成図である。
成図である。
【図2】説明のための線図である。
【図3】説明のための線図である。
【図4】説明のための線図である。
【図5】説明のための線図である。
1 インストラクションアドレス発生器 2 インストラクションROM及びRAM 3 データ用のROM 4 データ用のRAM 5 インストラクションデコーダ 6 バスライン 7 乗算器 8 レジスタ 9 セレクタ 10 加算器 11、12 アキュムレータ 13、14 出力レジスタ 15、16 D/A変換器
フロントページの続き (56)参考文献 特開 昭62−43268(JP,A) 特開 昭62−234489(JP,A) 特開 昭63−665(JP,A) 特開 昭64−12716(JP,A) 特開 平1−212969(JP,A) 特開 平1−315788(JP,A) 実開 昭61−72964(JP,U)
Claims (1)
- 【請求項1】 水平周波数の整数倍のタイミング信号を
計数した計数値及び係数の格納されたメモリと、 上記メモリに格納された上記計数値及び係数を乗算する
乗算器と、 上記乗算器からの乗算結果若しくは上記メモリに格納さ
れた係数及び先に演算された演算結果若しくはリセット
値を加算する加算器と、 これらの乗算器、加算器及びメモリの動作を制御する制
御手段とからなり、 水平同期信号のタイミングを計数した計数値が供給され
るごとに、この計数値に基づいて上記乗算器及び加算器
を用いて繰り返し演算を行うことによって、所望の高次
式からなる補正波形を得ると共に、複数の放送システム
に対応して予め用意されたそれぞれの係数であって、各
放送システム1フィールド期間内に計数される上記計数
値に応じた値を有する係数を上記水平同期信号の整数倍
のタイミング信号を計数した計数値に乗算してマルチス
タンダード化を行うようにした偏向補正波形発生回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04685691A JP3327398B2 (ja) | 1991-03-12 | 1991-03-12 | 偏向補正波形発生回路 |
US07/848,227 US5294866A (en) | 1991-03-12 | 1992-03-09 | Raster distortion correcting signal synthesizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04685691A JP3327398B2 (ja) | 1991-03-12 | 1991-03-12 | 偏向補正波形発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04282970A JPH04282970A (ja) | 1992-10-08 |
JP3327398B2 true JP3327398B2 (ja) | 2002-09-24 |
Family
ID=12758983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04685691A Expired - Fee Related JP3327398B2 (ja) | 1991-03-12 | 1991-03-12 | 偏向補正波形発生回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5294866A (ja) |
JP (1) | JP3327398B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05219399A (ja) * | 1992-02-03 | 1993-08-27 | Matsushita Electric Ind Co Ltd | パラボラ波形発生回路 |
JP2764234B2 (ja) * | 1992-09-09 | 1998-06-11 | セイコーインスツルメンツ株式会社 | Crt管面補正用デジタル波形発生装置 |
JP3308642B2 (ja) * | 1993-04-20 | 2002-07-29 | エヌイーシー三菱電機ビジュアルシステムズ株式会社 | 垂直偏向波形発生装置 |
US5969486A (en) * | 1997-01-16 | 1999-10-19 | Display Laboratories, Inc. | Detecting horizontal blanking time in cathode ray tube devices |
US6437829B1 (en) | 1997-01-16 | 2002-08-20 | Display Laboratories, Inc. | Alignment of cathode ray tube displays using a video graphics controller |
US6285397B1 (en) | 1997-01-16 | 2001-09-04 | Display Laboratories, Inc. | Alignment of cathode ray tube video displays using a host computer processor |
WO2000038410A1 (en) * | 1998-12-23 | 2000-06-29 | Polaroid Corporation | Scanning system for film recorder |
JP3863037B2 (ja) * | 2001-03-15 | 2006-12-27 | 松下電器産業株式会社 | 垂直偏向装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3501669A (en) * | 1968-11-29 | 1970-03-17 | Bunker Ramo | Deflection signal correction system |
EP0162123B2 (de) * | 1984-05-23 | 1992-03-04 | Deutsche ITT Industries GmbH | Verfahren und Schaltungsanordnung zur digitalen Ablenkkorrektur von Fernsehbildröhren |
US5013978A (en) * | 1989-09-06 | 1991-05-07 | Hughes Aircraft Company | Compensation arrangement for display systems |
-
1991
- 1991-03-12 JP JP04685691A patent/JP3327398B2/ja not_active Expired - Fee Related
-
1992
- 1992-03-09 US US07/848,227 patent/US5294866A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5294866A (en) | 1994-03-15 |
JPH04282970A (ja) | 1992-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3231142B2 (ja) | 映像圧縮拡大回路及び装置 | |
EP0817482B1 (en) | Scanning line converting circuit and interpolation coefficient generating circuit | |
JP3327398B2 (ja) | 偏向補正波形発生回路 | |
JPH1011009A (ja) | 映像信号の処理装置及びこれを用いた表示装置 | |
JP3327397B2 (ja) | 偏向補正波形発生回路 | |
EP0554836B1 (en) | Parabolic waveform generating apparatus | |
US5793447A (en) | Digital convergence apparatus | |
US6501509B1 (en) | Video format converter | |
JP3173037B2 (ja) | 偏向補正波形発生回路 | |
US6999107B2 (en) | Scaling method and apparatus using approximate simplified scaling factors | |
KR20060006062A (ko) | 조합된 샘플링 레이트 변환 및 이득 제어된 필터링 | |
US4910681A (en) | Multi-functionality television testing signal generator using digital scheme | |
JP2002374407A (ja) | 画像処理装置 | |
KR19990044779A (ko) | 음극선관을 위한 디지탈 편향처리장치 및 그의 편향처리방법 | |
JP3173026B2 (ja) | 偏向装置 | |
JP3113090B2 (ja) | 映像信号処理装置 | |
KR950006762B1 (ko) | 텔레비젼 수상기의 화면 종횡비 변환 시스템 | |
JP3283363B2 (ja) | 選局回路 | |
JPH0738805A (ja) | 画像拡大装置 | |
EP0665695A2 (en) | Digital convergence apparatus | |
JP3546029B2 (ja) | 走査線変換回路 | |
JPH10243355A (ja) | 走査線変換回路および補間係数生成回路 | |
KR100304698B1 (ko) | 디지털 컨버젼스 보정 장치 | |
JP2005151393A (ja) | 画像信号処理回路 | |
KR0157528B1 (ko) | 디지탈 샘플링 속도 변환을 이용한 4:3 텔레비젼 신호의 와이드 16:9 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |