KR19990044779A - 음극선관을 위한 디지탈 편향처리장치 및 그의 편향처리방법 - Google Patents

음극선관을 위한 디지탈 편향처리장치 및 그의 편향처리방법 Download PDF

Info

Publication number
KR19990044779A
KR19990044779A KR1019980030384A KR19980030384A KR19990044779A KR 19990044779 A KR19990044779 A KR 19990044779A KR 1019980030384 A KR1019980030384 A KR 1019980030384A KR 19980030384 A KR19980030384 A KR 19980030384A KR 19990044779 A KR19990044779 A KR 19990044779A
Authority
KR
South Korea
Prior art keywords
signal
value
horizontal
outputting
output
Prior art date
Application number
KR1019980030384A
Other languages
English (en)
Other versions
KR100272168B1 (ko
Inventor
김경환
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980030384A priority Critical patent/KR100272168B1/ko
Priority to US09/193,053 priority patent/US6208092B1/en
Publication of KR19990044779A publication Critical patent/KR19990044779A/ko
Application granted granted Critical
Publication of KR100272168B1 publication Critical patent/KR100272168B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Television Scanning (AREA)

Abstract

음극선관의 왜곡을 디지탈적으로 프로그래머블하게 보정할 수 있는 음극선관을 위한 디지탈 편향 처리 장치 및 그의 편향 처리 방법이 개시된다. 이 장치의 동기 및 클럭신호 발생부는 복합 비디오 방송 신호로부터 추출한 제1 복합동기신호나 하나 이상의 제2 복합동기신호들로부터 선택된 제3 복합동기 신호를 출력하고, 동기신호 위상 변환부는 제3 복합동기신호의 위상을 지연 또는 빠르게 하여, 편향복합동기신호로서 출력하고, 좌표값 생성부는 편향복합 동기신호에 동기되어 카운팅된 결과를 소정값들과 연산하고, 연산된 결과를 X축 및 Y축 좌표값들로서 출력하고, 수평 구동 신호 발생부는 플라이 백 펄스와 수평 구동 신호의 위상차, 편향수평동기신호, 수평정정신호 및 소정 듀티값을 이용하여 수평 구동 신호의 상승 및 하강 엣지들을 결정하고, 보정값 계산부는 선택 신호들에 응답하여 시분할 방식으로 계산된 왜곡 보정 함수들을 이용하여 X 및 Y축 좌표값들 각각의 보간값을 계산하고, 계산된 보간값들을 수평 정정 신호, 다이나믹 포커스 신호, 수직 톱니파 구동 신호 또는 동-서 왜곡 보상 신호로서 출력하고, 출력 조정부는 음극선관의 고압으로부터 소정값들을 이용하여 수직 톱니파 구동 신호 및 동-서 왜곡 보상 신호들의 이득을 조정하고 및 제어부는 동기 제어 신호 및 소정값들을 출력하는 것이 바람직하다.

Description

음극선관을 위한 디지탈 편향 처리 장치 및 그의 편향 처리 방법
본 발명은 텔레비전, 오실로스코프, 문자 표시 장치 또는 영상 표시 장치에 사용되는 음극선관의 편향 처리에 관한 것으로서, 특히, 음극선관의 편향을 디지탈적으로 처리하는 디지탈 편향 처리 장치 및 그의 편향 처리 방법에 관한 것이다.
종래에는, 편향 코일에 흐르는 전류와 포커스 그리드(focus grid) 전압을 제어하기 위해, 음극선관을 위한 편향 처리를 아날로그적으로 수행하였다.
그러나, 종래의 음극선관을 위한 아날로그 편향 처리 장치는, 음극선관(CRT) 스크린의 평면화에 따르는 왜곡과 편향 요크(yoke) 코일에 의한 왜곡으로 인해 불규칙한 모양으로 발생하는 음극선관의 왜곡 현상을 복잡하게 조정하였을 뿐만 아니라, 정교하고 세밀하게 보정하지 못했다. 따라서, 종래의 편향 처리 장치는 음극선관의 왜곡 현상을 정교하고 세밀하게 보정하기 위해서 다수개의 조정단자들을 별도로 마련하여야 하는 불편함을 수반하였다.
또한, 종래의 아날로그 편향 처리 장치는 예를 들면, 핀 쿠션(pincushion)의 남북(NS:North-South) 왜곡을 보정할 수 없을 뿐만 아니라, 틸트(tilt) 보정을 위해서 별도의 틸트 보정 코일을 마련하여야 하는 등 음극선관의 왜곡들을 보정하는데 있어서도 한계를 갖는다.
게다가, 종래의 아날로그 편향 처리 장치는 고압(EHT:Electric High Tension) 변동에 의한 왜곡을 보정하기 위해 빔의 양에 관계없이 항상 일정하게 고압을 유지하였다. 그러므로, 편향 처리 장치의 제조비용을 상승시키는 문제점이 있었다.
한편, 주로 컴퓨터를 위해 사용되는 음극선관에 입력되는 수평 및 수직 동기 신호들의 주파수는 매우 넓은 범위에서 변할 수 있다. 즉, 컴퓨터의 모드, 예를 들면 VGA모드 또는 SGA모드에 따라 편향 처리 장치에 입력되는 수평 동기 신호의 주파수가 15㎑부터 120㎑까지 변할 수 있다. 이 경우, 종래의 아날로그 편향 처리 장치는 넓은 주파수 범위를 갖는 수평 동기 신호를 처리하기 위해서 매우 많은 회로를 내장할 수 밖에 없었다.
게다가, 종래의 편향 처리 장치에 입력되는 수평 동기 신호의 주파수가 넓은 범위로 변할 경우, 디스플레이되는 화면의 컬러가 물결 무늬처럼 번지는 모아레(Moire) 현상이 발생될 수 있는 문제점이 있다.
본 발명이 이루고자 하는 제1 기술적 과제는, 음극선관의 왜곡을 디지탈적으로 프로그래머블하게 보정할 수 있는 음극선관을 위한 디지탈 편향 처리 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 제2 기술적 과제는, 시스템 클럭 신호와 동기된 기준 신호와 시스템 클럭 신호와 동기되지 않는 비교 신호의 위상차를 정밀하게 검출할 수 있는 음극선관을 위한 디지탈 편향 처리 장치의 위상차 검출 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 제3 기술적 과제는, 상기 제1 기술적 과제의 음극 선관을 위한 디지탈 편향 처리 장치에서 동기 신호의 지터를 안정화시키는 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 제4 기술적 과제는, 상기 제1 기술적 과제의 음극선관을 위한 디지탈 편향 처리 장치에서 수행되며, X축 및 Y축 좌표값들에 대한 보간값을 계산하는 보간값 계산 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 제5 기술적 과제는, 상기 제4 기술적 과제의 보간값 계산 방법을 수행하는 보간값 계산 장치를 제공하는 데 있다.
도 1은 본 발명에 의한 음극선관을 위한 디지탈 편향 처리 장치의 블럭도이다.
도 2는 도 1에 도시된 동기 및 클럭 신호 발생부의 본 발명에 의한 바람직한 일실시예의 블럭도이다.
도 3은 도 2에 도시된 클럭 및 동기 신호 추출부의 일반적인 블럭도이다.
도 4는 도 2에 도시된 인터페이싱부의 일반적인 블럭도이다.
도 5는 도 2에 도시된 수평 트랙킹부의 본 발명에 의한 블럭도이다.
도 6은 도 2에 도시된 수직 트랙킹부의 본 발명에 의한 블럭도이다.
도 7은 도 5에 도시된 제1 윈도우 형성부에서 수행되는 본 발명에 의한 윈도우 형성 방법을 설명하기 위한 플로우차트이다.
도 8은 도 5에 도시된 제1 모드 결정부에서 수행되는 본 발명에 의한 모드 결정 방법을 설명하기 위한 플로우차트이다.
도 9는 도 5에 도시된 수평 동기 신호 발생부에서 수행되는 본 발명에 의한 동기 신호 발생 방법을 설명하기 위한 플로우차트이다.
도 10은 도 1에 도시된 동기 및 클럭 신호 발생부의 본 발명에 의한 다른 실시예의 블럭도이다.
도 11은 도 10에 도시된 제2 DPLL의 일반적인 회로도이다.
도 12는 도 1에 도시된 동기 신호 위상 변환부의 본 발명에 의한 바람직한 일실시예의 회로도이다.
도 13 (a)∼(d)들은 수평 동기 신호의 파형도들이다.
도 14는 도 1에 도시된 동기 신호 위상 변환부의 다른 실시예의 회로도이다.
도 15는 도 1에 도시된 좌표값 생성부의 본 발명에 의한 바람직한 일실시예의 회로도이다.
도 16은 도 1에 도시된 좌표값 생성부의 본 발명에 의한 다른 실시예의 회로도이다.
도 17은 도 1에 도시된 수평 구동 신호 발생부의 본 발명에 의한 블럭도이다.
도 18은 도 17에 도시된 위상차 안정부의 본 발명에 의한 바람직한 일실시예의 블럭도이다.
도 19는 도 18에 도시된 서브 클럭 검출부의 블럭도이다.
도 20 (a)∼(d)들은 도 19에 도시된 서브 클럭 검출부의 동작을 설명하기 위한 도면이다.
도 21 (a)∼(d)들은 도 18에 도시된 제2 위상차 검출부를 설명하기 위한 도면이다.
도 22는 도 18에 도시된 제2 저역 통과 필터의 본 발명에 의한 바람직한 일실시례의 회로도이다.
도 23은 도 22에 도시된 레지스터의 일례의 구성도이다.
도 24는 음극선관에 디스플레이되는 수직 및 수평 방향에 대한 시드의 좌표값을 나타내는 도면이다.
도 25는 도 1에 도시된 보간값 계산부의 본 발명에 의한 바람직한 일실시예의 블럭도이다.
도 26은 도 25에 도시된 장치에서 수행되는 본 발명에 의한 보간값 계산 방법을 설명하기 위한 플로우차트이다.
도 27은 도 1에 도시된 출력 조정부의 본 발명에 의한 바람직한 일실시예의 회로도이다.
도 28은 도 1에 도시된 출력 조정부의 본 발명에 의한 다른 실시예의 회로도이다.
도 29는 도 1에 도시된 수평 모아레 보정부의 본 발명에 의한 바람직한 일실시예의 회로도이다.
도 30은 라그랑제 함수들을 나타내는 그래프이다.
도 31은 다이나믹 포커스 신호를 나타내는 파형도이다.
상기 제1 기술적 과제를 이루기 위한 본 발명에 의한 음극선관을 위한 디지탈 편향 처리 장치는, 복합 비디오 방송 신호로부터 추출한 제1 복합 동기 신호나 외부로부터 입력한 하나 이상의 제2 복합 동기 신호중 하나를 동기 제어 신호에 응답하여 선택하고, 선택된 신호를 제3 복합 동기 신호로서 출력하고, 주 클럭 신호를 생성하는 동기 및 클럭 신호 발생 수단과, 상기 제3 복합 동기 신호의 위상을 제1 소정값에 상응하여 지연(lag) 또는 빠르게(lead)하고, 지상 또는 진상된 제3 복합 동기 신호를, 편향 수평 동기 신호 및 편향 수직 동기 신호로 구성되는, 편향 복합 동기 신호로서 출력하는 동기 신호 위상 변환 수단과, 상기 편향 복합 동기 신호에 동기되어 카운팅하고, 카운팅된 결과를 제2 소정값들과 연산하고, 연산된 결과를 빔의 X축 및 Y축 좌표값들로서 출력하는 좌표값 생성 수단과, 상기 카운팅된 결과를 논리조합하고, 논리 조합한 결과를 제1 ∼ 제E 선택 신호들로서 출력하는 선택 신호 발생 수단과, 플라이 백 펄스와 수평 톱니파 전류의 생성을 제어하는 수평 구동 신호의 위상차, 상기 편향 수평 동기 신호, 수평 정정 신호 및 소정 듀티값을 이용하여 상기 수평 구동 신호의 상승 및 하강 엣지들을 결정하는 수평 구동 신호 발생 수단과, 아래와 같은 왜곡 보정 함수들[F(X) 및 F(Y)]을 상기 제1 ∼ 제E 선택 신호들에 응답하여 시분할 방식으로 계산하고, 상기 왜곡 보정 함수들을 이용하여 상기 X 및 상기 Y축 좌표값들 각각의 보간값을 계산하고, 계산된 보간값들을 상기 수평 정정 신호, 다이나믹 포커스 신호, 수직 톱니파 구동 신호 또는 동-서 왜곡 보상 신호(EW1)로서 출력하는 보간값 계산 수단과,
F(X) = s0f0(X) + s1f1(X) + ···· + snfn(X)
F(Y) = s0f0(Y) + s1f1(Y) + ···· + snfn(Y)
[여기서, s0∼sn들은 시드값들이고, f0(X)∼fn(X) 및 f0(Y)∼fn(Y)들은 라그랑제(lagrange) 함수들이다.]
음극선관의 고압을 분배한 전압으로부터 제2 소정값들중 해당하는 값과 제3 소정값들을 이용하여 상기 수직 톱니파 구동 신호 및 상기 EW1들의 이득을 조정하여 출력하는 출력 조정 수단 및 상기 동기 제어 신호, 상기 시드값들중 외부로부터 주어지는 시드값들, 상기 제1 소정값들, 상기 제2 소정값들 및 상기 제3 소정값들을 출력하는 제어 수단으로 구성되고, 상기 제3 복합 동기 신호는 제3 수평 동기 신호 및 제3 수직 동기 신호로 구성되고, 상기 주 클럭 신호는 상기 동기 신호 위상 변환 수단, 상기 좌표값 생성 수단, 상기 선택 신호 발생 수단, 상기 수평 구동 신호 발생 수단, 상기 보간값 계산 수단 및 상기 출력 조정 수단으로 발생되는 것이 바람직하다.
상기 제2 기술적 과제를 이루기 위해, 시스템 클럭 신호를 사용하여 디지탈적으로 편향 처리를 수행하는 음극선관을 위한 디지탈 편향 처리 장치의 본 발명에 의한 위상차 검출 장치는, 상기 시스템 클럭 신호의 주기를 N(여기서, N은 2이상의 정수)등분하고, N등분된 구간들중 상기 시스템 클럭 신호와 비 동기된 비교 신호가 입력되는 구간을 검출하고, 검출된 구간에 할당된 값을 상기 시스템 클럭 신호와 동기된 기준 신호와 상기 비교 신호간 위상차의 소수점 이하의 값으로서 출력하는 정밀 위상차 검출 수단과, 상기 위상차의 정수값을 상기 시스템 클럭 신호 및 상기 기준 신호를 이용하여 검출하고, 상기 소수점 이하의 값과 상기 정수값을 상기 시스템 클럭 신호 및 상기 비교 신호에 응답하여 출력하는 제2 위상차 검출 수단 및 필터링된 상기 소수점 이하의 값을 이용하여 상기 정수값의 지터를 안정화시키고, 지터가 안정된, 필터링된, 상기 정수값을 상기 위상차로서 출력하는 루프 필터로 구성되는 것이 바람직하다.
상기 제3 기술적 과제를 이루기 위해, 카운팅 신호에 응답하여 카운팅하고, 지터가 안정된 동기 신호에 응답하여 리셋되는 카운터, 상기 카운터에서 카운팅된 값(TK)(1≤K≤i, i는 2이상의 정수이고, K가 적을수록 최근에 카운팅된 값이다)들에 상응하여 형성한 표준, 증가 및 감소 윈도우들 각각의 최대값 및 최소값을 출력하는 윈도우 형성부, 상기 최대값들 및 상기 최소값들과 지터가 안정되지 않은 상기 동기 신호가 발생된 지점을 비교하고, 비교된 결과에 상응하여 모드를 결정하는 모드 결정부 및 결정된 상기 모드에 상응하여 상기 지터가 안정된 동기 신호를 발생하는 동기 신호 발생부를 갖고, 주 클럭 신호를 사용하여 디지탈적으로 편향 처리를 수행하는 음극선관을 위한 디지탈 편향 처리 장치에서 동기 신호의 지터를 안정화시키는 본 발명에 의한 방법들은 윈도우를 형성하는 윈도우 형성 방법, 모드를 결정하는 모드 결정 방법 및 안정된 지터를 갖는 동기 신호를 발생하는 동기 신호 발생 방법으로 이루어진다.
먼저, 상기 윈도우 형성부에서 수행되는 본 발명에 의한 윈도우 형성 방법은, 상기 카운팅된 값들중 최대값(Tmax) 및 최소값(Tmin)을 결정하는 단계와, 상기 최대값(Tmax)으로부터 상기 최소값(Tmin)을 감산한 차값을 구하는 단계와, 상기 차값을 제1 소정수로제산한 결과를 상기 최소값(Tmin) 및 상기 최대값(Tmax)으로부터 각각 감산 및 가산하고, 감산 및 가산된 결과들을 상기 표준 윈도우의 최소값(Wmin) 및 최대값(Wmax)으로서 각각 결정하는 단계와, 상기 Wmin을 상기 감소 윈도우의 최대값(Wmax')으로서 결정하는 단계와, 제2 소정수를 상기 감소 윈도우의 최소값(Wmin')으로서 결정하는 단계 및 제3 및 제4 소정수들을 상기 증가 윈도우의 최대값(Wmax") 및 최소값(Wmin")으로서 각각 결정하는 단계로 이루어지는 것이 바람직하다.
다음으로, 상기 모드 결정부에서 수행되는 본 발명에 의한 모드 결정 방법은, 상기 지터가 안정되지 않은 동기 신호가 상기 표준 윈도우내에서 제1 소정 횟수이상 검출되었는가를 판단하는 단계와, 상기 지터가 안정되지 않은 동기 신호가 상기 표준 윈도우내에서 상기 제1 소정 횟수이상 검출되었으면, 표준 모드로서 결정하는 단계와, 상기 지터가 안정되지 않은 동기 신호가 상기 표준 윈도우내에서 상기 제1 소정 횟수이상 검출되지 않았으면, 상기 표준, 상기 증가 및 상기 감소 윈도우들중 적어도 어느 하나에서 제2 소정 횟수이상 누락되었는가를 판단하는 단계와, 상기 지터가 안정되지 않은 동기 신호가 상기 윈도우들중 적어도 어느 하나에서 상기 제2 소정 횟수이상 누락되었으면, 신호 없음 모드로서 결정하는 단계 및 상기 지터가 안정되지 않은 동기 신호가 상기 윈도우들 모두에서 상기 제2 소정 횟수만큼 누락되지 않았으면, 비표준 모드로서 결정하는 단계로 이루어지는 것이 바람직하다.
마지막으로, 상기 동기 신호 발생부에서 상기 지터가 안정된 동기 신호를 발생하는 본 발명에 의한 동기 신호 발생 방법은, 상기 표준 모드인가를 판단하는 단계와, 상기 표준 모드인 경우, 가장 최근에 카운팅된 값을 주기로 갖는 신호를 상기 지터가 안정된 동기 신호로서 결정하는 단계와, 상기 표준 모드가 아닌 경우, 상기 신호 없음 모드인가를 판단하는 단계와, 상기 신호 없음 모드이면, 자체적으로 발진하여 상기 지터가 안정된 동기 신호를 생성하는 단계와, 상기 신호 없음 모드가 아니면, 상기 지터가 안정되지 않은 동기 신호가 상기 표준 윈도우내에서 검출되었는가를 판단하는 단계와, 상기 지터가 안정되지 않은 동기 신호가 상기 표준 윈도우내에서 검출되지 않았으면, 상기 감소 윈도우내에서 검출되었는가를 판단하는 단계와, 상기 지터가 안정되지 않은 동기 신호가 상기 감소 윈도우내에서 검출되지 않았으면, 상기 Wmax에서 자체 발진하여 상기 지터가 안정된 동기 신호를 생성하는 단계 및 상기 지터가 안정되지 않은 동기 신호가 상기 표준 윈도우내 또는 상기 감소 윈도우내에서 검출되었으면, 상기 지터가 안정되지 않은 동기 신호를 상기 지터가 안정된 동기 신호로서 결정하는 단계로 이루어지는 것이 바람직하다.
상기 제4 기술적 과제를 이루기 위해, 음극 선관을 위한 디지탈 편향 처리 장치에 포함되며, 왜곡 보정 함수들[F(X) 및 F(Y)]를 이용하여 빔의 X축 및 Y축의 좌표값들(X 및 Y) 각각의 보간값을 계산하는 보간값 계산부에서 수행되는 본 발명에 의한 보간값 계산 방법은, 상기 X축 및 Y축 좌표값들의 크기를 제한하는 단계와, 크기가 제한된 상기 X축 및 Y축 좌표값들에 대한 n차 다항식인 라그랑제 함수들[f0(X)∼fn(X) 및 f0(Y)∼fn(Y)]을 시분할 방식으로 구하는 단계와, 현재 주사되는 라인의 시드값들(s0∼sn)이 외부로부터 주어졌는가를 판단하는 단계와, 상기 시드값들이 외부로부터 주어지지 않았으면, 상기 라인의 시드값들을 내부적으로 구하는 단계와, 상기 시드값들과 상기 라그랑제 함수들을 이용하여 아래와 같이 상기 왜곡 보정 함수들[F(X) 및 F(Y)]를 구하는 단계 및
F(X) = s0f0(X) + s1f1(X) + ···· + snfn(X)
F(Y) = s0f0(Y) + s1f1(Y) + ···· + snfn(Y)
상기 왜곡 보정 함수들에 상기 X 및 Y를 각각 대입하여 상기 X 및 Y 각각에 대한 보간값을 계산하는 단계로 이루어지는 것이 바람직하다.
상기 제5 기술적 과제를 이루기 위해, 음극 선관을 위한 디지탈 편향 처리 장치에 포함되는 본 발명에 의한 보간값 계산 장치는, 빔의 X축 및 Y축의 좌표값들(X 및 Y)의 크기를 제한하고, 제한된 크기를 갖는 X 및 Y를 연산하여 라그랑제(lagrange) 함수들을 계산하고, 상기 라그랑제 함수들을 이용하여 아래와 같은 왜곡 보정 함수들[F(X) 및 F(Y)]을 계산하고, 상기 왜곡 보정함수들에 제한된 크기를 갖는 상기 X 및 Y를 각각 대입하여 X 및 Y들 각각에 대한 보간값을 계산하는 것이 바람직하다.
F(X) = s0f0(X) + s1f1(X) + ···· + snfn(X)
F(Y) = s0f0(Y) + s1f1(Y) + ···· + snfn(Y)
[여기서, s0∼sn들은 시드값들이고, f0(X)∼fn(X) 및 f0(Y)∼fn(Y)들은 상기 라그랑제 함수들이다.]
이하, 본 발명에 의한 음극선관을 위한 디지탈 편향 처리 장치 및 그 실시예들 각각의 구성 및 동작과 그의 동작 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 1은 본 발명에 의한 음극선관을 위한 디지탈 편향 처리 장치의 블럭도로서, 동기 및 클럭 신호 발생부(10), 동기 신호 위상 변환부(12), 좌표값 생성부(14), 선택 신호 발생부(16), 수평 구동 신호 발생부(18), 보간값 계산부(20), 출력 조정부(22), 제어부(24), 제1, 제2 및 제3 디지탈/아날로그 변환기(DAC:Digital to Analog Converter)들(26, 28 및 30) 및 수평 모아레 보정부(32)로 구성된다.
도 1에 도시된 동기 및 클럭 신호 발생부(10)는 안테나로 입력되는 복합 비디오 방송 신호(CVBS:Composite Video Bandwidth Signal)로부터 추출한 제1 복합 동기 신호나 입력단자 IN1을 통해서 외부로부터 입력한 적어도 하나의 제2 복합 동기 신호중 하나를 동기 제어 신호(SC:Synchronous Control signal)에 응답하여 선택하고, 선택된 복합 동기 신호를 제3 복합 동기 신호로서 출력한다. 여기서, 제2 복합 동기 신호는 수평 및 수직 동기 신호들로 분리된 채 외부로부터 입력된다. 이 때, 동기 및 클럭 신호 발생부(10)는 제3 수평 동기 신호(HS3) 및 제3 수직 동기 신호(VS3)로 분리된 제3 복합 동기 신호의 지터를 안정화시켜 출력한다.
또한, 동기 및 클럭 신호 발생부(10)는 후술되는 바와 같이 복합 비디오 방송 신호(CVBS)로부터 추출하거나 외부로부터 입력단자 IN1을 통해 입력한 외부 클럭 신호(EX_CK)를 이용하여 생성한 주 클럭 신호(CK)를 도 1에 도시된 각 부로 출력한다.
이 때, 도 1에 도시된 동기 및 클럭 신호 발생부(10)의 본 발명에 의한 실시예들 각각의 구성 및 동작을 다음과 같이 설명한다.
도 2는 도 1에 도시된 동기 및 클럭 신호 발생부(10)의 본 발명에 의한 바람직한 일실시예(10A)의 블럭도로서, 클럭 및 동기 신호 추출부(40), 인터페이싱부(42), 수평 및 수직 트랙킹부들(44 및 46)로 구성된다.
도 2에 도시된 클럭 및 동기 신호 추출부(40)는 복합 비디오 방송 신호(CVBS)를 이용하여 주 클럭 신호(CK) 및 제1 수평 동기 신호(HS1)와 제1 수직 동기 신호(VS1)를 추출한다. 이 때, 분리된 제1 및 제2 수평 동기 신호들을 합쳐서 제1 복합 동기 신호라 하자.
도 3은 도 2에 도시된 클럭 및 동기 신호 추출부(40)의 일반적인 블럭도로서, 제1 아날로그/디지탈 변환부(ADC:Analog to Digital Converter)(60), 제1 동기 신호 추출부(62) 및 제1 디지탈 위상 동기 루프(DPLL:Digital Phase Locked Loop)(64)로 구성된다.
도 3에 도시된 제1 ADC(60)는 자동 이득 조절 기능을 가지며, 아날로그 형태의 복합 비디오 방송 신호(CVBS)를 입력하여 디지탈 신호로 변환한다. 제1 동기 신호 추출부(62)는 제1 ADC(60)로부터 입력한 디지탈 형태의 복합 비디오 방송 신호에 포함된 수평 동기 신호 및 수직 동기 신호들을 추출해낸다. 제1 DPLL(64)은 위상 검출기(미도시), 이산 시간 발진기(미도시)(DTO:Discreate Time Oscillator) 및 DTO로부터 출력되는 신호의 지터(jitter)를 감소시키는 지터 감소기(jitter reductor)(미도시)등으로 구성되며, 제1 동기 신호 추출부(62)에서 추출된 수평 및 수직 동기 신호들의 지터를 예를 들면, 1㎱이내로 안정화시키고, 지터가 안정된 수평 및 수직 동기 신호들을 제1 수평 및 제1 수직 동기 신호들(HS1 및 VS1)로서 도 2에 도시된 인터페이싱부(42)로 출력한다. 또한, 제1 DPLL(64)은 제1 수평 동기 신호(HS1)의 한 주기의 정수배를 주기로서 갖는 주 클럭 신호(CK)를 출력한다. 여기서, 주 클럭 신호의 주파수는 27MHz일 수 있다.
한편, 도 2에 도시된 인터페이싱부(42)는 클럭 및 동기 신호 추출부(40)로부터 입력한 제1 수평 및 제1 수직 동기 신호들(HS1 및 VS1), 외부로부터 입력단자 IN1을 통해 입력한 두개의 제2 수평 동기 신호들(HS21 및 HS22) 및 제2 수직 동기 신호들(VS21 및 VS22)중 하나의 수평 동기 신호와 하나의 수직 동기 신호를 제어부(24)로부터 출력되는 동기 제어 신호(SC)에 응답하여 선택하고, 선택된 수평 및 수직 동기 신호들을 제4 수평 및 제4 수직 동기 신호들(HS4 및 VS4)로서 수평 및 수직 트랙킹부들(44 및 46)로 각각 출력한다.
여기서, 제2 수평 동기 신호(HS21) 및 제2 수직 동기 신호(VS21)들은 통신 케이블을 통해 CCIR656 포맷으로 입력되는 디지탈 영상 신호에 포함된 동기신호들일 수 있다. 또한, 통신 케이블을 통해 CCIR601 포맷으로 입력되며 동기 신호들을 포함하지 않은 디지탈 영상 신호를 위한 동기 신호들로서, 제2 수평 동기 신호(HS22) 및 제2 수직 동기 신호(VS22)들이 사용될 수 있다.
도 4는 도 2에 도시된 인터페이싱부(42)의 일반적인 블럭도로서, 멀티플렉서(72)로 구성된다.
도 4에 도시된 인터페이싱부(42)의 멀티플렉서(72)는 전술한 바와 같이, 제2 수평 동기 신호들(HS21 및 HS22), 제2 수직 동기 신호들(VS21 및 VS22) 및 제1 수평 및 제1 수직 동기 신호들(HS1 및 VS1)중 한개의 수평 동기 신호와 한개의 수직 동기 신호를 동기 제어 신호(SC)에 응답하여 선택하고, 선택된 수평 및 수직 동기 신호를 제4 수평 및 제4 수직 동기 신호들(HS4 및 VS4)로서 수평 트랙킹부(44) 및 수직 트랙킹부(46)로 각각 출력한다. 이 때, 도 4에 도시된 인터페이싱부(42)는 포맷 변환부(미도시)를 내장할 수 있으며, 내장된 포맷 변환부(미도시)는 CCIR656 포맷의 디지탈 영상 신호로부터 제2 수평 및 제2 수직 동기 신호들(HS21 및 VS21)을 추출하여 멀티플렉서(72)로 출력한다.
여기서, 제1 수평 및 제1 수직 동기 신호들(HS1 및 VS1)은 클럭 및 동기 신호 추출부(40)에서 지터가 안정되어 출력되지만, 제2 수평 동기 신호들(HS21 및 HS22) 및 제2 수직 동기 신호들(VS21 및 VS22)의 지터는 안정화되지 않았다. 그러므로, 도 2에 도시된 수평 및 수직 트랙킹부들(44 및 46)은 제4 수평/수직 동기 신호(들)이 누락(drop out)되었을 때, 제4 수평/수직 동기 신호(들)이 잡음을 포함하고 있을 때 또는 제4 수평/수직 동기 신호(들)이 없을 때 자체적으로 수평/수직 동기 신호(들)를 발생시켜 주거나, 잡음을 제거해주는 역할을 한다. 즉, 수평 트랙킹부(44)는 인터페이싱부(42)로부터 입력한 제4 수평 동기 신호(HS4)의 지터를 주 클럭 신호(CK)에 응답하여 안정화시켜 출력하고, 수직 트랙킹부(46)는 인터페이싱부(42)로부터 입력한 제4 수직 동기 신호(VS4)의 지터를 제4 수평 동기 신호(HS4) 주기의 2배의 주기를 갖는 신호(2HS4)에 응답하여 안정화시켜 출력한다.
도 5는 도 2에 도시된 수평 트랙킹부(44)의 본 발명에 의한 블럭도로서, 제1 카운터(80), 제1 래치(82), 제1 윈도우(window) 형성부(84), 제1 모드 결정부(86), 수평 동기 신호 발생부(88) 및 체배부(90)로 구성된다.
도 6은 도 2에 도시된 수직 트랙킹부(46)의 본 발명에 의한 블럭도로서, 제2 카운터(100), 제2 래치(102), 제2 윈도우 형성부(104), 제2 모드 결정부(106) 및 수직 동기 신호 발생부(108)로 구성된다.
도 5에 도시된 제1 카운터(80)는 클럭 단자로 입력되는 주 클럭 신호(CK)에 응답하여 카운팅하고, 리셋 단자(RESET)단자로 입력되는 지터가 안정된 제3 수평 동기 신호(HS3)에 응답하여 리셋되며, r비트의 카운팅된 값을 제1 래치(82)로 출력한다. 여기서, 제1 카운터(80)는 픽셀(pixel) 카운터로 구현될 수 있다. 일반적으로, 픽셀 카운터는 수평 동기 신호의 1주기내에 몇개의 픽셀이 존재하는가를 카운팅한다. 제1 래치(82)는 제1 카운터(80)로부터 출력되는 카운팅된 값을 제4 수평 동기 신호(HS4)에 응답하여 래치하고, 래치된 r비트의 카운팅 값(T1K)(1≤K≤i, i는 2이상의 정수)들을 제1 윈도우 형성부(84)로 출력한다. 여기서, K가 적을수록 최근에 카운팅된 값을 나타낸다. 이 때, 수평 트랙킹부(44)의 체배부(90)는 인터페이싱부(42)로부터 입력한 HS4의 주파수를 2체배하고, 2체배된 주파수를 갖는 신호(2HS4)를 수직 트랙킹부(46)로 출력한다.
한편, 도 6에 도시된 제2 카운터(100)는 클럭 단자로 입력되는 2HS4에 응답하여 카운팅하고, 리셋 단자(RESET)로 입력되는 지터가 안정된 제3 수직 동기 신호(VS3)에 응답하여 리셋되며, r비트의 카운팅된 값을 제2 래치(102)로 출력한다. 여기서, 제2 카운터(100)는 라인(line) 카운터로 구현될 수 있다. 일반적으로, 라인 카운터는 수직 동기 신호의 1주기내에 몇개의 라인들 즉, 수평 동기 신호가 존재하는가를 카운팅한다. 제2 래치(102)는 제2 카운터(100)로부터 출력되는 카운팅된 값을 제4 수직 동기 신호(VS4)에 응답하여 래치하고, 래치된 r비트의 카운팅 값(T2K)(1≤K≤i, i는 2이상의 정수)들을 제2 윈도우 형성부(104)로 출력한다.
여기서, 도 5에 도시된 제1 윈도우 형성부(84), 제1 모드 결정부(86) 및 수평 동기 신호 발생부(88)와 도 6에 도시된 제2 윈도우 형성부(104), 제2 모드 결정부(106) 및 수직 동기 신호 발생부(108) 각각의 동작 원리는 동일하다. 따라서, 도 5에 도시된 제1 윈도우 형성부(84), 제1 모드 결정부(86) 및 수평 동기 신호 발생부(88)에 대해서만 후술되는 바와 같이 설명을 국한한다.
제1 윈도우 형성부(84)는 i(여기서, i는 2이상의 정수)단 레지스터들로 구현될 수 있는 제1 래치(82)로부터 출력되는 카운팅된 값들(T11, T12, ... 및 T1i)에 상응하여 형성한 제1 표준 윈도우, 제1 감소 윈도우 및 제1 증가 윈도우들의 최대값들(Wmax1, Wmax1' 및 Wmax1") 및 최소값들(Wmin1, Wmin1' 및 Wmin1")을 제1 모드 결정부(86)로 출력한다.
제1 윈도우 형성부(84)가 전술한 윈도우들을 형성하는 본 발명에 의한 윈도우 형성 방법을 살펴보면 다음과 같다.
도 7은 도 5에 도시된 제1 윈도우 형성부(84)에서 수행되는 본 발명에 의한 윈도우 형성 방법을 설명하기 위한 플로우차트로서, 제1 표준 윈도우를 형성하는 단계(제110 ∼ 제114단계), 제1 감소 윈도우를 형성하는 단계(제116 및 제118단계) 및 제1 증가 윈도우를 형성하는 단계(제120단계)로 이루어진다.
도 7을 참조하면, 제1 윈도우 형성부(84)는 제1 래치(82)로부터 입력한 카운팅된 값들(T11, T12, ... 및 T1i)중에서 최대값(Tmax) 및 최소값(Tmin)을 결정한다(제110단계). 제110단계후에, 최대값(Tmax)으로부터 최소값(Tmin)을 감산하여 차값(B)를 구한다(제112단계). 제112단계후에, 차값(B)을 소정값 예를 들면, 4로 제산한 값을 최소값(Tmin)으로부터 감산하여 제1 표준 윈도우의 최소값(Wmin1)을 구하고, B를 4로 제산한 값을 최대값(Tmax)에 가산하여 제1 표준 윈도우의 최대값(Wmax1)을 다음 수학식 1과 같이 구한다(제114단계).
제114단계후에, 제1 표준 윈도우의 최소값(Wmin1)을 제1 감소 윈도우의 최대값(Wmax1')으로서 결정한다(제116단계). 제116단계후에, 소정값(L)을 제1 감소 윈도우의 최소값(Wmin1')으로서 결정한다(제118단계). 제118단계후에, 소정값들(M 및 P)을 제1 증가 윈도우의 최대값 및 최소값들(Wmax1" 및 Wmin1")로서 결정한다(제120단계). 여기서, 소정값들(L, M 및 P)은 예를 들면, 각각 1307, 1150 및 0이 될 수 있다. 그러나, 제118 및 제120 단계들이 도 6에 도시된 제2 윈도우 형성부(104)에서 수행될 경우, 소정값들(L, M 및 P)은 예를 들면, 각각 400, 352 및 0이 될 수 있다.
한편, 제1 모드 결정부(86)는 제1 윈도우 형성부(84)로부터 입력한 각 윈도우의 최대값 및 최소값을 이용하여, 제4 수평 동기 신호(HS4)가 제1 윈도우 형성부(84)에서 형성된 윈도우들중 어디에 속하는가를 결정하고, 결정된 결과에 따라 모드를 나타내는 제1 모드 신호를 수평 동기 신호 발생부(88)로 출력한다. 제1 모드 결정부(86)가 모드를 결정하는 본 발명에 의한 모드 결정 방법을 살펴보면 다음과 같다.
도 8은 도 5에 도시된 제1 모드 결정부(86)에서 수행되는 본 발명에 의한 모드 결정 방법을 설명하기 위한 플로우차트로서, 표준 모드, 비표준 모드 및 신호없음 모드들을 결정하는 단계(제130 ∼ 제138단계)로 이루어진다.
도 8을 참조하면, 제1 모드 결정부(86)는 제4 수평 동기 신호(HS4)가 제1 표준 윈도우 내에서 제1 소정 횟수, 예를 들면 8회 이상 검출되었는가를 판단한다(제130단계). 제4 수평 동기 신호(HS4)가 제1 표준 윈도우내에서 8회 이상 검출되었으면, 현재의 모드를 표준 모드로서 결정한다(제132단계). 그러나, 제4 수평 동기 신호(HS4)가 제1 표준 윈도우내에서 8회 이상 검출되지 않았으면, 제4 수평 동기 신호(HS4)가 제1 표준, 제1 감소 및 제1 증가 윈도우들중 어느 하나에서 제2 소정 횟수 예를 들면, 3회 이상 누락되었는가를 판단한다(제134단계).
만일, 제4 수평 동기 신호(HS4)가 제1 표준, 제1 감소 및 제1 증가 윈도우들 어디에서도 3회 이상 검출되지 않았으면, 현재의 모드를 신호 없음 모드로서 결정한다(제138단계). 그러나, 제4 수평 동기 신호(HS4)가 제1 표준, 제1 감소 및 제1 증가 윈도우들 각각에서 3회 이상 누락되지 않았으면 비 표준 모드로서 결정한다(제136단계). 즉, 제4 수평 동기 신호(HS4)가 제1 표준 윈도우, 제1 감소 윈도우 및 제1 증가 윈도우들 각각에서 한번이라도 검출되거나, 제1 감소 윈도우 및 제1 표준 윈도우내에서 검출되지 않고 제1 증가 윈도우내에서 검출되었거나, 또는 제1 감소 윈도우내에서 검출되고 제1 표준 윈도우내에서 검출되지 않았으면 현재의 모드를 비표준 모드로서 결정한다. 결국, 제1 모드 결정부(86)는 전술한 방법에 의해 결정된 모드를 나타내는 제1 모드 신호를 수평 동기 신호 발생부(88)로 출력한다.
도 5에 도시된 수평 동기 신호 발생부(88)는 제1 표준 윈도우의 최대값(Wmax1)이 발생되는 시점에 제1 래치(82)로부터 출력되는 가장 최근에 카운팅된 값(T11)을 이용하여 자체 생성한 신호 또는 제4 수평 동기 신호(HS4)를 제1 모드 신호에 응답하여 선택하고, 선택된 신호를 지터가 안정된 제3 수평 동기 신호(HS3)로서 출력한다. 수평 동기 신호 발생부(88)에서 제3 수평 동기 신호(HS3)를 발생하는 본 발명에 의한 동기 신호 발생 방법을 살펴보면 다음과 같다.
도 9는 도 5에 도시된 수평 동기 신호 발생부(88)에서 수행되는 본 발명에 의한 동기 신호 발생 방법을 설명하기 위한 플로우차트로서, 표준 모드, 신호 없음 모드 및 비 표준 모드 인가에 따라 제3 수평 동기 신호를 발생하는 단계(제150 ∼ 제164단계)로 이루어진다.
도 9를 참조하면, 수평 동기 신호 발생부(88)는 제1 모드 결정부(86)로부터 출력되는 제1 모드 신호를 입력하여 현재의 모드가 표준 모드인가를 판단한다(제150단계). 만일, 표준 모드일 경우 가장 최근에 카운팅된 값(T11)을 주기로 갖는 신호를 지터가 안정된 제3 수평 동기 신호로서 출력한다(제152단계). 그러나, 표준 모드가 아닌 경우, 수평 동기 신호 발생부(88)는 제1 모드 신호를 입력하여 신호 없음 모드인가를 판단한다(제154단계). 만일, 신호 없음 모드인 경우, 수평 동기 신호 발생부(88)는 자체적으로 발진하여 생성한 신호를 지터가 안정된 제3 수평 동기 신호(HS3)로서 출력한다(제156단계). 그러나, 신호 없음 모드가 아닌 경우, 수평 동기 신호 발생부(88)는 현재의 모드를 비 표준 모드로서 인식하고, 제4 수평 동기 신호(HS4)가 제1 표준 윈도우내에서 검출되었는가를 판단한다(제158단계). 만일, 제4 수평 동기 신호(HS4)가 제1 표준 윈도우내에서 검출되지 않았으면, 제4 수평 동기 신호(HS4)가 제1 감소 윈도우내에서 검출되었는가를 판단한다(제160단계). 제4 수평 동기 신호(HS4)가 제1 감소 윈도우내에서 검출되지 않았으면, 제1 윈도우 형성부(84)로부터 입력한 제1 표준 윈도우의 최대값(Wmax1)에서 자체 발진하여 생성한 신호를 지터가 안정된 제3 수평 동기 신호로서 출력한다(제164단계). 그러나, 제4 수평 동기 신호(HS4)가 제1 표준 윈도우 또는 제1 감소 윈도우 내에서 검출되었으면, 인터페이싱부(42)로부터 입력한 제4 수평 동기 신호(HS4)를 바이패스하여 제3 수평 동기 신호(HS3)로서 출력한다(제162단계).
전술한 도 7∼도 9들은 도 6에 도시된 제2 윈도우 형성부(104), 제2 모드 결정부(106) 및 수직 동기 신호 발생부(108)에도 동일하게 적용된다. 즉, 전술한 도 7∼도 9들의 설명에, T1K대신에 T2K를 적용하고, 제1 최대값들 및 제1 최소값들 대신에 제2 최대값들 및 제2 최소값들을 적용하고, 제1 모드 신호 대신에 제2 모드 신호를 적용하고, 제1 표준, 제1 감소 및 제1 증가 윈도우들 대신에 제2 표준, 제2 감소 및 제2 증가 윈도우들을 적용하고, 수평 동기 신호 대신에 수직 동기 신호를 적용하면 도 6에 도시된 각 부들(104, 106 및 108)에 대한 동작이 이해될 수 있다.
결국, 도 2에 도시된 동기 및 클럭 신호 발생부(10A)는 텔레비전의 음극선관을 위한 디지탈 편향 장치에 유용하게 적용될 수 있다. 즉, 입력단자 IN1을 통해 입력되는 적어도 하나 이상의 제2 수평 동기 신호의 주파수가 넓은 범위로 가변되지 않을 경우에 유리하게 적용될 수 있다. 그러나, 입력단자 IN1을 통해 입력되는 제2 수평 및 제2 수직 동기 신호들의 주파수가 넓은 범위로 변할 경우, 도 1에 도시된 동기 및 클럭 신호 발생부(10)는 도 10에 도시된 회로(10B)에 의해 실시될 수 있다.
도 10은 도 1에 도시된 동기 및 클럭 신호 발생부(10)의 본 발명에 의한 다른 실시예(10B)의 블럭도로서, 제2 ADC(180), 제2 동기 신호 추출부(182), 멀티플렉서(184) 및 제2 DPLL(186)로 구성된다.
제2 ADC(180)는 아날로그 형태의 복합 비디오 방송 신호(CVBS)를 디지탈 형태로 변환하고, 변환된 디지탈 형태의 복합 비디오 방송 신호를 제2 동기 신호 추출부(182)로 출력한다. 제2 동기 신호 추출부(182)는 제2 ADC(180)로부터 출력되는 디지탈 형태의 복합 비디오 방송 신호로부터 제1 수평 동기 신호(HS1')와 제1 수직 동기 신호(VS')로 분리된 제1 복합 동기 신호를 추출하고, 추출된 제1 복합 동기 신호를 멀티플렉서(184)로 출력한다.
도 10에 도시된 멀티플렉서(184)는 제2 동기 신호 추출부(182)로부터 출력되는 제1 복합 동기 신호(HS1' 및 VS1') 및 입력단자 IN1을 통해 TTL(Trasistor-Transistor Logic) 레벨로 입력되는 제2 수평 동기 신호(HS2)와 제2 수직 동기 신호(VS2)로 분리된 제2 복합 동기 신호들중 하나를 제어부(24)로부터 출력되는 동기 제어 신호(SC)에 응답하여 선택하고, 선택된 신호를 제5 수평 동기 신호(HS5)와 제5 수직 동기 신호(VS5)로 분리된 제5 복합 동기 신호로서 제2 DPLL(186)로 출력한다.
제2 DPLL(186)은 멀티플렉서(184)로부터 출력되는 제5 복합 동기 신호(HS5 및 VS5)를 외부로부터 입력단자 IN1을 통해 입력되는 외부 클럭 신호(EX_CK)와 동기시키고, 외부 클럭 신호(EX_CK)와 동기된 제5 복합 동기 신호의 지터를 안정화시키고, 지터가 안정된 제5 복합 동기 신호를 제3 복합 동기 신호(HS3 및 VS3)로서 출력한다. 또한, 제2 DPLL(186)은 제3 수평 동기 신호(HS3) 한 주기의 정수배의 주기를 갖는 주 클럭 신호(CK)를 발생한다.
이 때, 도 10에 도시된 제2 DPLL(186)의 구성 및 동작을 살펴보면 다음과 같다.
도 11은 도 10에 도시된 제2 DPLL(186)의 일반적인 회로도로서, 이산 시간 발진부(DTO)(190), 룩 업 테이블(LUT:Look Up Table)(192), 제4 DAC(194), 제1 저역 통과 필터(LPF:Low Pass Filter)(196), 체배부(198), 제1 위상차 검출부(200) 및 타이밍 발생부(202)로 구성된다.
도 11에 도시된 이산 시간 발진부(190)는, 입력단자 IN1을 통해 클럭 신호로서 입력한 외부 클럭 신호(EX_CK)에 응답하여, 제1 위상차 검출부(200)로부터 출력되는 주파수 정정값을 적분하여 증가하는 톱니파 값을 형성하고, 형성된 톱니파 값을 LUT(192)의 어드레스로서 출력한다. LUT(192)는 어드레스로서 입력한 형성된 톱니파 값에 저장된 톱니파 파형의 디지탈 값을 제4 DAC(194)로 출력한다. 제4 DAC(194)는 디지탈 값을 아날로그 신호로 변환하고, 변환된 아날로그 톱니파 신호를 제1 LPF(196)로 출력한다. 저항과 커패시터로 구현될 수 있는 제1 LPF(196)는 아날로그 톱니파 신호의 잡음을 제거하여 체배부(198)로 출력한다. 체배부(198)는 잡음이 제거된 톱니파 신호의 주파수를 고주파수로 체배하여 출력한다. 제1 위상차 검출부(200)는 체배된 톱니파 신호와 멀티플렉서(184)로부터 출력되는 제5 수평 동기 신호(HS5)의 위상차를 검출하고, 검출된 위상차를 주파수 정정값으로서 이산 시간 발진부(190)로 출력한다. 이 때, 타이밍 발생부(202)는 체배된 톱니파 신호와 멀티플렉서(184)로부터 출력되는 제5 수직 동기 신호(VS5)를 이용하여 제3 수평 및 제3 수직 동기 신호들(HS3 및 VS3)을 생성하고, 제3 수평 동기 신호를 이용하여 주 클럭 신호(CK)를 생성한다.
한편, 도 1에 도시된 동기 신호 위상 변환부(12)는 동기 및 클럭 신호 발생부(10)로부터 출력되는 제3 수평 및 수직 동기 신호들(HS3 및 VS3)의 위상을 입력단자 IN2를 통해 제어부(24)로부터 입력되는 제1 소정값에 상응하여 지연(lag)하거나 빠르게(lead)하고, 지상 또는 진상된 제3 수평 및 수직 동기 신호들(HS3 및 VS3)을 편향 수평 동기 신호(DHS) 및 편향 수직 동기 신호(DVS)로서 출력한다.
도 1에 도시된 동기 신호 위상 변환부(12)의 본 발명에 의한 실시예들 각각의 동작 및 구성을 다음과 같이 설명한다.
도 12는 도 1에 도시된 동기 신호 위상 변환부(12)의 본 발명에 의한 바람직한 일실시예의 회로도로서, 수평 위상 변환부(210), 수평 수직 위치 결정부(212) 및 수직 위상 변환부(218)로 구성된다.
도 13 (a)∼(d)들은 수평 동기 신호의 파형도들로서, 도 13 (a)는 주 클럭 신호(CK)와 동기된 제3 수평 동기 신호(HS3)의 파형도를 나타내고, 도 13 (b)는 주 클럭 신호(CK)와 비동기된 제3 수평 동기 신호(HS3)의 파형도를 나타내고, 도 13 (c)는 수평 위상 보상부(210)로부터 출력되는 신호의 파형도를 나타내고, 도 13 (d)는 수평 시작 위치 결정부(212)로부터 출력되는 편향 수평 동기 신호(DHS)의 파형도를 각각 나타낸다.
방송 방식이 NTSC이냐 혹은 PAL인가에 따라서 또는 신호원이 비디오 카세트 레코더냐 방송국이냐에 따라서, 도 13 (a) 및 (b)에 도시된 제3 수평 동기 신호(222)와 활성(active) 비디오 신호(224)간에 시간 차가 변하게 된다. 이 시간차의 변화분(Hshift)에 의해서 음극선관에 디스플레이되는 화면의 수평 및 수직 방향의 시작점이 다르게 나타나므로, 이를 보상하기 위해, 도 12에 도시된 수평 위상 보상부(210)는 동기 및 클럭 신호 발생부(10)로부터 출력되는 지터가 안정화된 제3 수평 동기 신호(HS3)의 위상이 느리거나 빠른 것을 보상하는 역할을 한다. 즉, 수평 위상 보상부(210)의 가산기(214)는 제3 수평 동기 신호(HS3)와 제3 수평 동기 신호(HS3)의 위상을 보상하기 위한 수평 변화분(Hshift)을 가산하고, 가산된 결과인 도 13 (c)에 도시된 신호를 수평 시작 위치 결정부(212)로 출력한다. 마찬가지로, 수직 위상 보상부(218)는 지터가 안정화된 제3 수직 동기 신호(VS3)의 지상 및 진상을 보상하는 역할을 한다. 즉, 수직 위상 보상부(218)의 가산기(220)는 제3 수직 동기 신호(VS3)와 제3 수직 동기 신호(VS3)의 위상을 보상하기 위한 수직 변화분(Vshift)을 가산하고, 가산된 결과를, 편향 수직 동기 신호(DVS)로서 좌표값 생성부(14) 및 출력 조정부(22)로 출력한다.
한편, 수평 시작 위치 결정부(212)의 동작을 다음과 같이 살펴본다.
알.지.비.(RGB) 신호를 디스플레이시키는 비디오 프로세서(미도시)와 편향 프로세서(미도시)간의 지연차가 다르게 나타난다. 따라서, 이 지연차(Hpos)를 보상하여 디스플레이되는 화면이 항상 스크린의 정중앙에 형성되도록 한다. 이를 위해, 수평 시작 위치 결정부(212)의 가산기(216)는 수평 위상 보상부(210)로부터 출력되는 도 13 (c)에 도시된 신호와 수평 시작 위치값(Hpos)를 가산하고, 가산된 결과인 도 13 (d)에 도시된 신호를 편향 수평 동기 신호(DHS)로서 좌표값 생성부(14) 및 수평 구동 신호 발생부(18)로 출력한다. 즉, 도 13 (c)에 도시된 신호를 수평 시작 위치값(Hpos) 만큼 이동시키고, 이동된 도 13 (d)에 도시된 신호를 편향 수평 동기 신호(DHS)로서 출력한다.
여기서, 수직 및 수평 변화분들(Hshift 및 Vshift)과 수직 시작 위치값(Hpos)들은 입력단자 IN2를 통해 제어부(24)로부터 입력되는 제1 소정값들에 해당한다.
도 14는 도 1에 도시된 동기 신호 위상 변환부(12)의 다른 실시예(12B)의 회로도로서, 제3 및 제4 카운터들(230 및 232), 가산기들(234, 235 및 236), 제1, 제2 및 제3 비교부들(238, 240 및 244) 및 OR 게이트(242)로 구성된다.
도 14에 도시된 동기 신호 위상 변환부(12B)의 제3 카운터(230)는 클럭 단자(CK)로 입력되는 주 클럭 신호(CK)에 응답하여 카운팅하고, 리셋 단자(RESET)로 입력되는 제3 수평 동기 신호(HS3)에 응답하여 리셋되고, 카운팅된 값을 가산기(234)로 출력한다. 제4 카운터(232)는 클럭 단자(CK)로 입력되는 제3 수평 동기 신호(HS3)에 응답하여 카운팅하고, 리셋 단자(RESET)로 입력되는 제3 수직 동기 신호(VS3)에 응답하여 리셋되며, 카운팅된 값을 가산기(236)로 출력한다. 이 때, 가산기(234)는 제3 카운터(230)에서 카운팅된 값과 수평 변화분(Hshift)을 가산하고, 가산된 결과를 가산기(235)로 출력한다. 가산기(235)는 가산기(234)에서 가산된 결과와 수평 시작 위치값(Hpos)을 가산하고, 가산된 결과를 제1 및 제2 비교부들(238 및 240)로 각각 출력한다. 여기서, 제1 비교부(238)는 가산된 결과와 제3 수평 동기 신호(HS3)의 주기(THS3)가 동일한가를 비교하고, 비교된 결과에 상응하는 레벨을 갖는 신호를 편향 수평 동기 신호(DHS)로서 OR 게이트(242), 수평 구동 신호 발생부(18) 및 좌표값 생성부(14)로 각각 출력한다. 또한, 제2 비교부(240)는 가산기(235)에서 가산된 결과와 제3 수평 동기 신호(HS3)의 반 주기(THS3/2)가 동일한가를 비교하고, 비교된 결과에 상응하는 레벨을 갖는 신호를 OR 게이트(242)로 출력한다. OR 게이트(242)는 제2 비교부(240)로부터 출력되는 신호와 편향 수평 동기 신호(DHS)를 논리합하고, 논리합한 결과를 편향 수평 동기 신호(DHS)의 주파수를 2체배한 주파수를 갖는 체배된 편향 수평 동기 신호(2DHS)로서 출력한다.
한편, 가산기(236)는 제4 카운터(232)에서 카운팅된 값과 수직 변화분(Vshift)을 가산하고, 가산된 결과를 제3 비교부(244)로 출력한다. 제3 비교부(244)는 가산기(236)에서 가산된 결과와 제3 수직 동기 신호(VS3)의 주기(TVS3)가 동일한가를 비교하고, 비교된 결과에 상응하는 레벨을 갖는 신호를 편향 수직 동기 신호(DVS)로서 출력한다. 여기서, 수평 및 수직 변화분들(Hshift 및 Vshift), 수평 시작 위치값(Hpos), 제3 수평 동기 신호(HS3)의 주기(THS3) 및 반 주기들(THS3/2), 제3 수직 동기 신호(VS3)의 주기(TVS3)는 입력단자 IN2를 통해 제어부(24)로부터 입력되는 제1 소정값들에 해당한다.
한편, 도 1에 도시된 좌표값 생성부(14)는 동기 신호 위상 변환부(12)로부터 출력되는 편향 수평 동기 신호(DHS) 또는 체배된 편향 수평 동기 신호(2DHS), 및 편향 수직 동기 신호(DVS)에 동기되어 카운팅하고, 카운팅된 결과들(Xval 및 Yval)을 선택 신호 발생부(16)로 출력하는 한편, 카운팅된 결과들(Xval 및 Yval)를 입력단자 IN3을 통해 제어부(24)로부터 입력한 제2 소정값들과 연산하고, 연산된 결과를 빔의 X축 및 Y축 좌표값들(X 및 Y)로서 보간값 계산부(20)로 출력한다.
도 1에 도시된 좌표값 생성부(14)의 본 발명에 의한 실시예들의 구성 및 동작을 살펴보면 다음과 같다.
도 15는 도 1에 도시된 좌표값 생성부(14)의 본 발명에 의한 바람직한 일실시예(14A)의 회로도로서, X 및 Y 좌표값 생성부들(250 및 252) 및 승산기들(254 및 256)로 구성된다.
도 15에 도시된 X 좌표값 생성부(250)는 주 클럭 신호(CK)에 응답하고 편향 수평 동기 신호(DHS)에 동기되어 카운팅하고, 카운팅된 값(Xval)을 정규화하고, 정규화된 값을 승산기(254)로 출력한다. 마찬가지로, Y 좌표값 생성부(252)는 2HS4에 응답하고 편향 수직 동기 신호(DVS)에 동기되어 카운팅하고, 카운팅된 값(Yval)을 정규화하고, 정규화된 값을 승산기(256)로 출력한다. 이 때, 카운팅된 값들(Xval 및 Yval)은 선택 신호 발생부(16)로 출력된다. 여기서, X 좌표값 생성부(250)는 픽셀 카운터로 구현될 수 있고, Y 좌표값 생성부(252)는 라인 카운터로 구현될 수 있다. 여기서, 디스플레이되는 화면의 수평 및 수직 크기를 변화시키기 위해, 승산기들(254 및 256)은 X 및 Y 좌표값 생성부들(250 및 252)에서 정규화된 값들을 수평 및 수직 화면 축소/확대 비들(Hsize 및 Vsize)과 각각 승산하고, 승산된 결과를 X 및 Y축 좌표값(X 및 Y)으로서 보간값 계산부(20)로 출력한다. 여기서, 수평 및 수직 방향의 화면 축소/확대 비들(Hsize 및 Vsize)은 입력단자 IN3을 통해 제어부(24)로부터 입력되는 제2 소정값들에 해당한다.
도 16은 도 1에 도시된 좌표값 생성부(14)의 본 발명에 의한 다른 실시예(14B)의 회로도로서, 제5 및 제6 카운터들(260 및 264), 멀티플렉서(262), 감산기들(266 및 268) 및 승산기들(270 및 272)로 구성된다.
도 16에 도시된 좌표값 생성부(14B)의 제5 카운터(260)는 동기 신호 위상 변환부(12)로부터 리셋 단자(RESET)로 입력되는 편향 수평 동기 신호(DHS)에 응답하여 리셋되고 클럭 단자(CK)로 입력되는 주 클럭 신호(CK)에 응답하여 카운팅하고, 카운팅된 결과(Xval)을 감산기(266) 및 선택 신호 발생부(16)로 출력한다. 멀티플렉서(262)는 동기 신호 위상 변환부(12)로부터 출력되는 편향 수평 동기 신호(DHS) 및 도 14에 도시된 OR 게이트(242)로부터 출력되는 체배된 편향 수평 동기 신호(2DHS)들중 하나를 제어부(24)로부터 출력되는 인터레이스 제어 신호(IC)에 응답하여 선택적으로 출력한다. 여기서, 인터레이스 제어 신호(IC)는 도 1에 도시된 장치가 텔레비전에 적용될 경우 2DHS가 선택될 수 있도록 발생된다.
제6 카운터(264)는 리셋 단자(RESET)로 입력되는 편향 수직 동기 신호(DVS)에 응답하여 리셋되고 멀티플렉서(262)에서 선택되고 클럭 단자(CK)로 입력되는 신호에 응답하여 카운팅하고, 카운팅된 결과(Yval)를 선택 신호 발생부(16) 및 감산기(268)로 출력한다. 감산기(266)는 제5 카운터(260)에서 카운팅된 결과(Xval)로부터 편향 수평 동기 신호(DHS)의 반 주기(TDHS)를 감산하고, 감산된 결과를 승산기(270)로 출력한다. 또한, 감산기(268)는 제6 카운터(264)에서 카운팅된 결과(Yval)로부터 편향 수직 동기 신호(DVS)의 반 주기(TDVS/2)를 감산하고, 감산된 결과를 승산기(272)로 출력한다. 승산기(270)는 감산기(266)에서 감산된 결과, 수평 방향의 화면 축소/확대 비(Hsize) 및 수평 주기 변동비(HPR:Horizontal Period Rate)를 승산하고, 승산된 결과를 X축 좌표값(X)으로서 보간값 계산부(20)로 출력한다. 승산기(272)는 감산기(268)에서 감산된 결과, 수직 방향의 화면 축소/확대 비(Vsize) 및 수직 주기 변동비(VPR:Vertical Period Rate)를 승산하고, 승산된 결과를 Y축 좌표값(Y)으로서 보간값 계산부(20)로 출력한다. 여기서, 승산기들(270 및 272)은 수평 및 수직 주기 변동비를 각각 승산하여, 카운팅되고 감산된 값들을 예를 들면 -1.0부터 1.0까지 정규화시키는 역할을 한다.
여기서, 수평 및 수직 방향의 화면 축소/확대 비들(Hsize 및 Vsize), 수평 및 수직 주기 변동비들(HPR 및 VPR)및 편향 수직 및 편향 수평 동기 신호들 각각의 반 주기(TDHS/2 및 TDVS/2)는 제어부(24)로부터 입력단자 IN3을 통해 입력되는 제2 소정값들에 해당한다.
한편, 도 1에 도시된 선택 신호 발생부(16)는 좌표값 생성부(14)에서 카운팅된 결과들(Xval 및 Yval)을 논리조합하하고, 논리 조합한 결과를 제1 ∼ 제E 선택 신호들(S1∼ SE)로서 보간값 계산부(20)로 출력한다.
한편, 수직 톱니파 파형은 도 1에 도시된 편향 처리 장치 외부의 트랜지스터에서 증폭되어 수직 편향 전류로서 사용될 수 있다. 그러나, 수평 톱니파 파형은 주파수가 빨라 큰 전류가 필요하여 트랜지스터로 증폭하기는 어렵다. 그러므로, 편형 처리 장치 외부의 수평 편향 회로(미도시)에서 수평 톱니파 전류 파형을 생성한다. 여기서, 수평 구동 신호(HD:Horizontal Drive signal)는 수평 톱니파 전류를 발생하는 수평 편향 회로를 제어하는 신호로서, 도 1에 도시된 수평 구동 신호 발생부(18)로부터 발생된다.
즉, 수평 구동 신호 발생부(18)는 플라이 백 펄스(FBP:Fly Back Pulse)와 수평 구동 신호의 위상차, 편향 수평 동기 신호(DHS), 수평 정정 신호(H_CORR), 입력단자 IN6을 통해 제어부(24)로부터 입력한 소정 듀티값을 이용하여 수평 구동 신호(HD)의 상승 및 하강 엣지들을 결정한다. 여기서, 수평 정정 신호(H_CORR)는 V-bow와 V-angle에 대해 보간값 계산부(20)에서 계산된 보정값으로서, 사이드 핀 밸런스(side pin balance)등의 왜곡 보정을 위해 사용된다. V-bow는 음극선관에 디스플레이되는 화면이 왼쪽 또는 오른쪽으로 포물선 모양으로 휜 현상을 의미하고, V-angle는 화면 전체가 수직 방향으로 평행사각형 모양으로 휜 현상을 의미한다.
한편, 플라이 백 펄스란, 귀선(retrace)기간동안 플라이 백 트랜스로부터 출력되는 신호이며, FBP가 편향 수평 동기 신호(DHS)와 일치할 때, 이상적인 편향이 이루어진다. 그러나, 수평 구동 신호(HD)가 발생한 시점에서 주 클럭 신호(CK)을 카운팅하여 FBP의 발생 시점까지의 위상차를 측정하게 되면, FBP가 항상 동일한 지점에서 발생하는 것이 아니라 시간축의 흔들림 즉, 지터을 가지고 있기 때문에 실제 카운팅된 값은 ±1의 오차를 갖게 된다. 그러므로, 수평 방향으로 정확한 편향이 되지 않아 화상이 흔들리게 된다. 즉, 지터가 발생한다. 이러한 지터를 제거한 수평 구동 신호(HD)를 발생하는 본 발명에 의한 수평 구동 신호 발생부(18)의 세부적인 동작과 구성을 살펴보면 다음과 같다.
도 17은 도 1에 도시된 수평 구동 신호 발생부(18)의 본 발명에 의한 블럭도로서, 서브 클럭 검출부(290), 제2 위상차 검출부(292) 및 루프 필터(294)로 구성되는 위상차 안정부(280), 가산기들(296 및 298)로 구성되는 가산부(282) 및 연산부(284)로 구성된다.
도 17에 도시된 위상차 안정부(280)는 수평 구동 신호(HD)와 플라이 백 펄스(FBP)의 위상차를 수평 구동 신호(HD) 및 주 클럭 신호(CK)를 이용하여 검출하고, 검출된 위상차의 지터를 주 클럭 신호(CK) 및 플라이 백 펄스(FBP)를 이용하여 안정화시키고, 지터가 안정화된 위상차를 가산부(282)로 출력한다. 이를 위해, 서브 클럭 검출부(290)는 주 클럭 신호(CK)의 주기를 N(여기서, N은 2이상의 정수) 등분하고, N 등분된 구간들중 플라이 백 펄스(FBP)가 입력되는 구간을 검출하고, 검출된 구간에 할당된 값을 위상차의 소수점 이하의 값으로서 제2 위상차 검출부(292)로 출력한다. 제2 위상차 검출부(292)는 주 클럭 신호(CK) 및 수평 구동 신호(HD)를 이용하여 위상차의 정수값을 검출하고, 서브 블럭 검출부(290)로부터 출력되는 위상차의 소수점 이하의 값과 검출된 위상차의 정수값을 주 클럭 신호(CK) 및 플라이 백 펄스(FBP)에 응답하여 루프 필터(294)로 출력한다. 루프 필터(294)는 제2 위상차 검출부(292)로부터 위상차의 정수값 및 소수점 이하의 값을 입력하여 저역 통과 필터링하고, 저역 통과 필터링된 소수점 이하의 값을 이용하여 정수값의 지터를 안정화시키고, 지터가 안정된 필터링된 정수값을 위상차로서 가산부(282)로 출력한다.
가산부(282)는 톱니파 전류를 생성하는 수평 편향 회로와 도 1에 도시된 출력단자 OUT4에 후속하는 동서(EW:East-West) 왜곡 보정 프로세서간의 지연차를 보정하기 위한 소정 보정값(HD_DEL)과 위상차 안정부(280)로부터 출력되는 위상차와 보간값 계산부(20)로부터 출력되는 수평 정정 신호(H_CORR)을 가산하고, 가산된 결과를 연산부(284)로 출력한다. 여기서, 동서 왜곡 보정 프로세서는 핀 쿠션의 동서 왜곡을 보정하는 프로세서이다. 가산부(282)의 가산기(296)는 입력단자 IN6을 통해 제어부(24)로부터 입력한 소정 보정값(HD_DEL)과 루프 필터(294)로부터 출력되는 위상차를 가산한 후, 가산된 결과를 가산기(298)로 출력한다. 가산기(298)는 보간값 계산부(20)로부터 출력되며 후술되는 수평 정정 신호(H_CORR)와 가산기(296)의 출력을 가산하고, 가산된 결과를 연산부(284)로 출력한다. 연산부(284)는 편향 수평 동기 신호(DHS)에 응답하여 픽셀수를 카운팅하고, 카운팅된 픽셀수로부터 가산기(298)의 출력을 감산하고 감산된 결과를 수평 구동 신호(HD)의 상승 엣지로서 결정한다. 또한, 연산부(284)는 입력단자 IN6을 통해 제어부(24)로부터 입력한 소정 듀티값을 수평 구동 신호(HD)의 상승 엣지로부터 감산하고 감산된 결과를 수평 구동 신호(HD)의 하강엣지로서 결정한다. 이 때, 연산부(284)는 결정한 하강 및 상승엣지들을 갖는 수평 구동 신호(HD)를 출력한다.
도 17에 도시된 위상차 안정부(280)의 본 발명에 의한 일실시예의 구성 및 동작을 다음과 같이 살펴본다.
도 18은 도 17에 도시된 위상차 안정부(280)의 본 발명에 의한 바람직한 일실시예의 블럭도로서, 서브 클럭 검출부(300), 제7 카운터(306)와 클럭 신호 발생부(308) 및 제3 래치(310)로 구성되는 제2 위상차 검출부(302) 및 가산기(312)와 멀티플렉서(314)와 제2 저역 통과 필터(LPF)(316) 및 지터 판단부(318)로 구성되는 루프 필터(304)로 구성된다.
도 18에 도시된 서브 클럭 검출부(300), 제2 위상차 검출부(302) 및 루프 필터(304)는 도 17에 도시된 서브 클럭 검출부(290), 제2 위상차 검출부(292) 및 루프 필터(294)와 각각 동일한 기능을 수행한다.
여기서, 도 18에 도시된 서브 클럭 검출부(300)는 주 클럭 신호(CK)의 한 주기를 N등분하여 FBP의 상승 엣지를 정확하게 검출하고, 검출된 엣지에 할당된 소정값을 위상차의 소수점 이하의 값으로서 제3 래치(310)로 출력한다. 이에 대해서 자세히 살펴보면 다음과 같다.
도 19는 도 18에 도시된 서브 클럭 검출부(300)의 블럭도로서, 제1 및 제2 플립플롭(f/f:flip flop)들(330 및 340), 제1, 제2, ..., 제N-1 및 제N 지연기들(332, 334, ..., 336 및 338), 제N+1, 제N+2 ..., 제2N-1 및 제2N 지연기들(346, 348, ..., 350 및 352), 제3 위상차 검출부(342), 전하 펌프(344), 제4 래치(354) 및 인코더(356)로 구성된다.
도 19에 도시된 서브 클럭 검출부(300)의 제1 플립플롭(330)은 4체배된 주 클럭 신호(CK/4)를 데이타 입력단자(D)를 통해 입력하고, 주 클럭 신호(CK)를 클럭 단자(CK)를 통해 입력하고, 정출력(Q)을 제1 지연기(332) 및 제2 플립플롭(340)의 데이타 입력단자(D)로 출력한다. 제2 플립플롭(340)은 제1 플립플롭(330)의 정출력(Q)을 데이타 입력하고, 주 클럭 신호(CK)를 클럭 입력하고, 정출력(Q)을 제3 위상차 검출부(342)로 출력한다.
제1 플립플롭(330)의 정출력(Q)은 제1 ∼ 제N 지연기들(332, 334, ..., 336 및 338)에서 소정 시간 지연되어 제3 위상차 검출부(342)로 출력된다. 또한, 제N+1 ∼ 제2N 지연기들(346, 348, ..., 250 및 252)은 플라이 백 펄스(FBP)를 입력하여 소정 시간 지연하고, 지연된 신호를 제4 래치(354)로 출력한다. 이 때, 제1 ∼ 제2N 지연기들 각각의 지연 시간은 전하 펌프(344)로부터 출력되는 지연 제어 신호에 응답하여 제어된다. 즉, 지연 제어 신호는 N개의 지연기들을 통과한 총 지연시간이 주 클럭 신호(CK)의 한 주기가 될 수 있도록 각 지연기의 지연시간을 제어한다.
제3 위상차 검출부(342)는 제N 지연기(338)의 출력과 제2 플립플롭(340)의 정출력(Q)의 위상차를 검출하고, 검출된 위상차를 전하 펌프(344)로 출력한다. 전하 펌프(344)는 제3 위상차 검출부(342)에서 검출된 위상차에 상응하여 소정 전하를 충전 또는 방전하고, 충전 또는 방전된 전하에 상응하는 레벨을 갖는 신호를 지연 제어 신호로서 각 지연기들로 출력한다. D플립플롭으로 구현될 수 있는 제4 래치(354)는 제N+1 ∼ 제2N 지연기들(346, 348, ..., 250 및 252)로부터 출력되는 신호를 주 클럭 신호(CK)에 응답하여 래치한다. 인코더(356)는 제4 래치(354)에서 출력되는 래치된 값을 인코딩하고, 인코딩된 결과를 소수점 이하의 값으로서 출력단자 OUT6을 통해 도 18에 도시된 제3 래치(310)로 출력한다. 여기서, 인코더(356)는 제4 래치(354)로부터 출력되는 값 즉, '1'의 갯수를 인코딩하고, 인코딩된 결과를 소수점 이하의 값으로서 출력한다. 즉, 인코딩된 결과는 플라이 백 펄스(FBP)가 검출된 구간에 할당된 값에 해당한다.
본 발명의 이해를 돕기 위해, N=8인 경우를 예로 하여 도 19에 도시된 서브 클럭 검출부를 다음과 같이 상세히 설명한다.
도 20 (a)∼(d)들은 도 19에 도시된 서브 클럭 검출부의 동작을 설명하기 위한 도면들로서, 도 20 (a)는 주 클럭 신호(CK)의 파형도를 나타내고, 도 20 (b)는 플라이 백 펄스의 레벨이 전이하는 지점 즉, 플라이 백 펄스의 엣지를 화살표로서 나타냈으며, 도 20 (c)는 제4 래치(354)로부터 출력되고 '1'의 갯수를 나타내는 값이고, 도 20 (d)는 인코더(356)에서 인코딩된 값을 각각 나타낸다.
먼저, 도 20 (a)에 도시된 주 클럭 신호(CK)는 도 20 (b)에 도시된 바와 같이 8등분되고, 8등분된 구간들중 도 20 (b)에 도시된 6번째 구간과 7번째 구간사이에서 FBP의 엣지가 검출된다고 가정하면, 제4 래치(354)는 '1'이 2개임을 나타내는 도 20 (c)에 도시된 값 '2'를 인코더(356)로 출력하고, 인코더(356)는 '2를 인코딩하고, 도 20 (d)에 도시된 인코딩된 값 '10'을 출력단자 OUT6을 통해 위상차의 소수점 이하의 값으로서 제3 래치(310)로 출력한다.
도 21 (a)∼(d)들은 도 18에 도시된 제2 위상차 검출부(302)를 설명하기 위한 도면들로서, 도 21 (a)는 수평 구동 신호(HD)의 파형도를 나타내고, 도 21 (b)는 플라이 백 펄스(FBP)의 파형도를 나타내고, 도 21 (c)는 주기(TCK)를 갖는 주 클럭 신호(CK)의 파형도를 나타내고, 도 21 (d)는 제1 클럭 신호(CK1)의 파형도를 나타내고, 도 21 (e)는 제2 클럭 신호(CK2)의 파형도를 각각 나타낸다.
도 18에 도시된 제2 위상차 검출부(302)의 제7 카운터(306)는 클럭 단자(CK)로 입력되는 주 클럭 신호(CK)에 응답하고 리셋 단자(RESET)로 입력되는 도 21 (a)에 도시된 수평 구동 신호(HD)에 동기되어 카운팅하고, 카운팅된 값을 수평 구동 신호(HD)와 도 21 (b)에 도시된 플라이 백 펄스(FBP)간의 위상차(360)의 정수값으로서 제3 래치(310)로 출력한다. 클럭 신호 발생부(308)는 주 클럭 신호(CK)에 응답하여 도 21 (b)에 도시된 플라이 백 펄스(FBP)를 서로 다른 제1 및 제2 소정 시간들 만큼 지연하고, 서로 달리 지연된 플라이 백 펄스들을 도 21 (d) 및 (e)에 각각 도시된 제1 클럭 신호(CK1) 및 제2 클럭 신호(CK2)로서 출력한다. 여기서, 제1 소정 시간은 주 클럭 신호(CK) 주기(TCK)의 절반(TCK/2)에 해당하고, 제2 소정시간은 주 클럭 신호(CK)의 1주기(TCK)에 해당한다. 제3 래치(310)는 서브 클럭 검출부(300)로부터 출력되는 위상차(360)의 소수점 이하의 값과 제7 카운터(306)에서 카운팅된 값인 위상차(360)의 정수값을 도 21 (d)에 도시된 제1 클럭 신호(CK1)에 응답하여 래치한 후, 래치된 값을 루프 필터(304)로 출력한다. 이 때, 루프 필터(304)는 위상차(360)의 지터를 안정화시키고, 지터가 안정된 위상차를 출력단자 OUT5를 통해 출력한다.
이를 위해, 도 18에 도시된 루프 필터(304)의 가산기(312)는 제3 래치(310)로부터 출력되는 값들과 소정값 예를 들면, 0.5를 가산하고, 가산된 값을 멀티플렉서(314)로 출력한다. 멀티플렉서(314)는 제3 래치(310)로부터 출력되는 값 및 가산기(312)에서 가산된 결과중 하나를 지터 판단부(318)로부터 입력한 선택 신호(SE+1)에 응답하여 선택적으로 저역 통과 필터(316)로 출력한다. 제2 저역 통과 필터(316)는 멀티플렉서(314)의 출력을 도 21 (e)에 도시된 제2 클럭 신호(CK2)에 응답하여 저역 통과 필터링하고, 저역 통과 필터링된 위상차(360)의 정수값을 출력단자 OUT5를 통해 도 17에 도시된 가산부(282)로 출력하고, 저역 통과 필터링된 위상차(360)의 소수점 이하의 값을 지터 판단부(248)로 출력한다. 이 때, 제2 저역 통과 필터(316)는 도 21 (b)에 도시된 FBP가 입력될 때마다 동작하는 저 주파수 대역의 필터로서, 도 21 (a) 및 (b)에 도시된 수평 구동 신호 및 플라이 백 펄스간의 위상차의 흔들림 즉, 위상차(360)의 지터를 안정화시키는 역할을 한다.
한편, 지터 판단부(318)는 제2 저역 통과 필터(316)로부터 출력되는 위상차(360)의 소수점 이하의 값이 얼마나 '0'에 근사한가를 판단하고, '0'에 근사하지 않으면 가산기(312)의 출력이 선택되도록 선택신호(SE+1)를 발생하고, '0'에 근사한 경우 제3 래치(310)의 출력이 선택되도록 선택신호(SE+1)를 발생하여 멀티플렉서(314)로 출력한다. 그러므로, 제2 저역 통과 필터(316)로부터 출력되는 정수값의 지터 즉, 정수값이 ±1 만큼의 오차가 제거될 수 있다.
전술한 바와 같이, 도 21 (b)에 도시된 FBP의 엣지가 도 21 (c)에 도시된 주 클럭 신호(CK)의 6 주기와 7 주기사이에서 검출된다고 가정하면, 제3 래치(310)는 제7 카운터(306)에서 카운팅된 값 '7'을 도 21 (d)에 도시된 제1 클럭 신호(CK1)에 응답하여 위상차의 정수값으로서 래치함과 동시에, 전술한 바와 같이 서브 클럭 검출부(300)로부터 출력되는 소수점 이하의 값 '10'을 래치한다. 이 때, 제3 래치(310)로부터 출력되는 위상차의 정수값의 실제(real)값은 '7'에서 '1'을 뺀 값 '6'이 되며, 소수점 이하의 값 '10'은 그대로 루프 필터(304)로 출력된다. 제3 래치(310)로부터 루프 필터(304)로 출력되는 위상차를 13비트로 표현하면, '000000110.1010'이 된다. 도 18에 도시된 제2 저역 통과 필터(316)의 본 발명에 의한 일실시예의 구성 및 동작을 살펴보면 다음과 같다.
도 22는 도 18에 도시된 제2 저역 통과 필터(316)의 본 발명에 의한 바람직한 일실시례의 회로도로서, 가산기(368), 감산기(366), 레지스터(362) 및 승산기들(364 및 370)로 구성된다.
도 23은 a+b비트 예를 들면, 21비트를 저장하는 도 22에 도시된 레지스터(362)의 일례의 구성도이다.
여기서, 도 18에 도시된 멀티플렉서(314)로부터 출력되는 a 비트 예를 들면, 13 비트의 위상차(360)중 MSB쪽 c 비트 예를 들면, 9비트는 정수값을 나타내고, LSB쪽 비트 예를 들면, 4비트는 소수점 이하의 값을 나타낸다고 하자.
도 22에 도시된 가산기(368)는 입력단자 IN8를 통해 멀티플렉서(314)로부터 입력한 값과 감산기(366)의 출력을 가산하고, 가산된 결과를 레지스터(362) 및 승산기(370)로 출력한다. 레지스터(362)는 도 21 (e)에 도시된 제2 클럭 신호(CK2)에 응답하여, 가산기(368)로부터 출력되는 a+b 비트 예를 들면, 21비트들중에서 상위 9비트는 위상차의 정수값으로서 도 23에 도시된 레지스터(362)의 플립플롭들(D20∼D12)에 저장하고, 21비트들중에서 나머지 비트들(a+b-c)은 소수점 이하의 값으로서 도 23에 도시된 레지스터(362)의 플립플롭들(D11∼D0)에 저장한다. 승산기(364)는 레지스터(362)의 출력을 과 승산하고, 승산된 결과를 감산기(366)로 출력한다. 감산기(366)는 레지스터(362)의 출력으로부터 승산기(364)의 출력을 감산하고, 감산된 결과를 가산기(368)로 출력한다. 승산기(370)는 가산기(368)의 출력과 을 승산하고, 승산된 결과들중 9비트의 정수값을 출력단자 OUT5를 통해 가산부(282)로 출력하고, 승산된 결과들중 a+b-c비트 예를 들면, 12비트의 소수점 이하의 값을 출력단자 OUT6을 통해 지터 판단부(318)로 출력한다. 이 때, 소수점 이하의 값의 비트 수(a+b-c)는 가변될 수 있다.
도 18에 도시된 지터 판단부(318)가 도 22에 도시된 레지스터(362)에 저장된 D11∼D4까지의 비트들을 입력한다고 하자. 이 때, '0' 또는 '1'의 비트들이 6번 이상 지속적으로 제2 저역 통과 필터(316)로부터 입력될 때, 위상차의 소수점 이하의 값이 '0'에 근사하다고 판단하여 해당하는 논리 레벨 예를 들면, "저 논리 레벨을 갖는 선택신호(SE+1)를 출력하고, 또 다시 6번 이상 지속하여 같은 레벨의 비트들이 입력될 때, 선택신호(SE+1)의 논리 레벨을 토글하여 출력한다.
결국, 도 1에 도시된 수평 구동 신호 발생부(18)는 HD와 FBP의 위상차를 1/N까지 정밀하게 측정하여 보정할 수 있기 때문에, 위상차의 지터를 없앨 수 있다.
또한, 전술한 도 18에 도시된 장치는 시스템 클럭 신호와 동기된 기준 신호와 시스템 클럭 신호와 비 동기된 비교 신호와의 위상차를 측정하는데 사용될 수도 있다. 이 때, 수평 구동 신호(HD)가 입력되는 단자에 기준 신호를 입력하고, 플라이 백 펄스(FBP)가 입력되는 단자에 비교 신호를 입력하며, 주 클럭 신호(CK)가 입력되는 단자에 시스템 클럭 신호를 입력하면, 기준 신호와 비교 신호의 위상차가 정밀하게 검출될 수 있다.
한편, 도 1에 도시된 보간값 계산부(20)는 다음 수학식 2와 같은 왜곡 보정 함수들[F(X) 및 F(Y)]을 선택 신호 발생부(16)로부터 발생되는 선택 신호들(S1∼ SE)에 응답하여 시분할 방식으로 계산하고, 계산된 왜곡 보정 함수들을 이용하여 X축 및 Y축 좌표값들 각각의 보간값을 계산하고, 계산된 보간값을 수평 정정 신호(H_CORR), 다이나믹 포커스 신호(DF), 수직 톱니파 구동 신호(VD1) 또는 동-서 왜곡 보상 신호(EW') 신호로서 출력한다. 즉, 보간값 계산부(20)는 시 분할 방식으로 H_CORR, DF, VD1 및 EW'들 각각을 구한다.
F(X) = s0f0(X) + s1f1(X) + ···· + snfn(X),
F(Y) = s0f0(Y) + s1f1(Y) + ···· + snfn(Y),
여기서, s0∼sn들은 시드값들이고, f0(X)∼fn(X) 및 f0(Y)∼fn(Y) 각각은 X축 및 Y축 좌표값들(X 및 Y)에 대한 n차 다항식인 라그랑제(lagrange) 함수들이다.
여기서, 전술한 라그랑제 함수들에 대해 살펴보면 다음과 같으며, 이하, F(X)에 국한하여 라그랑제 함수를 설명하지만 X대신에 Y를 대입하면, F(Y)에 대해서도 마찬가지의 원리가 적용된다.
이 때, 보간이란,디스플레이되는 화면의 X축 및 Y축상에 여러개의 점들(이 점들 각각은 외부로부터 주어지는 시드값을 갖음)이 있을 때, 이 점과 점 사이를 통과하는 가장 자연스런 곡선을 구하는 것을 의미하며, m개의 점을 통과하는 가장 자연스런 곡선은 m개의 계수를 갖는 다항식이다. 이를 다항식 보간법(Polynomial Interpolation method)이라 한다.
음극선관에서 발생하는 왜곡 현상을 보정하기 위한 왜곡 보정 함수[F(X)]는 다음 수학식 3과 같이 4차 방정식으로 표현된다.
F(X)=a*X4+b*X3+c*X2+d*X+e
여기서, X는 좌표값 생성부(14)로부터 출력되는 X축 좌표값을 나타내고, a, b, c, d 및 e들은 계수를 나타낸다.
수학식 3의 각 계수(a, b, c, d 또는 e)를 조정하여 원하는 왜곡 보정 함수의 파형을 형성해 낼 수 있다. 수학식 3의 왜곡 보정 함수는 다음 수학식 4와 같이 라그랑제 식으로 표현될 수 있다.
F(X)=S0*f0(X)+S1*f1(X)+S2*f2(X)+S3*f3(X)+S4*f4(X)
여기서, 라그랑제 함수들 f0(X)∼f4(X)은 다음 수학식 5와 같이 표현된다.
여기서, x0 ∼ x4들은 외부로부터 입력된 시드값들(s0∼ s4)이 존재하는 X축 좌표값들을 각각 나타내고, X는 주사되는 픽셀의 X축 좌표값을 나타낸다.
도 24는 음극선관에 디스플레이되는 수직 및 수평 방향에 대한 시드의 좌표값을 나타내는 도면이다.
외부로부터 입력된 도 24에 도시된 시드값들을 수학식 5에 대입하고, 소정값 예를 들면, 3/2를 라그랑제 함수들[f0(X)∼f4(X)]들 각각에 승산하면, 라그랑제 함수들[f0(X)∼f4(X)]들은 각각 다음 수학식 6과 같이 된다.
따라서, 왜곡 보정 함수[F(X)]는 다음 수학식 7이 된다.
F(X) = {s0f0(X) + s1f1(X) + s2f2(X) + s3f3(X) + s4f4(X)} * 2/3
예를 들면, 5개의 점들을 통과하는 가장 자연스런 곡선을 얻기 위해, 전술한 라그랑제 4(n=4)차 보간 방법을 사용하며, 시분할 방식과 1개의 승산기를 이용하는 도 1에 도시된 보간값 계산부(20)의 본 발명에 의한 바람직한 일실시예의 구성 및 동작과 그의 동작 방법을 외부로부터 5개의 시드값들이 주어진다는 가정하에서 다음과 같이 살펴본다.
도 25는 도 1에 도시된 보간값 계산부(20)의 본 발명에 의한 바람직한 일실시예의 블럭도로서, 크기 제한부(370), 멀티플렉서들(372 및 374), 디멀티플렉서(380), 승산기(378), 시드값 저장부(376), 다항식 발생부(382), 함수 저장부(384) 및 보간값 저장부(386)로 구성된다.
도 26은 도 25에 도시된 장치에서 수행되는 본 발명에 의한 보간값 계산 방법을 설명하기 위한 플로우차트로서, 라그랑제 함수들을 시분할 방식으로 구하는 단계(제390 ∼ 제392단계), 시드값을 이용하여 보간값을 구하는 단계(제394 및 제400단계)로 이루어진다.
도 25에 도시된 크기 제한부(370)는 좌표값 생성부(14)로부터 입력한 X축 좌표값(X)과 Y축 좌표값(Y)의 크기를 예를 들면, +1.0 ∼ -1.0사이로 제한하고, 제한된 크기를 갖는 X 및 Y들을 멀티플렉서들(372 및 374)로 각각 출력한다(제390단계).
제392단계를 설명하기에 앞서, 도 25에 도시된 각 부의 동작을 살펴보면, 다항식 발생부(382)는 라그랑제 함수들[f0(X)∼f4(X) 및 f0(Y)∼f4(Y)]의 다항식들을 저장하며, 디멀티플렉서(380)로부터 출력되는 신호를 누산 또는 감산하고, 누산 또는 감산된 결과를 멀티플렉서들(372 및 374)로 출력한다. 이를 위해, 다항식 발생부(382)는 누/감산기들과 메모리를 내장할 수 있다. 함수 저장부(384)는 디멀티플렉서(380)로부터 출력되는 라그랑제 함수들 또는 왜곡 보정 함수들을 저장하고, 저장된 라그랑제 함수 또는 왜곡 보정 함수를 멀티플렉서(372)로 출력하며, 가산기(미도시)와 메모리(미도시)를 내장할 수 있다. 시드값 저장부(376)는 제어부(24)로부터 입력한 소정 갯수의 시드값(SEED)들을 외부 시드값으로서 저장하고, 현재 주사되는 라인에 대한 시드값이 제어부(24)로부터 입력되지 않았을 때 보간값 저장부(386)로부터 출력되는 수직 방향의 보정값을 내부 시드값으로서 입력하여 저장한다. 여기서, 시드값 저장부(376)는 단일 포트 스테이틱 램(SPSRAM:Single Port Static RAM)으로 구현될 수 있으며, DF, VD1, EW1 및 H_CORR들 각각에 대해 외부로부터 주어지는 시드값을 별도의 메모리(미도시)에 저장할 수 있다. 보간값 저장부(386)는 디멀티플렉서(380)로부터 출력되는 수직 및 수평 방향의 보간값들을 저장하고, 저장한 수직 방향의 보간값을 시드값 저장부(376)로 내부 시드값으로서 출력하고, 수평 방향의 보간값은 출력단자 OUT7을 통해 수평 정정 신호(H_CORR), 다이나믹 포커스 신호(DF), 수직 톱니파 구동 신호(VD1) 또는 동-서 왜곡 보상 신호(EW1)로서 출력한다. 이 때, 도 25에 도시된 보간값 계산부(20)는 시분할 방식으로 DF, VD1, EW1 및 H_CORR을 구하기 때문에, 보간값 저장부(386)는 별도의 메모리들에 DF, VD1, EW1 및 H_CORR을 각각 저장하고, 저장된 H_CORR을 수평 구동 신호 발생부(18)로 출력하고, DF를 제1 DAC(26)로 출력하며, VD1 및 EW1을 출력 조정부(22)로 각각 출력한다.
멀티플렉서(372)는 다항식 발생부(382)로부터 출력되는 값, 함수 저장부(384)로부터 출력되는 값 및 크기 제한부(370)로부터 출력되는 X 또는 Y값들중 하나를 선택 신호(S1)에 응답하여 선택적으로 승산기(378)로 출력한다. 멀티플렉서(374)는 크기 제한부(370)로부터 출력되는 X 또는 Y값, 시드값 저장부(376)로부터 출력되는 외부 또는 내부 시드값들 및 다항식 발생부(382)로부터 출력되는 값들중 하나를 선택 신호(S2)에 응답하여 선택적으로 승산기(378)로 출력한다. 승산기(378)는 멀티플렉서들(372 및 374)의 출력들을 승산하고, 승산된 결과를 디멀티플렉서(380)로 출력한다. 여기서, 승산기(378)는 수학식 6의 모든 곱셈 연산을 수행한다. 디멀티플렉서(380)는 승산기(378)의 출력을 다항식 발생부(382), 함수 저장부(384) 및 보간값 저장부(386)들중 하나로 선택 신호(S3)에 응답하여 선택적으로 출력한다. 여기서, 선택신호들(S1, S2 및 S3)은 선택 신호 발생부(28)로부터 출력된다.
한편, 제390단계후에, 외부 또는 내부 시드값들, X 또는 Y값들과 전술한 도 25에 도시된 장치(20)를 이용하여 수학식 6으로 표현되는 라그랑제 함수들을 시분할 방식으로 구한다(제392단계). 예를 들어, 라그랑제 함수[f0(X)]를 구하기 위한 동작을 살펴보면, 멀티플렉서들(372 및 374)은 크기 제한부(370)로부터 출력되는 X값을 선택신호들(S1 및 S2)에 응답하여 선택하여 승산기(378)로 출력한다. 디멀티플렉서(380)는 승산기(378)로부터 출력되는 값 X2을 선택신호(S3)에 응답하여 다항식 발생부(382)로 출력한다. 다항식 발생부(382)는 내장한 감산기(미도시)를 이용하여 X2으로부터 0.25를 감산하고, 감산된 결과를 저장한다. 다시, 멀티플렉서들(372 및 374)은 크기 제한부(370)로부터 출력되는 X값을 선택신호들(S1 및 S2)에 응답하여 선택하여 승산기(378)로 출력한다. 다항식 발생부(382)는 디멀티플렉서(380)를 통해 입력되는 X2값을 저장하고, 멀티플렉서들(372 및 374), 승산기(378) 및 디멀티플렉서(380)를 통해 입력한 X를 X2으로부터 감산하고, 감산된 결과(X2-X)를 멀티플렉서들(372 및 374)중 하나로 출력하고, 이전에 저장한 값(X2-0.25)를 다른 멀티플렉서로 출력한다. 다음, 승산기(378)에서 X2-0.25와 X2-X가 승산되고, 승산된 결과는 디멀티플렉서(380)를 통해 함수 저장부(384)에 라그랑제 함수[f0(X)]로서 저장된다. 전술한 방식을 통해 수학식 6의 나머지 함수들[f1(X)∼f4(X) 및 f0(Y)∼f4(Y)]들이 계산될 수 있다.
제392단계후에, 수학식 7을 계산하기에 앞서 시드값 저장부(376)는 현재 주사되는 라인의 X축 좌표값들에 대한 해당 시드값(s0∼s4)(SEED)들이 외부에서 주어졌는가 즉, 제어부(24)로부터 주어졌는가를 판단한다(제394단계). 만일, 현재 주사되는 라인에 대한 시드값들이 제어부(24)로부터 주어지지 않았으면, 도 25에 도시된 보간값 계산부(20)는 편향 수평 동기 신호(DHS)의 레벨이 전이되는 시점부터 활성 비디오 신호가 입력되기 전까지의 구간내에서 구한 Y축 좌표값들에 대한 즉, 수직 방향의 보간값들을 내부 시드값으로서 결정한다(제396단계).
제396단계후 또는 시드값이 제어부(24)로부터 주어졌을 경우, 활성 비디오 신호가 입력되는 구간동안 내부 또는 외부 시드값들을 이용하여 수학식 7의 왜곡 보정함수를 구한다(제398단계). 이를 위해, 멀티플렉서(372)는 함수 저장부(384)로부터 출력되는 라그랑제 함수를 선택하고, 멀티플렉서(374)는 시드값 저장부(376)로부터 출력되는 내부 또는 외부 시드값을 선택한다. 승산기(378)는 s0와 f1(X), s1와 f1(X), s2와 f2(X), s3와 f3(X), s4와 f4(X)를 시분할 방식에 의해 승산하고, 승산된 결과를 디멀티플렉서(380)로 출력한다. 이 때, 함수 저장부(384)는 디멀티플렉서(380)를 통해 승산기(378)로부터 입력한 승산된 결과들을 누산하고, 누산된 값을 저장한다. 다음에, 멀티플렉서(372)는 함수 저장부(384)로부터 출력되는 누산된 값[s0f0(X) + s1f1(X) + s2f2(X) + s3f3(X) + s4f4(X)]을 선택하여 승산기(378)로 출력하고, 멀티플렉서(374)는 시드값 저장부(376)로부터 출력되는 소정값 예를 들면, 2/3을 선택하여 승산기(378)로 출력한다. 승산기(378)는 누산된 값[s0f0(X) + s1f1(X) + s2f2(X) + s3f3(X) + s4f4(X)]과 2/3을 승산하고, 승산된 결과를 디멀티플렉서(380)를 통해 함수 저장부(384)로 출력한다. 함수 저장부(384)는 멀티플렉서(380)를 통해 승산기(378)로부터 입력한 승산된 결과를 수학식 7에 표시된 왜곡 보정 함수로서 저장한다. 이와 같은 방식에 의해 시분할 방식으로 구해진 H_CORR, DF, VD1 및 EW1들 각각에 해당하는 왜곡 보정 함수는 함수 저장부(384)의 별도의 메모리(미도시)에 저장된다.
제398단계후에, X축 및 Y축 좌표값들(X 및 Y)을 함수 저장부(384)에 저장된 해당하는 왜곡 보정 함수들[F(X) 및 F(Y)]에 각각 대입하여 수직 방향 및 수평 방향의 보간값들을 구한다(제400단계). 즉, 함수 저장부(384)에 저장된 왜곡 보정 함수의 변수(X 또는 Y)에 크기 제한부(370)로부터 출력되는 값이 대입되어 각 좌표값에 대한 보간값들이 계산되어 보간값 저장부(386)에 저장되고, 저장된 보간값의 수평 방향 성분은 VD1, EW1, DF 또는 H_CORR로서 출력단자 OUT7을 통해 출력된다.
전술한 본 발명에 의한 보간값 계산부(20)는 음극선관에 의한 모든 왜곡들 예를 들면, 평형 사변형 왜곡, 틸트 왜곡 또는 사이드 핀 밸런스 왜곡등과 같은 편향 코일에 의한 왜곡, 핀 쿠션 왜곡, 수평 및 수직 선형성(linearity) 왜곡들 또는 사다리꼴(trapezoid) 왜곡등과 같은 스크린의 평면으로 인한 왜곡들을 보정할 수 있다.
한편, 고(high)빔이 방사될 때는 스크린에 전자가 누적되어 EHT 전압이 낮아지게 되고, 빔의 운동 에너지가 떨어짐으로서 상대적으로 편향력이 커지게 되어, 영상의 크기가 확대되는 현상이 나타난다. 이를 해결하기 위해, 도 1에 도시된 출력 조정부(22)는 음극선관의 고압을 저항열(미도시)에 의해 분배한 전압(EHT)으로부터 제2 소정값들중 해당하는 소정값과 제3 소정값들을 이용하여 수직 톱니파 구동 신호(VD1) 및 EW1의 이득을 조정하고, 이득이 조정된 수직 톱니파 구동 신호(VD2) 및 EW2를 제2 및 제3 DAC들(28 및 30)로 각각 출력한다.
출력 조정부(22)의 본 발명에 의한 실시예들 각각의 구성 및 동작을 다음과 같이 살펴본다.
도 27은 도 1에 도시된 출력 조정부(22)의 본 발명에 의한 바람직한 일실시예(22A)의 회로도로서, 제3 아날로그/디지탈 변환기(ADC)(410), 감산기(412), 승산기들(414, 418 및 420) 및 가산기들(416 및 422)로 구성된다.
먼저, 스크린에서 측정된 고압은 저항열(미도시) 따위에 의해 분배되고, 분배된 고압(EHT)은 도 1 또는 도 27에 도시된 입력단자 IN4를 통해 제3 ADC(410)로 입력된다. 제3 ADC(410)는 분배된 아날로그 고압(EHT)을 디지탈 전압으로 변환하고, 변환된 디지탈 전압을 감산기(412)로 출력한다. 감산기(412)는 제3 ADC(410)에서 변환된 디지탈 전압으로부터 입력단자 IN5을 통해 제어부(24)로부터 입력한 디지탈 기준 고압(EHT_ref)을 감산하고, 감산된 결과를 승산기들(414 및 418)로 출력한다. 여기서, 디지탈 기준 고압(EHT_ref)은 이상적인 디지탈 전압(EHT)의 중심값에 해당한다. 승산기(418)는 감산기(412)에서 감산된 결과를 수직 이득(GV)와 승산하고, 승산된 결과를 승산기(420)로 출력한다. 승산기(420)는 보간값 계산부(20)로부터 출력되는 수직 톱니파 구동 신호(VD1)와 승산기(418)의 출력을 승산하고, 승산된 결과를 가산기(422)로 출력한다. 이 때, 디스플레이되는 화면의 수직 시작 위치를 변경하기 위해, 가산기(422)는 승산기(420)로부터 출력되는 값과 수직 시작 위치값(VPOS)를 가산하고, 가산된 결과를 이득이 조정된 수직 톱니파 구동 신호(VD2)로서 제2 DAC(28)로 출력한다. 여기서, 수직 시작 위치값(Vpos)은 디스플레이되는 화면을 상하로 이동시키기 위해 사용되는 값이다.
한편, 승산기(414)는 감산기(412)에서 감산된 결과를 수평 이득(GH)과 승산하고, 승산된 결과를 가산기(416)로 출력한다. 가산기(416)는 수평 방향의 화면 축소/확대 비(Hsize), 승산기(414)에서 승산된 결과 및 보간값 계산부(20)로부터 출력되는 동-서 왜곡 보상 신호(EW1)들을 가산하고, 가산된 결과를 이득이 조정된 동-서 왜곡 보상 신호(EW2)로서 제3 DAC(30)로 출력한다.
여기서, 전술한 수평 방향의 화면 축소/확대 비(Hsize)는 입력단자 IN3을 통해 제어부(24)로부터 출력되는 제2 소정값들중 해당하는 값이고, 수평 및 수직 이득들(GH 및 GV), 기준 고압(EHT_ref) 및 수직 시작 위치값(Vpos)는 입력단자 IN5를 통해 제어부(24)로부터 입력되는 제3 소정값들에 해당한다.
도 28은 도 1에 도시된 출력 조정부(22)의 본 발명에 의한 다른 실시예(22B)의 회로도로서, 제4 ADC(430), 제산부(432), 승산기들(434, 436, 438, 440, 450 및 452), 가산기들(442, 444 및 454), 멀티플렉서(446) 및 T플립플롭(448)으로 구성된다.
도 28에 도시된 제4 ADC(430)는 입력단자 IN4를 통해 입력한 음극 선관의 고압을 분배한 전압(EHT)을 디지탈 전압으로 변환하여 제산부(432)로 출력한다. 제산부(432)는 제4 ADC(430)로부터 출력되는 디지탈 전압을 기준 고압(EHT_ref)으로 제산하고, 제산된 결과를 승산기들(434 및 436)로 출력한다. 승산기(434)는 제산부(432)에서 제산된 결과와 수직 이득(GV)을 승산하고, 승산된 결과를 승산기(438)로 출력한다. 승산기(438)는 승산기(434)에서 승산된 결과와 보간값 계산부(20)로부터 출력되는 수직 톱니파 구동 신호(VD1)을 승산하고, 승산된 결과를 가산기(442)로 출력한다. 가산기(442)는 승산기(438)에서 승산된 결과와 수직 시작 위치값(Vpos)을 가산하고, 가산된 결과를 가산기(444) 및 멀티플렉서(446)로 출력한다. 여기서, 가산기(442)는 도 27에 도시된 가산기(422)와 동일한 기능을 수행한다.
이 때, 가산기(444)는 가산기(442)에서 가산된 결과와 수직 모아레 값(Vm)을 가산하고, 가산된 결과를 멀티플렉서(446)로 출력한다. 멀티플렉서(446)는 가산기(444)에서 가산된 결과 및 가산기(442)에서 가산된 결과중 하나를 제E+2 선택 신호(SE+2)에 응답하여 선택하고, 선택된 신호를 이득이 조정된 수직 톱니파 구동 신호(VD2)로서 제2 DAC(28)로 출력한다. 여기서, 이득이 조정된 수직 톱니파 구동 신호(VD2)는 디스플레이되는 화면의 수직 모아레를 보정하고, 수직 톱니파를 구동하기 위해 사용된다. 한편, T 플립플롭(448)은 리셋 단자(R)로 입력되는 수직 모아레 오프 신호(Vmoff)에 응답하여 리셋되고, 동기 신호 위상 변환부(12)로부터 클럭 단자(CK)로 입력되는 편향 수직 동기 신호(DVS)에 응답하여 토글되어, 제E+2 선택 신호(SE+2)를 멀티플렉서(446)로 출력한다.
한편, 승산기(436)는 제산부(432)에서 제산된 결과와 수평 이득(GH)을 승산하고, 승산된 결과를 승산기(440)로 출력한다. 승산기(440)는 승산기(436)에서 승산된 결과와 보간값 계산부(20)로부터 출력되는 EW1를 승산하고, 승산된 결과를 가산기(454)로 출력한다. 승산기(450)는 직류 기준값(DC_ref)과 수평 방향의 화면 축소/확대 비(Hsize)를 승산하고, 승산된 결과를 승산기(452)로 출력한다. 승산기(452)는 승산기(450)에서 승산된 결과와 수평 주기 변동비(HPR)를 승산하고, 승산된 결과를 가산기(454)로 출력한다. 가산기(454)는 승산기(452)에서 승산된 결과와 승산기(440)에서 승산된 결과를 가산하고, 가산된 결과를 이득이 조정된 동-서 왜곡 보상 신호(EW2)로서 제3 DAC(30)로 출력한다.
이 때, 수평 방향의 화면 축소/확대 비(Hsize)는 전술한 바와 같이, 입력단자 IN3을 통해 제어부(24)로부터 출력되는 제2 소정값들중 하나이고, 기준 고압(EHT_ref), 수평 및 수직 이득들(GH 및 GV), 수직 시작 위치값(Vpos), 직류 기준값(DC_ref), 수평 주기 변동비(HPR) 및 수직 모아레 값(Vm)은 입력단자 IN5를 통해 제어부(24)로부터 입력한 제3 소정값들에 해당한다.
결국, 도 27 또는 도 28에 도시된 가산기(416 또는 454)는 동-서 왜곡 보상 신호(EW1)에 수평 방향의 화면 축소/확대 비(Hsize)를 가산함으로써, 디스플레이되는 영상의 크기를 톱니파 파형의 진폭에 의해 조정한다. 그러므로, 도 27 또는 도 28에 도시된 장치(22A 또는 22B)는 EHT에 의해 화면이 축소 또는 확대되는 왜곡 현상을 보정할 수 있다. 게다가, 도 28에 도시된 장치(22B)는 DC_ref를 Hsize에 승산하여 EW1의 직류 오프셋을 제거하였다.
한편, 도 1에 도시된 본 발명에 의한 디지탈 편향 처리 장치의 입력단자 IN1을 통해 입력되는 제2 수평 동기 신호의 주파수가 넓은 범위로 가변될 때, 제2 수평 동기 신호의 어느 주파수에서 모아레 현상이 발생될 수 있다. 수직 방향으로 발생하는 모아레 현상은 수직 모아레 값(Vm)을 이용하여 도 1에 도시된 출력 조정부(22)에서 보정되었다. 즉, 도 28에 도시된 출력 조정부(22B)는 수직 모아레 값(Vm)을 VD2에 Vmoff에 응답하여 간헐적으로 가산함으로써, 수직 모아레를 보정하였다.
그러나, 수평 방향으로 발생하는 모아레 현상은 수평 모아레 보정부(32)에서 보상된다. 이를 위해, 수평 모아레 보정부(32)는 수평 구동 신호 발생부(18)로부터 출력되는 수평 구동 신호(HD)를 입력단자 IN7을 통해 입력되는 제4 소정값을 이용하고 편향 수평 동기 신호(DHS) 및 수평 모아레 오프 신호(Hmoff)에 응답하여 소정 시간 간격으로 지연하고, 지연된 신호를 수평 모아레를 보정하고 수평 톱니파 전류를 발생하는 수평 편향 회로를 제어하기 위한 수평 구동 신호로서 출력단자 OUT1을 통해 출력한다.
도 29는 도 1에 도시된 수평 모아레 보정부(32)의 본 발명에 의한 바람직한 일실시예(32)의 회로도로서, 지연부(460), 멀티플렉서(462) 및 T 플립플롭(464)으로 구성된다.
도 29에 도시된 지연부(460)는 수평 구동 신호 발생부(18)로부터 출력되는 수평 구동 신호(HD)를 제어부(24)로부터 입력단자 IN7을 통해 입력한 제4 소정값 즉, 수평 모아레 값(Vm)에 상응하여 지연하고, 지연된 신호를 멀티플렉서(462)로 출력한다. 멀티플렉서(462)는 지연부(460)에서 지연된 신호 및 수평 구동 신호(HD)중 하나를 제E+3 선택 신호(SE+3)에 응답하여 선택하고, 선택된 신호를 수평 모아레를 보정하기 위한 수평 구동 신호(HD)로서 출력단자 OUT1을 통해 출력한다. 이 때, T 플립플롭(464)는 리셋 단자(R)로 입력되는 수평 모아레 오프 신호(Hmoff)에 응답하여 초기화되며, 클럭 단자(CK)로 입력되는 편향 수평 동기 신호(DHS)에 응답하여 토글되어, 제E+3 선택 신호(SE+3)를 멀티플렉서(462)로 출력한다.
도 1에 도시된 제1 DAC(26)는 보간값 계산부(20)로부터 출력되는 다이나믹 포커스 신호(DF)를 아날로그 신호로 변환하고, 변환된 아날로그 다이나믹 포커스 신호를 빔의 초점을 맞추어지도록 하기 위한 신호로서 출력단자 OUT2를 통해 출력한다. 제2 DAC(28)는 출력 조정부(32)로부터 출력되는 디지탈 형태의 수직 톱니파 구동 신호(VD2)를 아날로그 신호로 변환하고, 변환된 아날로그 수직 톱니파 구동 신호를 출력단자 OUT3을 통해 수직 요크(yoke)로 출력한다. 또한, 제3 DAC(30)는 동-서 왜곡 보상 신호(EW2)를 아날로그 신호로 변환하고, 변환된 아날로그 동-서 왜곡 보상 신호를 핀 쿠션의 EW왜곡을 보정하기 위한 신호로서 출력단자 OUT4를 통해 출력한다. 전술한 제1, 제2 및 제3 DAC들(26, 28 및 30)은 14비트 전류 구동 방식의 변환기를 사용할 수도 있다.
도 1에 도시된 제어부(24)는 직렬 클럭(SCK:Serial clock)과 직렬 데이타(SDAT:Serial DATa)를 입력하고, 인터페이싱부(42)에서 어느 복합 동기 신호가 선택되도록 할 것인가를 제어하는 동기 제어 신호(SC)와, 보간값 계산부(20)에서 필요로 하는 시드값(SEED), 도 1에 도시된 장치가 텔레비전을 위해서 사용될 것인가 아니면 컴퓨터를 위해 사용될 것인가에 따라 인터레이스 제어 신호(IC)를 출력한다. 또한, 제어부(24)는 직렬 데이타(SDAT)에 상응하여 입력단자 IN2, IN3, IN5, IN6 및 IN7을 통해 제1, 제2, 제3, 소정 듀티값 및 제4 소정값들을 각각 해당하는 블럭으로 출력한다.
도 30은 라그랑제 함수들[f0(X) ∼f4(X)]을 나타내는 그래프로서, 종축은 라그랑제 함수를 나타내고, 횡축은 수평 방향의 X축 좌표값(X)을 각각 나타낸다.
도 31은 다이나믹 포커스 신호를 나타내는 파형으로서, 종축은 다이나믹 포커스 신호의 레벨(값)을 나타내고, 횡축은 수평 주사선수를 각각 나타낸다.
도 1에 도시된 본 발명에 의한 디지탈 편향 처리 장치의 동작의 이해를 돕기 위해, 제어부(24)로부터 보간값 계산부(20)로 다음 표 1과 같이 5개의 시드값들이 입력된다고 가정한다.
s0 s1 s2 s3 s4
시드값 0.0 0.7 1.5 0.7 0.0
표 1과 같이 5개의 시드값들이 주어졌을 경우, 수학식 6의 라그랑제 함수들은 도 30에 각각 도시된 바와 같이 나타나고, 도 1에 도시된 출력단자 OUT2를 통해 출력되는 수직 및 수평 방향으로 포커스를 보정하기 위한 다이나믹 포커스 신호는 도 31에 도시된 바와 같이 나타난다.
이 때, 수학식 6의 라그랑제 함수들을 수학식 2에 대입하면 도 30에 도시된 왜곡 보정 함수[F(X)](470)가 구해지고, 수학식 6의 라그랑제 함수들을 수학식 7에 대입하면 도 30에 도시된 바와 같이 보간 곡선(472)이 얻어진다.
결국, 도 1에 도시된 본 발명에 의한 편향 처리 장치는 도 2 ∼ 도 6, 도 12, 도 15 및 도 27에 도시된 실시예들을 이용하여 텔레비전에 적용될 수 있고, 도 10, 도 11, 도 14, 도 16, 도 28 및 도 29에 도시된 실시예들을 이용하여 수평 동기 신호가 넓은 주파수 대역을 갖는 컴퓨터에 적용될 수 있다. 이 때, 도 17 ∼ 도 19, 도 22, 도 23 및 도 25에 도시된 실시예들은 텔레비전이나 컴퓨터를 위해서, 공통적으로 사용될 수 있다.
한편, 전술한 본 발명의 설명에서는, 넓은 주파수를 갖는 제2 수평 동기 신호가 입력단자 IN1을 통해 입력되는 상황을, 도 1에 도시된 장치가 컴퓨터의 음극선관을 위해 사용되는 편향 처리 장치인 경우로 국한하였다. 그러나, 입력단자 IN1을 통해 입력되는 제2 수평 동기 신호의 주파수가 넓은 범위로 가변될 수 있는 컴퓨터 이외의 다른 시스템에도 도 1에 도시된 장치는 적용될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 음극선관을 위한 디지탈 편향 처리 장치 및 그의 편향 처리 방법은 디지탈적으로 편향 처리를 수행하므로 수직 및 수평 방향의 지터와 화면 왜곡 현상들을 디지탈적으로 정교하게 원하는 모양으로 자동으로 최소화할 수 있다. 또한, 수직 톱니파를 생성할 때 수평 방향의 왜곡 보정 파형도 동시에 생성할 수 있으므로 EW 보정뿐만 아니라 별도의 틸트 보정 장치없이 틸트 보정을 수행 할 수 있다. 게다가, 고압 변동에 의한 왜곡을 빔의 양에 상응하여 보정하므로 편향 장치의 제조 원가를 절감시킨다. 뿐만 아니라, 넓은 주파수 범위를 갖고 입력되는 수평 동기 신호에 대응할 수 있으며, 모아레 현상을 효과적으로 줄 일수 있는 효과가 있다.

Claims (38)

  1. 복합 비디오 방송 신호로부터 추출한 제1 복합 동기 신호나 외부로부터 입력한 하나 이상의 제2 복합 동기 신호중 하나를 동기 제어 신호에 응답하여 선택하고, 선택된 신호를 제3 복합 동기 신호로서 출력하고, 주 클럭 신호를 생성하는 동기 및 클럭 신호 발생 수단;
    상기 제3 복합 동기 신호의 위상을 제1 소정값에 상응하여 지연(lag) 또는 빠르게(lead)하고, 지상 또는 진상된 제3 복합 동기 신호를, 편향 수평 동기 신호 및 편향 수직 동기 신호로 구성되는, 편향 복합 동기 신호로서 출력하는 동기 신호 위상 변환 수단;
    상기 편향 복합 동기 신호에 동기되어 카운팅하고, 카운팅된 결과를 제2 소정값들과 연산하고, 연산된 결과를 빔의 X축 및 Y축 좌표값들로서 출력하는 좌표값 생성 수단;
    상기 카운팅된 결과를 논리조합하고, 논리 조합한 결과를 제1 ∼ 제E 선택 신호들로서 출력하는 선택 신호 발생 수단;
    플라이 백 펄스와 수평 톱니파 전류의 생성을 제어하는 수평 구동 신호의 위상차, 상기 편향 수평 동기 신호, 수평 정정 신호 및 소정 듀티값을 이용하여 상기 수평 구동 신호의 상승 및 하강 엣지들을 결정하는 수평 구동 신호 발생 수단;
    아래와 같은 왜곡 보정 함수들[F(X) 및 F(Y)]을 상기 제1 ∼ 제E 선택 신호들에 응답하여 시분할 방식으로 계산하고, 상기 왜곡 보정 함수들을 이용하여 상기 X 및 상기 Y축 좌표값들 각각의 보간값을 계산하고, 계산된 보간값들을 상기 수평 정정 신호, 다이나믹 포커스 신호, 수직 톱니파 구동 신호 또는 동-서 왜곡 보상 신호(EW1)로서 출력하는 보간값 계산 수단;
    F(X) = s0f0(X) + s1f1(X) + ···· + snfn(X)
    F(Y) = s0f0(Y) + s1f1(Y) + ···· + snfn(Y)
    [여기서, s0∼sn들은 시드값들이고, f0(X)∼fn(X) 및 f0(Y)∼fn(Y)들은 라그랑제(lagrange) 함수들이다.]
    음극선관의 고압을 분배한 전압으로부터 제2 소정값들중 해당하는 값과 제3 소정값들을 이용하여 상기 수직 톱니파 구동 신호 및 상기 EW1들의 이득을 조정하여 출력하는 출력 조정 수단; 및
    상기 동기 제어 신호, 상기 시드값들중 외부로부터 주어지는 시드값들, 상기 제1 소정값들, 상기 제2 소정값들 및 상기 제3 소정값들을 출력하는 제어 수단을 구비하고,
    상기 제3 복합 동기 신호는 제3 수평 동기 신호 및 제3 수직 동기 신호로 구성되고, 상기 주 클럭 신호는 상기 동기 신호 위상 변환 수단, 상기 좌표값 생성 수단, 상기 선택 신호 발생 수단, 상기 수평 구동 신호 발생 수단, 상기 보간값 계산 수단 및 상기 출력 조정 수단으로 발생되는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  2. 제1 항에 있어서, 상기 동기 및 클럭 신호 발생 수단은 상기 복합 비디오 방송 신호를 이용하여 상기 주 클럭 신호를 생성하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  3. 제1 항에 있어서, 상기 동기 및 클럭 신호 발생 수단은 외부로부터 입력된 외부 클럭 신호를 이용하여 상기 주 클럭 신호를 생성하고, 상기 제2 복합 동기 신호의 주파수는 가변될 수 있는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  4. 제2 항에 있어서, 상기 제2 복합 동기 신호들중 하나는 CCIR656 포맷으로 전송되는 디지탈 영상 신호에 포함되는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  5. 제4 항에 있어서, 상기 제2 복합 동기 신호들중 다른 하나는 CCIR601 포맷으로 전송되는 디지탈 영상 신호를 위해 사용되는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  6. 제2 항에 있어서, 상기 동기 및 클럭 신호 발생 수단은
    상기 복합 비디오 방송 신호를 이용하여 상기 주 클럭 신호 및 상기 제1 복합 동기 신호를 추출하는 클럭 및 동기 신호 추출 수단;
    상기 제1 복합 동기 신호 및 적어도 둘 이상의 상기 제2 복합 동기 신호들중 하나를 상기 동기 제어 신호에 응답하여 선택하고, 선택된 신호를 제4 복합 동기 신호로서 출력하는 인터페이싱 수단; 및
    상기 제4 복합 동기 신호의 지터를 안정화시키고, 상기 지터가 안정화된 상기 제4 복합 동기 신호를 상기 제3 복합 동기 신호로서 출력하는 수평 및 수직 트랙킹 수단들을 구비하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  7. 제3 항에 있어서, 상기 동기 및 클럭 신호 발생 수단은
    아날로그 형태의 상기 복합 비디오 방송 신호를 디지탈 형태로 변환하고, 변환된 디지탈 복합 비디오 방송 신호를 출력하는 제1 아날로그/디지탈 변환 수단;
    상기 디지탈 복합 비디오 방송 신호로부터 상기 제1 복합 동기 신호를 추출하는 동기 신호 추출 수단;
    상기 제1 복합 동기 신호 및 상기 제2 복합 동기 신호중 하나를 상기 동기 제어 신호에 응답하여 선택하고, 선택된 신호를 제5 복합 동기 신호로서 출력하는 출력하는 제1 선택 수단; 및
    상기 제5 복합 동기 신호를 상기 외부 클럭 신호와 동기시키고, 상기 외부 클럭 신호와 동기된 상기 제5 복합 동기 신호를 이용하여 상기 제3 복합 동기 신호를 발생하고, 상기 제3 수평 동기 신호의 정수배의 주기를 갖는 상기 주 클럭 신호를 발생하는 디지탈 위상 동기 루프를 구비하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  8. 제6 항에 있어서, 상기 수평 트랙킹 수단은
    상기 주 클럭 신호에 응답하여 카운팅하고, 상기 제3 수평 동기 신호에 응답하여 리셋되는 제1 카운터;
    상기 제1 카운터에서 카운팅된 제1 카운팅 값(T1K)(1≤K≤i, i는 2이상의 정수이고, K가 적을수록 최근에 카운팅된 값이다)들을 상기 제4 복합 동기 신호에 포함된 제4 수평 동기 신호에 응답하여 래치하는 제1 래치;
    상기 제1 래치로부터 출력되는 제1 카운팅값들에 상응하여 형성한 제1 표준 윈도우, 제1 감소 윈도우 및 제1 증가 윈도우들의 제1 최대값들(Wmax1, Wmax1' 및 Wmax1") 및 제1 최소값들(Wmin1, Wmin1' 및 Wmin1")을 출력하는 제1 윈도우 형성수단;
    상기 제4 수평 동기 신호가 발생된 지점을 상기 제1 최대값들 및 상기 제1 최소값들과 비교하고, 비교된 결과에 상응하는 제1 모드 신호를 출력하는 제1 모드 결정 수단;
    상기 Wmax1가 발생되는 시점에 상기 T11을 이용하여 자체 생성한 신호 또는 상기 제4 수평 동기 신호를 상기 제1 모드 신호에 응답하여 선택적으로 상기 제3 수평 동기 신호로서 출력하는 수평 동기 신호 발생수단; 및
    상기 제4 수평 동기 신호의 주파수를 2 체배하고, 체배된 신호(2HS4)를 출력하는 체배 수단을 구비하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  9. 제8 항에 있어서, 상기 수직 트랙킹 수단은
    상기 2HS4에 응답하여 카운팅하고, 상기 제3 수직 동기 신호에 응답하여 리셋되는 제2 카운터;
    상기 제2 카운터에서 카운팅된 제2 카운팅 값(T2K)들을 상기 제4 복합 동기 신호에 포함된 제4 수직 동기 신호에 응답하여 래치하는 제2 래치;
    상기 제2 래치로부터 출력되는 제2 카운팅 값들에 상응하여 형성한 제2 표준 윈도우, 제2 감소 윈도우 및 제2 증가 윈도우들의 제2 최대값들(Wmax2, Wmax2' 및 Wmax2") 및 제2 최소값들(Wmin2, Wmin2' 및 Wmin2")을 출력하는 제2 윈도우 형성수단;
    상기 제4 수직 동기 신호가 발생된 지점을 상기 제2 최대값들 및 상기 제2 최소값들과 비교하고, 비교된 결과에 상응하는 제2 모드 신호를 출력하는 제2 모드 결정 수단; 및
    상기 Wmax2가 발생되는 시점에 상기 T21를 이용하여 자체 생성한 신호 또는 상기 제4 수직 동기 신호를 상기 제2 모드 신호에 응답하여 선택적으로 상기 제3 수직 동기 신호로서 출력하는 수직 동기 신호 발생수단을 구비하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  10. 제7 항에 있어서, 상기 동기 신호 위상 변환 수단은 상기 편향 수평 동기 신호를 소정수배 체배하고, 체배된 편향 수평 동기 신호를 출력하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  11. 제9 항에 있어서, 상기 동기 신호 위상 변환 수단은
    상기 제3 수평 동기 신호와 수평 변화분을 가산하고, 가산된 결과를 출력하는 제1 가산 수단;
    상기 제1 가산 수단에서 가산된 결과를 수평 시작 위치값과 가산하고, 가산된 결과를 상기 편향 수평 동기 신호로서 출력하는 제2 가산 수단; 및
    상기 제3 수직 동기 신호와 수직 변화분을 가산하고, 가산된 결과를 상기 편향 수직 동기 신호로서 출력하는 제3 가산 수단을 구비하고,
    상기 수평 변화분, 상기 수평 시작 위치값 및 상기 수직 변화분은 상기 제1 소정값에 해당하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  12. 제10 항에 있어서, 상기 동기 신호 위상 변환 수단은
    상기 주 클럭 신호에 응답하여 카운팅하고, 상기 제3 수평 동기 신호에 응답하여 리셋되는 제3 카운터;
    상기 제3 수평 동기 신호에 응답하여 카운팅하고, 상기 제3 수직 동기 신호에 응답하여 리셋되는 제4 카운터;
    상기 제3 카운터에서 카운팅된 값과 수평 변화분을 가산하고, 가산된 결과를 출력하는 제4 가산 수단;
    상기 제4 가산 수단에서 가산된 결과와 수평 시작 위치값을 가산하고, 가산된 결과를 출력하는 제5 가산 수단;
    상기 제4 카운터에서 카운팅된 값과 수직 변화분을 가산하고, 가산된 결과를 출력하는 제6 가산 수단;
    상기 제5 가산 수단에서 가산된 결과와 상기 제3 수평 동기 신호의 주기가 동일한가를 비교하고, 비교된 결과에 상응하는 레벨을 갖는 신호를 상기 편향 수평 동기 신호로서 출력하는 제1 비교 수단;
    상기 제5 가산 수단에서 가산된 결과와 상기 제3 수평 동기 신호의 반 주기가 동일한가를 비교하고, 비교된 결과에 상응하는 레벨을 갖는 신호를 출력하는 제2 비교 수단;
    상기 제2 비교 수단에서 출력되는 신호와 상기 편향 수평 동기 신호를 논리합하고, 논리합한 결과를 상기 체배된 편향 수평 동기 신호로서 출력하는 논리합 수단; 및
    상기 제6 가산 수단에서 가산된 결과와 상기 제3 수직 동기 신호의 주기가 동일한가를 비교하고, 비교된 결과에 상응하는 레벨을 갖는 신호를 상기 편향 수직 동기 신호로서 출력하는 제3 비교 수단을 구비하고,
    상기 수평 변화분, 상기 수직 변화분, 상기 수평 시작 위치값, 상기 제3 수평 동기 신호의 주기 및 반 주기들, 상기 제3 수직 동기 신호의 주기는 상기 제1 소정값에 해당하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  13. 제11 항에 있어서, 상기 좌표값 생성 수단은
    상기 주 클럭 신호에 응답하고 상기 편향 수평 동기 신호에 동기되어 카운팅하고, 상기 카운팅된 결과를 정규화하고, 정규화된 값을 출력하는 X 좌표값 생성 수단;
    상기 2HS4에 응답하고 상기 편향 수직 동기 신호에 동기되어 카운팅하고, 상기 카운팅된 결과를 정규화하고, 정규화된 값을 출력하는 Y 좌표값 생성 수단;
    상기 X 좌표값 생성 수단으로부터 출력되는 정규화된 값을 상기 수평 방향의 화면 축소/확대 비와 승산하고, 승산된 결과를 상기 X축 좌표값으로서 상기 보간값 계산 수단으로 출력하는 제1 승산 수단; 및
    상기 Y 좌표값 생성 수단으로부터 출력되는 정규화된 값을 상기 수직 방향의 화면 축소/확대 비와 승산하고, 승산된 결과를 상기 Y축 좌표값으로서 상기 보간값 계산 수단으로 출력하는 제2 승산 수단을 구비하고,
    상기 수평 및 상기 수직 방향의 화면 축소/확대 비들은 상기 제2 소정값들에 해당하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  14. 제12 항에 있어서, 상기 좌표값 생성 수단은
    상기 편향 수평 동기 신호에 동기되고 상기 주 클럭 신호에 응답하여 카운팅하고, 상기 카운팅된 결과를 출력하는 제5 카운터;
    상기 편향 수평 동기 신호 및 상기 체배된 편향 수평 동기 신호들중 하나를 인터레이스 제어 신호에 응답하여 선택적으로 출력하는 제2 선택 수단;
    상기 편향 수직 동기 신호에 동기되고 상기 제2 선택 수단에서 선택된 신호에 응답하여 카운팅하고, 카운팅된 결과를 출력하는 제6 카운터;
    상기 제5 카운터의 출력으로부터 상기 편향 수평 동기 신호의 반 주기를 감산하고, 감산된 결과를 출력하는 제1 감산 수단;
    상기 제6 카운터의 출력으로부터 상기 편향 수직 동기 신호의 반 주기를 감산하고, 감산된 결과를 출력하는 제2 감산 수단;
    상기 제1 감산 수단에서 감산된 결과, 수평 방향의 화면 축소/확대 비 및 수평 주기 변동비를 승산하고, 승산된 결과를 상기 X축 좌표값으로서 출력하는 제3 승산 수단; 및
    상기 제2 감산 수단에서 감산된 결과, 수직 방향의 화면 축소/확대 비 및 수직 주기 변동비를 승산하고, 승산된 결과를 상기 Y축 좌표값으로서 출력하는 제4 승산 수단을 구비하고,
    상기 인터레이스 제어 신호는 상기 제어 수단으로부터 출력되고, 상기 수평 및 상기 수직 방향의 화면 축소/확대 비들, 상기 수평 및 상기 수직 주기 변동비들및 상기 편향 수직 및 상기 편향 수평 동기 신호들 각각의 반 주기는 상기 제2 소정값들에 해당하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  15. 제1항에 있어서, 상기 음극선관을 위한 디지탈 편향 처리 장치는
    디지탈 형태의 상기 다이나믹 포커스 신호, 이득 조정된 상기 수직 톱니파 구동 신호 및 이득 조정된 상기 동-서 왜곡 보상 신호를 각각 아날로그 신호로 변환하여 출력하는 디지탈/아날로그 변환 수단들을 더 구비하는 것을 특징으로 하는 음극 선관을 위한 디지탈 편향 처리 장치.
  16. 제1항에 있어서, 상기 수평 구동 신호 발생 수단은
    상기 수평 구동 신호 및 상기 주 클럭 신호를 이용하여 상기 위상차를 검출하고, 검출된 상기 위상차의 지터를 상기 주 클럭 신호 및 상기 플라이 백 펄스를 이용하여 안정화시키고, 지터가 안정된 상기 위상차를 출력하는 위상차 안정 수단;
    지터가 안정된 상기 위상차, 상기 수평 정정 신호 및 소정 보정값을 가산하고, 가산된 결과를 출력하는 제7 가산 수단;
    상기 편향 수평 동기 신호에 응답하여 카운팅한 값으로부터 상기 제7 가산 수단에서 가산된 결과를 감산하고, 감산된 결과를 상기 상승 엣지로서 결정하고, 상기 상승 엣지로부터 상기 소정 듀티값을 감산하고 감산된 결과를 상기 하강 엣지로서 결정하는 연산 수단을 구비하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  17. 제16 항에 상기 위상차 안정 수단은
    상기 주 클럭 신호의 주기를 N(여기서, N은 2이상의 정수)등분하고, N등분된 구간들중 상기 플라이 백 펄스가 입력되는 구간을 검출하고, 검출된 구간에 할당된 값을 상기 위상차의 소수점 이하의 값으로서 출력하는 서브 클럭 검출 수단;
    상기 주 클럭 신호 및 상기 수평 구동 신호를 이용하여 상기 위상차의 정수값을 검출하고, 상기 소수점 이하의 값과 상기 정수값을 상기 주 클럭 신호 및 상기 플라이 백 펄스에 응답하여 출력하는 제1 위상차 검출 수단; 및
    필터링한 상기 소수점 이하의 값을 이용하여 상기 정수값의 지터를 안정화시키고, 지터가 안정된, 필터링한, 상기 정수값을 상기 위상차로서 출력하는 루프 필터를 구비하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  18. 제17 항에 있어서, 상기 제1 위상차 검출 수단은
    상기 주 클럭 신호에 응답하고 상기 수평 구동 신호에 동기되어 카운팅하고, 카운팅된 값을 상기 정수값으로서 출력하는 제7 카운터;
    상기 주 클럭 신호에 응답하여 상기 플라이 백 펄스를 소정 시간들 지연하고, 지연된 펄스들을 제1 클럭 신호 및 제2 클럭 신호로서 출력하는 클럭 신호 발생 수단; 및
    상기 서브 클럭 검출 수단으로부터 출력되는 상기 소수점 이하의 값 및 상기 제7 카운터로부터 출력되는 상기 정수값을 상기 제1 클럭 신호에 응답하여 래치하는 제3 래치를 구비하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  19. 제18 항에 있어서, 상기 루프 필터는
    상기 제3 래치로부터 출력되는 값들과 제4 소정값을 가산하고, 가산된 결과를 출력하는 제8 가산 수단;
    상기 제3 래치로부터 출력되는 값들 및 상기 제8 가산 수단에서 가산된 결과중 하나를 제E+1 선택 신호에 응답하여 선택적으로 출력하는 제3 선택 수단;
    상기 제3 선택 수단의 출력을 상기 제2 클럭 신호에 응답하여 저역 통과 필터링하고, 저역 통과 필터링된 값의 정수값을 상기 위상차로서 출력하는 저역 통과 필터; 및
    상기 저역 통과 필터링된 결과의 소수점 이하의 값을 '0'과 비교하고, 비교된 결과에 상응하여 상기 제E+1 선택 신호를 출력하는 지터 판단 수단을 구비하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  20. 제19 항에 있어서, 상기 저역 통과 필터는
    레지스터;
    상기 레지스터의 출력을 과 승산하여 출력하는 제5 승산 수단;
    상기 레지스터의 출력으로부터 상기 제5 승산 수단의 출력을 감산하는 제3 감산 수단;
    상기 제3 선택 수단의 출력과 상기 제3 감산 수단의 출력을 가산하고, 가산된 결과를 출력하는 제9 가산 수단; 및
    상기 제9 가산 수단의 출력과 상기 을 승산하여 상기 지터가 안정된 정수값으로서 출력하는 제6 승산 수단을 구비하고,
    상기 레지스터는 상기 제2 클럭 신호에 응답하여 상기 제9 가산 수단의 출력을 래치하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  21. 제1 항에 있어서, 상기 보간값 계산 수단은
    상기 X 및 Y 좌표값들의 크기를 제한하여 출력하는 크기 제한 수단;
    입력한 신호를 누산하고, 상기 라그랑제 함수들의 다항식들을 저장하는 다항식 발생 수단;
    상기 라그랑제 함수들 및 상기 왜곡 보정 함수들을 저장하는 함수 저장 수단;
    상기 제어 수단으로부터 입력한 외부로부터 주어진 상기 시드값들 및 내부에서 생성한 상기 시드값들을 저장하는 시드값 저장 수단;
    저장한 상기 보간값들중 수직 방향의 보간값을 상기 내부에서 생성한 시드값으로서 출력하고, 수평 방향의 보간값을 상기 수평 정정 신호, 상기 다이나믹 포커스 신호, 상기 수직 톱니파 구동 신호 또는 상기 EW1로서 출력하는 보간값 저장 수단;
    상기 다항식 발생 수단의 출력, 상기 함수 저장 수단에 저장된 값 및 상기 크기 제한 수단의 출력중 하나를 상기 제1 선택 신호에 응답하여 선택적으로 출력하는 제4 선택 수단;
    상기 크기 제한 수단의 출력, 상기 시드값 저장 수단으로부터 출력되는 상기 시드값 및 상기 다항식 발생 수단의 출력중 하나를 상기 제2 선택 신호에 응답하여 선택적으로 출력하는 제5 선택 수단;
    상기 제4 선택 수단의 출력 및 상기 제5 선택 수단의 출력을 승산하여 출력하는 제7 승산 수단; 및
    상기 제7 승산 수단의 출력을 상기 다항식 발생 수단, 상기 함수 저장 수단 및 상기 보간값 저장 수단들중 하나로 상기 제3 선택 신호에 응답하여 선택적으로 출력하는 제6 선택 수단을 구비하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  22. 제14 항에 있어서, 상기 출력 조정 수단은 이득이 조정된 상기 수직 톱니파 구동 신호 및 이득이 조정된 상기 EW1들과 제5 소정값을 이용하여 디스플레이되는 화면의 수직 모아레를 보정하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  23. 제13 항에 있어서, 상기 출력 조정 수단은
    상기 음극 선관의 고압을 분배한 전압을 디지탈 신호로 변환하여 출력하는 제2 아날로그/디지탈 변환 수단;
    상기 제2 아날로그/디지탈 변환수단의 출력으로부터 기준 고압을 감산하여 출력하는 제4 감산 수단;
    상기 제4 감산 수단의 출력을 수평 이득과 승산하여 출력하는 제8 승산 수단;
    상기 수평 방향의 화면 축소/확대 비, 상기 제8 승산 수단의 출력 및 상기 보간값 계산수단으로부터 출력되는 상기 EW1 신호들을 가산하고, 가산된 결과를 이득이 조정된 EW1(EW2)로서 상기 디지탈/아날로그 변환 수단들중 하나로 출력하는 제10 가산 수단;
    상기 제4 감산 수단의 출력을 수직 이득과 승산하여 출력하는 제9 승산 수단;
    상기 수직 톱니파 구동 신호와 상기 제9 승산 수단의 출력을 승산하고, 승산된 결과를 출력하는 제10 승산 수단; 및
    상기 제10 승산 수단의 출력과 수직 시작 위치값을 가산하고, 가산된 결과를 이득이 조정된 상기 수직 톱니파 구동 신호로서 상기 디지탈/아날로그 변환 수단들중 다른 하나로 출력하는 제11 가산 수단을 구비하고,
    상기 수평 방향의 화면 축소/확대 비는 상기 제2 소정값들중 해당하는 값이고, 상기 수직 및 상기 수평 이득들, 상기 기준 고압 및 상기 수직 시작 위치값은 상기 제3 소정값들에 해당하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  24. 제22 항에 있어서, 상기 출력 조정 수단은
    상기 음극 선관의 고압을 분배한 전압을 디지탈 신호로 변환하여 출력하는 제3 아날로그/디지탈 변환 수단;
    상기 제3 아날로그/디지탈 변환 수단의 출력을 기준 고압으로 제산하여 출력하는 제산 수단;
    상기 제산 수단의 출력과 수직 이득을 승산하고, 승산된 결과를 출력하는 제11 승산 수단;
    상기 제산 수단의 출력과 수평 이득을 승산하고, 승산된 결과를 출력하는 제12 승산 수단;
    상기 제11 승산 수단에서 승산된 결과와 상기 보간값 계산 수단으로부터 출력되는 수직 톱니파 구동 신호를 승산하고, 승산된 결과를 출력하는 제13 승산 수단;
    상기 제12 승산 수단에서 승산된 결과와 상기 보간값 계산 수단으로부터 출력되는 EW1를 승산하고, 승산된 결과를 출력하는 제14 승산 수단;
    상기 제13 승산 수단에서 승산된 결과와 수직 시작 위치값을 가산하고, 가산된 결과를 출력하는 제12 가산 수단;
    상기 제12 가산 수단에서 가산된 결과와 수직 모아레 값을 가산하고, 가산된 결과를 출력하는 제13 가산 수단;
    상기 제12 가산 수단에서 가산된 결과 및 상기 제13 가산 수단에서 가산된 결과중 하나를 제E+2 선택 신호에 응답하여 선택하고, 선택된 신호를 이득이 조정되고 상기 수직 보아레를 보정한 상기 수직 톱니파 구동 신호로서 출력하는 제7 선택 수단;
    수직 모아레 오프 신호에 응답하여 초기화되고 편향 수직 동기 신호에 응답하여 토글되는 상기 제E+2 선택 신호를 출력하는 제1 플립플롭;
    상기 수평 방향의 화면 축소/확대 비와 상기 수평 주기 변동비를 승산하고, 승산된 결과를 출력하는 제15 승산 수단; 및
    상기 제15 승산 수단에서 승산된 결과와 상기 제14 승산 수단에서 승산된 결과를 가산하고, 가산된 결과를 이득이 조정된 EW1(EW2)로서 출력하는 제14 가산 수단을 구비하고,
    상기 수평 방향의 화면 축소/확대 비는 상기 제2 소정값들중 해당하는 값이고, 상기 기준 고압, 상기 수평 및 상기 수직 이득들, 상기 수직 시작 위치값 및 상기 수평 주기 변동비들은 상기 제3 소정값들에 해당하고, 상기 수직 모아레 값은 상기 제5 소정값들에 해당하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  25. 제24 항에 있어서, 상기 제15 승산 수단은 상기 수평 방향의 화면 축소/확대 비, 상기 수평 주기 변동비 및 직류 기준값을 승산하고, 승산된 결과를 상기 제14 가산 수단으로 출력하고, 상기 직류 기준값은 상기 EW2의 오프셋을 보정하기 위한 상기 제3 소정값에 해당하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  26. 제1 항에 있어서, 상기 디지탈 편향 처리 장치는
    상기 수평 구동 신호 발생 수단으로부터 출력되는 상기 수평 구동 신호를 제6 소정값을 이용하고, 상기 편향 수평 동기 신호에 응답하여 소정 시간 간격으로 지연하고, 지연된 신호를 수평 모아레를 보정하기 위한 수평 구동 신호로서 출력하는 수평 모아레 보정 수단을 더 구비하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  27. 제25 항에 있어서, 상기 수평 모아레 보정 수단은
    상기 수평 구동 신호를 수평 모아레 값에 상응하여 지연하고, 지연된 신호를 출력하는 지연 수단;
    상기 지연 수단에서 지연된 신호 및 상기 수평 구동 신호 발생 수단으로부터 출력되는 상기 수평 구동 신호들중 하나를 제E+3 선택 신호에 응답하여 선택하고, 선택된 신호를 상기 수평 모아레를 보정하기 위한 수평 구동 신호로서 출력하는 제8 선택 수단; 및
    수평 모아레 오프 신호에 응답하여 초기화되며 상기 편향 수평 동기 신호에 응답하여 토글되는 상기 제E+3 선택 신호를 출력하는 제2 플립플롭을 구비하고,
    상기 수평 모아레 값은 상기 제6 소정값에 해당하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  28. 시스템 클럭 신호를 사용하여 디지탈적으로 편향 처리를 수행하는 음극선관을 위한 디지탈 편향 처리 장치의 위상차 검출 장치에 있어서,
    상기 시스템 클럭 신호의 주기를 N(여기서, N은 2이상의 정수)등분하고, N등분된 구간들중 상기 시스템 클럭 신호와 비 동기된 비교 신호가 입력되는 구간을 검출하고, 검출된 구간에 할당된 값을 상기 시스템 클럭 신호와 동기된 기준 신호와 상기 비교 신호간 위상차의 소수점 이하의 값으로서 출력하는 정밀 위상차 검출 수단;
    상기 위상차의 정수값을 상기 시스템 클럭 신호 및 상기 기준 신호를 이용하여 검출하고, 상기 소수점 이하의 값과 상기 정수값을 상기 시스템 클럭 신호 및 상기 비교 신호에 응답하여 출력하는 제2 위상차 검출 수단; 및
    필터링된 상기 소수점 이하의 값을 이용하여 상기 정수값의 지터를 안정화시키고, 지터가 안정된, 필터링된, 상기 정수값을 상기 위상차로서 출력하는 루프 필터를 구비하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치의 위상차 검출 장치.
  29. 카운팅 신호에 응답하여 카운팅하고, 지터가 안정된 동기 신호에 응답하여 리셋되는 카운터, 상기 카운터에서 카운팅된 값(TK)(1≤K≤i, i는 2이상의 정수이고, K가 적을수록 최근에 카운팅된 값이다)들에 상응하여 형성한 표준, 증가 및 감소 윈도우들 각각의 최대값 및 최소값을 출력하는 윈도우 형성부, 상기 최대값들 및 상기 최소값들과 지터가 안정되지 않은 상기 동기 신호가 발생된 지점을 비교하고, 비교된 결과에 상응하여 모드를 결정하는 모드 결정부 및 결정된 상기 모드에 상응하여 상기 지터가 안정된 동기 신호를 발생하는 동기 신호 발생부를 갖고, 주 클럭 신호를 사용하여 디지탈적으로 편향 처리를 수행하는 음극선관을 위한 디지탈 편향 처리 장치의 상기 윈도우 형성부에서 수행되는 윈도우 형성 방법에 있어서,
    상기 카운팅된 값들중 최대값(Tmax) 및 최소값(Tmin)을 결정하는 단계;
    상기 최대값(Tmax)으로부터 상기 최소값(Tmin)을 감산한 차값을 구하는 단계;
    상기 차값을 제1 소정수로제산한 결과를 상기 최소값(Tmin) 및 상기 최대값(Tmax)으로부터 각각 감산 및 가산하고, 감산 및 가산된 결과들을 상기 표준 윈도우의 최소값(Wmin) 및 최대값(Wmax)으로서 각각 결정하는 단계;
    상기 Wmin을 상기 감소 윈도우의 최대값(Wmax')으로서 결정하는 단계;
    제2 소정수를 상기 감소 윈도우의 최소값(Wmin')으로서 결정하는 단계; 및
    제3 및 제4 소정수들을 상기 증가 윈도우의 최대값(Wmax") 및 최소값(Wmin")으로서 각각 결정하는 단계를 구비하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 장치의 윈도우 형성 방법.
  30. 제29 항에 있어서, 상기 카운팅 신호는 외부로부터 입력된 수평 동기 신호를 2배로 체배한 신호이고, 상기 카운터는 라인 카운터이며, 상기 동기 신호는 수직 동기 신호인 것을 특징으로 하는 음극선관을 위한 디지탈 편향 장치의 윈도우 형성 방법.
  31. 제29 항에 있어서, 상기 카운팅 신호는 상기 주 클럭 신호이고, 상기 카운터는 픽셀 카운터이며, 상기 동기 신호는 수평 동기 신호인 것을 특징으로 하는 음극선관을 위한 디지탈 편향 장치의 윈도우 형성 방법.
  32. 제30 항 또는 제31 항에 있어서, 상기 모드 결정부에서 수행되는 모드 결정 방법에 있어서,
    상기 지터가 안정되지 않은 동기 신호가 상기 표준 윈도우내에서 제1 소정 횟수이상 검출되었는가를 판단하는 단계;
    상기 지터가 안정되지 않은 동기 신호가 상기 표준 윈도우내에서 상기 제1 소정 횟수이상 검출되었으면, 표준 모드로서 결정하는 단계;
    상기 지터가 안정되지 않은 동기 신호가 상기 표준 윈도우내에서 상기 제1 소정 횟수이상 검출되지 않았으면, 상기 표준, 상기 증가 및 상기 감소 윈도우들중 적어도 어느 하나에서 제2 소정 횟수이상 누락되었는가를 판단하는 단계;
    상기 지터가 안정되지 않은 동기 신호가 상기 윈도우들중 적어도 어느 하나에서 상기 제2 소정 횟수이상 누락되었으면, 신호 없음 모드로서 결정하는 단계; 및
    상기 지터가 안정되지 않은 동기 신호가 상기 윈도우들 모두에서 상기 제2 소정 횟수만큼 누락되지 않았으면, 비표준 모드로서 결정하는 단계를 구비하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 장치의 모드 결정 방법.
  33. 제32 항에 있어서, 상기 동기 신호 발생부에서 상기 지터가 안정된 동기 신호를 발생하는 동기 신호 발생 방법에 있어서,
    상기 표준 모드인가를 판단하는 단계;
    상기 표준 모드인 경우, 가장 최근에 카운팅된 값을 주기로 갖는 신호를 상기 지터가 안정된 동기 신호로서 결정하는 단계;
    상기 표준 모드가 아닌 경우, 상기 신호 없음 모드인가를 판단하는 단계;
    상기 신호 없음 모드이면, 자체적으로 발진하여 상기 지터가 안정된 동기 신호를 생성하는 단계;
    상기 신호 없음 모드가 아니면, 상기 지터가 안정되지 않은 동기 신호가 상기 표준 윈도우내에서 검출되었는가를 판단하는 단계;
    상기 지터가 안정되지 않은 동기 신호가 상기 표준 윈도우내에서 검출되지 않았으면, 상기 감소 윈도우내에서 검출되었는가를 판단하는 단계;
    상기 지터가 안정되지 않은 동기 신호가 상기 감소 윈도우내에서 검출되지 않았으면, 상기 Wmax에서 자체 발진하여 상기 지터가 안정된 동기 신호를 생성하는 단계; 및
    상기 지터가 안정되지 않은 동기 신호가 상기 표준 윈도우내 또는 상기 감소 윈도우내에서 검출되었으면, 상기 지터가 안정되지 않은 동기 신호를 상기 지터가 안정된 동기 신호로서 결정하는 단계를 구비하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 장치의 동기 신호 발생 방법.
  34. 음극 선관을 위한 디지탈 편향 처리 장치에 포함되며, 왜곡 보정 함수들[F(X) 및 F(Y)]를 이용하여 빔의 X축 및 Y축의 좌표값들(X 및 Y) 각각의 보간값을 계산하는 보간값 계산부에서 수행되는 보간값 계산 방법에 있어서,
    상기 X축 및 Y축 좌표값들의 크기를 제한하는 단계;
    크기가 제한된 상기 X축 및 Y축 좌표값들에 대한 n차 다항식인 라그랑제 함수들[f0(X)∼fn(X) 및 f0(Y)∼fn(Y)]을 시분할 방식으로 구하는 단계;
    현재 주사되는 라인의 시드값들(s0∼sn)이 외부로부터 주어졌는가를 판단하는 단계;
    상기 시드값들이 외부로부터 주어지지 않았으면, 상기 라인의 시드값들을 내부적으로 구하는 단계;
    상기 시드값들과 상기 라그랑제 함수들을 이용하여 아래와 같이 상기 왜곡 보정 함수들[F(X) 및 F(Y)]를 구하는 단계; 및
    F(X) = s0f0(X) + s1f1(X) + ···· + snfn(X)
    F(Y) = s0f0(Y) + s1f1(Y) + ···· + snfn(Y)
    상기 왜곡 보정 함수들에 상기 X 및 Y를 각각 대입하여 상기 X 및 Y 각각에 대한 보간값을 계산하는 단계를 구비하는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 장치의 보간값 계산 방법.
  35. 음극 선관을 위한 디지탈 편향 처리 장치에 포함되는 보간값 계산 장치에 있어서,
    빔의 X축 및 Y축의 좌표값들(X 및 Y)의 크기를 제한하고, 제한된 크기를 갖는 X 및 Y를 연산하여 라그랑제(lagrange) 함수들을 계산하고, 상기 라그랑제 함수들을 이용하여 아래와 같은 왜곡 보정 함수들[F(X) 및 F(Y)]을 계산하고, 상기 왜곡 보정함수들에 제한된 크기를 갖는 상기 X 및 Y를 각각 대입하여 X 및 Y들 각각에 대한 보간값을 계산하는 것을 특징으로 하는 음극 선관을 위한 디지탈 편향 장치의 보간값 계산 장치.
    F(X) = s0f0(X) + s1f1(X) + ···· + snfn(X)
    F(Y) = s0f0(Y) + s1f1(Y) + ···· + snfn(Y)
    [여기서, s0∼sn들은 시드값들이고, f0(X)∼fn(X) 및 f0(Y)∼fn(Y)들은 상기 라그랑제 함수들이다.]
  36. 제35 항에 있어서, 상기 보간값 계산 장치는
    상기 X 및 Y의 크기를 제한하여 출력하는 크기 제한 수단;
    입력한 신호를 누산하고, 상기 라그랑제 함수들의 다항식들을 저장하는 다항식 발생 수단;
    상기 라그랑제 함수들 및 상기 왜곡 보정 함수들을 저장하는 함수 저장 수단;
    상기 시드값들을 저장하는 시드값 저장 수단;
    저장한 수직 방향의 보간값 및 수평 방향의 보간값들을 출력하는 보간값 저장 수단;
    상기 다항식 발생 수단의 출력, 상기 함수 저장 수단에 저장된 값 및 상기 크기 제한 수단의 출력중 하나를 제1 선택 신호에 응답하여 선택적으로 출력하는 제1 선택 수단;
    상기 크기 제한 수단의 출력, 상기 시드값 및 상기 다항식 발생 수단의 출력중 하나를 제2 선택 신호에 응답하여 선택적으로 출력하는 제2 선택 수단;
    상기 제1 선택 수단의 출력 및 상기 제2 선택 수단의 출력을 승산하여 출력하는 승산 수단; 및
    상기 승산 수단의 출력을 상기 다항식 발생 수단, 상기 함수 저장 수단 및 상기 보간값 저장 수단들중 하나로 제3 선택 신호에 응답하여 선택적으로 출력하는 제3 선택 수단을 구비하고,
    상기 제3 선택 수단으로부터 상기 보간값 저장 수단으로 출력되는 값은 상기 수직 방향의 보간값 및 상기 수평 방향의 보간값들인 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  37. 제36 항에 있어서, 상기 시드값들중 일부는 외부로부터 주어지고, 상기 시드값들중 나머지 일부는 상기 보간값 저장 수단으로부터 출력되는 상기 수직 방향의 보간값들인 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
  38. 제37 항에 있어서, 상기 수평 방향의 보간값은 시분할 방식에 의해 수평 정정 신호, 다이나믹 포커스 신호, 수직 톱니파 구동 신호 또는 상기 EW1로서 출력되는 것을 특징으로 하는 음극선관을 위한 디지탈 편향 처리 장치.
KR1019980030384A 1997-11-11 1998-07-28 음극선관을 위한 디지탈 편향처리장치 및 그의 편향처리방법 KR100272168B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980030384A KR100272168B1 (ko) 1997-11-19 1998-07-28 음극선관을 위한 디지탈 편향처리장치 및 그의 편향처리방법
US09/193,053 US6208092B1 (en) 1997-11-11 1998-11-16 Apparatus and method for digital deflection processing

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR97-61290 1997-11-11
KR1019970061290 1997-11-19
KR19970061290 1997-11-19
KR1019980030384A KR100272168B1 (ko) 1997-11-19 1998-07-28 음극선관을 위한 디지탈 편향처리장치 및 그의 편향처리방법

Publications (2)

Publication Number Publication Date
KR19990044779A true KR19990044779A (ko) 1999-06-25
KR100272168B1 KR100272168B1 (ko) 2000-11-15

Family

ID=26633182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980030384A KR100272168B1 (ko) 1997-11-11 1998-07-28 음극선관을 위한 디지탈 편향처리장치 및 그의 편향처리방법

Country Status (2)

Country Link
US (1) US6208092B1 (ko)
KR (1) KR100272168B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721016B1 (en) * 1999-07-09 2004-04-13 Matsushita Electric Industrial Co., Ltd. Jitter detection device and image quality correction device for adaptively changing correction when reproducing video signal
JP2002202744A (ja) * 2000-10-25 2002-07-19 Mitsubishi Electric Corp 陰極線管表示装置及び陰極線管表示方法
US6936075B2 (en) * 2001-01-30 2005-08-30 Milliken Textile substrates for image printing
JP4118536B2 (ja) * 2001-07-03 2008-07-16 株式会社東芝 クロック遅延設定方法
RU2443057C1 (ru) * 2008-03-04 2012-02-20 Нек Корпорейшн Способ мультиплексирования сигнала, способ демультиплексирования сигнала, способ корректировки опорной частоты цифрового сигнала, мультиплексирующее устройство, демультиплексирующее устройство, система радиосвязи и устройство корректировки опорной частоты цифрового сигнала
US8419193B2 (en) * 2010-09-10 2013-04-16 Himax Display, Inc. Projection apparatus
JP2012253542A (ja) * 2011-06-02 2012-12-20 Ricoh Co Ltd モータ速度制御装置、及び画像形成装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0162123B2 (de) 1984-05-23 1992-03-04 Deutsche ITT Industries GmbH Verfahren und Schaltungsanordnung zur digitalen Ablenkkorrektur von Fernsehbildröhren
JPS6178294A (ja) 1984-09-25 1986-04-21 Sony Corp デイジタルコンバ−ジエンス補正装置
EP0529570B1 (en) * 1991-08-30 1997-10-29 Hitachi, Ltd. Digital image correction device
JPH06141351A (ja) * 1992-10-26 1994-05-20 Matsushita Electric Ind Co Ltd 信号発生装置
JPH0767122A (ja) * 1993-06-18 1995-03-10 Pioneer Electron Corp コンバーゼンス調整装置
KR0165274B1 (ko) * 1993-07-30 1999-03-20 김광호 디지탈 컨버젼스 보정회로
US6023491A (en) * 1994-06-21 2000-02-08 Matsushita Electric Industrail Co., Ltd. Demodulation apparatus performing different frequency control functions using separately provided oscillators
JPH0984035A (ja) * 1995-09-08 1997-03-28 Toshiba Corp ディジタルコンバーゼンス装置
US5943382A (en) * 1996-08-21 1999-08-24 Neomagic Corp. Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop

Also Published As

Publication number Publication date
KR100272168B1 (ko) 2000-11-15
US6208092B1 (en) 2001-03-27

Similar Documents

Publication Publication Date Title
US6466272B1 (en) Display apparatus
EP1096684B1 (en) Display device comprising a function for automatically adjusting phase of sampling clocks
US5621485A (en) Apparatus and method for synchronizing a horizontal deflection signal with a horizontal sync signal
JP2838402B2 (ja) テレビジョン装置
US4870329A (en) Digital convergence circuit storing coefficients of fundamental waves of correction data
KR940011064B1 (ko) 비데오 신호 처리 장치
JP4277938B2 (ja) 出力タイムベースコレクタ
US5889500A (en) Single chip display system processor for CRT based display systems
US7034885B1 (en) Image processing circuit
KR100272168B1 (ko) 음극선관을 위한 디지탈 편향처리장치 및 그의 편향처리방법
EP0186418B1 (en) Raster distortion correction for progressive scan television system
US6411267B1 (en) Monitor adjustment by data manipulation
US6501509B1 (en) Video format converter
US20010015769A1 (en) Sync frequency conversion circuit
KR100275753B1 (ko) 텔레비젼 시스템의 지터 보정장치 및 방법
JP3137709B2 (ja) デジタル回路配置
EP1013100B1 (en) Video synchronizing signal generator and method
JP3658001B2 (ja) デジタルコンバーゼンス補正装置及びディスプレイ装置
JP2004533130A (ja) ラインロックデジタルビデオ装置における色副搬送波発生の安定化方法
US6847176B2 (en) Apparatus and method for removing horizontal moire in cathode-ray tube monitors
JP3431171B2 (ja) デジタルコンバーゼンス補正装置及びディスプレイ装置
WO1998043439A9 (en) Video synchronizing signal generator
US6310658B1 (en) Video signal mixing apparatus and method thereof
US20050174486A1 (en) Method and system for processing in a non-line locked system
JPH11338400A (ja) 複電子銃式画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090814

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee