KR100275753B1 - 텔레비젼 시스템의 지터 보정장치 및 방법 - Google Patents

텔레비젼 시스템의 지터 보정장치 및 방법 Download PDF

Info

Publication number
KR100275753B1
KR100275753B1 KR1019980051868A KR19980051868A KR100275753B1 KR 100275753 B1 KR100275753 B1 KR 100275753B1 KR 1019980051868 A KR1019980051868 A KR 1019980051868A KR 19980051868 A KR19980051868 A KR 19980051868A KR 100275753 B1 KR100275753 B1 KR 100275753B1
Authority
KR
South Korea
Prior art keywords
signal
phase difference
jitter
horizontal drive
bits
Prior art date
Application number
KR1019980051868A
Other languages
English (en)
Other versions
KR20000034529A (ko
Inventor
김정철
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980051868A priority Critical patent/KR100275753B1/ko
Priority to US09/344,602 priority patent/US6486919B1/en
Publication of KR20000034529A publication Critical patent/KR20000034529A/ko
Application granted granted Critical
Publication of KR100275753B1 publication Critical patent/KR100275753B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator

Abstract

텔레비젼 시스템에서, 외부로부터 인가되는 동기 신호 및/또는 절단 에러에 의해 발생될 수 있는 지터 성분(들)을 보정할 수 있는 지터 보정 장치 및 방법이 개시된다. 시스템 클럭 신호 및 제1 동기 신호에 응답하여 수평 구동 신호를 발생하는 수평 구동 신호 발생부를 갖는 텔레비젼 시스템에 포함되는 이 장치의 제1 위상차 검출부는 텔레비젼 시스템의 외부로부터 입력되며 시스템 클럭 신호와 비동기되고 제1 동기 신호가 될 수 있는 제2 동기 신호와 시스템 클럭 신호의 제1 위상차를 검출하고, 지터 보정부는 수평 구동 신호에 포함된 지터 성분을 제1 위상차에 응답하여 보정하고, 그의 지터 성분이 보정된 수평 구동 신호를 출력하는 것을 특징으로 한다.

Description

텔레비젼 시스템의 지터 보정 장치 및 방법
본 발명은 텔레비젼 시스템에 관한 것으로서, 특히, 텔레비젼 시스템에서, 외부로부터 인가되는 동기 신호 및/또는 내부의 신호 처리 과정중 절단 (truncation)에 의해 발생될 수 있는 지터(jitter)(들)를 보정하는 지터 보정 장치 및 방법에 관한 것이다.
개인용 컴퓨터로부터 출력되는 아날로그 알.지.비.(RGB) 비디오 신호를 텔레비젼 시스템을 이용하여 음극선관(CRT:Cathode Ray Tube)에 디스플레이시키는 기능은 멀티미디어 텔레비젼의 기본이다. 이 때, 개인용 컴퓨터로부터 텔레비젼 시스템으로 전송되는 정보는, RGB 비디오 신호 이외에도 수평 동기 신호와 수직 동기 신호가 있으며, 이러한 수평 동기 신호 및 수직 동기 신호들 각각은 텔레비젼 시스템에서 사용되는 시스템 클럭 신호(CLK)와 동기되어 있지 않다.
이하, 외부로부터 인가되는 동기 신호에 의해 CRT의 화면에 발생될 수 있는 지터를 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 1 (a) ∼ (d)들은 음극선관 화면의 N 번째 수평 스캔 라인과 관계되는 파형도들로서, 도 1 (a)는 시스템 클럭 신호(CLK)와 비동기된 수평 동기 신호의 파형도를 나타내고, 도 1 (b)는 RGB 비디오 신호의 파형도를 나타내고, 도 1 (c)는 시스템 클럭 신호(CLK)의 파형도를 나타내고, 도 1 (d)는 시스템 클럭 신호(CLK)에 동기된 수평 동기 신호의 파형도를 각각 나타낸다
도 1 (a) 및 (b)들에 각각 도시된 수평 동기 신호와 RGB 비디오 신호는 Td1의 시간차를 가지고 개인용 컴퓨터로부터 텔레비젼 시스템으로 인가된다. 이 때, 도 1 (a)에 도시된 수평 동기 신호가 도 1 (c)에 도시된 시스템 클럭 신호(CLK)와 동기되면, 도 1 (d)에 도시된 바와 같이 수평 동기 신호와 RGB 비디오 신호간의 시간차는 Td1에서 Td2로 변한다.
도 2 (a) ∼ (d)들은 음극선관 화면의 N+1번째 수평 스캔 라인과 관계되는 파형도들로서, 도 2 (a)는 시스템 클럭 신호(CLK)와 비동기된 수평 동기 신호의 파형도를 나타내고, 도 2 (b)는 RGB 비디오 신호의 파형도를 나타내고, 도 2 (c)는 시스템 클럭 신호(CLK)의 파형도를 나타내고, 도 2 (d)는 시스템 클럭 신호(CLK)에 동기된 수평 동기 신호의 파형도를 각각 나타낸다.
N번째 수평 스캔 라인에 후속하여 음극선관에 디스플레이되는 N+1 번째 수평 스캔 라인에 대해 살펴보면, 도 2 (a) 및 (b)들에 각각 도시된 수평 동기 신호와 RGB 비디오 신호는 Td3의 시간차를 가지고 개인용 컴퓨터로부터 텔레비젼 시스템으로 인가된다. 이 때, 도 2 (a)에 도시된 수평 동기 신호가 도 2 (c)에 도시된 시스템 클럭 신호(CLK)와 동기되면, 도 2 (d)에 도시된 바와 같이 수평 동기 신호와 RGB 비디오 신호간의 시간차는 Td3에서 Td4로 변한다.
전술한 바와 같이, 수평 동기 신호와 RGB 비디오 신호간의 시간차는 개인용 컴퓨터로부터 텔레비젼 시스템으로 수평 동기 신호가 매번 입력될 때마다 변한다. 그러므로, 매 수평 스캔 라인마다 시간차가 달라지므로, 음극 선관에 디스플레이되는 화면은 수직 방향의 지터를 갖게 된다.
게다가, 후술되는 바와 같이, 플라이 백 펄스와 수평 구동 신호간의 디지탈 위상차 및 디지탈 보간값은 신호 처리 과정에서 절단된다. 즉, 텔레비젼 시스템에서는 디지탈 보간값과 디지탈 위상차의 상위 비트들만을 이용하고 하위 비트들을 절단시킨다. 이로 인하여 발생되는 절단 에러는 음극 선관에 디스플레이되는 화면의 수직 방향으로 지터를 발생킨다.
결국, 전술한 지터 성분들은 화질을 열화시킬 뿐만 아니라 시청자의 눈을 피곤하게 할 수 있는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 텔레비젼 시스템에서, 외부로부터 인가되는 동기 신호 및/또는 절단 에러에 의해 발생될 수 있는 지터 성분(들)을 보정할 수 있는 텔레비젼 시스템의 지터 보정 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 텔레비젼 시스템의 지터 보정 장치에서 수행되는 텔레비젼 시스템의 지터 보정 방법을 제공하는 데 있다.
도 1 (a) ∼ (d)들은 음극선관 화면의 N 번째 수평 스캔 라인과 관계되는 파형도들이다.
도 2 (a) ∼ (d)들은 음극선관 화면의 N+1번째 수평 스캔 라인과 관계되는 파형도들이다.
도 3은 본 발명에 의한 바람직한 일실시예의 지터 보정 장치를 갖는 텔레비젼 시스템의 블럭도이다.
도 4는 도 3에 도시된 지터 보정 장치에서 수행되는 본 발명에 의한 지터 보정 방법을 설명하기 위한 플로우차트이다.
도 5 (a) ∼ (d)들은 도 3에 도시된 각 부의 파형도들이다.
도 6은 도 4에 도시된 제210 단계를 설명하기 위한 본 발명에 의한 플로우차트이다.
도 7은 도 4에 도시된 제212 단계를 설명하기 위한 본 발명에 의한 플로우차트이다.
상기 과제를 이루기 위해, 시스템 클럭 신호 및 제1 동기 신호에 응답하여 수평 구동 신호를 발생하는 수평 구동 신호 발생부를 갖는 텔레비젼 시스템에 포함되는 본 발명에 의한 지터 보정 장치는, 상기 텔레비젼 시스템의 외부로부터 입력되며 상기 시스템 클럭 신호와 비동기되고 상기 제1 동기 신호가 될 수 있는 제2 동기 신호와 상기 시스템 클럭 신호의 제1 위상차를 검출하는 제1 위상차 검출부 및 상기 수평 구동 신호에 포함된 지터 성분을 상기 제1 위상차에 응답하여 보정하고, 그의 지터 성분이 보정된 수평 구동 신호를 출력하는 지터 보정부로 구성되는 것이 바람직하다.
상기 다른 과제를 이루기 위해, 시스템 클럭 신호 및 제1 동기 신호에 응답하여 수평 구동 신호를 발생하는 수평 구동 신호 발생부를 갖는 텔레비젼 시스템의 지터 보정 장치에서 수행되는 본 발명에 의한 지터 보정 방법은, 상기 시스템 클럭 신호와 비동기되고 상기 제1 동기 신호가 될 수 있는 제2 동기 신호와 상기 시스템 클럭 신호간의 제1 위상차를 검출하는 단계 및 상기 수평 구동 신호에 포함된 지터 성분을 상기 제1 위상차에 상응하여 보정하는 단계로 이루어지는 것이 바람직하다.
이하, 본 발명에 의한 텔레비젼 시스템의 지터 보정 장치의 구성 및 동작과 그의 보정 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 3은 본 발명에 의한 바람직한 일실시예의 지터 보정 장치(10)를 갖는 텔레비젼 시스템의 블럭도로서, 제2 위상차 검출부(2), 보간값 계산부(4), 수평 구동 신호 발생부(6) 및 본 발명에 의한 지터 보정 장치(10)로 구성된다.
도 3에 도시된 지터 보정 장치(10)는 정수 보정부(14)와 소수 보정부(16)로 구성되는 지터 보정부(12), 제1 지연 동기 루프(DLL:Delay Locked Loop)(20)와 비트 변환부(22) 및 제1 래치(24)로 구성되는 제1 위상차 검출부(18), 가산기들(42 및 44)로 구성되는 절단 량 검출부(40), 선택 신호 발생부(60) 및 제어부(8)로 구성된다. 여기서, 정수 보정부(14)는 제2 및 제3 래치들(30 및 32)과 멀티플렉서(34)로 구성되고, 소수 보정부(16)는 제2 DLL(36) 및 멀티플렉서(38)로 구성되고, 선택 신호 발생부(60)는 감산기(62), 반전부(64), 멀티플렉서(66) 및 제4 래치(68)로 구성된다.
도 4는 도 3에 도시된 지터 보정 장치(10)에서 수행되는 본 발명에 의한 지터 보정 방법을 설명하기 위한 플로우차트로서, 제1 위상차를 검출하는 단계(제200 ∼ 제204 단계), 절단 량을 검출하는 단계(제206 및 제208 단계), 제1 및 제2 선택 신호들을 발생하는 단계(제210 단계) 및 수평 구동 신호에 포함된 지터 성분을 보정하는 단계(제212 및 제214 단계)로 이루어진다.
먼저, 본 발명에 의한 지터 보정 장치(10)는 제2 수평 동기 신호(HSI2)와 시스템 클럭 신호(CLK)간의 제1 위상차에 의한 지터 성분을 다음과 같이 보정한다(제200, 204 및 214 단계).
도 3에 도시된 수평 구동 신호 발생부(6)는 시스템 클럭 신호(CLK) 및 동기 신호(HSI)에 응답하여 수평 구동 신호(HD')를 발생한다. 여기서, 시스템 클럭 신호(CLK)는 제어부(8)로부터 출력되며, 동기 신호(HSI)는 제1 동기 신호(HSI1), 제2 동기 신호(HSI2) 또는 제3 동기 신호(HSI3)가 될 수 있다. 이 때, 제2 동기 신호(HSI2)가 제1 DLL(20)로 입력될 때, 동기 신호(HSI)는 제2 동기 신호(HSI2)에 해당한다. 전술한 제1 및 제3 동기 신호들(HSI1 및 HSI3)에 포함되는 수평 동기 신호는 시스템 클럭 신호(CLK)에 동기되어 있으며, 제1 동기 신호(HSI1)는 텔레비젼 시스템 내부에서 복합 영상 신호(CVBS:Composite Video Baseband Signal)로부터 분리된 수평 동기 신호가 될 수 있고, 제3 동기 신호(HSI3)는 텔레비젼 시스템의 외부로부터 텔레비젼 시스템의 내부로 디지탈 비디오 신호와 함께 입력되는 수평 동기 신호가 될 수 있다. 한편, 제2 동기 신호(HSI2)는 시스템 클럭 신호(CLK)에 동기되지 않은 상태로 예를 들면, 개인용 컴퓨터 따위로부터 제1 DLL(20) 및 수평 구동 신호 발생부(6)들로 입력되는 수평 동기 신호가 될 수 있다.
먼저, 제1 위상차 검출부(18)는 제2 동기 신호(HSI2)와 시스템 클럭 신호(CLK)의 위상차를 검출하고, 검출된 위상차를 제1 위상차로서 지터 보정부(12)로 출력한다(제200 및 제204 단계). 이를 위해, 제1 위상차 검출부(18)의 제1 DLL(20)은 시스템 클럭 신호(CLK)의 단위 주기(T)를 N등분하고, N등분된 구간들중 제2 동기 신호(HSI2)가 입력되는 구간을 검출하고, 검출된 구간에 해당하는 N비트의 데이타를 제1 래치(24)로 출력한다(제200 단계).
도 5 (a) ∼ (d)들은 도 3에 도시된 각 부의 파형도들로서, 도 5 (a)는 시스템 시스템 클럭 신호(CLK)의 파형도를 나타내고, 도 5 (b)는 제2 동기 신호(HSI2)의 파형도를 나타내고, 도 5 (c)는 제1 래치 신호(HSI11)의 파형도를 나타내고, 도 5 (d)는 제2 래치 신호(HSI12)의 파형도를 각각 나타낸다.
제200 단계후에, 제1 래치(24)는 제1 DLL(20)로부터 출력되는 N비트의 데이타를 도 5 (c)에 도시된 제1 래치 신호(HSI11)에 응답하여 래치하고, 래치된 N비트의 데이타를 제1 위상차로서 지터 보정부(12)로 출력한다(제204 단계). 이를 위해, 제어부(8)는 그의 엣지가 도 5 (b)에 도시된 제2 동기 신호(HSI2)의 상승 엣지에서 상승되고, 그의 엣지가 상승된 시점부터 도 5 (a)에 도시된 시스템 클럭 신호(CLK)의 단위 주기 후에 하강되는 도 5 (c)에 도시된 제1 래치 신호(HSI11)를 발생한다.
제204 단계후에, 지터 보정부(12)는 수평 구동 신호 발생부(6)로부터 출력되는 수평 구동 신호(HD')에 포함된 지터 성분의 소수 부분을 N비트의 제1 위상차의 하위 비트에 응답하여 보정하고, 그의 지터 성분이 보정된 수평 구동 신호(HD)를 출력한다(제214 단계). 이를 위해, 소수 보정부(16)의 제2 DLL(36)은 1T를 N등분하고, N등분된 구간들중 수평 동기 신호(HD')가 입력되는 구간을 검출하고, 검출된 구간에 해당하는 N비트의 데이타를 멀티플렉서(38)로 출력한다. 이 때, 멀티플렉서(38)는 제2 DLL(36)로부터 출력되는 데이타의 N비트들중 하나를 제1 위상차의 하위쪽 비트들(S2)에 응답하여 선택하고, 선택된 비트를 소수 보정부(16)에서 보정된 결과 즉, 지터 성분의 소수 부분이 보정된 수평 구동 신호(HD)로서 출력한다.
예를 들어, 도 1에 도시된 텔레비젼 시스템에서, 수평 구동 신호(HD')에 포함된 지터 성분이 0.5T인 경우 즉, 지터 성분의 소수 부분이 0.5T인 경우, 소수 보정부(16)는 전술한 바와 같이 동작하여 0.5T를 보정한다.
지금까지, 제2 동기 신호(HSI2)와 시스템 클럭 신호(CLK)간의 제1 위상차에 의한 수평 구동 신호(HD')의 지터 성분을 보정하는 지터 보정 장치(10)의 구성 및 동작에 대해 살펴보았다. 그러나, 수평 구동 신호(HD')에 포함될 수 있는 지터 성분은 전술한 바와 같이 제1 위상차에 의한 지터 성분만 존재하는 것은 아니다. 즉, 제2 위상차 검출부(2) 및 보간값 계산부(4)부터 각각 출력되는 값들의 상위 비트들(c 및 e)만이 이용되고 하위 비트들(d 및 f)은 절단되기 때문에, 절단된 비트들(d 및 f)에 의해 발생되는 절단 에러에 의한 지터 성분도 수평 구동 신호(HD')에 존재할 수 있다.
이하, 절단 에러에 의한 지터 성분을 보정하는 도 3에 도시된 지터 보정 장치(10)의 동작을 다음과 같이 살펴본다(제202, 206 ∼ 212 단계).
도 3에 도시된 제2 위상차 검출부(2)는 지터 보정부(12)에서 지터 성분이 보정된 수평 구동 신호(HD)와 플라이 백 펄스(FBP)의 위상차를 검출하고, 검출된 c+d 비트의 위상차를 제2 위상차로서 가산기들(42 및 44)로 출력한다. 이 때, c+d 비트의 수는 제2 위상차 검출부(2)의 내부에서 수행되는 연산의 에러를 최소화할 수 있도록 결정된 수이다. 한편, 보간값 계산부(4)는 디스플레이되는 영상의 X축 및 Y축 좌표값들 각각의 보간값을 동기 신호(HSI)에 응답하여 계산하고, 계산된 e+f 비트의 보간값을 가산기들(42 및 44)로 출력한다.
도 3에 도시된 지터 보정 장치(10)는, 절단 에러에 의한 수평 구동 신호(HD')의 지터 성분을 보정하기 위해서, 절단 량 검출부(40), 선택 신호 발생부(60), 비트 변환부(22) 및 정수 보정부(14)를 더 마련한다.
이 때, 제1 위상차 검출부(18)가 제1 DLL(20)과 제1 래치(24) 사이에 비트 변환부(22)를 더 마련하는 이유는, 제1 위상차의 비트수 N을 절단 량 검출부(40)의 가산기(44)로부터 출력되는 비트수 P와 동일하게 맞추기 위해서이다. 따라서, 제200 단계후에, 비트 변환부(22)는 제1 지연 동기 루프(20)로부터 출력되는 N비트의 데이타를 P(＜N)비트의 데이타로 변환하고, 변환된 P비트의 데이타를 제1 래치(24)로 출력한다(제202 단계). 제1 래치(24)의 동작은 전술한 바와 같다. 즉, 제202 단계후에, 제204 단계가 수행된다. 여기서, 비트 변환부(22)는 인코더 따위로 구현될 수 있다.
제204 단계후에, 절단 량 검출부(40)는 보간값 및 제2 위상차의 절단되는 량들 즉, d비트와 f비트의 합을 검출하고, 검출된 P비트의 절단 량을 선택 신호 발생부(60)로 출력한다(제206 및 제208 단계). 이를 위해, 제1 가산기(42)는 제2 위상차의 상위쪽 비트들(c)과 보간값의 상위쪽 비트들(e)을 가산하고, 가산된 결과를 수평 구동 신호 발생부(6)로 출력한다(제206 단계). 수평 구동 신호 발생부(6)는 제1 가산기(42)에서 가산된 결과를 자체적으로 카운팅한 소정값과 비교하고, 비교된 결과에 상응하여 수평 구동 신호(HD')를 출력한다. 즉, 수평 구동 신호 발생부(6)는 (2c-1+ 2e-1)*T 만큼 수평 구동 신호(HD')를 지연하고, 지연된 수평 구동 신호(HD')를 출력한다. 따라서, 원하는 시간 만큼 수평 구동 신호(HD')를 지연시킬 수 있도록 상위 비트들(c 및 e)의 비트 수가 결정될 수 있다. 제206 단계후에, 제2 가산기(44)는 제2 위상차의 하위쪽 비트들(d)과 보간값의 하위쪽 비트들(f)을 가산하고, 가산된 결과를 검출된 P비트의 절단 량으로서 선택 신호 발생부(60)로 출력한다(제208 단계).
도 6은 도 4에 도시된 제210 단계를 설명하기 위한 본 발명에 의한 플로우차트로서, 제2 동기 신호(HSI2)의 존재 유무에 따라 제1 및 제2 선택 신호들을 발생하는 단계(제220 ∼ 제228 단계)로 이루어진다.
제208 단계후에, 선택 신호 발생부(60)는 절단 량 검출부(40)에서 검출된 P비트의 절단 량 및 제1 위상차 검출부(18)에서 검출된 P비트의 제1 위상차를 이용하여 각각이 a와 b비트인 제1 및 제2 선택 신호들(S1 및 S2)을 발생한다(제210 단계). 이를 위해, 선택 신호 발생부(60)의 감산부(62)는 제208 단계후에 제1 위상차 검출부(18)에서 검출된 P비트의 제1 위상차로부터 제2 가산기(44)에서 출력되는 P비트의 가산된 결과를 감산하고, 감산된 결과를 멀티플렉서(66)의 제1 입력 단자(0)로 출력한다(제220 단계). 제220 단계후에, 인버터 따위로 구현될 수 있는 반전부(64)는 제2 가산기(44)에서 가산된 결과를 반전하고, 반전된 결과를 멀티플렉서(66)의 제2 입력 단자(1)로 출력한다(제222 단계). 제222 단계후에, 제어부(8)는 제2 동기 신호(HSI2)가 존재하는가를 판단한다(제224 단계). 즉, 제어부(8)는 제2 동기 신호(HSI2)가 존재하면, "저" 논리 레벨의 제3 선택 신호(S3)를 발생하고, 제2 동기 신호(HSI2)가 존재하지 않으면, "고" 논리 레벨의 제3 선택 신호(S3)를 발생한다. 따라서, 제2 동기 신호(HSI2)가 존재하지 않으면, 멀티플렉서(66)는 반전부(64)에서 반전된 결과를 "고" 논리 레벨의 제3 선택 신호(S3)에 응답하여 선택하고, 제4 래치(68)는 멀티플렉서(66)에서 선택된 결과를 제어부(8)로부터 출력되는 도 5 (d)에 도시된 제2 래치 신호(HSI12)에 응답하여 래치한다(제226 단계).
그러나, 제2 동기 신호(HSI2)가 존재하면, 멀티플렉서(66)는 감산기(62)에서 감산된 결과를 "저" 논리 레벨의 제3 선택 신호(S3)에 응답하여 선택하고, 제4 래치(68)는 멀티플렉서(66)에서 선택된 결과를 제어부(8)로부터 출력되는 제2 래치 신호(HSI12)에 응답하여 래치한다(제228 단계). 이 때, 제어부(8)는 도 5 (c)에 도시된 제1 래치 신호(HSI11)를 도 5 (a)에 도시된 시스템 클럭 신호(CLK)의 단위 주기(T) 동안 지연하고, 지연된 결과를 도 5 (d)에 도시된 제2 래치 신호(HSI12)로서 출력한다.
여기서, 제4 래치(68)에서 래치된 a+b비트 데이타의 상위 비트들(a)은 제1 선택 신호(S1)로서 멀티플렉서(34)로 출력되고, 하위 비트들(b)은 제2 선택 신호(S2)로서 멀티플렉서(38)로 출력된다. 그러므로, 지터 보정부(12)의 전술한 소수 보정부(16)는 제1 위상차 검출부(18)에서 검출된 제1 위상차의 하위 비트들 대신에 b비트의 제2 선택 신호(S2)에 응답하여, 수평 구동 신호(HD')에 포함된 지터 성분의 소수 부분을 보정함을 알 수 있다.
한편, 제2 위상차 검출부(2)로부터 출력되는 제2 위상차의 소수점 부분이 최대 1T 미만이고, 보간값 계산부(4)로부터 출력되는 보간값의 소수점 부분이 최대 1T 미만이고, 제1 위상차 검출부(18)로부터 출력되는 제1 위상차의 최대값이 1T 미만이다. 따라서, 수평 구동 신호(HD')의 지터량은 0∼ 3T 미만이 될 수 있으며, 이러한 지터량을 보정하기 위해, 지터 보정부(12)는 정수 보정부(14)를 별도로 마련하고 있다.
정수 보정부(12)의 구성을 살펴보면, 제2 래치(30)는 시스템 클럭 신호(CLK)에 응답하여 수평 구동 신호(HD')를 래치하고, 래치된 결과를 제3 래치(32) 및 멀티플렉서(34)의 제2 입력단자(1)로 출력한다. 제3 래치(32)는 제2 래치(30)에서 래치된 결과를 시스템 클럭 신호(CLK)에 응답하여 래치하고, 래치된 결과를 멀티플렉서(34)의 제3 입력단자(2)로 출력한다. 멀티플렉서(34)는 제1 입력단자(0)로 입력한 수평 구동 신호(HD'), 제2 및 제3 래치들(30 및 32)에서 래치된 신호들중 하나를 제4 래치(68)에서 출력되는 값의 상위쪽 비트들인 a비트의 제1 선택 신호(S1)에 응답하여 선택하고, 선택된 결과를 소수 보정부(16)로 출력한다.
정수 보정부(14)의 동작을 살펴보면, 제210 단계후에, 수평 구동 신호(HD')에 포함된 지터 성분의 정수 부분을, a 비트의 제1 선택 신호(S1)에 응답하여 보정하고, 보정된 결과를 소수 보정부(16)로 출력한다(제212 단계). 제212 단계후에 전술한 제214 단계가 수행된다. 여기서, 도 4에 도시된 제212 단계를 자세히 설명하면 다음과 같다.
도 7은 도 4에 도시된 제212 단계를 설명하기 위한 본 발명에 의한 플로우차트로서, 제1 위상차의 크기에 따라 지터 성분의 정수 부분을 보정하는 단계(제240 ∼ 제248 단계)로 이루어진다.
도 7을 참조하면, 도 3에 도시된 정수 보정부(14)는 제1 위상차의 상위쪽 비트들(a)을 이용하여 제1 위상차가 1T 미만인가를 판단한다(제240 단계). 만일, 제1 위상차가 1T 미만인 경우, 수평 구동 신호 발생부(6)에서 발생된 수평 구동 신호(HD')를 지터 성분의 정수 부분이 보정된 수평 구동 신호로서 결정한다(제242 단계). 즉, 제1 위상차가 1T 미만인 경우, 수평 구동 신호(HD')의 지터 성분의 정수 부분은 보정할 필요가 없으므로, 수평 구동 신호(HD')를 소수 보정부(16)로 바로 출력한다. 제240 및 제242 단계는 멀티플렉서(34)가 제1 선택 신호(S1)에 응답하여 수평 구동 신호(HD')를 선택함으로써 실현된다.
그러나, 제1 위상차가 1T 미만이 아니면, 제1 위상차가 1T 이상이고 2T 미만인가를 제1 위상차의 상위쪽 비트들(a)을 이용하여 판단한다(제244 단계). 만일, 제1 위상차가 1T 이상이고 2T미만이면, T 만큼 지연된 수평 구동 신호(HD')가 지터 성분의 정수 부분이 보정된 수평 구동 신호로서 결정한다(제246 단계). 제244 및 제246 단계는 제2 래치(30)에서 1T 만큼 지연된 수평 구동 신호(HD')를 멀티플렉서(34)가 제1 선택 신호(S1)에 응답하여 선택함으로써 실현된다.
그러나, 제1 위상차가 1T 이상 및 2T 미만이 아닌 것으로 즉, 2T 이상이고 3T미만인 것으로 판단되면, 2T 만큼 지연된 수평 구동 신호(HD')를 지터 성분의 정수 부분이 보정된 수평 구동 신호로서 결정한다(제248 단계). 제244 및 제248 단계는 제3 래치(34)에서 2T만큼 지연된 수평 구동 신호(HD')를 멀티플렉서(34)가 제1 선택 신호(S1)에 응답하여 선택함으로써 실현된다.
예를 들어, 도 1에 도시된 텔레비젼 시스템에서, 수평 구동 신호(HD')에 포함된 지터 성분이 2.5T인 경우 즉, 지터 성분의 정수 부분이 2T이고, 소수 부분이 0.5T인 경우, 정수 보정부(14) 및 소수 보정부(16)는 전술한 바와 같이 동작하여 2.5T를 보정한다.
전술한 제1 DLL(20) 및 제2 DLL(36)들 각각은 시스템 클럭 신호(CLK)의 단위 주기(T)를 N개의 구간으로 등분하였다. 그러나, 제1 DLL(20)과 제2 DLL(36)들 각각은 시스템 클럭 신호(CLK)의 단위 주기를 서로 다른 갯수의 구간들로 등분할 수도 있다. 예를 들어, 제1 DLL(20)은 단위 주기를 16개의 구간으로 등분하고, 제2 DLL(36)은 단위 주기를 32개의 구간들로 분할할 수 있다. 그러나, 도 3에 도시된 바와 같이, 제1 및 제2 DLL(20 및 36)들 각각이 같은 갯수의 구간으로 단위 주기를 등분하는 것이 바람직하다.
또한, 전술한 도 4에 도시된 본 발명에 의한 지터 보정 방법에서, 제200 ∼ 제204 단계와 제206 ∼ 제208 단계들은 동시에 수행될 수도 있다. 즉, 제1 위상차와 P비트의 절단 량이 동시에 구해질 수도 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 텔레비젼 시스템의 지터 보정 장치 및 방법은 시스템 클럭 신호(CLK)와 비 동기된 동기 신호(HSI2)에 의한 지터 성분과 절단 에러에 의한 지터 성분을 보정함으로서, 디스플레이되는 화면에서 지터를 제거하여 화질을 개선시킬 수 있는 효과가 있다.

Claims (16)

  1. 시스템 클럭 신호 및 제1 동기 신호에 응답하여 수평 구동 신호를 발생하는 수평 구동 신호 발생부를 갖는 텔레비젼 시스템에 포함되는 지터 보정 장치에 있어서,
    상기 텔레비젼 시스템의 외부로부터 입력되며 상기 시스템 클럭 신호와 비동기되고 상기 제1 동기 신호가 될 수 있는 제2 동기 신호와 상기 시스템 클럭 신호의 제1 위상차를 검출하는 제1 위상차 검출부; 및
    상기 수평 구동 신호에 포함된 지터 성분을 상기 제1 위상차에 응답하여 보정하고, 그의 지터 성분이 보정된 수평 구동 신호를 출력하는 지터 보정부를 구비하는 것을 특징으로 하는 텔레비젼 시스템의 지터 보정 장치.
  2. 제1 항에 있어서, 상기 제2 동기 신호는 개인용 컴퓨터로부터 출력되는 것을 특징으로 하는 텔레비젼 시스템의 지터 보정 장치.
  3. 제1 항에 있어서, 상기 제1 위상차 검출부는
    상기 시스템 클럭 신호의 단위 주기(T)를 N등분하고, N등분된 구간들중 상기 제2 동기 신호가 입력되는 구간을 검출하고, 검출된 구간에 해당하는 N비트의 데이타를 출력하는 제1 지연 동기 루프; 및
    상기 제1 지연 동기 루프로부터 출력되는 N비트의 데이타를 제1 래치 신호에 응답하여 래치하고, 래치된 데이타를 상기 제1 위상차로서 출력하는 제1 래치를 구비하고,
    상기 제1 래치 신호는 상기 제2 동기 신호에 응답하여 발생되는 것을 특징으로 하는 텔레비젼 시스템의 지터 보정 장치.
  4. 제1 항에 있어서, 상기 지터 보정부는
    상기 수평 구동 신호에 포함된 지터 성분의 정수 부분을 상기 제1 위상차의 상위쪽 비트들에 응답하여 보정하고, 보정된 결과를 출력하는 정수 보정부; 및
    상기 정수 보정부에서 보정된 결과에 포함된 지터 성분의 소수 부분을 상기 제1 위상차의 하위쪽 비트들에 응답하여 보정하고, 보정된 결과를 상기 지터 성분이 보정된 수평 구동 신호로서 출력하는 소수 보정부를 구비하는 것을 특징으로 하는 텔레비젼 시스템의 지터 보정 장치.
  5. 제4 항에 있어서, 상기 정수 보정부는
    상기 시스템 클럭 신호에 응답하여 상기 수평 구동 신호를 래치하는 제2 래치;
    상기 제2 래치에서 래치된 신호를 상기 시스템 클럭 신호에 응답하여 래치하는 제3 래치; 및
    상기 수평 구동 신호, 상기 제2 및 상기 제3 래치들에서 래치된 신호들중 하나를 상기 제1 위상차의 상위쪽 비트들에 응답하여 선택하고, 선택된 신호를 상기 정수 보정부에서 보정된 결과로서 출력하는 제1 선택부를 구비하는 것을 특징으로 하는 텔레비젼 시스템의 지터 보정 장치.
  6. 제4 항에 있어서, 상기 소수 보정부는
    상기 시스템 클럭 신호의 단위 주기를 N 등분하고, N 등분된 구간들중 상기 정수 보정부에서 보정된 결과가 입력되는 구간을 검출하고, 검출된 구간에 해당하는 값을 출력하는 제2 지연 동기 루프; 및
    상기 제2 지연 동기 루프로부터 출력되는 N 비트들중 하나를 상기 제1 위상차의 하위쪽 비트들에 응답하여 선택하고, 선택된 비트를 상기 소수 보정부에서 보정된 결과로서 출력하는 제2 선택부를 구비하는 것을 특징으로 하는 텔레비젼 시스템의 지터 보정 장치.
  7. 제4 항에 있어서, 상기 지터 성분이 보정된 수평 구동 신호와 플라이 백 펄스의 제2 위상차를 검출하는 제2 위상차 검출부 및 디스플레이되는 영상의 X축 및 Y축 좌표값들 각각의 보간값을 상기 제1 동기 신호에 응답하여 계산하는 보간값 계산부를 갖는 텔레비젼 시스템의 지터 보정 장치는,
    상기 제2 위상차 및 상기 보간값들의 절단되는 량을 검출하고, 검출된 P비트의 절단 량을 출력하는 절단 량 검출부; 및
    상기 검출된 절단 량 및 상기 제1 위상차를 이용하여 상기 제1 및 상기 제2 선택 신호들을 발생하는 선택 신호 발생부를 더 구비하고,
    상기 지터 보정부는 상기 위상차의 상위 비트들 및 하위 비트들 대신에 상기 제1 및 상기 제2 선택 신호들에 응답하여, 상기 수평 구동 신호에 포함된 지터 성분의 정수 부분 및 소수 부분을 각각 보정하는 것을 특징으로 하는 텔레비젼 시스템의 지터 보정 장치.
  8. 제5 항에 있어서, 상기 제1 위상차 검출부는
    상기 제1 지연 동기 루프로부터 출력되는 상기 N비트의 데이타를 P비트의 데이타로 변환하고, 변환된 데이타를 상기 제1 래치로 출력하는 비트 변환부를 더 구비하고,
    상기 제1 래치는 상기 비트 변환부으로부터 출력되는 P비트의 데이타를 상기 제1 래치 신호에 응답하여 래치하고, 래치된 데이타를 상기 제1 위상차로서 출력하는 것을 특징으로 하는 텔레비젼 시스템의 지터 보정 장치.
  9. 시스템 클럭 신호 및 제1 동기 신호에 응답하여 수평 구동 신호를 발생하는 수평 구동 신호 발생부를 갖는 텔레비젼 시스템의 지터 보정 장치에서 수행되는 지터 보정 방법에 있어서,
    (a) 상기 시스템 클럭 신호와 비동기되고 상기 제1 동기 신호가 될 수 있는 제2 동기 신호와 상기 시스템 클럭 신호간의 제1 위상차를 검출하는 단계; 및
    (b) 상기 수평 구동 신호에 포함된 지터 성분을 상기 제1 위상차에 상응하여 보정하는 단계를 구비하는 것을 특징으로 하는 텔레비젼 시스템의 지터 보정 방법.
  10. 제9 항에 있어서, 상기 제2 동기 신호는 개인용 컴퓨터에서 발생되는 것을 특징으로 하는 텔레비젼 시스템의 지터 보정 방법.
  11. 제9 항에 있어서, 상기 (a) 단계는
    (a1) 상기 시스템 클럭 신호의 단위 주기(T)를 N등분하고, N등분된 구간들중 상기 제2 동기 신호가 입력되는 구간을 검출하고, 검출된 구간에 해당하는 N비트의 데이타를 구하는 단계;
    (a2) 상기 N비트의 데이타를 제1 래치 신호에 상응하여 래치하는 단계를 구비하고,
    상기 제1 래치 신호는 상기 제2 동기 신호에 상응하여 발생되고, 상기 (a2) 단계에서 래치된 데이타는 상기 제1 위상차에 해당하는 것을 특징으로 하는 텔레비젼 시스템의 지터 보정 방법.
  12. 제9 항에 있어서, 상기 (b) 단계는
    (b1) 상기 제1 위상차의 상위쪽 비트들에 상응하여 상기 수평 구동 신호에 포함된 지터 성분의 정수 부분을 보정하는 단계; 및
    (b2) 상기 (b1) 단계에서 보정된 상기 수평 구동 신호에 포함된 지터 성분의 소수점 이하 부분을 상기 제1 위상차의 하위쪽 비트들에 상응하여 보정하는 단계를 구비하는 것을 특징으로 하는 텔레비젼 시스템의 지터 보정 방법.
  13. 제12 항에 있어서, 상기 (b1) 단계는
    (b11) 상기 제1 위상차가 상기 시스템 클럭 신호의 단위 주기(T) 미만인가를 상기 제1 위상차의 상위쪽 비트들을 이용하여 판단하는 단계;
    (b12) 상기 제1 위상차가 1T 미만인 경우, 상기 수평 구동 신호 발생부에서 발생된 수평 구동 신호를 상기 (b1) 단계에서 보정된 상기 수평 구동 신호로서 결정하는 단계;
    (b13) 상기 제1 위상차가 1T 미만이 아니면, 상기 제1 위상차가 2T 미만인가를 상기 제1 위상차의 상위쪽 비트들을 이용하여 판단하는 단계;
    (b14) 상기 제1 위상차가 2T 미만이면, 상기 수평 구동 신호 발생부에서 발생된 수평 구동 신호를 1T만큼 지연하고, 지연된 결과를 상기 (b1) 단계에서 보정된 상기 수평 구동 신호로서 결정하는 단계: 및
    (b15) 상기 제1 위상차가 2T 미만이 아닌 것으로 상기 (b13) 단계에서 판단되면, 상기 수평 구동 신호를 2T만큼 지연하고, 지연된 결과를 상기 (b1) 단계에서 보정된 상기 수평 구동 신호로서 결정하는 단계를 구비하는 것을 특징으로 하는 텔레비젼 시스템의 지터 보정 방법.
  14. 제12 항에 있어서, 상기 (b2) 단계는
    (b21) 상기 시스템 클럭 신호의 단위 주기를 N 등분하고, N 등분된 구간들중 상기 (b1)단계에서 보정된 상기 수평 구동 신호가 입력되는 구간을 검출하고, 검출된 구간에 해당하는 N 비트의 데이타를 구하는 단계; 및
    (b22) 상기 (b21)단계에서 구한 데이타의 N 비트들중 상기 제1 위상차의 하위쪽 비트들을 이용하여 해당하는 비트를 선택하고, 선택된 비트를 상기 (b2) 단계에서 보정된 수평 동기 신호로서 결정하는 단계를 구비하는 것을 특징으로 하는 텔레비젼 시스템의 지터 보정 방법.
  15. 제12 항에 있어서, 상기 지터 성분이 보정된 수평 구동 신호와 플라이 백 펄스의 제2 위상차를 검출하는 위상차 검출부 및 디스플레이되는 영상의 X축 및 Y축 좌표값들 각각의 보간값을 상기 제1 동기 신호에 응답하여 계산하는 보간값 계산부를 갖는 텔레비젼 시스템의 지터 보정 방법은,
    (c) 상기 (a) 단계후에, 상기 보간값 및 상기 제2 위상차의 절단되는 량을 검출하는 단계; 및
    (d) 상기 (c) 단계에서 검출된 P비트의 절단 량 및 상기 제1 위상차를 이용하여 제1 및 제2 선택 신호들을 발생하고, 상기 (b) 단계로 진행하는 단계를 더 구비하고,
    상기 (b) 단계는, 상기 제1 위상차의 상위쪽 비트들 및 하위쪽 비트들 대신 상기 제1 선택 신호 및 상기 제2 선택 신호들에 각각 응답하여, 상기 수평 구동 신호의 지터 성분의 상기 정수 부분 및 상기 소수 부분을 각각 보정하는 것을 특징으로 하는 텔레비젼 시스템의 지터 보정 방법.
  16. 제11 항에 있어서, 상기 (a) 단계는
    (a3) 상기 (a1) 단계후에, 상기 N비트의 데이타를 P비트의 데이타로 변환하는 단계를 더 구비하고,
    상기 (a2) 단계는 상기 (a3) 단계에서 변환된 P비트의 데이타를 상기 제1 래치 신호에 상응하여 래치하는 것을 특징으로 하는 텔레비젼 시스템의 지터 보정 방법.
KR1019980051868A 1998-11-30 1998-11-30 텔레비젼 시스템의 지터 보정장치 및 방법 KR100275753B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980051868A KR100275753B1 (ko) 1998-11-30 1998-11-30 텔레비젼 시스템의 지터 보정장치 및 방법
US09/344,602 US6486919B1 (en) 1998-11-30 1999-06-25 Apparatus and method for correcting jitter in a television system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980051868A KR100275753B1 (ko) 1998-11-30 1998-11-30 텔레비젼 시스템의 지터 보정장치 및 방법

Publications (2)

Publication Number Publication Date
KR20000034529A KR20000034529A (ko) 2000-06-26
KR100275753B1 true KR100275753B1 (ko) 2000-12-15

Family

ID=19560482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980051868A KR100275753B1 (ko) 1998-11-30 1998-11-30 텔레비젼 시스템의 지터 보정장치 및 방법

Country Status (2)

Country Link
US (1) US6486919B1 (ko)
KR (1) KR100275753B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60227498D1 (de) * 2001-03-23 2008-08-21 Advanced Bionutrition Corp Abgabe von mitteln zur krankheitskontrolle in aquakultur unter verwendung von bioaktive proteine enthaltender hefe
US6967688B1 (en) * 2001-07-13 2005-11-22 National Semiconductor Corporation Method and apparatus that reduces jitter in a display by providing temporal hysteresis
DE102004025984A1 (de) * 2004-05-26 2005-12-15 Sms Demag Ag Verfahren und Einrichtung für die Montage und für Funktionsprüfung von Walzarmaturen in Walzgerüsten oder in Walzstraßen, wie bspw. Tandemwalzstraßen
US7483085B2 (en) * 2005-07-11 2009-01-27 Sandbridge Technologies, Inc. Digital implementation of analog TV receiver
US7519888B2 (en) 2005-09-12 2009-04-14 Virage Logic Corporation Input-output device testing
US7616036B1 (en) 2005-09-12 2009-11-10 Virage Logic Corporation Programmable strobe and clock generator
KR102332782B1 (ko) 2014-12-15 2021-11-30 삼성전자주식회사 시각 특성을 고려한 영상 데이터 압축

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092672A (en) * 1976-11-15 1978-05-30 Rca Corporation Master oscillator synchronizing system
US5053862A (en) * 1989-04-14 1991-10-01 North American Philips Corporation Apparatus and method for generating a horizontal reset signal synchronous with a subcarrier locked clock
US5185603A (en) * 1990-07-13 1993-02-09 Medin David L Apparatus for synchronizing computer and video images to be simultaneously displayed on a monitor and method for performing same
JPH0486082A (ja) * 1990-07-27 1992-03-18 Pioneer Electron Corp 時間軸補正装置
US5155595A (en) * 1991-01-31 1992-10-13 Lsi Logic Corp. Genlock frequency generator
US5515108A (en) * 1993-08-18 1996-05-07 Samsung Electronics Corporation Digital automatic frequency control method and circuit therefor

Also Published As

Publication number Publication date
US6486919B1 (en) 2002-11-26
KR20000034529A (ko) 2000-06-26

Similar Documents

Publication Publication Date Title
US7532250B2 (en) Clock generation apparatus
US6385267B1 (en) System and method for locking disparate video formats
JP3278546B2 (ja) 同期信号発生回路
KR100275753B1 (ko) 텔레비젼 시스템의 지터 보정장치 및 방법
KR100315246B1 (ko) 디지털 표시 장치용 위상 동기 루프 회로
JP4173998B2 (ja) ジッタ・キャンセルの方法および装置
KR100272168B1 (ko) 음극선관을 위한 디지탈 편향처리장치 및 그의 편향처리방법
US7250981B2 (en) Video signal processor and video signal processing method which interpolate a video signal using an interpolation factor based on phase information of a selected clock
JPH11215447A (ja) トリガ生成回路及び波形表示装置
US4984070A (en) Picture quality improving apparatus capable of reducing deterioration of interpolated signal
US6765620B2 (en) Synchronous signal generation circuit and synchronous signal generation method
US6967688B1 (en) Method and apparatus that reduces jitter in a display by providing temporal hysteresis
JP3070053B2 (ja) デジタルｐｌｌ回路
JP2004533130A (ja) ラインロックデジタルビデオ装置における色副搬送波発生の安定化方法
JP4089727B2 (ja) Ｏｓｄ挿入回路
US6310658B1 (en) Video signal mixing apparatus and method thereof
JP2002016819A (ja) ビデオデコーダ
JP3523437B2 (ja) 画像処理装置
JP2005278086A (ja) ラッチおよびこれを使用した位相同期化回路
JP3996491B2 (ja) 垂直偏向波形生成装置
JP2000047644A (ja) 液晶表示装置
KR940002416B1 (ko) 동기신호삽입방식 및 회로
JPH08237675A (ja) 発振信号発生器
GB2309841A (en) HSYNC pulse synchronisation to local clock without a PLL
JP2000244768A (ja) 映像信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080904

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee