KR100335457B1 - 위상동기루프회로, 편향보정회로 및 디스플레이 장치 - Google Patents

위상동기루프회로, 편향보정회로 및 디스플레이 장치 Download PDF

Info

Publication number
KR100335457B1
KR100335457B1 KR1020000006505A KR20000006505A KR100335457B1 KR 100335457 B1 KR100335457 B1 KR 100335457B1 KR 1020000006505 A KR1020000006505 A KR 1020000006505A KR 20000006505 A KR20000006505 A KR 20000006505A KR 100335457 B1 KR100335457 B1 KR 100335457B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
controlled oscillator
voltage controlled
output signal
Prior art date
Application number
KR1020000006505A
Other languages
English (en)
Other versions
KR20000071344A (ko
Inventor
에사끼다까후미
우또요시유끼
후루까와히로시
후꾸다야스히로
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000071344A publication Critical patent/KR20000071344A/ko
Application granted granted Critical
Publication of KR100335457B1 publication Critical patent/KR100335457B1/ko

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28D—HEAT-EXCHANGE APPARATUS, NOT PROVIDED FOR IN ANOTHER SUBCLASS, IN WHICH THE HEAT-EXCHANGE MEDIA DO NOT COME INTO DIRECT CONTACT
    • F28D21/00—Heat-exchange apparatus not covered by any of the groups F28D1/00 - F28D20/00
    • F28D21/0001—Recuperative heat exchangers
    • F28D21/0003—Recuperative heat exchangers the heat being recuperated from exhaust gases
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28D—HEAT-EXCHANGE APPARATUS, NOT PROVIDED FOR IN ANOTHER SUBCLASS, IN WHICH THE HEAT-EXCHANGE MEDIA DO NOT COME INTO DIRECT CONTACT
    • F28D21/00—Heat-exchange apparatus not covered by any of the groups F28D1/00 - F28D20/00
    • F28D2021/0019—Other heat exchangers for particular applications; Heat exchange systems not otherwise provided for
    • F28D2021/0024—Other heat exchangers for particular applications; Heat exchange systems not otherwise provided for for combustion apparatus, e.g. for boilers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Thermal Sciences (AREA)
  • Synchronizing For Television (AREA)
  • Details Of Television Scanning (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

대형 및 평면 디스플레이 장치의 향상된 편향보정회로에 사용되는 위상동기루프(PLL) 회로를 개시한다. PLL 회로는 위상비교회로, 필터 및 전압제어발진기(VCO)를 이 순서로 접속하고 있다. VCO 로부터의 출력신호는 위상비교회로에 피드백된다. PLL 회로는 외부에서 인가된 신호의 주기를 검출하는 주기검출회로 및 분주회로를 더 구비한다. 이 분주회로는 주기검출회로에 의해 검출된 주기에 따라서 VCO 로부터의 출력신호의 주파수를 분주하여 그 결과 신호를 VCO 에 피드백한다.

Description

위상동기루프회로, 편향보정회로 및 디스플레이 장치 {PHASE-LOCKED LOOP CIRCUIT, DEFLECTION CORRECTION CIRCUIT, AND DISPLAY DEVICE}
본 발명은 화상을 표시하는 디스플레이 장치에 관한 것으로, 특히 디스플레이 장치에 사용되는 편향보정회로 및 이 편형보정회로에 사용되는 위상동기루프회로에 관한 것이다.
최근, 컴퓨터와 인터페이스되어 사용되는 디스플레이 장치는 화면의 평면화 및 대형화되는 추세이다. 또한, 이러한 추세에 따라, 디스플레이 장치들은 표시화면상에서 많은 복잡한 보정을 요하게 된다. 그러나, 종래기술의 편향보정회로에서는 이러한 복잡한 보정을 하기 위해서는 복잡한 처리를 필요로 하므로 이들 조건을 만족시키지 못하고 있다.
이 종래기술의 편향보정회로를 도 1 에 나타내었다. 참조부호 600 으로 지칭하고 있는 이 종래기술의 편향보정회로에서는, 아날로그 연산회로(601)에서 왜곡보정신호(106)를 발생시켜 표시화면상의 화상의 왜곡을 보정하고 있다. 실제에있어서는, 이 아날로그 연산회로(601)에서의 전류를 이용하여 가산 및 승산을 수행하여, 왜곡보정신호를 발생시키고 있다. 이러한 구성으로는, 대형화면에 대한 복잡한 보정을 위해서는 복잡한 처리가 필요함에도 불구하고, 편향보정회로(600)가 구형파(2 승파, square waves) 및 4 승파(biquadratic waves) 등의 복잡한 파형을 처리해내지는 못한다. 또한, 처리의 결과가 외부의 인자들에 의해 영향을 쉽게 받게 되므로, 표시화면상의 왜곡을 정확하게 보정하기가 어렵다.
전술한 구성을 갖는 종래기술의 편향보정회로의 관점에서, 본 발명은 외부의 인자로부터 영향을 받지 않으며, 2 승파 및 4 승파 등의 복잡한 파형을 처리할 수 있는 편향보정회로를 제공하는 것을 목적으로 한다.
도 1 은 종래기술의 편향보정회로(600)의 기능 블록도.
도 2 는 본 발명의 제 1 실시형태에 따른 디지털 편향보정회로(100)의 기능 블록도.
도 3 은 디지털 편향보정회로(100)가 생성한 수평 드라이브 신호(105)와 수평동기신호(101)를 나타낸 그래프.
도 4 는 디지털 편향보정회로(600)가 생성한 수평 드라이브 신호(105)와 수평동기신호(101)를 나타낸 그래프.
도 5 는 본 발명의 제 2 실시형태에 따른 디지털 편향보정회로(300)의 기능 블록도.
도 6 은 디지털 편향보정회로(300)가 생성한 수평 드라이브 신호(105)와 수평동기신호(101)를 나타낸 그래프.
도 7 은 본 발명의 제 3 실시형태에 따른 디지털 편향보정회로(500)의 기능 블록도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 위상비교회로 2 : 필터
3 : 전압제어발진기(VCO) 4 : 디지털 신호 처리기(DSP)
5 : 분주회로 6 : 주기검출회로
7 : 위상제어회로 10 : 위상동기루프(PLL) 회로
100 : 디지털 편향보정회로 101 : 수평동기신호
102 : 출력 클록신호 105 : 수평 드라이브 신호
106 : 왜곡보정신호
이 목적을 달성하기 위하여, 본 발명은 다음의 위상동기루프 회로, 편향보정회로 및 디스플레이 장치를 제공한다.
본 발명은 위상 비교회로, 필터 및 전압제어발진기(VCO)의 순으로 직렬접속되어 있는 위상동기루프를 제공한다. 전압제어발진기로부터의 출력은 위상비교회로로 피드백된다. 이 위상동기루프회로는 주기검출회로 및 분주회로가 장착되어 있는 것을 특징을 한다. 주기검출회로는 외부에서 인가된 신호의 주기를 검출한다. 분주회로는 이 주파수검출회로에 의해 검출된 주기에 따라서 전압제어발진기로부터의 출력주파수를 분주하여, 결과 주파수의 신호를 전압제어발진기에 피드백한다.
또한, 본 발명은 전압제어발진기의 출력을 위상비교회로에 피드백하는 위상동기루프회로를 구비하며, 외부에서 인가된 수평동기신호에 따라서 디스플레이 장치의 표시화면상의 왜곡을 보정하기 위한 왜곡보정신호 및 표시화면의 주사를 제어하기 위한 수평드라이브신호를 발생시키도록 동작하는 편향보정회로를 제공한다. 이 편향보정회로는 수평동기신호의 주기를 검출하는 주기검출회로, 이 주기검출회로에 의해 검출된 주기에 다라서 전압제어발진기로부터의 출력의 주파수를 분주하는 분주회로 및 전압제어발진기로부터의 출력에 따라서 왜곡보정신호를 발생시키는 디지털 신호 처리기를 구비하는 것을 특징으로 한다.
또한, 본 발명은 전압제어발진기로부터의 출력을 위상비교회로로 피드백하는 위상동기루프회로가 장착되어 있으며, 외부에서 인가된 수평동기신호에 따라서 디스플레이 장치의 표시화면상의 왜곡을 보정하기 위한 왜곡보정신호 및 표시화면의 주사를 제어하기 위한 수평드라이브신호를 발생시키도록 동작하는 편향보정회로를 제공한다. 이 편향보정회로는 수평동기신호의 주기를 검출하는 주기검출회로, 주기검출회로에 의해 검출된 주기를 소정의 시간을 갖는 서브주기로 분할하여 이들 서브주기들을 규칙적인 시간으로 발생시키는 과도응답회로, 이 과동응답회로로부터 전달된 서브주기에 따라서 전압제어발진기로부터의 출력 주파수를 분주하는 분주회로 및 전압제어발진기로부터의 출력에 따라서 왜곡보정신호를 생성하는 디지털 신호 처리기를 구비하는 것을 특징으로 한다.
또한, 본 발명은 전압제어발진기로부터의 출력을 위상비교회로로 피드백하는 위상동기루프 회로를 구비하며, 외부에서 인가된 수평동기신호에 따라서 디스플레이 장치의 표시화면상의 왜곡을 보정하기 위한 왜곡보정신호 및 표시화면의 주사를 제어하기 위한 수평드라이브신호를 발생시키도록 동작하는 편향보정회로를 제공한다. 이 편향보정회로는 수평동기신호의 주기를 검출하는 주기검출회로, 전압제어발진기로부터의 출력에 따라서 왜곡보정신호를 발생시키며 주기검출회로에 의해 검출된 주기를 소정의 시간을 갖는 서브주기로 분할하는 디지털 신호 처리기, 이 디지털 신호 처리기로부터 전달된 서브주기에 따라서 전압제어발진기로부터의 출력 주파수를 분주하는 분주회로를 구비하는 것을 특징으로 한다.
이들 편향보정회로는 전압제어발진기 및 분주기로부터의 출력에 따라서 수평 드라이브 신호를 발생시키는 위상제어회로를 더 구비하는 것이 바람직하다.
또한, 본 발명은 전술한 편향보정회로들 중의 어느 하나를 구비한 디스플레이 장치를 제공한다.
이하, 상세한 설명을 통하여 본 발명의 목적 및 특징을 설명하기로 한다.
먼저, 본 발명의 개략적인 개념에 대해 설명하기로 한다. 본 발명에 따른 디지털 편향보정회로는 컴퓨터와 인터페이스된 디스플레이 장치의 표시화면상의 화상 왜곡을 보정한다. 이 디지털 편향보정회로는 주파수의 변동이 없는 기준 클록펄스열을 발생시키는 위상동기루프(PLL) 회로 및 인가된 수평동기신호의 주파수가 변화하는 경우에 야기되는 수평 드라이브 신호에서의 주파수 변동을 완화시키는 회로를 포함한다.
외부에서 인가된 수평동기신호의 주기는 주기검출회로에 의해 검출된다. 분주회로는 인가된 수평동기신호의 주기에 대응되는 분주팩터(frequency divisionfactor)로 설정된다. 이러한 구성에 의해 전압제어발진기의 풀인(pull-in) 범위를 좁힐 수 있게 되어, 클록 주파수의 변동을 억제하는 것이 가능하게 된다. 이렇게 변동이 억제된 클록 주파수가 디지털 신호 처리기(DSP)에 전달되어 처리되게 된다. 따라서, 디지털 신호 처리기에 의해 수행되는 처리의 정확도가 향상되게 된다.
인가된 수평 동기신호의 주파수 변동에 대한 위상동기루프회로의 급속한 응답을 방지하기 위하여, 과도응답회로에 의해 분주팩터가 서서히 변동된다. 이렇게 분주팩터의 변동을 늦추는 것은 수평 드라이브 펄스의 주파수의 급속한 변화를 방지하는데 효과적이다.
(1) 제 1 실시형태
본 발명의 제 1 실시형태에 따른 디지털 편향보정회로(100)를 도 2 에 나타내었다. 도시된 디지털 편향보정회로(100)는 PLL 회로(10), DSP(4), 주기검출회로(6) 및 위상제어회로(7)로 구성된다.
PLL 회로(10)는 위상비교기(1), 필터(2), 전압제어발진기(3) 및 분주회로(5)를 구비한다. 위상비교기(1)는 수평동기신호(101)와 분주회로(5)로부터의 출력(103)을 비교하여 이들의 위상차에 대응하는 에러신호를 발생시킨다. 필터(2)는 이 에러신호의 고주파성분을 필터링하여 제거한 신호를 VCO(3)에 공급한다. 주기검출회로(6)는 수평동기신호(101)의 주기를 측정한다. 이 측정된 주기에 대응하도록 분주회로(5)의 분주팩터를 설정한다. 이 분주회로(5)는 VCO(3)로부터의 출력(102)의 주파수를 이 분주팩터로써 분주하여 이 분주된 신호를출력(103)으로서 발생시킨다. 이렇게 하여, PLL 회로가 위상동기되게 되어, 외부에서 인가된 수평동기신호(101)가 분주회로로부터의 출력(103)과 위상이 일치하게 된다.
DSP(4)는 VCO(3)로부터의 출력 클록신호(102)를 기준 클록신호로 사용하여, 디스플레이 장치에 필요한 왜곡보정신호(106)를 발생시킨다. 위상제어회로(7)는 수평동기신호(101)에 대한 분주회로(5)로부터의 출력신호(103)의 위상 및 듀티 사이클을 제어하여, 수평 드라이브 신호(105)를 발생시킨다.
이하, 디지털 편향보정회로(100)의 동작에 대해 설명하기로 한다. VCO(3)로부터의 출력 클록신호(102)에 따라서 왜곡보정신호(106)를 발생시킨다. 수평동기신호(101)의 주기는 a(s) 이며, 주기검출회로의 측정오차의 최대주기는 b(s) 인 것으로 가정한다. 주기검출회로(6)의 수평동기신호(101)에 대한 측정오차의 최대값의 비율은 b/a 로 표현된다.
특히, PLL 회로(10)는 b/a 의 비율로만 입력 주파수에 응답할 필요가 있다. VCO(3)가 이 비율에 대응되는 풀-인 범위를 갖는 경우, PLL 회로는 위상동기될 수 있다. 도 1 에 도시된 종래기술의 PLL 회로(10)는 풀-인 범위는 10 % 이다. 본 발명에서는, 이 풀-인 범위를 1 % 범위로 좁힐 수 있다. 마찬가지로, VCO(3)의 풀인 범위를 1 % 이하로 감소시킬 수도 있다. 따라서, 주파수의 변동이 적은 클록 펄스를 DSP(4)에 공급하여, 이 VCO(3)로부터의 클록신호를 사용하여 연산을 수행할 수 있게 된다. 그 결과, 원하는 파형을 정확하게 생성할 수 있게 된다.
(2) 제 2 실시형태
전술한 디지털 편향보정회로(100)에서, 입력 수평동기신호(101)가 변화하는 경우에는, 주기검출회로(6)는 분주회로(5)에 설정된 분주팩터를 즉시 갱신시키게 된다. 따라서, 분주회로(5)로부터의 출력 주파수가 수평동기신호를 따라서 신속하게 변화되게 된다. 따라서, 도 3 에 나타낸 바와 같이, 이 신속하게 변화하는 수평동기신호를 이용하여 생성된 수평 드라이브 신호(105)의 주파수도 신속하게 변화되게 된다. 전술한 신속성은 도 3 및 도 4 의 종래기술의 편향보정회로(600)의 수평 드라이브 신호와 비교하여 볼 때 명백하다.
디스플레이 장치에서, 고전압 공진회로는 수평 드라이브 신호(105)를 이용하여 표시화면의 주사를 제어하도록 동작한다. 따라서, 수평 드라이브 신호의 주파수가 급속히 변화하는 경우에는, 즉 수평 드라이브 신호의 H 주기와 L 주기 사이의 연속성이 중단되는 경우에는, 고전압 공진회로가 비정상 전압을 발생시키게 된다. 최악의 경우에는, 디스플레이 장치가 파괴될 수도 있다.
도 5 에 나타낸 본 발명의 제 2 실시형태에 따른 디지털 편향보정회로(300)는 이러한 문제를 해결했다. 도 2 에 도시된 디지털 편향보정회로에서는, 주기검출회로(6)의 출력(104)이 분주회로(5)에 바로 인가된다. 반면에, 도 5 에 도시된 디지털 편향보정회로(300)에서는, 출력이 인가받는 과도응답회로(8)를 구비하고 있다. 이 과동응답회로(8)로부터의 출력(107)은 분주회로(5)에 인가되게 된다.
검출결과를 나타내는 주기검출회로(6)로부터의 출력이 급속히 변화하는 경우에는, 분주회로(5)에 설정되어 있는 분주팩터가 과도응답회로(8)에 의해 미세하게 조정된다.
수평동기신호의 주파수 변화에 대한 분주팩터의 과도응답의 일례는 다음과 같다. A 는 현재의 분주팩터, B 는 주파수 변화 후의 목표 분주팩터, C 는 순간적으로 변화하는 수평 드라이브 신호를 고려한 분주팩터의 변화량이다.
도 6 을 참조하면, 입력 수평동기신호(101)의 주파수가 감소변화하는 경우(즉, 주파수 분주팩터가 작은 값에서 큰 값으로 변화하는 경우)에는, B - A > C 의 조건을 만족하는 경우 A = A + C 의 관계가 성립한다. 일정 대기시간이 경과된 후, 전술한 비교작업이 반복수행된다. 이 방식으로, 반보연산이 수행된다. B - A ≤ C 의 조건이 유지되면 A = B 의 관계가 성립된다. 목표 분주팩터에 도달될 때까지 이 연산이 수행된다. 대기시간 및 C 의 값을 적절하게 설정함으로써 주파수의 변동량을 제어할 수 있다. 그러므로, 수평주사신호(101)의 주파수의 변동에 따라서 주파수 분주팩터를 서서히 변화시킬 수 있다.
마찬가지로, 수평동기신호(101)의 주파수가 낮은 값에서 높은 값으로 변화하는 경우에는, 분주팩터를 서서히 변화시킬 수 있다.
(3) 제 3 실시형태
제 3 실시형태는 제 1 실시형태에서 사용된 수평 드라이브 신호의 급속한 변동을 제 2 실시형태에서와 동일한 방식으로 억제하기 위한 것이다. 제 2 실시형태에서는, 분주회로(5)에 설정된 분주팩터가 계단형으로 변화한다. 이를 구현하기 위해서, 주기검출회로(6)와 분주회로(5) 사이에 과도응답회로(8)를 형성하였다. 본 발명의 제 3 실시형태에 따른 디지털 편향보정회로(500)에서는, 과도응답회로(8)의 대신에 DSP(4)에 의해 도 7 에 나타낸 시분할 기법을 이용하여이 처리가 수행한다.
과도응답회로(8)의 동작은 범용 DSP를 이용하여 수행될 수 있다. 즉, DSP(4)는 보정신호를 연산하여 과도응답회로(8)와 동일한 방식으로 동작될 수 있다. 따라서, 본 발명의 제 2 실시형태에서와 마찬가지로, 주기검출회로(6)에 의해 판정된 분주팩터가 급속하게 변동하는 것을 방지할 수 있게 된다.
전술한 바와 같이, 본 발명에 따른 제 1 장점은 분주회로(6)의 정확도를 향상시켜 VCO(3)의 주파수 풀인 범위를 좁힐 수 있다는 것이다. 이 범위가 좁혀지게 되면, VCO(3)의 출력 클록신호의 변화가 둔화된다. DSP 는 이 출력 클록신호를 이용하여 처리를 수행한다. 따라서, 본 발명에 따른 편향보정회로는 정확한 연산을 수행할 수 있게 된다.
본 발명에 따른 제 2 장점은 수평동기신호(101)가 급속히 변화하는 경우에도 수평 드라이브 신호(105)가 급속히 변화하지 않는다는 것이다. 이는 과도응답회로가 분주팩터 및 대기시간의 변동량(C)을 적절하게 설정할 수 있도록 동작되기 때문이다. 따라서, 본 발명의 제 3 실시형태에 따른 회로는 수평 드라이브 신호의 변동을 회로에 접속되는 각 디스플레이 장치의 허용레벨의 범위내로 제어할 수 있게 된다.
본 발명의 실시형태에 대해 설명하였으나, 본 발명이 이들에 제한되는 것은 아니다. 또한, 본 기술분야의 전문가들에 의해 이들의 수정예 및 변형예들이 가능함은 명백하다.

Claims (13)

  1. 입력신호에 응답하여 동작하며, 위상비교회로, 필터 및 전압제어발진기가 이 순으로 직렬접속되어 있으며, 상기 전압제어발진기로부터의 출력신호를 상기 위상비교회로에 피드백하도록 구성된 위상동기루프회로로서,
    상기 위상동기루프회로는,
    입력신호의 주기를 검출하는 주기검출회로 및
    상기 주기검출회로에 의해 검출된 주기에 따라서 상기 전압제어발진기로부터의 출력신호의 주파수를 분주신호로 분주하여 이 분주신호를 상기 전압제어발진기에 피드백하는 분주회로를 구비하는 것을 특징으로 하는 위상동기루프회로.
  2. 수평동기신호에 응답하여 동작하며, 전압제어발진기로부터의 출력신호를 전치회로단에 피드백하도록 구성된 위상동기루프회로를 구비하며, 디스플레이 장치의 표시화면상의 왜곡을 보정하는 왜곡보정신호 및 상기 수평동기신호에 응답하여 표시화면의 주사를 제어하는 수평 드라이브 신호를 발생시키는 편향보정회로로서,
    상기 편향보정회로는,
    상기 수평동기신호의 주기를 검출하는 주기검출회로,
    상기 주기검출회로에 의해 검출된 주기에 따라서 상기 전압제어발진기로부터의 상기 출력신호의 주파수를 분주하는 분주회로 및
    상기 전압제어발진기로부터의 출력신호에 따라서 상기 왜곡보정신호를 발생시키는 디지털 신호 처리기를 구비하는 것을 특징으로 하는 편향보정회로.
  3. 제 2 항에 있어서,
    상기 전압제어발진기의 출력신호 및 상기 분주회로의 출력신호에 따라서 상기 수평 드라이브 신호를 발생시키는 위상제어회로를 더 구비하는 것을 특징으로 하는 편향보정회로.
  4. 제 2 항의 편향보정회로를 장착한 디스플레이 장치.
  5. 제 3 항의 편향보정회로를 장착한 디스플레이 장치.
  6. 전압제어발진기의 출력신호를 전치회로단에 피드백하는 위상동기루프를 구비하며, 외부에서 인가된 수평동기신호에 응답하여 디스플레이 장치의 표시화면의 왜곡을 보정하는 왜곡보정신호 및 표시화면의 주사를 제어하는 수평 드라이브 신호를 발생시키는 편향보정회로로서,
    상기 수평동기신호의 주기를 검출하는 주기검출회로,
    상기 주기검출회로에 의해 검출된 주기를 소정의 시간을 갖는 서브주기로 분할하여 상기 서브주기를 등간격으로 전달하는 과도응답회로,
    상기 과도응답회로로부터 전달된 서브주기에 따라서 상기 전압제어발진기의 출력신호의 주파수를 분주하는 분주회로 및
    상기 전압제어발진기의 출력신호에 따라서 상기 왜곡보정신호를 발생시키는 디지털 신호 처리기를 구비하는 것을 특징으로 하는 편향보정회로.
  7. 제 6 항에 있어서,
    상기 전압제어발진기의 출력신호 및 상기 분주회로의 출력신호에 따라서 상기 수평 드라이브 신호를 발생시키는 위상제어회로를 더 구비하는 것을 특징으로 하는 편향보정회로.
  8. 제 6 항의 편향보정회로를 장착한 디스플레이 장치.
  9. 제 7 항의 편향보정회로를 장착한 디스플레이 장치.
  10. 전압제어발진기로의 출력신호를 전치회로단에 피드백하는 위상동기루프를 구비하며, 외부에서 인가된 수평동기신호에 응답하여 디스플레이 장치의 표시화면의 왜곡을 보정하는 왜곡보정신호 및 표시화면의 주사를 제어하는 수평 드라이브 신호를 발생시키는 편향보정회로로서,
    상기 수평동기신호의 주기를 검출하는 주기검출회로,
    상기 전압제어발진기의 출력신호에 따라서 왜곡보정신호를 발생시키며, 상기 주기검출회로에 의해 검출된 주기를 소정의 시간을 갖는 서브주기로 분할하여 이 서브주기를 등간격으로 전달하는 디지털 신호 처리기 및
    상기 디지털 신호 처리기로부터 전달된 서브주기에 따라서 상기 전압제어발진기의 출력신호의 주파수를 분주하는 분주회로를 구비하는 것을 특징으로 하는 편향보정회로.
  11. 제 10 항에 있어서,
    상기 전압제어발진기의 출력신호 및 상기 분주회로의 출력신호에 따라서 상기 수평 드라이브 신호를 발생시키는 위상제어회로를 더 구비하는 것을 특징으로 하는 편향보정회로.
  12. 제 10 항의 편향보정회로를 장착한 디스플레이 장치.
  13. 제 11 항의 편향보정회로를 장착한 디스플레이 장치.
KR1020000006505A 1999-02-12 2000-02-11 위상동기루프회로, 편향보정회로 및 디스플레이 장치 KR100335457B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11034272A JP3112898B2 (ja) 1999-02-12 1999-02-12 位相同期回路、偏向補正回路及びディスプレイ装置
JP99-34272 1999-02-12

Publications (2)

Publication Number Publication Date
KR20000071344A KR20000071344A (ko) 2000-11-25
KR100335457B1 true KR100335457B1 (ko) 2002-05-04

Family

ID=12409536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000006505A KR100335457B1 (ko) 1999-02-12 2000-02-11 위상동기루프회로, 편향보정회로 및 디스플레이 장치

Country Status (5)

Country Link
US (1) US6486857B1 (ko)
JP (1) JP3112898B2 (ko)
KR (1) KR100335457B1 (ko)
DE (1) DE10006212B4 (ko)
TW (1) TW569170B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1342320B1 (en) * 2000-11-23 2005-05-04 Koninklijke Philips Electronics N.V. Clock generation circuit and integrated circuit for reproducing an audio signal comprising such a clock generation circuit
US7439812B1 (en) * 2005-09-30 2008-10-21 Cypress Semiconductor Corporation Auto-ranging phase-locked loop
DE102017113730A1 (de) * 2017-06-21 2018-12-27 Infineon Technologies Ag Radar-frontend mit hf-oszillator-überwachung

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196874A (ja) 1984-10-17 1986-05-15 Sony Corp マルチ走査形テレビジヨン受像機
JPH1049120A (ja) 1989-11-07 1998-02-20 Hitachi Ltd 画像表示装置
JPH04282917A (ja) 1991-03-12 1992-10-08 Matsushita Electric Ind Co Ltd クロック発生装置
JP3327397B2 (ja) 1991-03-12 2002-09-24 ソニー株式会社 偏向補正波形発生回路
JPH0514760A (ja) 1991-06-28 1993-01-22 Matsushita Electric Ind Co Ltd クロツク再生装置
JPH0548926A (ja) 1991-08-09 1993-02-26 Sony Corp 水平位相補正回路
JPH06233147A (ja) 1993-02-05 1994-08-19 Sony Corp デジタル垂直偏向波形発生装置
JP3360886B2 (ja) 1993-03-02 2003-01-07 エヌイーシー三菱電機ビジュアルシステムズ株式会社 ラスタの左右歪補正装置
JP3308642B2 (ja) 1993-04-20 2002-07-29 エヌイーシー三菱電機ビジュアルシステムズ株式会社 垂直偏向波形発生装置
JP3329088B2 (ja) * 1994-02-16 2002-09-30 株式会社デンソー パルス発生装置，周波数可変発振装置及びｐｌｌ装置
JPH08125884A (ja) * 1994-10-20 1996-05-17 Fujitsu General Ltd Ｐｌｌ回路
JPH08274629A (ja) * 1995-03-31 1996-10-18 Seiko Epson Corp ディジタルｐｌｌ回路
JP3399740B2 (ja) 1995-06-26 2003-04-21 エヌイーシー三菱電機ビジュアルシステムズ株式会社 水平ラスタ幅ディジタル制御装置
TW337054B (en) * 1995-09-28 1998-07-21 Toshiba Co Ltd Horizontal synchronous signal oscillation circuit
JPH09130237A (ja) * 1995-10-26 1997-05-16 Hitachi Ltd Ｐｌｌ回路及び転送データ信号処理装置
JPH09214798A (ja) 1996-02-08 1997-08-15 Fujitsu Ltd Ｐｌｌ回路
JP3291198B2 (ja) * 1996-05-08 2002-06-10 富士通株式会社 半導体集積回路
JP3324401B2 (ja) * 1996-07-25 2002-09-17 松下電器産業株式会社 Ｐｌｌ回路
JPH1070671A (ja) 1996-08-27 1998-03-10 Sanyo Electric Co Ltd 偏向信号発生回路
JPH10200781A (ja) 1996-12-26 1998-07-31 Motorola Inc モニタ形状補正回路および方法
US6104222A (en) * 1997-12-17 2000-08-15 Sony Corporation Flexible phase locked loop system
JP2944607B2 (ja) 1998-02-12 1999-09-06 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路とクロックの生成方法

Also Published As

Publication number Publication date
US6486857B1 (en) 2002-11-26
JP3112898B2 (ja) 2000-11-27
DE10006212B4 (de) 2004-03-18
TW569170B (en) 2004-01-01
JP2000231356A (ja) 2000-08-22
KR20000071344A (ko) 2000-11-25
DE10006212A1 (de) 2000-10-05

Similar Documents

Publication Publication Date Title
EP0218406A2 (en) Sampling clock generation circuit
US6501310B2 (en) Sampling clock adjusting method, and an interface circuit for displaying digital image
US5479073A (en) Dot clock generator for liquid crystal display device
KR100335457B1 (ko) 위상동기루프회로, 편향보정회로 및 디스플레이 장치
CN109712591B (zh) 时序控制方法、时序控制芯片和显示装置
US6879321B2 (en) Display position control apparatus
CA2229765C (en) Synchronize processing circuit
JP2978856B2 (ja) 水平走査パルス信号制御回路
CN109787620B (zh) 一种基于数字分频器的校准频率的方法及装置
JPH10143133A (ja) Ｏｓｄ装置
KR100360958B1 (ko) Hout 위치 제어 회로 및 멀티 싱크 모니터
US6034736A (en) Digital horizontal flyback control circuit
JP2004144842A (ja) マトリクス型ディスプレイ装置およびマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法
JP2005167994A (ja) 可変高周波入力クロックと非関連固定周波数基準信号とを有する固定周波数クロック出力
KR100200726B1 (ko) 디지탈 동기 보정 장치 및 그 동작 방법
JP2936563B2 (ja) 映像表示装置
EP0773671A2 (en) Video display apparatus and method for synchronising a clock signal with the horizontal frequency of an input signal
JPH08263032A (ja) 画面位置自動調整装置
JP2001196924A (ja) デジタルｄｌｌ回路及びその方法
KR0123823B1 (ko) 위상동기루프 회로의 오동작 방지회로
JPH06164376A (ja) Ｐｌｌ回路
KR20000015002U (ko) 주파수호핑시스템
KR20000002330A (ko) 자동 영상 조정 기능을 구비한 평판 디스플레이 장치 및 그의제어 방법
JP2001036765A (ja) 歪み補正回路
JPH10319933A (ja) ドットクロック発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090410

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee